DE69627144T2 - Verfahren und gerät zur leistungsverbesserung eines prozessors - Google Patents

Verfahren und gerät zur leistungsverbesserung eines prozessors Download PDF

Info

Publication number
DE69627144T2
DE69627144T2 DE69627144T DE69627144T DE69627144T2 DE 69627144 T2 DE69627144 T2 DE 69627144T2 DE 69627144 T DE69627144 T DE 69627144T DE 69627144 T DE69627144 T DE 69627144T DE 69627144 T2 DE69627144 T2 DE 69627144T2
Authority
DE
Germany
Prior art keywords
processor
frequency
clock
control
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69627144T
Other languages
English (en)
Other versions
DE69627144D1 (de
Inventor
Randall L. Mote
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of DE69627144D1 publication Critical patent/DE69627144D1/de
Publication of DE69627144T2 publication Critical patent/DE69627144T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/20Cooling means
    • G06F1/206Cooling means comprising thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Executing Machine-Instructions (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Vorrichtung und ein Verfahren zum Optimieren der Verarbeitungsgeschwindigkeit eines Mlikroprozessorchips.
  • Beschreibung des Stands der Technik
  • Ein wohlbekanntes Maß für die Leistung eines Prozessorchips ist die Frequenz, bei der der Prozessorchip arbeitet. Prozessorchips, welche bei einer höheren Taktfrequenz arbeiten, sind in der Lage, mehr Informationen in einer kürzeren Zeit zu verarbeiten als äquivalente Prozessorchips, die bei einer niedrigeren Taktfrequenz arbeiten. Es ist dementsprechend erwünscht, einen Prozessorchip bei der maximalen Taktfrequenz laufen zu lassen, bei der dieser bestimmte Prozessorchip arbeiten kann, ohne daß bewirkt wird, daß der Prozessor infolge interner Verzögerungen, einer thermischen Zerstörung des Prozessors oder einer Verringerung der Leistung infolge eines thermisch induzierten automatischen Herunterfahrens inkorrekt arbeitet.
  • In vielen Fällen werden Prozessorchips in einem Computersystem so implementiert, daß sie bei einer Taktfrequenz arbeiten, die erheblich niedriger ist als die maximale Arbeitsfrequenz, die der Prozessor unterstützen kann, ohne daß die vorstehend erwähnten Fehler oder ein schützendes Herunterfahren auftreten. Dies kann aus vielen Gründen geschehen. Weil die Prozessorchips typischerweise in zwei oder drei Verarbeitungsgeschwindigkeitskategorien unterteilt werden (beispielsweise 66 MHz, 100 MHz usw.), werden viele Prozessorchips, die tatsächlich in der Lage sind, bei höheren Taktraten als die Standard-Taktratenkategorien zu arbeiten, einfach auf eine niedrigere Taktrate gelegt, damit sie mit der Taktratenkategorie für einen gegebenen Computer übereinstimmen. Weiterhin stellen Hersteller von Prozessorchips manchmal ein Übermaß an Chips her, welche bei oder oberhalb einer Verarbeitungsgeschwindigkeitsklasse (beispielsweise 100 MHz) arbeiten können, wobei die Hersteller infolge firmeninterner Marketingpläne den Prozessor jedoch künstlich bei einer niedrigeren Geschwindigkeitsklasse vermarkten, wodurch die Geschwindigkeiten niedrig gehalten werden, bis der Marktdruck die höhere Geschwindigkeitsklasse fordert. Schließlich werden Prozessorchips manchmal nur unter Niederspannungsbedingungen getestet. Wie auf dem Fachgebiet bekannt ist, führt das Anlegen einer höheren Quellenspannung an einen Mikroprozessorchip typischerweise zur Erhöhung der maximalen Taktrate, bei der der Prozessorchip arbeiten kann. Dies liegt daran, daß die höhere Spannung zu einer Verringerung der kapazitiven Verzögerungen in der gesamten Prozessorschaltungsanordnung führt. Infolge thermischer Erwägungen, Energieversorgungsanforderungen und schließlich eines spannungsinduzierten Halbleiterdurchbruchs wird die Quellenspannung jedoch häufig an vielen Prozessorchips niedrig gehalten. Demgemäß werden manche Prozessorchips, die in der Lage sind, bei viel höheren Taktraten zu arbeiten, infolge der Umstände, unter denen der Test ausgeführt wurde, manchmal in eine Kategorie einer geringeren Taktrate klassifiziert.
  • Ein bekanntes Verfahren zum Erhöhen der Leistung eines Prozessors besteht darin, den Hauptplatinentakt zu deaktivieren und eine Quelle eines höherfrequenten Takts hinzuzufügen. Es ist bei einer solchen Implementation jedoch gewöhnlich erforderlich, daß alle Systemkomponenten auf der Hauptplatine (beispielsweise der Speicher, der Hauptplatinenbus, die Ein/Ausgabeeinheiten usw.) bei der erhöhten Taktrate arbeiten. Daher kann eine solche Ausführungsform nicht zum Verbessern der Leistung verwendet werden, falls eine der Systemkomponenten nicht bei der höheren Taktrate arbeiten kann.
  • Zum Optimieren der Leistung eines individuellen Prozessorchips wäre es dementsprechend erwünscht, falls eine Vorrichtung und ein Verfahren zum Erhöhen der Taktratenleistung eines Prozessorchips von nachgeordneten Marktherstellern oder individuellen PC-Besitzern implementiert werden könnten.
  • Ein Verfahren zum Einstellen der Frequenz eines CPU-Taktsignals innerhalb eines Computersystems durch Erfassen der Temperatur eines dem Mikroprozessor zugeordneten Halbleiterchips ist auf dem Fachgebiet bekannt und in US-A-5 490 059 beschrieben. Falls die Temperatur des dem Mikroprozessor zugeordneten Halbleiterchips unterhalb eines vorbestimmten Werts liegt, wird die Frequenz des CPU-Takts erhöht. Falls die Temperatur andererseits über den vorbestimmten Schwellenwert ansteigt, wird die aktuelle Frequenz des CPU-Taktsignals gespeichert und die Frequenz unter die gespeicherte Frequenz verringert.
  • In der europäischen Patentanmeldung 632360 ist ein Verfahren zum dynamischen Einstellen des Energieverbrauchs von Computerschaltungen und einer Programmsteuerung beschrieben. Ein Energiesteuersystem bestimmt das minimal erforderliche Energieniveau, und die Spannung und die Taktgeschwindigkeit werden dementsprechend geändert.
  • In US-A-5 086 501 ist ein Verfahren zum Bestimmen der minimalen Betriebsspannung beschrieben, bei der ein Computerbus ordnungsgemäß arbeitet, um die Batterielebensdauer zu bewahren und Energie zu sparen. Dies wird durch eine Selbsttestabfolge erreicht.
  • Zusammenfassung der Erfindung
  • Gemäß einem Aspekt der vorliegenden Erfindung ist ein Verfahren zur Leistungssteigerung eines mit variabler Frequenz arbeitenden Prozessors, der mit einer Versorgungsspannung aus einer digital gesteuerten Energieversorgung gespeist ist und dessen Arbeitsfrequenz von einer digitalen Frequenzsteuergröße bestimmt wird, vorgesehen, wobei der Energieversorgung eine erste digitale Energieversorgungs-Steuergröße zugeführt wird, um die Versorgungsspannung auf einen Spannungspegel innerhalb des Arbeitsbereichs des Prozessors einzustellen, und dem Prozessor eine erste digitale Frequenzsteuergröße zugeführt wird, um einen Takt, bei dem der Prozessor arbeitet, auf eine Anfangsfrequenz einzustellen, dadurch gekennzeichnet, daß für den bei der Anfangsfrequenz arbeitenden Prozessor eine Leistungsmarke bestimmt und dem Prozessor ein Satz von digitalen Frequenzsteuergrößen zugeführt wird, um den Takt bei der Versorgungsspannung so zu steuern, daß eine verbesserte Leistungsmarke für den Prozessor bestimmt wird.
  • Gemäß einer bevorzugten Ausführungsform ist der Prozessor Teil eines Computersystems, wobei dann, wenn der Prozessor auf seine Anfangsfrequenz eingestellt ist und ordnungsgemäß arbeitet, ein Satz von digitalen Frequenzsteuergrößen zugeführt wird, um den Takt zu erhöhen, bis ein maximaler Takt gefunden ist, bei dem das Computersystem ordnungsgemäß arbeitet.
  • Gemäß einer anderen bevorzugten Ausführungsform ist der Prozessor Teil eines Computersystems, wobei dann, wenn der Prozessor auf seine Anfangsfrequenz eingestellt ist und nicht ordnungsgemäß arbeitet, ein Satz von digitalen Frequenzsteuergrößen zugeführt wird, um den Takt zu verringern, bis ein maximaler Takt gefunden ist, bei dem das Computersystem ordnungsgemäß arbeitet.
  • Gemäß einer besonders bevorzugten Ausführungsform wird zum Erhöhen oder Verringern des Takts mit sukzessiver Näherung gearbeitet.
  • Kurzbeschreibung der Zeichnung
  • 1 ist ein stark vereinfachtes Blockdiagramm eines Computersystems mit der erfindungsgemäßen Erhöhung der Prozessorleistung.
  • 2 ist ein Blockdiagramm, in dem eine Implementation des Frequenzwandlerteils des in 1 dargestellten Computersystems dargestellt ist.
  • 3 ist ein Flußdiagramm, in dem das allgemeine Verfahren zum Erhöhen der Prozessorleistung gemäß der vorliegenden Erfindung dargestellt ist.
  • Detaillierte Beschreibung der Erfindung
  • 1 ist ein stark vereinfachtes Blockdiagramm eines gemäß den Lehren der vorliegenden Erfindung aufgebauten Computersystems 100. Fachleute werden verstehen, daß das Computersystem 100 typischerweise zusätzliche Schaltungen aufweist, die für die Zwecke der Klarheit der Erläuterung der vorliegenden Erfindung in 1 nicht dargestellt sind. Das Computersystem 100 weist eine Zentralverarbeitungseinheit (CPU) 110 auf, die beispielsweise einen von INTEL erhältlichen P6-Mikroprozessorchip aufweisen kann. Die CPU oder der Prozessor 110 kommuniziert mit anderen Systemen, wie einem Speicher, Ein/Ausgabe-(E/A)-Einheiten usw. 120 auf der Hauptplatine über einen Mikroprozessorbus 130 und eine Kernlogik 135. Der Prozessor 110 weist auch ein Energieversorgungs-Steuerregister 140 auf, das eine Spannungssteuergröße speichert, die normalerweise zum Steuern der Regelspannung einer CPU-Energieversorgung 145 verwendet wird.
  • Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung sind die Leitungen von dem Steuerregister der CPU-Energieversorgung, die zum Steuern der CPU-Energieversorgung 145 verwendet werden, getrennt, und die Steuerung der CPU-Energieversorgung 145 wird durch eine externe Steuervorrichtung in der Art einer Schaltergruppe oder einer getrennten Mikrosteuereinrichtung bereitgestellt.
  • Der Prozessor 110 weist einen internen Frequenzwandler 160 auf, der eine interne Taktfrequenz erzeugt, die von der den Systemkomponenten der Hauptplatine zugeführten Taktfrequenz abgeleitet wird. Der Frequenzwandler 160 empfängt über eine Leitung 167 eine Takteingabe von einem Oszillator 165.
  • Der Frequenzwandler 160 arbeitet bei einer beim Rücksetzen durch Latchspannungspegel an den Anschlußstiften der CPU 110 festgelegten Frequenz, wie durch die CPU-Hardwarespezifikation des Herstellers definiert ist. Diese Anschlußstifte werden durch einen Multiplexer 141 angesteuert. Wenn das Rücksetzen nicht aktiviert ist, werden diese Anschlußstifte durch die Kernlogik 135 gesteuert. Während des Rücksetzens werden diese Anschlußstifte durch eine Frequenzsteuerhardware 143 gesteuert, die entweder aus Schaltern oder aus festverdrahteten Jumpern bestehen kann.
  • Wie Durchschnittsfachleuten wohlbekannt ist und wie vorstehend kurz erörtert wurde, ist die maximale Taktrate, bei der ein Prozessor arbeiten kann, eine Funktion der dem Prozessor 110 zugeführten Quellenspannung innerhalb eines spezifizierten Bereichs von Quellenspannungen, der vom Chiphersteller begrenzt ist, um einen Spannungsdurchbruch zu verhindern. Wenn die Quellenspannung zunimmt, nimmt jedoch auch die Wahrscheinlichkeit eines thermisch induzierten Halbleiterdurchbruchs zu. Demgemäß werden gemäß der vorliegenden Erfindung die Wärmeverwaltungstechniken durch thermisches Verwalten der Prozessortemperatur mit Systemverwaltungs-Unterbrechungstechniken (SMI-Techniken) oder durch Aufnehmen einer zusätzlichen Wärmeabfuhr ausgenutzt, je nach dem, wie es die jeweilige Anwendung erfordert. Die SMI veranlaßt das Herunterfahren oder Verlangsamen des Prozessors 110, wenn seine Temperatur einen bestimmten Wert übersteigt. Der Prozessor 110 nimmt seinen Normalbetrieb wieder auf, sobald er ausreichend abgekühlt ist.
  • Es ist ersichtlich, daß für bestimmte Anwendungen das Herunterfahren oder Verlangsamen des Prozessors 110 durch die SMI dazu führen kann, daß der Prozessor 110 bei einer höheren Versorgungsspannung tatsächlich bei einer langsameren effektiven Rate arbeitet. Bei diesen Anwendungen muß ein Ausgleich gefunden werden, so daß der Prozessor 110 bei der optimalen zulässigen Taktrate für die individuellen Charakteristiken dieses Chips arbeiten kann. Gemäß einem Aspekt der vorliegenden Erfindung findet ein Verfahren zum Steuern der Quellenspannung sowie der dem Prozessor 110 zugeführten Taktrate daher die optimale Taktfrequenz, bei der der Prozessor 110 arbeiten kann. Weiterhin kann auf diese Weise die maximale Taktrate für jeden einzelnen Prozessor ohne das Risiko des Verkürzens der Betriebslebensdauer des Prozessors 110 verwendet werden.
  • Die optimale Arbeitstaktrate des Prozessors 110 kann während des Hochfahrens, von der Frequenzsteuereinrichtung 143 gesteuert, unter Verwendung eines internen Selbsttests des Prozessors 110 bestimmt werden. Sobald die optimale Taktrate bestimmt worden ist, arbeitet der Prozessor 110 in Verbindung mit den Systemkomponenten 120 und 135 auf der Hauptplatine. Gemäß der vorliegenden Erfindung wird die veränderliche Beziehung zwischen der Prozessortaktfrequenz und der Taktfrequenz der Hauptplatine ausgenutzt. Weil die Prozessortaktfrequenz in bezug auf die Arbeitsfrequenz der Hauptplatine geändert werden kann, kann jede Taktrate für den Prozessor 110 definiert werden, ohne daß die Taktrate der Systemkomponenten 120 und 135 der Hauptplatine beeinflußt wird.
  • 2 ist ein stark vereinfachtes Blockdiagramm des Frequenzwandlers 160, der typischerweise im Prozessor 110 enthalten ist. Wie in 2 dargestellt ist, weist der Frequenzwandler 160 eine erste Frequenzteilerschaltung 200 auf, die eine Frequenzeingabe über die Leitung 167 und eine Frequenzskaliergröße vom ersten Drei-Bit-Register 210 über einen Drei-Bit-Bus 212 empfängt. Die frequenzgeteilte Ausgabe 202 (die der durch A geteilten Eingangsfrequenz gleicht, wobei A die im ersten Register 210 gespeicherte Drei-Bit-Skalierer-Eingabegröße ist) wird einer Phasenregelschleife 220 als eine erste Eingabe 202 zugeführt.
  • Die Ausgabe 222 der Phasenregelschleife 220 wird über eine Frequenzteilerschaltung 230 zu einem zweiten Eingang 232 der Phasenregelschleife 220 zurückgeführt. Die Frequenzteilerschaltung 230 teilt die Frequenz des Ausgangssignals 222 der Phasenregelschleife 220 durch eine Skaliergröße, die einer innerhalb eines zweiten Drei-Bit-Registers 240 gespeicherten Größe gleicht. Die Drei-Bit-Skaliergröße wird dem Frequenzteiler 230 über einen Drei-Bit-Bus 242 als eine Eingabe zugeführt.
  • Weil die Phasenregelschleife 220 versucht, die Gleichheit der Phase und der Frequenz der an ihren ersten und ihren zweiten Eingang angelegten Signale aufrechtzuerhalten, gleicht die Frequenz des von der Phasenregelschleife 220 zugeführten Ausgangssignals 222 der Eingangsfrequenz des Signals 167 multipliziert mit B (wobei B der im zweiten Register 240 gespeicherten Drei-Bit-Größe gleicht) geteilt durch A. Solange die von der Phasenregelschleife 220 zugeführte Ausgangsfrequenz 222 der Eingangsfrequenz 167 multipliziert mit B geteilt durch A gleicht, gleicht die Frequenz der an den ersten Eingang 202 und den zweiten Eingang 232 der Phasenregelschleife angelegten Signale der Eingangsfrequenz geteilt durch A. Es sei hier bemerkt, daß bei der Ausführungsform, bei der A und B Drei-Bit-Binärzähler sind, der Wert von A und B typischerweise von 1 – 8 (dezimal) reicht. Es sei weiterhin bemerkt, daß foutmax = fin × 8 und foutmin = fin + 8 gilt. Weil es acht mögliche Werte für A und B gibt, gibt es 8 × 8 = 64 mögliche Verhältnisse. Auf diese Weise kann der Prozessortakt auf jedes beliebige von den Skaliergrößen B und A definierbare Verhältnis gelegt werden, so daß die Taktfrequenz der Hauptplatine dadurch von der Prozessortaktfrequenz entkoppelt wird. Die Zählersteuerregister 210 und 240 werden typischerweise von einer Nachschlagetabelle 260 ausgegeben, die als Hardware innerhalb des Prozessors implementiert ist. Das Register 250 wird verwendet, um einen Eintrag aus der Nachschlagetabelle auszuwählen. Wenngleich sie für den Betrieb des Frequenzwandlers nicht erforderlich ist, ist die Nachschlagetabelle gewöhnlich aufgenommen, um die Anzahl der zum Definieren des Verhältnisses erforderlichen Anschlußstifte zu verringern. Bei der Ausführungsform, bei der die Register 250, 210 und 240 alle Drei-Bit-Register sind, sind die 64 möglichen Verhältnisse auf eine Untergruppe von 8 Verhältnissen verringert. Der Eintrag der Nachschlagetabelle wird typischerweise durch den im Frequenzwählregister 250 gespeicherten Wert ausgewählt. Das Register wird zur Rücksetzzeit über E/A-Anschlußstifte 142 an der CPU 110 geladen, wie in 1 dargestellt ist.
  • 3 zeigt das allgemeine Verfahren der vorliegenden Erfindung zum Legen der Arbeitstaktrate des Prozessors auf einen optimalen Wert. Das Verfahren initialisiert, wie innerhalb eines Anfangsblocks 300 dargestellt ist, und verwendet danach eine oder mehrere Techniken zum Ergänzen der Kühlung der CPU 110, wie innerhalb eines Aktivitätsblocks 305 dargestellt ist. Wie auf dem Fachgebiet wohlbekannt ist, ergibt sich immer dann, wenn es erwünscht ist, die Arbeitsgeschwindigkeit einer Zentralverarbeitungseinheit zu erhöhen, typischerweise infolge der erhöhten Aktivität der CPU eine erhöhte Heizung. Um schädliche Wirkungen zu vermeiden, die beispielsweise mit einem thermischen Zusammenbruch verbunden sind, ist es wichtig, die CPU-Kühlung zu ergänzen, bevor die Arbeitsgeschwindigkeit der CPU 110 erhöht wird. Gemäß einer Ausführungsform kann die CPU-Kühlung durch zusätzliche Ventilatoren oder Kühlkörper oder unter Verwendung einer softwaregesteuerten thermischen Verwaltung, welche die Arbeitsgeschwindigkeit der CPU 110 immer dann verringert, wenn eine Temperaturschwelle überstiegen wird, bereitgestellt werden.
  • Daher wird die Arbeitsspannung der CPU 110 auf den maximalen Nennwert eingestellt, wie innerhalb eines Aktivitätsblocks 310 dargestellt ist. Das heißt, daß ein Hersteller für die CPU 110 typischerweise ein Datenblatt bereitstellt, das den maximalen Betriebsspannungswert angibt, bei dem die CPU 110 arbeiten kann. Weil, wie auf dem Fachgebiet wohlbekannt ist, eine Erhöhung des Betriebsspannungswerts typischerweise zu einer erhöh ten Arbeitsgeschwindigkeit der CPU 110 führt, kann die Leistung der CPU 110 durch Legen der Betriebsspannung der CPU 110 auf einen maximalen Nennwert erhöht werden.
  • Sobald die Betriebsspannung der CPU 110 auf den maximalen Nennwert gelegt wurde, wird die CPU-Leistung bei allen Verhältnissen der Frequenzsteuergrößen charakterisiert, wie innerhalb eines Aktivitätsblocks 315 dargestellt ist. Das heißt, daß für jeden der möglichen Werte von A und B (siehe 2) ein Test ausgeführt wird, um zuerst zu bestimmen, ob die CPU 110 den Selbstdiagnosetest besteht, und daß, falls dies der Fall ist, für dieses Verhältnis unter Verwendung einer Standard-Benchmark-Software in der Art der wohlbekannten, von SEMANTEC CORPORATION erhältlichen NORTON-Utilities eine Leistungsmarke bestimmt wird. Tabelle 1 ist eine Tabelle, welche die durch einen Verhältniscode (d. h. den in das Frequenzwählregister 250 aus 2 geladenen Code) für eine als Beispiel dienende CPU 110 festgelegten Frequenzsteuergrößen charakterisiert.
  • TABELLE 1
    Figure 00070001
  • Es sei bemerkt, daß die Leistung der CPU 110 bei jeder der Frequenzsteuerverhältnis-Größen von dem Hardware-Spezifikationshandbuch des CPU-Herstellers bereitgestellt werden könnte.
  • Sobald die Leistung der CPU 110 bei allen Verhältnissen der Frequenzsteuergrößen charakterisiert wurde, wie innerhalb des Aktivitätsblocks 315 dargestellt ist, wird die Frequenzsteuergröße, die die höchste Leistungsmarke ergibt, in das Frequenzwählregister 250 geladen, um das Verhältnis entsprechend der optimalen CPU-Leistung einzustellen. Von. den in Tabelle 1 angeführten als Beispiel dienenden Werten entspricht der Verhältniscode N + 3 mit einer normierten Leistungsmarke von 1,34 beispielsweise der Frequenzsteuergröße, bei der sich die höchste Leistungsmarke ergibt. Demgemäß wird der Wert N + 3 in das Frequenzwählregister 250 geladen, um die Arbeitsgeschwindigkeit der CPU 110 festzulegen.
  • Danach wird ein Fehlerprotokoll unterhalten, um die Fehlerrate der CPU 110 zu bestimmen, wie innerhalb eines Aktivitätsblocks 325 dargestellt ist. Das Fehlerprotokoll ist ein Datensatz der Häufigkeit, mit der die CPU 110 gemäß einer Ausführungsform einen Verarbeitungsfehler liefert. Falls festgestellt wird, daß die Fehlerrate oberhalb eines bestimmten Schwellenwerts liegt, wie innerhalb eines Entscheidungsblocks 330 dargestellt ist, wird die Frequenzsteuerverhältnis-Größe auf den Wert gelegt, bei dem sich die nächsthöchste Leistungsmarke (beispielsweise der Wert N + 2 in Tabelle 1) ergibt. Danach tritt das Verfahren wieder in den Aktivitätsblock 325 ein, um ein neues Fehlerprotokoll zu erhalten. Sobald bestimmt wird, daß die Fehlerrate annehmbar ist, bleibt die CPU 110 auf die Arbeitsgeschwindigkeit eingestellt, die durch die gegenwärtige Frequenzsteuergröße bereitgestellt wird, und das Ende des Verfahrens wird innerhalb eines Endblocks 340 dargestellt. Es ist natürlich zu verstehen, daß, wenngleich es in 3 als ein Einzelschritt innerhalb des erfindungsgemäßen Verfahrens dargestellt ist, das Unterhalten eines Fehlerprotokolls während des Betriebs der CPU 110 vorzugsweise kontinuierlich berechnet wird, so daß die Frequenzsteuergröße immer dann angepaßt wird, wenn die Fehlerrate den zulässigen Schwellenwert übersteigt.
  • Wenngleich die bevorzugten Ausführungsformen der vorliegenden Erfindung vorstehend in Einzelheiten beschrieben wurden, werden Durchschnittsfachleute verstehen, daß offensichtliche Modifikationen an der Erfindung vorgenommen werden können, ohne von dem in den anliegenden Ansprüchen dargelegten Schutzumfang abzuweichen. Beispielsweise könnten die vom Prozessor 110 zugeführte Quellenspannung und die Verarbeitungsfrequenz an Stelle der einfachen Steuerung der Taktrate des Prozessors unabhängig von der Quellenspannung gemeinsam gesteuert werden, um eine optimale Taktrate zu bestimmen. Weiterhin könnte eine sukzessive Näherung oder ein anderes Mittel verwendet werden, um die optimale Arbeitsgeschwindigkeit der CPU 110 manuell oder automatisch auszuwählen. Demgemäß sollte die vorstehende Beschreibung als erläuternd und nicht als einschränkend ausgelegt werden. Der Schutzumfang der vorliegenden Erfindung ist daher durch die anliegenden Ansprüche definiert.

Claims (6)

  1. Verfahren zur Leistungserhöhung eines mit variabler Frequenz arbeitenden Prozessors (110), der mit einer Versorgungsspannung aus einer digital gesteuerten Energieversorgung (145) gespeist ist und dessen Arbeitsfrequenz von einer digitalen Frequenzsteuergröße bestimmt wird, wobei der Energieversorgung eine erste digitale Energieversorgungs-Steuergröße zugeführt wird, um die Versorgungsspannung auf einen Spannungspegel innerhalb des Arbeitsbereichs des Prozessors einzustellen, und dem Prozessor eine erste digitale Frequenzsteuergröße zugeführt wird, um einen Takt, bei dem der Prozessor arbeitet, auf eine Anfangsfrequenz einzustellen, dadurch gekennzeichnet, daß für den bei der Anfangsfrequenz arbeitenden Prozessor eine Leistungsmarke bestimmt und dem Prozessor ein Satz von digitalen Frequenzsteuergrößen zugeführt wird, um den Takt bei der Versorgungsspannung so zu steuern, daß eine verbesserte Leistungsmarke für den Prozessor bestimmt wird.
  2. Verfahren nach Anspruch 1, wobei der Prozessor Teil eines Computersystems (100) ist und dann, wenn der Prozessor auf seine Anfangsfrequenz eingestellt ist und ordnungsgemäß arbeitet, ein Satz von digitalen Frequenzsteuergrößen zugeführt wird, um den Takt zu erhöhen, bis ein maximaler Takt gefunden ist, bei dem das Computersystem ordnungsgemäß arbeitet.
  3. Verfahren nach Anspruch 1, wobei der Prozessor Teil eines Computersystems ist und dann, wenn der Prozessor auf seine Anfangsfrequenz eingestellt ist und nicht ordnungsgemäß arbeitet, ein Satz von digitalen Frequenzsteuergrößen zugeführt wird, um den Takt zu verringern, bis ein maximaler Takt gefunden ist, bei dem das Computersystem ordnungsgemäß arbeitet.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei zum Erhöhen oder Verringern des Taktes mit sukzessiver Näherung gearbeitet wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei der Takt in Verbindung mit dem Anlegen eines Satzes von digitalen Energieversorgungs-Steuergrößen zur Steuerung der Versorgungsspannung gesteuert wird, um eine verbesserte Leistungsmarke für den Prozessor zu bestimmen.
  6. Vorrichtung zur Leistungserhöhung eines mit variabler Frequenz arbeitenden Prozessors (110) mit einer Energieversorgungssteuerung und einer Einrichtung zum Ändern der Prozessorfrequenz, wobei die Vorrichtung zur Durchführung eines Verfahrens nach einem der Ansprüche 1 bis 5 ausgelegt ist.
DE69627144T 1996-03-01 1996-06-27 Verfahren und gerät zur leistungsverbesserung eines prozessors Expired - Lifetime DE69627144T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/609,357 US5630110A (en) 1996-03-01 1996-03-01 Method and apparatus for enhancing performance of a processor
US609357 1996-03-01
PCT/US1996/010688 WO1997032246A1 (en) 1996-03-01 1996-06-27 Method and apparatus for enhancing performance of a processor

Publications (2)

Publication Number Publication Date
DE69627144D1 DE69627144D1 (de) 2003-05-08
DE69627144T2 true DE69627144T2 (de) 2004-03-04

Family

ID=24440453

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69627144T Expired - Lifetime DE69627144T2 (de) 1996-03-01 1996-06-27 Verfahren und gerät zur leistungsverbesserung eines prozessors

Country Status (11)

Country Link
US (1) US5630110A (de)
EP (1) EP0826170B1 (de)
JP (2) JP4125370B2 (de)
KR (1) KR100298231B1 (de)
CN (1) CN1097763C (de)
AU (1) AU6390196A (de)
DE (1) DE69627144T2 (de)
IL (1) IL120749A (de)
RU (1) RU2176813C2 (de)
TW (1) TW298630B (de)
WO (2) WO1997032247A1 (de)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014033A (en) * 1995-08-31 2000-01-11 Texas Instruments Incorporated Method of identifying the point at which an integrated circuit fails a functional test
CN1192298C (zh) * 1996-01-17 2005-03-09 德克萨斯仪器股份有限公司 按cpu活动调节cpu时钟频率而实时管理cpu温度和节电的方法和系统
US6374328B1 (en) * 1997-10-28 2002-04-16 Sony Corporation Generation computer with program-in-chips (PIC)
US5964881A (en) * 1997-11-11 1999-10-12 Advanced Micro Devices System and method to control microprocessor startup to reduce power supply bulk capacitance needs
US7100061B2 (en) * 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US7050478B1 (en) * 2000-08-03 2006-05-23 International Business Machines Corporation Apparatus and method for synchronizing clock modulation with power supply modulation in a spread spectrum clock system
US6963992B1 (en) * 2000-09-28 2005-11-08 Cypress Semiconductor Corp. Method and apparatus to generate clock and control signals for over-clocking recovery in a PLL
US7260731B1 (en) * 2000-10-23 2007-08-21 Transmeta Corporation Saving power when in or transitioning to a static mode of a processor
US20020087904A1 (en) * 2000-12-28 2002-07-04 Zhong-Ning (George) Cai Method and apparatus for thermal sensitivity based dynamic power control
US20020138159A1 (en) * 2001-03-26 2002-09-26 Atkinson Lee W. Temperature responsive power supply to minimize power consumption of digital logic without reducing system performance
JP4139579B2 (ja) * 2001-06-19 2008-08-27 株式会社ルネサステクノロジ 半導体装置および半導体装置の動作モード制御方法
US6957352B2 (en) * 2002-03-15 2005-10-18 Intel Corporation Processor temperature control interface
US6908227B2 (en) * 2002-08-23 2005-06-21 Intel Corporation Apparatus for thermal management of multiple core microprocessors
JP3800164B2 (ja) * 2002-10-18 2006-07-26 ソニー株式会社 情報処理装置、情報記憶装置、情報処理方法、及び情報処理プログラム
US7882369B1 (en) * 2002-11-14 2011-02-01 Nvidia Corporation Processor performance adjustment system and method
US7886164B1 (en) * 2002-11-14 2011-02-08 Nvidia Corporation Processor temperature adjustment system and method
US7849332B1 (en) * 2002-11-14 2010-12-07 Nvidia Corporation Processor voltage adjustment system and method
US7149913B2 (en) * 2003-08-22 2006-12-12 Hewlett-Packard Development Company, L.P. Bus clock frequency management based on characteristics of an application program
US7206960B2 (en) * 2003-08-22 2007-04-17 Hewlett-Packard Development Company, L.P. Bus clock frequency management based on device load
US7146519B2 (en) * 2003-08-22 2006-12-05 Hewlett-Packard Development Company, L.P. Bus clock frequency management based on device bandwidth characteristics
US7467318B2 (en) * 2003-09-29 2008-12-16 Ati Technologies Ulc Adaptive temperature dependent feedback clock control system and method
JP4549652B2 (ja) * 2003-10-27 2010-09-22 パナソニック株式会社 プロセッサシステム
US7334142B2 (en) * 2004-01-22 2008-02-19 International Business Machines Corporation Reducing power consumption in a logically partitioned data processing system with operating system call that indicates a selected processor is unneeded for a period of time
US7194641B2 (en) * 2004-01-22 2007-03-20 International Business Machines Corporation Method and apparatus for managing power and thermal alerts transparently to an operating system in a data processing system with increased granularity in reducing power usage and thermal generation
EP1711878A2 (de) * 2004-01-28 2006-10-18 Koninklijke Philips Electronics N.V. Verfahren und vorrichtung zur übertaktung in einem digitalen verarbeitungssystem
US7479753B1 (en) 2004-02-24 2009-01-20 Nvidia Corporation Fan speed controller
US20050223244A1 (en) * 2004-03-30 2005-10-06 David Sinai Device, system and method for reduced power consumption
US7353409B2 (en) * 2004-06-29 2008-04-01 International Business Machines Corporation System and method to maintain data processing system operation in degraded system cooling condition
ATE487978T1 (de) * 2004-07-15 2010-11-15 Nokia Corp Adaptive spannungseinstellung
US7594128B2 (en) * 2004-08-04 2009-09-22 Hewlett-Packard Development Company, L.P. Systems and methods to determine processor utilization
US7469355B1 (en) * 2004-10-26 2008-12-23 Nvidia Corporation Auto tune dynamic over clocking
US7861130B2 (en) * 2005-01-12 2010-12-28 Institute Of Computer Science, Foundation For Research And Technology-Hellas System and method of determining the speed of digital application specific integrated circuits
US7454631B1 (en) * 2005-03-11 2008-11-18 Sun Microsystems, Inc. Method and apparatus for controlling power consumption in multiprocessor chip
JP4082706B2 (ja) * 2005-04-12 2008-04-30 学校法人早稲田大学 マルチプロセッサシステム及びマルチグレイン並列化コンパイラ
US7263457B2 (en) * 2006-01-03 2007-08-28 Advanced Micro Devices, Inc. System and method for operating components of an integrated circuit at independent frequencies and/or voltages
CN100455096C (zh) * 2006-09-20 2009-01-21 北京北方烽火科技有限公司 射频信号扫频仪动态时钟控制装置及方法
US9134782B2 (en) 2007-05-07 2015-09-15 Nvidia Corporation Maintaining optimum voltage supply to match performance of an integrated circuit
US20090108817A1 (en) * 2007-10-30 2009-04-30 Topower Computer Industrial Co., Ltd. Method for actuation by boosting power source voltage
US8370663B2 (en) * 2008-02-11 2013-02-05 Nvidia Corporation Power management with dynamic frequency adjustments
US20090235108A1 (en) * 2008-03-11 2009-09-17 Gold Spencer M Automatic processor overclocking
CN101676879A (zh) * 2008-09-17 2010-03-24 鸿富锦精密工业(深圳)有限公司 超频能力测试系统及方法
US7928779B2 (en) * 2009-06-17 2011-04-19 Integrated Device Technology, Inc. Methods and apparatuses for incremental bandwidth changes responsive to frequency changes of a phase-locked loop
US9256265B2 (en) 2009-12-30 2016-02-09 Nvidia Corporation Method and system for artificially and dynamically limiting the framerate of a graphics processing unit
US9830889B2 (en) 2009-12-31 2017-11-28 Nvidia Corporation Methods and system for artifically and dynamically limiting the display resolution of an application
US8472278B2 (en) 2010-04-09 2013-06-25 Qualcomm Incorporated Circuits, systems and methods for adjusting clock signals based on measured performance characteristics
US8429441B2 (en) 2010-04-19 2013-04-23 International Business Machines Corporation Operating processor below maximum turbo mode frequency by sending higher than actual current amount signal to monitor
US8839006B2 (en) 2010-05-28 2014-09-16 Nvidia Corporation Power consumption reduction systems and methods
US8074093B1 (en) * 2011-06-03 2011-12-06 Johnson Daniel L Method and system for optimizing the completion of computing operations
KR101935356B1 (ko) 2012-04-27 2019-01-04 엘지전자 주식회사 디스플레이 프로세서 제어방법
US9903764B2 (en) 2014-09-30 2018-02-27 Samsung Electronics Co., Ltd. Integrated circuit for estimating power of at least one node using temperature and a system including the same
CN108089484B (zh) * 2016-11-22 2020-07-21 电信科学技术研究院 一种调整频率的方法和设备
CN112074793A (zh) 2018-06-21 2020-12-11 惠普发展公司,有限责任合伙企业 增加cpu时钟速度以改善系统性能
US11720158B2 (en) 2020-03-13 2023-08-08 Google Llc Power throttling mechanism using instruction rate limiting in high power machine-learning ASICs
US20230259184A1 (en) * 2022-02-17 2023-08-17 Hewlett-Packard Development Company, L.P. Logic controls for graphics card air moving devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61105629A (ja) * 1984-10-29 1986-05-23 Fujitsu Ltd クロツク制御方式
US5163146A (en) * 1988-10-14 1992-11-10 International Business Machines Corporation System responsive to interrupt levels for changing and restoring clock speed by changing and restoring a register value
US5086501A (en) * 1989-04-17 1992-02-04 Motorola, Inc. Computing system with selective operating voltage and bus speed
JPH0387909A (ja) * 1989-05-10 1991-04-12 Seiko Epson Corp 情報処理装置およびマイクロプロセッサ
US5153535A (en) * 1989-06-30 1992-10-06 Poget Computer Corporation Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency
US5021679A (en) * 1989-06-30 1991-06-04 Poqet Computer Corporation Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency
JPH03164838A (ja) * 1989-11-22 1991-07-16 Mitsubishi Electric Corp データ処理装置の製造試験自動化方式
JPH05158572A (ja) * 1991-12-04 1993-06-25 Nec Ibaraki Ltd クロック/電圧マージン試験方式
JPH05265587A (ja) * 1992-03-23 1993-10-15 Hitachi Ltd クロックマ−ジンテスト装置
EP0632360A1 (de) * 1993-06-29 1995-01-04 Xerox Corporation Rechnerleistungsverbrauchsreduzierung durch dynamische Spannungs- und Frequenzänderung
JP3718251B2 (ja) * 1994-02-28 2005-11-24 株式会社ルネサステクノロジ データ処理装置
US5422806A (en) * 1994-03-15 1995-06-06 Acc Microelectronics Corporation Temperature control for a variable frequency CPU
US5490059A (en) * 1994-09-02 1996-02-06 Advanced Micro Devices, Inc. Heuristic clock speed optimizing mechanism and computer system employing the same

Also Published As

Publication number Publication date
EP0826170A4 (de) 1999-01-20
CN1097763C (zh) 2003-01-01
WO1997032246A1 (en) 1997-09-04
IL120749A (en) 2000-06-29
JP4125370B2 (ja) 2008-07-30
RU2176813C2 (ru) 2001-12-10
US5630110A (en) 1997-05-13
WO1997032247A1 (en) 1997-09-04
IL120749A0 (en) 1998-02-22
JPH11504740A (ja) 1999-04-27
KR100298231B1 (ko) 2001-08-07
EP0826170A1 (de) 1998-03-04
JP2005285114A (ja) 2005-10-13
AU6390196A (en) 1997-09-16
CN1183150A (zh) 1998-05-27
TW298630B (en) 1997-02-21
KR19990008106A (ko) 1999-01-25
DE69627144D1 (de) 2003-05-08
EP0826170B1 (de) 2003-04-02

Similar Documents

Publication Publication Date Title
DE69627144T2 (de) Verfahren und gerät zur leistungsverbesserung eines prozessors
DE3834227C2 (de)
DE69532226T2 (de) Taktssteuerungseinheit
DE69933515T2 (de) Peripherieprozessor
DE10141626B4 (de) Dynamische Angleichung von Leistungsvermögen und Strombedarf
DE10392619B4 (de) Energieverwaltung für eine integrierte Grafikeinheit
DE60133290T2 (de) Verfahren und vorrichtung zur versorgung von deterministischer anschalt-spannung in einem system mit prozessorgesteuertem spannungs-pegel
DE102013217804B4 (de) System und Verfahren zur Berücksichtigung von Alterungswirkungen in einer Computervorrichtung
DE102007051841B4 (de) Unabhängige Energiesteuerung von Prozessorkernen
US6762635B2 (en) Clock generator, particularly for USB devices
DE69930614T2 (de) VERFAHREN UND GERÄT ZUM HANDHABEN VON mehrfachen flanken- und zustandsausgelösten unterbrechungen
DE3040558C2 (de)
DE10229129C1 (de) Debug-Schnittstelle für einen Ereigniszeitgeber
DE69636406T2 (de) Spannungsregelmodul mit einer erweiterungsmöglichkeit
DE10349663B4 (de) Elektrische Energiequellevorrichtung mit mehreren Ausgängen und elektronische Fahrzeugsteuervorrichtung
DE19825057A1 (de) Steuergerät für einen drehzahlveränderlichen Motor
DE102005044533A1 (de) Aufgabenplanungsverfahren für geringe Leistungsableitung in einem Systemchip
DE102009019824A1 (de) Auslastungsbasierte Bestimmung von betrieblichen Kennlinien
DE102018115131A1 (de) Reaktives leistungsmanagement für nichtflüchtige speicher-controller
DE102018003245B4 (de) Numerische Steuereinrichtung
DE10297158T5 (de) Verfahren und Vorrichtung zum Regeln der einem Computersystem zugeführten Spannung
DE112008004061T5 (de) Komponenteninstallationsführung
DE112012006163T5 (de) Steuerung des Energieverbrauchs in Mehrkernumgebungen
DE112018006793T5 (de) Hybrid-priorisierte ressourcenzuweisung in rechenvorrichtungen mit wärme- oder energiebegrenzung
DE112012006155B4 (de) Verfahren und Vorrichtung zur Mitteilung der verfügbaren Batterieleistung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition