KR19990008106A - 프로세서의 성능을 강화하는 방법 및 장치 - Google Patents

프로세서의 성능을 강화하는 방법 및 장치 Download PDF

Info

Publication number
KR19990008106A
KR19990008106A KR1019970707631A KR19970707631A KR19990008106A KR 19990008106 A KR19990008106 A KR 19990008106A KR 1019970707631 A KR1019970707631 A KR 1019970707631A KR 19970707631 A KR19970707631 A KR 19970707631A KR 19990008106 A KR19990008106 A KR 19990008106A
Authority
KR
South Korea
Prior art keywords
processor
frequency
clock rate
clock
operating
Prior art date
Application number
KR1019970707631A
Other languages
English (en)
Other versions
KR100298231B1 (ko
Inventor
모우트엘.랜달주니어
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Publication of KR19990008106A publication Critical patent/KR19990008106A/ko
Application granted granted Critical
Publication of KR100298231B1 publication Critical patent/KR100298231B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Executing Machine-Instructions (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

각 프로세서의 각자의 작동 특성들에 기초한 최적 프로세싱 주파수(160)가 프로세서들에 대하여 설정된다. 프로세서에 공급되는 소스 전압(145)은, 수동적으로 혹은 소프트웨어 제어하에, 프로세서에 대하여 특정된 최대 값으로 증가된다. 이것은 프로세서를 최대 가능 주파수에서 작동하도록 허용한다. 프로세서 클록이 최대 작동 주파수에 임의적으로 맞추어질 수 있도록 프로세서 클록 주파수(160)는 어미기판 클럭 주파수에 대하여 변화한다. 프로세서가 적절히 기능할 수 있는 최대 클록 주파수를 결정하기 위하여 어림셈 방법이 사용된다. 열적으로 유도되는 반도체 항복 현상을 방지하기 위하여, 부가적인 열 흡수가 수행되고/거나 열적 관리 구조가 사용된다. 최적 작동 주파수와 프로세서로의 공급 전압을 결정하기 위하여 클록 비율과 함께 공급 전압이 또한 제어될 수 있다.

Description

프로세서의 성능을 강화하는 방법 및 장치
프로세서 칩의 성능의 잘 알려진 평가 기준은 프로세서 칩이 작동하는 주파수이다. 높은 클록 주파수에서 작동하는 프로세서 칩들은 낮은 클록 주파수에서 작동하는 같은 프로세서 칩들보다 짧은 시간 내에 보다 많은 자료를 처리할 수 있다. 그래서, 프로세서가 내부 지연들, 프로세서의 열파괴, 혹은 열적 유도 자동 셧다운에 의한 성능의 저하에 의하여 잘못 작동하도록 하는 일 없이 특정의 프로세서 칩이 작동하는 한의 최대 클록 주파수에서 프로세서 칩을 동작시키는 것이 바람직하다.
많은 경우에, 프로세서 칩들은 프로세서가 위에서 언급한 결함들이나 보호적 셧다운을 나타내지 아니하고 유지할 수 있는 최대 작동 주파수보다 매우 낮은 클록 주파수에서 작동하는 컴퓨터 시스템 내에 구현된다. 이것은 많은 이유로 발생할 수 있다. 예를 들면, 프로세서 칩들은 일반적으로 둘 혹은 셋의 처리 속도 카테고리들(예, 66MHz,100MHz, 등)로 분류되기 때문에, 표준 클록 비율 카테고리들보다 더 높은 클록 비율들에서 실제로 동작할 수 있는 많은 프로세서 칩들이 주어진 컴퓨터에 대한 클록 비율 카테고리에 적합하게 되도록 낮은 클록 비율에 단순히 맞추어진다. 게다가, 프로세싱 칩 제조자들은 한 처리 속도 등급(예, 100MHz)에서 혹은 그 이상에서 작동할 수 있는 잉여의 칩들을 때때로 생산하지만, 기업 판매 계획들에 의하여, 제조자는 시장 압력들이 더 높은 속도 등급을 요구할 때까지 속도들을 낮게 유지하면서, 프로세서를 보다 느린 속도 등급에서 인위적으로 판매할 것이다. 결국, 때로는 프로세싱 칩은 낮은 전압 조건하에서 단지 테스트되어 진다. 당 기술 분야에서 잘 알려진 것처럼, 보다 높은 소스 전압이 마이크로 프로세서 칩에 적용될 때, 이것은 일반적으로 프로세싱 칩이 작동할 수 있는 최대 클록 비율을 증가시키도록 작용한다. 이것은 높은 전압이 프로세서 회로 요소들에 걸친 용량성의 시간 지연들을 감소시키는 결과를 초래하기 때문이다. 그러나 열적 이유들, 전원 공급 요구와 궁극적으로 전압 유도 반도체 항복 현상에 의하여, 소스 전압은 많은 프로세싱 칩들 상에서 종종 낮게 유지된다. 그래서, 훨씬 높은 클록 비율들에서 동작할 수 있는 어떤 프로세싱 칩들이 때때로 테스트가 수행된 상황에 의하여 느린 클록 비율 카테고리의 범위로 분류된다.
프로세서의 성능을 강화시키는 하나의 알려진 방법이 어미기판 클록을 디스에이블하고 높은 주파수 클록 소스를 더하는 것이다. 그러나, 이러한 구현방법은 대개 어미기판 상의 모든 시스템 요소들(예, 메모리, 어미기판 버스, 입/출력 장치들, 등)을 증가된 클록 비율에서 작동하도록 요구한다. 그러므로, 이러한 실시예는 시스템 요소들 중의 하나가 높은 클록 비율에서 작동할 수 없다면, 성능을 개선하는데 사용될 수 없다.
그래서, 각 프로세싱 칩의 성능을 최적화하기 위해서, 프로세서 칩의 클록 비율 성능을 강화하기 위한 장치 및 방법이 수리용 부품 제조자들이나 각 PC 소유자들에 의하여 구현될 수 있다면, 바람직할 것이다.
발명의 개요
지정된 최대 전압 레벨을 가지며 숫자적으로 제어된 공급 전압에 의하여 동력을 공급받는, 컴퓨터 시스템의 가변 주파수 프로세서 칩의 성능을 강화하는 방법은 상기 공급 전압을 상기 지정된 최대 전압 레벨로 맞추는 디지탈 전원 공급 제어 값을 적용하는 단계; 상기 프로세서 칩이 작동하는 클록 비율을 초기 주파수로 맞추기 위하여 프로세서 칩에 첫 번째 디지탈 값을 적용하는 단계; 상기 프로세서 칩이 상기 주파수에 맞추어질 때 컴퓨터 시스템이 적절하게 동작하는가를 판단하는 단계; 및 상기 프로세서 칩이 상기 초기 주파수에 맞추어질 때 상기 컴퓨터 시스템이 적절하게 동작하지 않는 경우에, 상기 처리 칩이 적절히 작동하는 최대 클럭 비율이 구해질 때까지 상기 클록 비율을 감소하기 위하여 다른 디지탈 값들을 상기 프로세서 칩에 적용하는 단계를 구비한다. 상기 프로세서 칩이 상기 초기 주파수로 맞추어질 때 상기 컴퓨터 시스템이 적절하게 동작하는 경우에, 상기 컴퓨터 시스템이 적절히 작동하는 최대 주파수 비율이 구해질 때까지 상기 클록 비율을 증가하기 위하여 디지탈 값들을 적용된다.
바람직한 실시예에서는 상기 클록 비율을 증가하거나 감소하기 위하여 연속적인 어림셈이 사용된다.
또 다른 바람직한 실시예에서는 상기 방법은 프로세서 칩의 온도를 측정하는 단계와 온도가 문턱 값을 초과할 때 프로세서 온도가 안전한 값으로 돌아오고, 프로세서가 원래의 클록 비율에서 동작하도록 허용되는 시간까지 프로세서의 작동 주파수를 감소시키기 위하여 인터럽트를 발생하는 단계를 더 구비한다.
특히 바람직한 실시예에서는 상기 방법은 프로세서의 증가된 냉각 단계를 구비한다. 하나의 구현방법으로서 프로세서의 냉각을 증가시키기 위하여 팬이나 열 흡수 장치가 사용될 수 있다.
다른 양상하에, 발명의 바람직한 실시예는 프로세서가 숫자적으로 제어된 공급 전압에 의하여 동력을 공급받는 가변 주파수 프로세서 칩의 성능을 강화하는 방법에 있어서, 프로세서 칩의 작동 범위 내의 전압 레벨로 상기 공급 전압을 맞추기 위하여 상기 전원 공급기에 디지탈 전원 공급 제어 값을 적용하는 단계; 상기 프로세서 칩이 작동하는 클록 비율을 초기 주파수로 맞추기 위하여 상기 프로세서 칩에 첫 번째 디지탈 주파수 제어 값을 적용하는 단계; 상기 프로세서 칩이 상기 초기 주파수에서 적절하게 동작하는가를 판단하는 단계; 및 상기 프로세서 칩이 적절하게 작동하는 최대 클록 비율을 결정하기 위하여 상기 공급 전압과 함께 상기 클록 비율을 제어하기 위하여 다른 디지탈 주파수 제어 값들을 상기 프로세서 칩에 적용하는 단계를 구비하는 것을 특징으로 하는 방법이다.
바람직한 실시예에서는 상기 클록 비율을 증가하거나 감소하기 위하여 연속적인 어림셈이 사용된다.
또 다른 바람직한 실시예에서는 상기 방법은 프로세서 칩의 온도를 측정하는 단계와 온도가 문턱 값을 초과할 때 프로세서가 안전한 값으로 돌아오고, 프로세서가 원래의 클록 비율에서 동작하도록 허용되는 시간까지 프로세서의 작동 주파수를 감소시키기 위하여 인터럽트를 발생하는 단계를 더 구비한다.
또 다른 바람직한 실시예에서는 상기 방법은 프로세서의 증가된 냉각 단계를 구비한다. 특히 바람직한 실시예에서는, 얼 흡수나 팬이 프로세서의 증가된 냉각을 제공하기 위하여 사용된다.
본 발명은 마이크로프로세서 칩의 처리 속도를 최적화하는 장치 및 방법에 관한 것이다.
도 1은 프로세서 성능 강화 발명을 통합하는 컴퓨터 시스템의 아주 단순화한 블록 다이어그램이다.
도 2는 도 1에 도시된 컴퓨터 시스템의 주파수 변환기 부분의 일 구현방법을 나타내는 블록 다이어그램이다.
도 3은 본 발명에 따라 프로세서 성능을 향상시키는 일반적인 방법을 나타내는 플로우 다이어그램이다.
도 1은 본 발명의 원리에 따라 구성된 컴퓨터 시스템(100)의 아주 단순화돤 블록 다이어그램이다. 본 발명을 나타냄에 있어서 명확화를 위하여 도 1에 도시되지 않은 부가적인 회로 요소들을 컴퓨터 시스템(100)은 일반적으로 포함한다는 것은 당업자들에 의하여 이해될 것이다. 컴퓨터 시스템(100)은, 예를 들어, 인텔(INTEL)로 부터 구입 가능한 P6 마이크로프로세서 칩을 구비할 수 있는 중앙 처리 장치(central processing unit, 이하 CPU라 함)(110)을 포함한다. CPU 혹은 프로세서(110)는 마이크로 버스(130)와 코어 로직(135)를 통하여 어미기판 상의 메모리, 입/출력 장치 등과 같은 다른 시스템들과 상호 통신을 한다. 프로세서(110)는 CPU 전원 공급기(145)의 조절 전압을 제어하기 위하여 통상적으로 사용되어 지는 전압 제어 값을 저장하는 전원 공급 제어 레지스터(140)을 또한 포함한다.
본 발명의 하나의 바람직한 실시예에 따라, CPU 전원 공급기(145)를 제어하는 데 사용되는, CPU의 전원 공급 제어 레지스터로 부터의 라인들은 끊어지고 CPU 전원 공급기(145)의 제어는 스위치들의 어레이나 분리된 마이크로컨트롤러와 같은 외부의 제어 장치에 의하여 제공된다.
마이크로프로세서(110)는 어미기판 시스템 요소들에 공급되는 클록 주파수로 부터 유도되는 내부 클록 주파수를 발생하는 내부 주파수 변환기(160)을 포함한다. 주파수 변환기(160)는 라인(167)을 통하여 발진기(165)로 부터 클록 입력을 수신한다.
주파수 변환기(160)는 제조자들의 CPU 하드웨어 시방서에 의하여 명시되는 바와 같은 CPU(110)의 핀들 상의 전압 레벨들을 래칭함으로써 리셋에서 결정된 주파수에서 작동한다. 이 핀들은 멀티플렉서(141)에 의하여 구동된다. 리셋이 선언되지 않을 때에는, 이 핀들은 코어 로직(135)에 의하여 제어된다. 리셋 동안에는 스위치들 혹은 하드와이드된 전선들일 수 있는 주파수 제어 하드웨어(143)에 의하여 제어된다.
당업계에서 통상의 지식을 가진 자에게 잘 알려지고, 위에서 개략적으로 설명한 바와 같이, 프로세서가 작동할 수 있는 최대 클록 비율은 전압 항복 현상을 방지하기 위하여 칩의 제조자들에 의하여 제한되는 소스 전압의 지정된 범위 내에서 프로세서(110)에 공급되는 소스 전압의 함수이다. 그러나, 소스 전압이 증가함에 따라, 열적으로 유도되는 반도체 항복 현상의 가능성도 또한 증가한다. 그래서, 본 발명은 특별한 적용에 의하여 요구되는 바에 따라, 시스템 관리 인터럽트(system management interrupt, 이하 SMI라 함) 기술들로써 프로세서 온도를 열적으로 관리하거나 부가적인 열 흡수를 포함함으로써 열적 관리 기술들을 이용한다. SMI는 프로세서(110)의 온도가 일정한 값을 초과할 때 프로세서를 정지시키거나 감속시킨다. 일단 프로세서(110)가 충분히 냉각되면 프로세서는 정상 작동을 재개한다.
어떤 적용들에 대하여는, SMI에 의한 프로세서(110)의 정지나 감속은 프로세서(110)가 보다 높은 공급 전압에 대하여 느린 유효 비율에서 실제적으로 동작하는 결과를 초래할 수 있다는 것을 알 수 있다. 이러한 적용들에 있어서는, 프로세서(110)가 칩의 각자의 특성들에 대한 최적 허용 클록 비율에서 동작할 수 있도록 균형점이 찾아져야 한다. 그래서, 본 발명의 한 양상에 따라, 프로세서(110)에 공급되는 클록 비율 뿐만 아니라 소스 전압을 제어하는 방법은 프로세서(110)가 작동할 수 있는 최적 클록 주파수를 찾는다. 게다가, 이러한 방법에서, 각 프로세서에 대한 최대 클록 비율은 프로세서(110)의 작동 수명 기간을 단축시키는 위험없이 이용될 수 있다.
프로세서(110)의 최적 작동 클록 비율은 프로세서 내부 자체 테스트를 사용하여 주파수 제어기(143)의 제어하에 파워-업 동안에 결정될 수 있다. 일단 이런 최적 클록 비율이 결정되면, 프로세서(110)는 어미기판 상의 시스템 요소들(120,135)과 협동하여 정상적으로 동작한다. 본 발명은 프로세서 클록 주파수와 어미기판 클록 주파수 사이의 변동 관계를 이용한다. 프로세서 클록 주파수는 어미기판 작동 주파수에 대하여 변할 수 있으므로, 어떤 클록 비율은 어미기판 시스템 요소들(120,135)의 클록 비율에 영향을 미치지 아니하고 프로세서(110)에 대하여 한정될 수 있다.
도 2는 프로세서(110) 내에 일반적으로 포함되는 주파수 변환기(160)의 아주 단순화한 블록 다이어그램이다. 도 2에 나타난 바와 같이, 주파수 변환기(160)는 라인(167) 상으로 주파수 입력과 쓰리-비트 버스(212)를 통하여 제1 쓰리-비트 레지스터(210)로부터 주파수 스케일러 값을 수신하는 제1 주파수 분할기 회로(200)을 포함한다. 주파수 분할된 출력(202)(A에 의하여 분할된 입력 주파수와 동일, 여기서 A는 제1 레지스터(210)에 저장된 쓰리-비트 스케일러 입력 값이다.)은 위상 잠김 루프(220)에 제1 입력(202)으로 제공된다.
위상 잠김 루프(220)의 출력(222)은 주파수 분할기 회로(230)를 통하여 위상 잠김 루프(220)의 제2 입력(232)에 피드백 된다. 주파수 분할기 회로(230)는 제2 쓰리-비트 레지스터내에 저장된 값과 동일한 단계 값으로 위상 잠김 루프(220)의 출력 신호(222)의 주파수를 분할한다. 쓰리-비트 단계 값은 쓰리-비트 버스(242)를 통하여 주파수 분할기(230)의 입력으로 제공된다.
위상 잠김 루프(220)는 제1 및 제2 입력들에 인가되는 신호들의 위상 및 주파수의 동일성을 유지하려고 하기 때문에, 위상 잠김 루프(220)에 의하여 제공되는 출력 신호(222)의 주파수는 신호(167)의 입력 주파수의 A로 나누어진 B(여기서 B는 제2 레지스터(240)에 저장된 쓰리-비트 값과 동등하다.) 배와 동일하다. 위상 잠김 루프(220)에 의하여 제공되는 출력 주파수(222)가 신호(167)의 입력 주파수의 A로 나누어진 B배와 동일한 한, 위상 잠김 루프의 제1 및 제2 입력들(202,232) 양쪽에 인가되는 신호들의 주파수는 A에 의하여 나누어진 입력 주파수와 동일하다. A와 B가 쓰리-비트 2진법의 카운터들인 실시예에서는, A와 B는 여기서 일반적으로 1-8(10진법의)로 부터의 값에 분포될 것이라는 점에 유의하여야 한다. 게다가, foutmax=fin×8 및 foutmin=fin÷8인 것은 이해되어야 한다. A와 B 양쪽에 대하여 8개의 가능한 값들이 있으므로, 8×8=64의 가능한 비들이 있다. 이러한 방법으로, 어미기판 클록 주파수가 프로세서 클록 주파수로 부터 분리되도록 스케일러 값들 B 및 A에 의하여 정의될 수 있는 어떠한 비에 프로세서 클록은 정해질 수 있다. 카운터 제어 레지스터들(210,240)은 일반적으로 프로세서 내의 하드웨어에 구현되는 룩업 테이블(260)로부터 출력된다. 레지스터(250)는 룩업 테이블로부터 하나의 기입 사항을 선택하기 위하여 사용된다. 룩업 테이블은 주파수 변환기의 작동을 위해서는 필요하지 않지만, 비를 정의하는데 요구되는 핀들의 수를 감소하기 위하여 대개 포함된다. 레지스터들(250,210,240)이 모두 쓰리-비트 레지스터들인 실시예에서는, 64개의 가능한 비들이 8개의 비들의 부분 집합으로 감소된다. 룩업 테이블 기입 사항은 일반적으로 주파수 선택 레지스터(250)에 저장된 값에 의하여 선택된다. 이 레지스터는 리셋 시간에 도 1에 도시된 CPU(110) 상의 입/출력 핀들을 통해 데이터가 올려진다.
도 3은 프로세서 작동 클록 비율을 최적 값으로 맞추는 본 발명의 일반적인 방법을 나타낸다. 이 방법은 시작 블록(300) 내에 나타난 것과 같이 초기화하고, 그 후, CPU(110)의 냉각을 보충하는 하나 또는 둘 이상의 기술을 사용하는데, 이는 활동 블록(305)내에 나타난다. 당기술 분야에서 잘 알려진 바와 같이, 중앙 처리 장치의 작동 속도를 증가시키고자 할 때마다, CPU의 증가된 활동성에 기인하여 증가된 열이 일반적으로 발생된다. 그래서, 예를 들어, 열적 항복 현상과 관련된 해로운 효과를 피하기 위하여, CPU의 작동 속도를 증가시키기 전에 CPU 냉각을 보충하는 것이 중요하다. 일 실시예에서, 부가적인 팬들이나 열 흡수 장치, 혹은 온도 문턱이 초과할 때마다 CPU(110)의 작동 속도를 감소시키는 소프트웨어 열적 관리를 사용함에 의하여 CPU 냉각이 제공될 수 있다.
그 후, 활동 블록(310)에 나타난 바와 같이, CPU(110)의 작동 전압은 최대 비율된 값으로 맞추어진다. 즉, 일반적으로 CPU(110)의 제조자들은 CPU(110)가 작동할 수 있는 최대 작동 전압 값을 나타내는 시방서 시트를 제공한다. 당업계에서 잘 이해되는 바와 같이, 작동 전압 값의 증가는 일반적으로 CPU(110)의 작동 속도의 증가를 가져오기 때문에, CPU(110)의 작동 전압을 최대 정격치로 정함으로써, CPU(110)의 성능은 강화될 수 있다.
일단 CPU(110)의 작동 전압이 최대 정격치로 맞추어지면, 주파수 제어 값들의 모든 비율들에서의 CPU의 성능은 활동 블록(315)에 나타난 바와 같이 특징지워 진다. 즉, A 및 B(도 2 참조)의 가능한 값의 각각에 대하여, 먼저 CPU(110)가 자기 진단 테스트를 통과하는가를 결정하기 위하여 테스트가 수행되고, 만약 통과하면, 성능 점수는 세만텍(SEMANTEC) 사로 부터 구입될 수 있는 잘 알려진 노톤(NORTON) 유용성과 같은 표준 수준점의 소프트웨어를 사용하여 그 비율에 대하여 결정된다. 표 1은 견본적인 CPU(110)에 대한 비율 코드(즉, 도 2의 주파수 선택 레지스터(250)로 올려진 코드)에 의하여 지시되는 주파수 제어 값들을 특징지우는 표이다.
비율 코드 마이크로프로세서가진단을 통과하는가?(Y/N) 표준화된 성능 점수
n Y 1.0
n+1 Y 1.14
n+2 Y 1.27
n+3 Y 1.34
n+4 N …
n+5 N …
n+6 N …
주파수 제어 비율 값들 각각에서 CPU(110)의 성능은 CPU 제조자들의 하드웨어 시방서 매뉴얼로부터 제공될 수 있다는 점에 유의하여야 한다.
일단, 활동 블록(315)에 나타난 바와 같이, CPU(110)의 성능이 주파수 제어 값들의 모든 비율들에서 특징지워 지면, 최고 성능 점수를 나타내는 주파수 제어 값은 최적 CPU 성능에 대응하는 비를 정하기 위하여 주파수 선택 레지스터(250)에 올려진다. 예를 들어, 표 1에 실려진 예시된 값들로 부터, 1.34의 정상적인 성능 점수를 가지는 비율 코드 N+3은 최고 성능 점수를 나타내는 주파수 제어 값에 대응한다. 그래서, 값 N+3은 CPU(110)의 작동 속도를 결정하기 위하여 주파수 선택 레지스터(250)로 올려진다.
그 후, 실패 일지가 CPU(110)의 실패 비율을 결정하기 위하여 유지되는데, 이는 활동 블록(325)에 나타난 바와 같다. 실패 일지는 일 실시예에서 CPU가 처리 에러를 수행하는 횟수의 기록이다. 판단 블록(330)에 나타난 바와 같이 실패 비율이 일정한 문턱값 이상이라고 판단되면, 주파수 제어 비율 값은 다음 최고 성능 점수(예, 표 1의 값 N+2)를 나타내는 값으로 맞추어진다. 이것 후에는, 이 방법은 새로운 실패 일지를 유지하기 위하여 활동 블록(325)로 재도입된다. 일단 실패 비율이 수용될 수 있다고 판단되면, CPU(110)는 현재 주파수 제어 값에 의하여 제공되는 작동 속도에 맞추어져 유지되고 이 방법 끝은 마감 블록(340)에 도시되어 있다. 물론, 본 발명의 방법 내에 단일 단계로 도 3에 묘사되어 있지만, 실패 일지의 유지는 실패 비율이 허용 문턱치를 초과할 때마다, 주파수 제어 값이 조절되도록 CPU의 작동을 통하여 계속적으로 유리하게 계산된다.
본 발명에서 바람직한 실시예를 이상에서 상세히 설명하였지만, 본 발명의 사상이나 본질적인 특성으로 부터 벗어남이 없이, 어떤 명백한 변형이 본 발명에 가해질 수 있다는 사실은 당업계에서 통상의 지식을 가진 자에게는 자명할 것이다. 예를 들어, 최적 클럭 비율을 결정하기 위하여 소스 전압으로 부터 독립적으로 프로세서의 클록 비율을 단순히 제어하는 대신에, 프로세서에 공급되는 소스 전압과 연산 주파수가 결합하여 제어될수 있다. 게다가, 계속적인 접근법이나 다른 수단이 CPU(110)의 최적 동작 속도를 수동적 또는 자동적으로 선택하는데 사용될 수 있다. 그러므로, 이상의 설명은 제한적인 것이 아니라 예시적인 것으로서 받아들여져야 한다. 따라서, 본 발명의 범위는 단지 다음에 첨부된 청구의 범위의 관점을 고려하여 해석되어야 한다.

Claims (8)

  1. 지정된 최대 전압 레벨을 가지며 숫자적으로 제어된 공급 전압에 의하여 동력을 공급받는, 컴퓨터 시스템의 가변 주파수 프로세서의 성능을 강화하는 방법에 있어서,
    상기 공급 전압을 상기 지정된 최대 전압 레벨로 맞추기 위하여 디지탈 전원 공급 제어 값을 적용하는 단계;
    상기 프로세서가 작동하는 클록 비율을 초기 주파수로 맞추기 위하여 상기 프로세서에 첫 번째 디지탈 값을 적용하는 단계;
    상기 프로세서가 상기 주파수에 맞추어질 때 컴퓨터 시스템이 적절하게 동작하는가를 판단하는 단계; 및
    상기 프로세서가 상기 초기 주파수에 맞추어질 때 상기 컴퓨터 시스템이 적절하게 동작하지 않는 경우에, 상기 처리가 적절히 작동하는 최대 클럭 비율이 구해질 때까지 상기 클록 비율을 감소하기 위하여 서로 다른 디지탈 값들을 상기 프로세서에 적용하는 단계; 및 상기 프로세서가 상기 초기 주파수로 맞추어질 때 상기 컴퓨터 시스템이 적절하게 동작하는 경우에, 상기 컴퓨터 시스템이 적절히 작동하는 최대 클럭 비율이 구해질 때까지 상기 클록 비율을 증가하기 위하여 디지탈 값들을 적용하는 단계를 구비하는 것을 특징으로 하는 방법.
  2. 제1 항에 있어서, 상기 클록 비율을 증가하거나 감소하기 위하여 연속적인 어림셈이 사용되는 것을 특징으로 하는 방법.
  3. 제1 항에 있어서, 상기 방법은 프로세서의 온도를 측정하는 단계와 온도가 문턱 값을 초과할 때 프로세서 온도가 안전한 값으로 돌아오고, 프로세서가 그 원래의 클록 비율에서 동작하도록 허용되는 시간까지 프로세서의 작동 주파수를 감소시키기 위하여 인터럽트를 발생하는 단계를 더 구비하는 것을 특징으로 하는 방법.
  4. 제1 항에 있어서, 상기 방법은 프로세서의 증가된 냉각 단계를 구비하는 것을 특징으로 하는 방법.
  5. 숫자적으로 제어된 공급 전압에 의하여 동력을 공급받는 가변 주파수 프로세서의 성능을 강화하는 방법에 있어서,
    프로세서의 작동 범위 내의 전압 레벨로 상기 공급 전압을 맞추기 위하여 상기 전원 공급기에 디지탈 전원 공급 제어 값을 적용하는 단계;
    상기 프로세서가 작동하는 클록 비율을 초기 주파수로 맞추기 위하여 상기 프로세서에 첫 번째 디지탈 주파수 제어 값을 적용하는 단계;
    상기 프로세서가 상기 초기 주파수에서 적절하게 동작하는가를 판단하는 단계; 및
    상기 프로세서가 적절하게 작동하는 최대 클록 비율을 결정하기 위하여 상기 공급 전압과 함께 상기 클록 비율을 제어하기 위하여 서로 다른 디지탈 주파수 제어 값들을 상기 프로세서에 적용하는 단계를 구비하는 것을 특징으로 하는 방법.
  6. 제5 항에 있어서, 상기 클록 비율을 증가하거나 감소하기 위하여 연속적인 어림셈이 사용되는 것을 특징으로 하는 방법.
  7. 제5 항에 있어서, 상기 방법은 프로세서의 온도를 측정하는 단계와 온도가 문턱 값을 초과할 때 프로세서가 안전한 값으로 돌아오고, 프로세서가 원래의 클록 비율에서 동작하도록 허용되는 시간까지 프로세서의 작동 주파수를 감소시키기 위하여 인터럽트를 발생하는 단계를 더 구비하는 것을 특징으로 하는 방법.
  8. 제5 항에 있어서, 상기 방법은 프로세서의 증가된 냉각 단계를 구비하는 것을 특징으로 하는 방법.
KR1019970707631A 1996-03-01 1996-06-27 프로세서의성능을강화하는방법및장치 KR100298231B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/609,357 1996-03-01
US08/609,357 US5630110A (en) 1996-03-01 1996-03-01 Method and apparatus for enhancing performance of a processor
US08/609357 1996-03-01

Publications (2)

Publication Number Publication Date
KR19990008106A true KR19990008106A (ko) 1999-01-25
KR100298231B1 KR100298231B1 (ko) 2001-08-07

Family

ID=24440453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970707631A KR100298231B1 (ko) 1996-03-01 1996-06-27 프로세서의성능을강화하는방법및장치

Country Status (11)

Country Link
US (1) US5630110A (ko)
EP (1) EP0826170B1 (ko)
JP (2) JP4125370B2 (ko)
KR (1) KR100298231B1 (ko)
CN (1) CN1097763C (ko)
AU (1) AU6390196A (ko)
DE (1) DE69627144T2 (ko)
IL (1) IL120749A (ko)
RU (1) RU2176813C2 (ko)
TW (1) TW298630B (ko)
WO (2) WO1997032247A1 (ko)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014033A (en) * 1995-08-31 2000-01-11 Texas Instruments Incorporated Method of identifying the point at which an integrated circuit fails a functional test
US5996084A (en) * 1996-01-17 1999-11-30 Texas Instruments Incorporated Method and apparatus for real-time CPU thermal management and power conservation by adjusting CPU clock frequency in accordance with CPU activity
US6374328B1 (en) * 1997-10-28 2002-04-16 Sony Corporation Generation computer with program-in-chips (PIC)
US5964881A (en) * 1997-11-11 1999-10-12 Advanced Micro Devices System and method to control microprocessor startup to reduce power supply bulk capacitance needs
US7100061B2 (en) 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US7050478B1 (en) * 2000-08-03 2006-05-23 International Business Machines Corporation Apparatus and method for synchronizing clock modulation with power supply modulation in a spread spectrum clock system
US6963992B1 (en) * 2000-09-28 2005-11-08 Cypress Semiconductor Corp. Method and apparatus to generate clock and control signals for over-clocking recovery in a PLL
US7260731B1 (en) 2000-10-23 2007-08-21 Transmeta Corporation Saving power when in or transitioning to a static mode of a processor
US20020087904A1 (en) * 2000-12-28 2002-07-04 Zhong-Ning (George) Cai Method and apparatus for thermal sensitivity based dynamic power control
US20020138159A1 (en) * 2001-03-26 2002-09-26 Atkinson Lee W. Temperature responsive power supply to minimize power consumption of digital logic without reducing system performance
JP4139579B2 (ja) * 2001-06-19 2008-08-27 株式会社ルネサステクノロジ 半導体装置および半導体装置の動作モード制御方法
US6957352B2 (en) * 2002-03-15 2005-10-18 Intel Corporation Processor temperature control interface
US6908227B2 (en) * 2002-08-23 2005-06-21 Intel Corporation Apparatus for thermal management of multiple core microprocessors
JP3800164B2 (ja) * 2002-10-18 2006-07-26 ソニー株式会社 情報処理装置、情報記憶装置、情報処理方法、及び情報処理プログラム
US7882369B1 (en) * 2002-11-14 2011-02-01 Nvidia Corporation Processor performance adjustment system and method
US7849332B1 (en) * 2002-11-14 2010-12-07 Nvidia Corporation Processor voltage adjustment system and method
US7886164B1 (en) * 2002-11-14 2011-02-08 Nvidia Corporation Processor temperature adjustment system and method
US7206960B2 (en) * 2003-08-22 2007-04-17 Hewlett-Packard Development Company, L.P. Bus clock frequency management based on device load
US7149913B2 (en) * 2003-08-22 2006-12-12 Hewlett-Packard Development Company, L.P. Bus clock frequency management based on characteristics of an application program
US7146519B2 (en) * 2003-08-22 2006-12-05 Hewlett-Packard Development Company, L.P. Bus clock frequency management based on device bandwidth characteristics
US7467318B2 (en) * 2003-09-29 2008-12-16 Ati Technologies Ulc Adaptive temperature dependent feedback clock control system and method
JP4549652B2 (ja) * 2003-10-27 2010-09-22 パナソニック株式会社 プロセッサシステム
US7334142B2 (en) * 2004-01-22 2008-02-19 International Business Machines Corporation Reducing power consumption in a logically partitioned data processing system with operating system call that indicates a selected processor is unneeded for a period of time
US7194641B2 (en) * 2004-01-22 2007-03-20 International Business Machines Corporation Method and apparatus for managing power and thermal alerts transparently to an operating system in a data processing system with increased granularity in reducing power usage and thermal generation
WO2005073828A2 (en) * 2004-01-28 2005-08-11 Koninklijke Philips Electronics N.V. Method and apparatus for over clocking in a digital processing system
US7479753B1 (en) 2004-02-24 2009-01-20 Nvidia Corporation Fan speed controller
US20050223244A1 (en) * 2004-03-30 2005-10-06 David Sinai Device, system and method for reduced power consumption
US7353409B2 (en) * 2004-06-29 2008-04-01 International Business Machines Corporation System and method to maintain data processing system operation in degraded system cooling condition
CN1985232B (zh) * 2004-07-15 2011-03-02 诺基亚公司 自适应电压调节
US7594128B2 (en) * 2004-08-04 2009-09-22 Hewlett-Packard Development Company, L.P. Systems and methods to determine processor utilization
US7469355B1 (en) * 2004-10-26 2008-12-23 Nvidia Corporation Auto tune dynamic over clocking
US7861130B2 (en) * 2005-01-12 2010-12-28 Institute Of Computer Science, Foundation For Research And Technology-Hellas System and method of determining the speed of digital application specific integrated circuits
US7454631B1 (en) * 2005-03-11 2008-11-18 Sun Microsystems, Inc. Method and apparatus for controlling power consumption in multiprocessor chip
JP4082706B2 (ja) * 2005-04-12 2008-04-30 学校法人早稲田大学 マルチプロセッサシステム及びマルチグレイン並列化コンパイラ
US7263457B2 (en) * 2006-01-03 2007-08-28 Advanced Micro Devices, Inc. System and method for operating components of an integrated circuit at independent frequencies and/or voltages
CN100455096C (zh) * 2006-09-20 2009-01-21 北京北方烽火科技有限公司 射频信号扫频仪动态时钟控制装置及方法
US9134782B2 (en) 2007-05-07 2015-09-15 Nvidia Corporation Maintaining optimum voltage supply to match performance of an integrated circuit
US20090108817A1 (en) * 2007-10-30 2009-04-30 Topower Computer Industrial Co., Ltd. Method for actuation by boosting power source voltage
US8370663B2 (en) 2008-02-11 2013-02-05 Nvidia Corporation Power management with dynamic frequency adjustments
US20090235108A1 (en) * 2008-03-11 2009-09-17 Gold Spencer M Automatic processor overclocking
CN101676879A (zh) * 2008-09-17 2010-03-24 鸿富锦精密工业（深圳）有限公司 超频能力测试系统及方法
US7928779B2 (en) * 2009-06-17 2011-04-19 Integrated Device Technology, Inc. Methods and apparatuses for incremental bandwidth changes responsive to frequency changes of a phase-locked loop
US9256265B2 (en) 2009-12-30 2016-02-09 Nvidia Corporation Method and system for artificially and dynamically limiting the framerate of a graphics processing unit
US9830889B2 (en) 2009-12-31 2017-11-28 Nvidia Corporation Methods and system for artifically and dynamically limiting the display resolution of an application
US8472278B2 (en) 2010-04-09 2013-06-25 Qualcomm Incorporated Circuits, systems and methods for adjusting clock signals based on measured performance characteristics
US8429441B2 (en) 2010-04-19 2013-04-23 International Business Machines Corporation Operating processor below maximum turbo mode frequency by sending higher than actual current amount signal to monitor
US8839006B2 (en) 2010-05-28 2014-09-16 Nvidia Corporation Power consumption reduction systems and methods
US8074093B1 (en) * 2011-06-03 2011-12-06 Johnson Daniel L Method and system for optimizing the completion of computing operations
KR101935356B1 (ko) 2012-04-27 2019-01-04 엘지전자 주식회사 디스플레이 프로세서 제어방법
US9903764B2 (en) 2014-09-30 2018-02-27 Samsung Electronics Co., Ltd. Integrated circuit for estimating power of at least one node using temperature and a system including the same
CN108089484B (zh) * 2016-11-22 2020-07-21 电信科学技术研究院 一种调整频率的方法和设备
CN112074793A (zh) 2018-06-21 2020-12-11 惠普发展公司，有限责任合伙企业 增加cpu时钟速度以改善系统性能
US11720158B2 (en) 2020-03-13 2023-08-08 Google Llc Power throttling mechanism using instruction rate limiting in high power machine-learning ASICs
US20230259184A1 (en) * 2022-02-17 2023-08-17 Hewlett-Packard Development Company, L.P. Logic controls for graphics card air moving devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61105629A (ja) * 1984-10-29 1986-05-23 Fujitsu Ltd クロツク制御方式
US5163146A (en) * 1988-10-14 1992-11-10 International Business Machines Corporation System responsive to interrupt levels for changing and restoring clock speed by changing and restoring a register value
US5086501A (en) * 1989-04-17 1992-02-04 Motorola, Inc. Computing system with selective operating voltage and bus speed
JPH0387909A (ja) * 1989-05-10 1991-04-12 Seiko Epson Corp 情報処理装置およびマイクロプロセッサ
US5153535A (en) * 1989-06-30 1992-10-06 Poget Computer Corporation Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency
US5021679A (en) * 1989-06-30 1991-06-04 Poqet Computer Corporation Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency
JPH03164838A (ja) * 1989-11-22 1991-07-16 Mitsubishi Electric Corp データ処理装置の製造試験自動化方式
JPH05158572A (ja) * 1991-12-04 1993-06-25 Nec Ibaraki Ltd クロック／電圧マージン試験方式
JPH05265587A (ja) * 1992-03-23 1993-10-15 Hitachi Ltd クロックマ−ジンテスト装置
EP0632360A1 (en) * 1993-06-29 1995-01-04 Xerox Corporation Reducing computer power consumption by dynamic voltage and frequency variation
JP3718251B2 (ja) * 1994-02-28 2005-11-24 株式会社ルネサステクノロジ データ処理装置
US5422806A (en) * 1994-03-15 1995-06-06 Acc Microelectronics Corporation Temperature control for a variable frequency CPU
US5490059A (en) * 1994-09-02 1996-02-06 Advanced Micro Devices, Inc. Heuristic clock speed optimizing mechanism and computer system employing the same

Also Published As

Publication number Publication date
AU6390196A (en) 1997-09-16
EP0826170A4 (en) 1999-01-20
IL120749A0 (en) 1998-02-22
WO1997032247A1 (en) 1997-09-04
JP4125370B2 (ja) 2008-07-30
IL120749A (en) 2000-06-29
CN1183150A (zh) 1998-05-27
DE69627144D1 (de) 2003-05-08
DE69627144T2 (de) 2004-03-04
EP0826170A1 (en) 1998-03-04
RU2176813C2 (ru) 2001-12-10
JP2005285114A (ja) 2005-10-13
CN1097763C (zh) 2003-01-01
TW298630B (en) 1997-02-21
JPH11504740A (ja) 1999-04-27
WO1997032246A1 (en) 1997-09-04
KR100298231B1 (ko) 2001-08-07
US5630110A (en) 1997-05-13
EP0826170B1 (en) 2003-04-02

Similar Documents

Publication Publication Date Title
KR19990008106A (ko) 프로세서의 성능을 강화하는 방법 및 장치
US7657764B2 (en) Method and apparatus for on-demand power management
US7467318B2 (en) Adaptive temperature dependent feedback clock control system and method
US7389438B2 (en) Method for detecting temperature and activity associated with a processor and using the results for controlling power dissipation associated with a processor
US8095818B2 (en) Method and apparatus for on-demand power management
US6772356B1 (en) System for specifying core voltage for a microprocessor by selectively outputting one of a first, fixed and a second, variable voltage control settings from the microprocessor
US5451892A (en) Clock control technique and system for a microprocessor including a thermal sensor
US6823240B2 (en) Operating system coordinated thermal management
US20040117678A1 (en) System, method and apparatus for conserving power consumed by a system having a processor integrated circuit
US12001263B2 (en) Controlling a processor clock
KR19990087930A (ko) 지능형직접액세스기억장치스핀업
JPH02112008A (ja) クロック発生器回路を有する集積回路
US6691242B1 (en) System test and method for checking processor over-clocking by retrieving an assigned speed from an register internal to the processor, comparing with running speed, and displaying caution message to user

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120430

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee