DE69622775T2

DE69622775T2 - Vorrichtung und Verfahren zur Erkennung eines Synchronmusters und eines Adressierungsmusters, die innerhalb der Daten, die von einem Aufzeichnungsmedium geliefert werden, liegen

Info

Publication number: DE69622775T2
Application number: DE69622775T
Authority: DE
Inventors: Masashi Yamawaki
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 1995-03-20
Filing date: 1996-03-18
Publication date: 2002-11-28
Anticipated expiration: 2016-03-19
Also published as: DE69622775D1; EP0734020A2; JPH08255437A; EP0734020B1; US5696745A; US5661708A; JP3621149B2; KR960035584A; KR100248695B1; EP0734020A3

Description

Die vorliegende Erfindung betrifft im allgemeinen ein Verfahren zum Lesen und eine Datenlesevorrichtung für eine Plattenlaufwerksvorrichtung und, im besonderen, eine Vorrichtung und ein Verfahren zum Detektieren und Lesen eines Synchronisationsmusters oder einer Adressenmarkierung innerhalb von Daten, die auf einem Aufzeichnungsmedium durch ein sogenanntes Impulsbreitenmodulations-[pulse width modulation (PWM)]-System aufgezeichnet wurden.
Für Aufzeichnungsmedien wie etwa magnetooptische Platten wird eine höhere Dichte gewünscht. In dieser Hinsicht ist Impulsbreitenmodulations-(PWM)-Systemen zum Aufzeichnen von Daten auf einem Aufzeichnungsmedium mehr Aufmerksamkeit als dem herkömmlichen sogenannten Grübchenpositionsmodulations-[Pit Position Modulation (PPM)]-System zuteil geworden.
Ein typisches System zum Aufzeichnen von Daten auf einem Aufzeichnungsmedium wie etwa einer optischen Platte ist herkömmlicherweise die Grübchenpositionsmodulation (PPM). Wenn bei einem PPM-System ein Byte von Daten wie zum Beispiel "0, 1, 0, 1, 0, 1, 0, 1" auf einem Aufzeichnungsmedium aufzuzeichnen ist, muß in Zuordnung zu den individuellen Bits von jenem einen Byte von Daten eine Vielzahl von Aufzeichnungsbereichen gesichert werden. Die Daten, die zu den individuellen Bits gehören, werden in den zugeordneten Aufzeichnungsbereichen gespeichert. Beim Lesen des einen Bytes von Daten von einem Aufzeichnungsmedium sucht ein Antriebskopf sequentiell die Aufzeichnungsbereiche, die den individuellen Bits zugeordnet sind, wodurch das eine Byte von Daten erhalten wird. Bei einem PPM-System ist es erforderlich, einen einzelnen Aufzeichnungsbereich für ein einzelnes Bit zu sichern.
Eine Möglichkeit zur Erhöhung und damit zur Verbesserung der Aufzeichnungsdichte auf einem Aufzeichnungsmedium ist das Einengen oder Verkürzen der Breite eines Aufzeichnungsbereiches für ein Bit. Wenn die Breite von jedem Aufzeichnungsbereich eingeengt wird, ist eine höhere Aufzeichnungsdichte gewährleistet, aber die Periode von Wellenformen von Signalen, die von dem Antriebskopf vorgesehen werden, wird kürzer. Um die Breite von jedem Aufzeichnungsbereich einzuengen, ist es zusätzlich erforderlich, die Punktgröße einer optischen Aufnahmevorrichtung, die den Antriebskopf bildet, zu verringern. Die Anforderungen an die Verarbeitung von Signalen durch eine Signalverarbeitungsschaltung sind so, daß entweder die Abtastperiode verkürzt oder die Punktgröße verkleinert werden sollte. Deshalb sind dem Verbessern der Aufzeichnungsdichte eines Mediums durch das Einengen der Breiten von Aufzeichnungsbereichen Grenzen gesetzt.
Viel Aufmerksamkeit wird der Verwendung eines PWM-Systems als Lösung zum Verbessern der Aufzeichnungsdichte auf einem Aufzeichnungsmedium gewidmet. Beim Aufzeichnen von einem Byte von Daten auf einem Aufzeichnungsmedium gemäß einem PWM-System werden zum Beispiel alle Bits, die zwischen einem Bit, das "1" darstellt, und einem nachfolgenden Bit, das "1" darstellt, liegen, als "0" angesehen.
Unter Bezugnahme auf Fig. 1 wird die Differenz zwischen einem PWM-System und dem herkömmlichen PPM-System eingehender beschrieben. Fig. 1 zeigt eine Wellenform RDPpM von Daten D1, die durch den Antriebskopf von einem Aufzeichnungsmedium gelesen wurden, auf dem die Daten D1 gemäß dem herkömmlichen PPM-System aufgezeichnet worden sind, und eine Wellenform RDPWM von Daten D1, die durch den Antriebskopf von einem Aufzeichnungsmedium gelesen wurden, auf dem die Daten D1 gemäß dem PWM-System aufgezeichnet worden sind.
Bei dem PPM-System werden alle Daten "1" als Signalwellenform mit einem hohen Potentialpegel (d. h., mit einem H- Pegel) dargestellt, während alle Daten "0" als Signalwellenform mit einem niedrigen Potentialpegel (d. h., mit einem L- Pegel) dargestellt werden.
Im Gegensatz dazu wird gemäß dem PWM-System immer dann, wenn ein Bit mit Daten "1" gelesen wird, der Potentialpegel der Signalwellenform RDPWM invertiert. Die Signalwellenform steigt bei dem vierten Bit mit Daten "1" auf den H-Pegel an und fällt bei dem siebten Bit mit Daten "1" auf den L-Pegel ab, wie in Fig. 1 gezeigt. Die Signalwellenform steigt bei dem elften Bit mit Daten "1" wieder auf den H-Pegel an und fällt bei dem dreizehnten Bit mit Daten "1" auf den L-Pegel ab. Ebenso steigt die Signalwellenform bei dem neunzehnten Bit mit Daten "1" auf den H-Pegel an, fällt bei dem zweiundzwanzigsten Bit mit Daten "1" auf den L-Pegel ab, steigt bei dem vierundzwanzigsten Bit mit Daten "1" wieder auf den H- Pegel an und fällt bei dem sechsundzwanzigsten Bit mit Daten "1" auf den L-Pegel ab.
Mit anderen Worten, anders als das PPM-System braucht das PWM-System keinen einzelnen Aufzeichnungsbereich auf einem Aufzeichnungsmedium für ein einzelnes Bit zu sichern. Das PWM-System erkennt, wie oben erwähnt, alle Bits, die zwischen einem ersten Bit mit Daten "1" und einem zweiten Bit mit Daten "1" liegen, als Daten "0". Daher ist die Periode der Signalwellenform RDPWM der Daten D1, die gemäß dem PWM-System gelesen werden, zu jedem Zeitpunkt länger als die Periode der Wellenform RDPPM von Daten D1, die gemäß dem PPM-System gelesen werden. Angesichts der Charakteristiken eines Aufzeichnungsmediums des PWM-Typs und eines Aufzeichnungsmediums des PPM-Typs kann die Breite des Aufzeichnungsbereiches, der pro Bit erforderlich ist, durch das PWM- System, bei dem ein einzelner Aufzeichnungsbereich einer Vielzahl von konsekutiven Bits zugeordnet werden kann, im Vergleich zu dem PPM-System, bei dem ein einzelner Aufzeichnungsbereich für ein einzelnes Bit erforderlich ist, schmaler festgelegt werden. Daher ist das PWM-System vorteilhafter als das PPM-System, was die Erhöhung der Aufzeichnungsdichte auf einem Aufzeichnungsmedium betrifft.
Des weiteren unterscheidet sich das PPM-System von dem PWM-System darin, wie ein Byte von Daten in einer Nutzerdatensektion in jedem Sektor auf einem Aufzeichnungsmedium aufgezeichnet wird. Gemäß dem PPM-System wird ein Byte von Daten, das durch einen Nutzer eingegeben wird, in Daten von 16 Kanälen (zwei Bytes) unter Bezugnahme auf eine zuvor erstellte Konvertierungstabelle konvertiert, und die 16- Kanal-Daten werden ihrerseits in einer Nutzerdatensektion eines Sektors aufgezeichnet. Im Gegensatz dazu wird gemäß dem PWM-System ein Byte von Daten, das durch einen Nutzer eingegeben wird, in Daten von 12 Kanälen (1,5 Bytes) unter Bezugnahme auf eine zuvor erstellte Konvertierungstabelle konvertiert, und die 12-Kanal-Daten werden ihrerseits in einer Nutzerdatensektion eines Sektors aufgezeichnet. In dieser Hinsicht hat sich das PWM-System gegenüber dem PPM- System auf dem Gebiet der Erhöhung der Aufzeichnungsdichte auf einem Aufzeichnungsmedium einmal mehr als vorteilhafter erwiesen.
Der Akt des Lesens von Daten, die durch das PWM-System auf einem Aufzeichnungsmedium aufgezeichnet wurden, wird durch eine Signalverarbeitungsschaltung auf die unten beschriebene Weise ausgeführt. Wenn Daten D1, wie in Fig. 2 gezeigt, durch einen Antriebskopf gelesen werden, hat die Signalwellenform RDPWM der gelesenen Daten D1 eine rechteckige Wellenform. Die ansteigende Flanke (d. h., die Vorderflanke) und die abfallende Flanke (d. h., die Hinterflanke) der Signalwellenform RDPWM werden durch eine Detektionsschaltung (z. B. einen Komparator) detektiert, die mit dem Antriebskopf gekoppelt ist. Wenn angenommen wird, daß der H- Pegel und der L-Pegel der Wellenform RDPWM zum Beispiel auf 5 Volt bzw. 0 Volt festgelegt sind, wird eine Referenzspannung Vref auf 2,5 Volt eingestellt. Der Komparator vergleicht den Potentialpegel der Signalwellenform RDPWM mit der Referenzspannung Vref. Wenn der Potentialpegel der Signalwellenform RDPWM die Referenzspannung Vref überschreitet, wird der Potentialpegel als H-Pegel betrachtet. Wenn der Potentialpegel der Signalwellenform RDPWM gleich oder kleiner als die Referenzspannung Vref ist, wird der Potentialpegel als L-Pegel betrachtet. Wenn der Potentialpegel der Ausgabe von dem Komparator invertiert wird, d. h., wenn eine Vorderflanke oder Hinterflanke detektiert wird, wird bestimmt, daß ein Bit mit Daten "1" gelesen worden ist. Solange die Ausgabe des Komparators nicht invertiert wird, d. h., solange weder eine Vorderflanke noch eine Hinterflanke detektiert wird, wird bestimmt, daß Bits mit Daten "0" mit einer vorbestimmten Abtastperiode gelesen werden.
Die Signalwellenform RDPWM des Antriebskopfes kann in ihrem Potentialpegel leider abweichen, entweder auf Grund eines Rauschens, das von Gleichstromsignalkomponenten stammt, oder auf Grund der Signalwellenform RDPWM, die unscharf wird. Die Abweichung der Potentialpegelbildung von RDPWM ist so, daß die L- und H-Pegel der Wellenform RDPWM nicht 0 Volt bzw. 5 Volt betragen, und der Potentialpegel der gesamten Signalwellenform weicht im allgemeinen so ab, daß temporär eine Versetzungsspannung erzeugt wird. Die unscharfe Wellenform bedeutet, daß die Wellenform RDPWM keine rechteckige Wellenform ist, und der Anstieg und Abfall des Signals verläuft auf Grund einer schnellen Lesegeschwindigkeit sehr allmählich.
Im allgemeinen enthalten Daten D2, die in einer Lockup- Muster-Sektion (VFO-Sektion) aufgezeichnet sind, die in jedem der Sektoren auf einem Aufzeichnungsmedium vorgesehen ist, "0" und "1", die alternierend angeordnet sind, wie in Fig. 3 gezeigt. Wenn ein Antriebskopf die Daten D2 von einem Aufzeichnungsmedium liest, auf dem Daten gemäß dem PWM- System aufgezeichnet worden sind, hat die Signalwellenform RDPwrr der gelesenen Daten D2 eine Form, wie sie in Fig. 3 gezeigt ist. Mit anderen Worten, auch wenn die Aufzeichnung mit dem PWM-System vorgenommen worden ist, beginnt die Lesewellenform RDPWM sich einer Sinuswelle zu nähern. Falls die Signalwellenform RDPWM mit einem Rauschen von der Gleichstromkomponente überlagert wird, weicht die gesamte Wellenform RDPWM gemäß der Stärke des Gleichstromrauschens ab.
Fig. 4 zeigt eine Signalwellenform RDPWM, die eine Gleichstromkomponente enthält. Falls die Vorder- und Hinterflanken der Wellenform RDPWM unter Bezugnahme auf eine einzelne Referenzspannung Vref bestimmt werden, können die Daten D2 fehlerhaft ausgelesen werden. Selbst wenn sich der Spannungspotentialpegel der gesamten Wellenform RDPWM verändert, ändert sich die Referenzspannung nicht entsprechend. In Fig. 4 bezeichnet L1 ein Intervall von einer Vorderflanke zu einer Hinterflanke einer unveränderten Sektion, in der der Potentialpegel der Signalwellenform korrekt ist, während L2 ein Intervall von einer Vorderflanke zu einer Hinterflanke einer veränderten Sektion bezeichnet, in der der Potentialpegel der Signalwellenform abweicht. Das Intervall L1 unterscheidet sich von dem Intervall L2. Die Differenz zwischen den Intervallen L1 und L2 spiegelt sich als Differenz in der Anzahl von Bits mit Daten "0" wider, die in den Intervallen L1 und L2 liegen. Speziell werden, wenn das Intervall L2 um ein Bit länger als das Intervall L1 ist, die Daten in dem Intervall L1 korrekt als "101" bestimmt, aber die Daten in dem Intervall L2 werden auf Grund der konstanten Abtastperiode fälschlicherweise als "1001" bestimmt.
Um solche falschen Bestimmungen zu vermeiden, können die Vorderflanke und die Hinterflanke unter Verwendung einer ersten Referenzspannung zum Detektieren einer Vorderflanke, Vref1, und einer zweiten Referenzspannung zum Detektieren einer Hinterflanke, Vref2, separat detektiert werden. Fig. 5 zeigt die Beziehung zwischen der Wellenform RDPWM, die in Fig. 4 gezeigt ist, und den ersten und zweiten Referenzspannungen Vref1 und Vref2. Selbst in diesem Fall ist eine Differenz zwischen dem Intervall L1 und dem Intervall L2 vorhanden. Ein Intervall L3 von einer Vorderflanke zu der nächsten Vorderflanke ist jedoch im wesentlichen dasselbe wie ein Intervall L3 im Normalfall, wenn die Signalwellenform einen korrekten Spannungspotentialpegel hat, während ein Intervall L4 von einer Hinterflanke zu der nächsten Hinterflanke im wesentlichen dasselbe wie ein Intervall L4 im Normalfall ist. Deshalb verhindert die Verwendung von zwei Referenzspannungen Vref1 und Vref2, daß die Anzahl von Bits mit Daten "0" fälschlicherweise größer als eine korrekte Anzahl bestimmt wird, wodurch ein korrektes Datenlesen ermöglicht wird.
Die Flankendetektion mit zwei Referenzspannungen Vref1 und Vref2 wird durch eine Signalverarbeitungsschaltung 80 ausgeführt, die mit ersten und zweiten Signalprozessoren 81 und 82 versehen ist, wie in Fig. 6 gezeigt. Der erste Signalprozessor 81 empfängt Daten RDPWM, die durch einen Antriebskopf 83 von einer optischen Platte 84 gelesen werden, worauf Daten gemäß dem PWM-System aufgezeichnet sind, und detektiert Vorderflanken einer Wellenform der gelesenen Daten RDPWM unter Bezugnahme auf die erste Referenzspannung Vref1. Wenn eine Vorderflanke bei der Wellenform RDPWM detektiert wird, gibt der erste Signalprozessor 81 Bitdaten aus, die "1" angeben. Der erste Signalprozessor 81 gibt auch eine Vielzahl von Elementen von Bitdaten aus, die "0" angeben, und bestimmt die Anzahl von Daten "0" auf der Basis der Abtastperioden zwischen konsekutiven Vorderflanken.
Ebenso empfängt der zweite Signalprozessor 82 die gelesenen Daten RDPWM, die von dem Antriebskopf ausgegeben werden, und detektiert Hinterflanken der Wellenform RDPWM unter Bezugnahme auf die zweite Referenzspannung Vref2. Wenn eine Hinterflanke bei der Wellenform RDPWM detektiert wird, gibt der zweite Signalprozessor 82 Bitdaten aus, die "1" angeben. Der zweite Signalprozessor 82 gibt auch eine Vielzahl von Elementen von Bitdaten aus, die "0" angeben, und bestimmt die Anzahl von Daten "0" auf der Basis der Abtastperioden zwischen konsekutiven Hinterflanken.
Unter Bezugnahme auf Fig. 7 werden Daten DTLE und DTTE der zwei Signalprozessoren 81 und 82 beschrieben.
Wenn Daten D2 in einer Lockup-Muster-Sektion eines Sektors
"0, 1, 0, 1, 0, 1, 0, 1, 0, 1, 0, 1, ..." lauten,
gibt der erste Signalprozessor 81 Daten DTLE wie folgt aus:
"0, 1, 0, 0, 0, 1, 0, 0, 0, 1, 0, 0, ...", und
der zweite Signalprozessor 82 gibt Daten DTTE wie folgt aus:
"0, 0, 0, 1, 0, 0, 0, 1, 0, 0, 0, 1, ...".
Die Daten DTLE und DTTE werden einem Plattencontroller 85 zugeführt, der ihre logische Summe erfaßt, um die Daten D2 in der Lockup-Muster-Sektion zu liefern.
Um die zwei Daten DTLE und DTTE der zwei Signalprozessoren 81 und 82 zu kombinieren, um die Daten D2 in einer Lockup-Muster-Sektion zu erzeugen, sollten die Ausgabezeitlagen für die Daten DTLE und DTTE jedoch miteinander synchronisiert sein.
Zum Beispiel kann der Fall eintreten, daß die Daten DTTE von dem zweiten Signalprozessor 82 um ein Bitdatum schneller als die Daten DTLE ausgegeben werden, so daß die Daten DTTE wie folgt lauten:
"0, 0, 1, 0, 0, 0, 1, 0, 0, 0, 1, 0, ...".
In diesem Fall ergibt die Ausführung einer logischen Summe zwischen DTTE und DTLE in dem Controller 85:
"0, 1, 1, 0, 0, 1, 1, 0, 0, 1, 1, 0, ...",
die nicht die ursprünglichen Daten D2 in der Lockup-Muster- Sektion sind. Als Resultat können die Daten D2 in der Lockup-Muster-Sektion nicht korrekt gelesen werden. Das Versagen beim korrekten Lesen der Daten D2 bewirkt ein Versagen beim Lesen der nachfolgenden Synchronisationsmusterdaten, Nutzerdaten in Nutzerdatensektionen, etc.
Um das Versagen beim Datenlesen zu verhindern, synchronisiert der Controller 85 die Daten DTLE und DTTE von den zwei Signalprozessoren 81 und 82. Im allgemeinen folgt eine Lockup-Muster-Sektion einer Sektormarkierungssektion in einem Sektor, so daß es möglich ist zu bestimmen, ob das, was gegenwärtig gelesen wird, die Daten D2 in der Lockup- Muster-Sektion sind. Daten einer Sektormarkierung, die in einer Sektormarkierungssektion aufgezeichnet sind, sind Burst-Daten und im Gegensatz zu der Anordnung von anderen Datenaufzeichnungsbereichen durch eine Bitdatenanordnung gekennzeichnet, bei der Gruppen von Daten "0" und Gruppen von Daten "1" wie folgt alternierend angeordnet sind:
"0, 0, 0, 0, 1, 1, 1, 0, 0, 0, 1, 1, 1, ...".
Selbst wenn die Signalprozessoren 81 und 82 asynchron sind, kann deshalb der Controller 85 noch bestimmen, ob gerade Daten in der Sektormarkierungssektion ausgelesen werden. Somit kann der Controller 85 ohne weiteres bestimmen, daß die Daten, die anschließend zu lesen sind, die Daten D2 in der Lockup-Muster-Sektion sind.
Wenn bestimmt wird, daß die Daten, die durch Synthese aus DTLE und DTTE erhalten werden, nicht die ursprünglichen Daten D2 in der Lockup-Muster-Sektion sind, bestimmt der Controller 85, welche der Ausgaben von den zwei Signalprozessoren 81 und 82 verschoben ist und um wieviel sie verschoben ist. Genauer gesagt, der Controller 85 arbeitet, um die Zeitlage (Synchronisation) von Daten, die von einem der Signalprozessoren ausgegeben werden, so zu verschieben, daß eine logische Summe aus DTLE und DTTE mit den ursprünglichen Daten D2 in der Lockup-Muster-Sektion übereinstimmt. Wenn die logische Summe die ursprünglichen Daten D2 in der Lockup-Muster-Sektion ergibt, trifft der Controller 85 die Festlegung, daß die Daten DTLE und DTTE, die von den Signalprozessoren 81 und 82 ausgegeben wurden, synchronisiert sind. Dann kombiniert der Controller 85 sequentiell die Daten DTLE und DTTE.
Deshalb werden die Daten DTLE und DTTE, die von den Signalprozessoren 81 und 82 auf der Basis der Signalwellenform RDPWM der Daten D2 ausgegeben werden, durch den Controller 85 synchronisiert. Demzufolge werden ein fehlerhaftes Lesen von Daten wie etwa von Synchronisationsmusterdaten oder Nutzerdaten und das Versagen beim Datenlesen vermieden.
Fig. 8 zeigt schematisch das Aufzeichnungsformat von jedem Sektor auf einer optischen Platte. Jeder Sektor 90 ist im allgemeinen in eine ID-Sektion 91 und eine Datensektion 92 getrennt. Die ID-Sektion 91 enthält eine Sektormarkierungssektion (SM) 91a, eine erste Lockup-Muster-Sektion (erste VFO) 91b, eine erste Adressenmarkierungssektion (erste AM) 91c, eine erste physikalische Adressensektion (erste ID) 91d, eine zweite Lockup-Muster-Sektion (zweite VFO) 91e, eine zweite Adressenmarkierungssektion (zweite AM) 91f, eine zweite physikalische Adressensektion (zweite ID) 91g und eine Dateiend-Sektion (PA) 911. Die Datensektion 92 enthält eine dritte Lockup-Muster-Sektion (dritte VFO) 92h, eine Vielzahl von Nutzerdatensektionen 92a, eine Fehlerprüfcodesektion (CRC) 92b, eine Fehlerkorrekturcodesektion (ECC) 92c, eine Synchronisationsmustersektion (SYNC) 92d zur Synchronisation, eine Vielzahl von Resynchronisationsmustersektionen (RESYNC) 92e zur Resynchronisation, eine Dateiend- Sektion (PA) 92f und eine Puffersektion (BUFF) 92g.
Daten D2 in einer Lockup-Muster-Sektion, die zur Synchronisation verwendet werden, sind in jeder der VFO-Sektionen zu finden. Selbst nachdem die Synchronisation in jeder VFO-Sektion erreicht ist, kann die Zeitlage der Daten DTLE und DTTE, die von den zwei Signalprozessoren 81 und 82 ausgegeben werden, unsymmetrisch sein. Wenn dies der Fall ist, kann eine Synchronisation erst erreicht werden, wenn eine folgende VEG-Sektion detektiert wird, mit dem Resultat des Verhinderns des Datenlesens, bis die Synchronisation erhalten werden kann.
EP 0420179 offenbart ein Datenlese-/-wiedergabeverfahren. Zuerst werden Vorderflankendaten und ein RESYNC-Ein- Flanken-Detektionsmuster verglichen, um ein RESYNC-Detektionssignal zu erzeugen, und Hinterflankendaten und ein RESYNC-Ein-Flanken-Detektionsmuster werden verglichen, um ein RESYNC-Detektionssignal zu erzeugen. Dann werden die Vorderflankendaten in einem ersten Register als Reaktion auf das RESYNC-Detektionssignal und synchron mit einem Wiedergabetakt gespeichert, und die Hinterflankendaten werden in einem zweiten Register als Reaktion auf das RESYNC-Detektionssignal und synchron mit einem anderen Wiedergabetakt gespeichert. Schließlich werden die Vorderflankendaten und die Hinterflankendaten aus ihren jeweiligen Registern gleichzeitig gelesen und vereinigt, um Verbunddaten zu erzeugen. Eine relative Abweichung zwischen den Vorderflankendaten und den Hinterflankendaten wird korrigiert, indem eine logische Summe aus den Vorder- und Hinterflankendaten ermittelt wird.
Im großen und ganzen betrifft die vorliegende Erfindung eine Vorrichtung und ein Verfahren zum korrekten Lesen von Daten, die zuvor auf einem Aufzeichnungsmedium gemäß einem PWM-System aufgezeichnet wurden, ohne durch unbeabsichtigtes Verschieben von Vorder- und Hinterflanken in einer Signalwellenform beeinträchtigt zu werden.
Eine Vorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung ist zum Detektieren und Lesen eines Musters zur Synchronisation in zwei Datensignalen vorgesehen, die aus Daten erzeugt werden, die auf einem Aufzeichnungsmedium durch ein Impulsbreitenmodulations-(PWM)-System aufgezeichnet wurden. Eines der zwei Datensignale sind Vorderflankendaten, die auf Vorderflanken der Signalwellenform der PWM-Daten basieren, während das andere der zwei Datensignale Hinterflankendaten sind, die auf Hinterflanken der Signalwellenform der PWM-Daten basieren. Die Vorrichtung umfaßt: einen ersten Synchronisationsmusterdetektor zum Detektieren eines Synchronisationsmusters auf Vorderflankenbasis, das bezüglich eines Musters zur Synchronisation aus den Vorderflankendaten vorbereitet wurde; und einen zweiten Synchronisationsmusterdetektor zum Detektieren eines Synchronisationsmusters auf Hinterflankenbasis, das bezüglich des Musters zur Synchronisation aus den Hinterflankendaten vorbereitet wurde; und ist gekennzeichnet durch einen ersten Signalgenerator zum Ausgeben eines Signals, um eine Operation des ersten Synchronisationsmusterdetektors zu stoppen, wenn der erste Synchronisationsmusterdetektor das Synchronisationsmuster auf Vorderflankenbasis detektiert; einen zweiten Signalgenerator zum Ausgeben eines Signals, um eine Operation des zweiten Synchronisationsmusterdetektors zu stoppen, wenn der zweite Synchronisationsmusterdetektor das Synchronisationsmusters auf Hinterflankenbasis detektiert; eine erste Zeitprüfschaltung zum Neustarten der unterbrochenen Operation des ersten Synchronisationsmusterdetektors, wenn das Synchronisationsmuster auf Vorderflankenbasis vor der Detektion des Synchronisationsmusters auf Hinterflankenbasis detektiert wird und wenn das Synchronisationsmuster auf Hinterflankenbasis nicht innerhalb einer vorbestimmten Zeitperiode ab der Detektion des Synchronisationsmusters auf Vorderflankenbasis detektiert wird; und eine zweite Zeitprüfschaltung zum Neustarten der unterbrochenen Operation des zweiten Synchronisationsmusterdetektors, wenn das Synchronisationsmuster auf Hinterflankenbasis vor der Detektion des Synchronisationsmusters auf Vorderflankenbasis detektiert wird und wenn das Synchronisationsmuster auf Vorderflankenbasis nicht innerhalb einer vorbestimmten Zeitperiode ab der Detektion des Synchronisationsmusters auf Hinterflankenbasis detektiert wird.
Ein Verfahren zum Lesen eines Synchronisationsmusters in PWM-Daten, die auf einem Aufzeichnungsmedium aufgezeichnet sind, enthält die folgenden Schritte: Erzeugen, aus den PWM-Daten, von Vorderflankendaten auf der Basis von Vorderflanken von Signalwellenformen der PWM-Daten; Erzeugen, aus den PWM-Daten, von Hinterflankendaten auf der Basis von Hinterflanken von Signalwellenformen der PWM-Daten; Vorbereiten eines Synchronisationsmusters auf Vorderflankenbasis aus den Vorderflankendaten; Vorbereiten eines Synchronisationsmusters auf Hinterflankenbasis aus den Hinterflankendaten; und Detektieren des Synchronisationsmusters auf Vorderflankenbasis und des Synchronisationsmusters auf Hinterflankenbasis; und ist gekennzeichnet durch die Schritte zum Stoppen einer Detektion des Synchronisationsmusters auf Vorderflankenbasis, wenn das Synchronisationsmuster auf Vorderflankenbasis vor der Detektion des Synchronisationsmusters auf Hinterflankenbasis detektiert wird, woran sich das Wiederaufnehmen einer Detektion des Synchronisationsmusters auf Vorderflankenbasis anschließt, wenn das Synchronisationsmuster auf Hinterflankenbasis nicht innerhalb einer vorbestimmten Zeitperiode ab der Detektion des Synchronisationsmusters auf Vorderflankenbasis detektiert wird; und Stoppen einer Detektion des Synchronisationsmusters auf Hinterflankenbasis, wenn das Synchronisationsmuster auf Hinterflankenbasis vor der Detektion des Synchronisationsmusters auf Vorderflankenbasis detektiert wird, woran sich das Wiederaufnehmen einer Detektion des Synchronisationsmusters auf Hinterflankenbasis anschließt, wenn das Synchronisationsmuster auf Vorderflankenbasis nicht innerhalb einer vorbestimmten Zeitperiode ab der Detektion des Synchronisationsmusters auf Hinterflankenbasis detektiert wird.
Andere Aspekte und Vorteile der Erfindung gehen aus der folgenden eingehenden Beschreibung in Verbindung mit den beiliegenden Zeichnungen hervor, die die Prinzipien der Erfindung als Beispiel zeigen.
Die Erfindung zusammen mit ihren Zielen und Vorteilen kann am besten unter Bezugnahme auf die folgende Beschreibung der zur Zeit bevorzugten Ausführungsformen in Verbindung mit den beiliegenden Zeichnungen verstanden werden, in denen:
Fig. 1 ein erläuterndes Diagramm zum Erläutern der Differenz zwischen einem PWM-System und einem PPM-System ist;
Fig. 2 ein Diagramm zum Erläutern dessen ist, wie Daten gelesen werden;
Fig. 3 ein Wellenformdiagramm ist, das eine Datenwellenform einer Lockup-Muster-Sektion zeigt;
Fig. 4 ein Wellenformdiagramm ist, das eine Datenwellenform der Lockup-Muster-Sektion zeigt;
Fig. 5 ein Wellenformdiagramm ist, das eine Datenwellenform der Lockup-Muster-Sektion zeigt;
Fig. 6 ein Blockschaltungsdiagramm ist, das eine herkömmliche Signalverarbeitungsschaltung zeigt;
Fig. 7 ein Diagramm ist, das die Beziehung zwischen einer Datenwellenform und Ausgabedaten zeigt;
Fig. 8 ein Diagramm ist, das das Format eines Sektors zeigt;
Fig. 9 ein Blockschaltungsdiagramm ist, das eine allgemeine Struktur einer optischen Plattenlaufwerksvorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 10 ein Blockschaltungsdiagramm ist, das eine Signalverarbeitungseinheit der optischen Plattenlaufwerksvorrichtung zeigt;
Fig. 11 ein Blockschaltungsdiagramm ist, das einen Synchronisationsmusterdetektor zeigt, der in einem Plattencontroller der optischen Plattenlaufwerksvorrichtung inkorporiert ist;
Fig. 12 ein Blockschaltungsdiagramm ist, das einen Formatzähler zeigt, der in einem Plattencontroller der optischen Plattenlaufwerksvorrichtung inkorporiert ist;
Fig. 13 ein Blockschaltungsdiagramm ist, das Adressenmarkierungs- und Resynchronisationsmusterdetektoren zeigt, die in einem Plattencontroller der optischen Plattenlaufwerksvorrichtung inkorporiert sind; und
Fig. 14 ein Zeitdiagramm zum Erläutern der Operation des Synchronisationsmusterdetektors ist.

EINGEHENDE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Eine optische Plattenvorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf Fig. 9 bis 14 beschrieben. Fig. 9 ist ein allgemeines Schaltungsdiagramm, das eine optische Plattenvorrichtung zeigt, die Daten von einer optischen Platte als Aufzeichnungsmedium liest und Daten auf sie schreibt. Auf einer optischen Platte 11, die durch die optische Plattenvorrichtung bearbeitet wird, werden Daten gemäß einem Impulsbreitenmodulations-(PWM)-System aufgezeichnet. Das Format von jedem Sektor auf der Platte 11 ist im wesentlichen dasselbe wie das Format, das in Fig. 8 gezeigt ist und zuvor erläutert wurde.
Die optische Platte 11 wird durch einen Motor M1 rotiert, der durch eine Rotationssteuerschaltung 12 gesteuert wird. Ein Antriebskopf 13 wird durch einen Motor M2 angetrieben, um sich in der radialen Richtung der optischen Platte 11 zu bewegen. Der Motor M2 wird durch eine Radialbewegungssteuerschaltung 14 gesteuert. Der Antriebskopf 13 ist aus einer optischen Aufnahmevorrichtung zum Lesen von Aufzeichnungsdaten von der optischen Platte und zum Schreiben von Daten auf die optische Platte 11 gebildet. Eine Antriebskopfsteuerschaltung 15 steuert einen Antriebskopf 13 zur Datenaufzeichnung und Datenwiedergabe bezüglich der optischen Platte 11. Eine Signalwellenform, die von dem Antriebskopf 13 ausgegeben wird, wird einer Signalverarbeitungseinheit 16 als Lesedaten RDPWM zugeführt.
Die Signalverarbeitungseinheit 16 ist im wesentlichen dieselbe wie die Signalverarbeitungsschaltung 80, die in Fig. 6 gezeigt ist. Fig. 10 zeigt die Schaltungskonfiguration der Signalverarbeitungseinheit 16. Die Signalverarbeitungseinheit 16 enthält einen ersten Signalprozessor 16a und einen zweiten Signalprozessor 16b. Der erste Signalprozessor 16a, der im wesentlichen derselbe wie der erste Signalprozessor 81 ist, der in Fig. 6 gezeigt ist, gibt Daten DTLE auf der Basis der Detektion von Vorderflanken der Signalwellenform RDPWM aus. Der zweite Signalprozessor 16b, der im wesentlichen derselbe wie der zweite Signalprozessor 82 ist, der in Fig. 6 gezeigt ist, gibt Daten DTTE auf der Basis der Detektion von Hinterflanken der Signalwellenform RDPWM aus.
Ein Plattencontroller 18, der in Fig. 9 gezeigt ist, empfängt die Daten DTLE und DTTE von der Signalverarbeitungseinheit 16 und kombiniert die zwei Daten DTLE und DTTE, um Lesedaten RD zu erzeugen, aus denen eine Vielfalt von Informationen erhalten werden kann. Der Plattencontroller 18 gibt Schreibdaten WD, die in einem der Sektoren 90 aufzuzeichnen sind, an die Signalverarbeitungseinheit 16 aus. Ein Servocontroller 17 gibt verschiedene Antriebssteuersignale an die Steuerschaltungen 12, 14 und 15 aus, um den Antriebskopf 13 zum Lesen und Schreiben von Daten an einer Spurposition zu positionieren, die zu einem Zielsektor 90 gehört, und um die Rotationsgeschwindigkeit der optischen Platte 11 auf eine gewünschte Geschwindigkeit einzustellen.
Fig. 11 zeigt einem Synchronisationsmusterdetektor, der in dem Plattencontroller 18 inkorporiert ist. Ein erstes Schieberegister 21 ist ein 57-Bit-Schieberegister, das Daten DTLE, die von dem ersten Signalprozessor 16a ausgegeben werden, Bit für Bit sequentiell empfängt. Die Ausgabe der Daten DTLE ist mit einem Takt NCK synchronisiert. Das erste Schieberegister 21 gibt das am frühesten eingegebene Bit der Daten DTLE synchron mit dem Takt NCK sequentiell aus.
Ein zweites Schieberegister 22 ist ein 57-Bit-Schieberegister, das Daten DTTE, die von dem zweiten Signalprozessor 16b ausgegeben werden, Bit für Bit sequentiell empfängt. Die Daten DTTE sind mit einem Takt PCK synchronisiert. Das zweite Schieberegister 22 gibt das am frühesten eingegebene Bit der Daten DTTE synchron mit dem Takt PCK sequentiell aus. Der Takt PCK hat dieselbe Periode wie der Takt NCK.
Eine Datenausgabeeinstellschaltung 23 enthält eine Vielzahl von FIRST-IN-FIRST-OUT-(FIFO)-Registern (nicht gezeigt) und ein Sicherungsregister (nicht gezeigt). Die Einstellschaltung 23 empfängt Bitdaten der Daten DTLE von dem ersten Schieberegister 21 synchron mit dem Takt NCK, verschiebt die frühzeitig eingegebenen Bitdaten und gibt die am frühesten eingegebenen Bitdaten aus. Die Einstellschaltung 23 empfängt ein Einzelsteuersignal IPM von einem ersten Signalgenerator 28 und ein Einzelsteuersignal OPL von einer zweiten Zeitprüfschaltung 33.
Als Reaktion auf das Steuersignal IPM schreibt die Einstellschaltung 23 den gegenwärtigen Wert eines Eingangszeigers in ihr Sicherungsregister. Falls das Steuersignal IPM das zuerst eingegebene nach dem Zurücksetzen ist, startet der Eingangszeiger dann. Der Eingangszeiger ist mit dem Takt NCK synchron, bis er zurückgesetzt wird.
Als Reaktion auf ein Steuersignal OPL wird danach der Anfangswert eines Ausgangszeigers von dem Sicherungsregister gelesen, und die Daten DTLE werden beginnend an dem Punkt, der dem Zeigerwert entspricht, ausgegeben. Ferner startet der Ausgangszeiger, der mit dem Takt PCK synchron ist. Diese Operation gestattet es, die Synchronisation der Daten DTLE mit dem Takt NCK in die Synchronisation mit dem Takt PCK zu verändern.
Daher wird die Ausgabe der Daten DTLE um die Zeitdifferenz zwischen dem Steuersignal IPM und dem Steuersignal OPL verzögert. Die Zeitdifferenz ist vorbestimmt, um ein Spielraum für die Verschiebung der Daten DTLE und DTTE zu sein.
Wenn die vorbestimmte Zeitdifferenz auf vier Takte (4CLK) eingestellt ist, wird dann das Steuersignal OPL, falls die Daten DTTE um drei Takte (3CLK) ab den Daten DTLE verzögert sind, mit einer Verzögerung von 3CLK im Vergleich zu dem Fall eingegeben, wenn keine Datenverschiebung vorhanden ist. Die Zeitdifferenz zwischen dem Steuersignal IPM und dem Steuersignal OPL beträgt dann 7CLK, so daß die Daten DTLE mit einer Verzögerung von 3CLK im Vergleich zu dem Fall ausgegeben werden, wenn keine Datenverschiebung vorhanden ist.
Wenn das Steuersignal IPM eingegeben wird, aber das Signal OPL nicht eingegeben wird, funktioniert der Ausgangszeiger nicht. Indem der Ausgangszeiger nicht funktioniert, wird er durch die Daten DTLE nicht beeinflußt.
Bei dieser Ausführungsform wird angenommen, daß der Spielraum für die Verschiebung von Daten DTLE und DTTE 4CLK beträgt.
Ein ODER-Gatter 24 empfängt die Daten DTLE, die von der Datenausgabeeinstellschaltung 23 ausgegeben werden, und die Daten DTTE, die von dem zweiten Schieberegister 22 ausgegeben werden. Das ODER-Gatter 24 kombiniert Datenbits der Daten DTLE mit Datenbits der Daten DTTE und gibt die kombinierten Bitdaten als Lesedaten RD von sich aus.
Es sei erwähnt, daß die Daten DTTE, die dem ODER-Gatter 24 eingegeben werden, mehr als die Daten DTLE verzögert werden sollten, die der Datenausgabeeinstellschaltung 23 eingegeben werden, wie zum Beispiel um den Spielraum (d. h., 4CLK in dieser Ausführungsform), der zuvor durch die Datenausgabeeinstellschaltung 23 bestimmt wurde.
Eine erste Synchronisationsmusterdetektionsschaltung 26 enthält ein 57-Bit-Schieberegister (nicht gezeigt) und einen Komparator (nicht gezeigt). Die erste Synchronisationsmusterdetektionsschaltung 26 empfängt sequentiell Datenbits der Daten DTLE, die von dem ersten Schieberegister 21 ausgegeben werden, synchron mit dem Takt NCK und verschiebt früher eingegebene Datenbits, um das am frühesten eingegebene Datenbit zu löschen. Der Komparator der ersten Synchronisationsmusterdetektionsschaltung 26 vergleicht die 57 Bits der Daten DTLE mit einem zuvor vorbereiteten Vorderflankensynchronisationsmuster (hierin als "erstes Synchronisationsmuster" bezeichnet) bei jeder Verschiebung. Die Periode der Detektionsoperation der ersten Synchronisationsmusterdetektionsschaltung 26 wird durch ein Operationssteuersignal NSYCW von einer Fensterschaltung 34 gesteuert. Die erste Synchronisationsmusterdetektionsschaltung 26 bestimmt, ob die Daten DTLE das erste Synchronisationsmuster innerhalb der begrenzten Periode sind. Wenn die Daten DTLE mit dem ersten Synchronisationsmuster koinzidieren, gibt die erste Synchronisationsmusterdetektionsschaltung 26 ein erstes Synchronisationsmusterdetektionssignal SY1 aus.
Das erste Synchronisationsmuster für Vorderflanken wird auf der Basis eines Synchronisationsmusters zur Synchronisation vorbereitet (hierin als "Referenzsynchronisationsmuster" bezeichnet). Das Referenzsynchronisationsmuster umfaßt 57 Bits und ist in der SYNC 92d in jedem Sektor 90 aufgezeichnet. Im folgenden sind die Schritte beschrieben, die zur Vorbereitung des ersten Synchronisationsmusters für Vorderflanken gemäß dem Referenzsynchronisationsmuster nötig sind. Wenn das Referenzsynchronisationsmuster gemäß dem PWM- System durch den Antriebskopf 13 gelesen wird, werden Daten DTLE, die der erste Signalprozessor 16a auf der Basis einer Signalwellenform RDPWM des Referenzsynchronisationsmusters von dem Antriebskopf 13 erzeugt, als das erste Synchronisationsmuster für Vorderflanken betrachtet. Immer dann, wenn Daten DTLE von dem ersten Schieberegister 21 eingegeben werden, vergleicht die erste Synchronisationsmusterdetektionsschaltung 26 jedes Datum DTLE, das von dem ersten Schieberegister 21 eingegeben wird, mit dem ersten Synchronisationsmuster für Vorderflanken und gibt ihr Vergleichsresultat aus.
Das erste Synchronisationsmusterdetektionssignal SY1 wird von der ersten Synchronisationsmusterdetektionsschaltung 26 an einen ersten Signalgenerator 28 über ein ODER- Gatter 27 ausgegeben. Auf der Basis des ersten Synchronisationsmusterdetektionssignals SY1 erzeugt der erste Signalgenerator 28 ein erstes Musterdetektionssignal NMARK bei der Vorderflanke, ein erstes Fenstersteuersignal NWING und das Steuersignal IPM.
Eine zweite Synchronisationsmusterdetektionsschaltung 29 enthält ein Schieberegister des 57-Bit-Typs (nicht gezeigt) und einen Komparator (nicht gezeigt). Die zweite Synchronisationsmusterdetektionsschaltung 29 empfängt sequentiell Datenbits der Daten DTTE, die von dem zweiten Schieberegister 22 ausgegeben werden, synchron mit dem Takt PCK und verschiebt früher eingegebene Datenbits, um das am frühesten eingegebene Datenbit zu löschen. Da jedes Bit verschoben wird, vergleicht der Komparator der zweiten Synchronisationsmusterdetektionsschaltung 29 57 Bits der Daten DTTE mit einem zuvor vorbereiteten Hinterflankensynchronisationsmuster (hierin als "zweites Synchronisationsmuster" bezeichnet). Die Periode der Detektionsoperation der zweiten Synchronisationsmusterdetektionsschaltung 29 wird durch ein Operationssteuersignal PSYCW von der Fensterschaltung 34 gesteuert. Die zweite Synchronisationsmusterdetektionsschaltung 29 bestimmt, ob Daten DTTE das zweite Synchronisationsmuster innerhalb der begrenzten Periode sind. Wenn die Daten DTTE mit dem zweiten Synchronisationsmuster für Hinterflanken koinzidieren, gibt die zweite Synchronisationsmusterdetektionsschaltung 29 ein zweites Synchronisationsmusterdetektionssignal SY2 aus. Das zweite Synchronisationsmuster für Hinterflanken wird auf der Basis des obenerwähnten Referenzsynchronisationsmusters vorbereitet. Im folgenden wird die Vorbereitung des zweiten Synchronisationsmusters beschrieben. Wenn das Referenzsynchronisationsmuster gemäß dem PWM-System durch den Antriebskopf 13 gelesen wird, werden Daten DTTE, die der zweite Signalprozessor 16b auf der Basis der Signalwellenform RDPWM für das Referenzsynchronisationsmuster von dem Antriebskopf 13 erzeugt, als das zweite Synchronisationsmuster betrachtet. Immer dann, wenn Daten DTTE von dem zweiten Schieberegister 22 eingegeben werden, vergleicht die zweite Synchronisationsmusterdetektionsschaltung 29 die Daten DTTE, die von dem zweiten Schieberegister 22 eingegeben werden, mit dem zweiten Synchronisationsmuster.
Ein zweites Synchronisationsmusterdetektionssignal SY2 wird von der zweiten Synchronisationsmusterdetektionsschaltung 29 an einen zweiten Signalgenerator 31 über ein ODER- Gatter 30 ausgegeben. Auf der Basis des zweiten Synchronisationsmusterdetektionssignals SY2 gibt der zweite Signalgenerator 31 ein zweites Musterdetektionssignal PMARK bei der Hinterflanke und ein zweites Fenstersteuersignal PWING aus.
Die erste Zeitprüfschaltung 32 empfängt den Takt NCK, das erste Musterdetektionssignal NMARK und das zweite Musterdetektionssignal PMARK. Die erste Zeitprüfschaltung 32 enthält einen Johnson-Zähler (nicht gezeigt). Der Johnson- Zähler wird als Reaktion auf das erste Musterdetektionssignal NMARK initialisiert und zählt die Anzahl von Impulsen des Taktes NCK. Falls das zweite Musterdetektionssignal PARK nicht eingegeben wird, bis der Johnson-Zähler die Anzahl von vier Taktimpulsen zählt, gibt die erste Zeitprüfschaltung 32 ein Steuersignal NNDTC an den ersten Signalgenerator 28 aus. Als Reaktion auf das Steuersignal NNDTC löscht der erste Signalgenerator 28 das erste Musterdetektionssignal NMARK und das erste Fenstersteuersignal NWING, die bislang ausgegeben worden sind.
Eine zweite Zeitprüfschaltung 33 empfängt den Takt PCK, das zweite Musterdetektionssignal PMARK und das erste Musterdetektionssignal NMARK. Die zweite Zeitprüfschaltung 33 enthält einen Johnson-Zähler (nicht gezeigt). Der Johnson- Zähler wird als Reaktion auf das zweite Musterdetektionssignal PMARK initialisiert und zählt die Anzahl von Impulsen des Taktes PCK. Falls das erste Musterdetektionssignal NMARK nicht eingegeben wird, bis der Johnson-Zähler vier Takte zählt, gibt die zweite Zeitprüfschaltung 33 ein Steuersignal PNDTC an den zweiten Signalgenerator 31 aus. Als Reaktion auf das Steuersignal PNDTC löscht der zweite Signalgenerator 31 das zweite Musterdetektionssignal PMARK und das zweite Fenstersteuersignal PWING die bislang ausgegeben worden sind. Falls das erste Musterdetektionssignal NMARK eingegeben wird, bevor der Johnson-Zähler vier Takte zählt, gibt die zweite Zeitprüfschaltung 33 das Steuersignal OPL aus, nachdem der Johnson-Zähler das Zählen von vier Takten beendet hat.
Die Fensterschaltung 34 empfängt die ersten und zweiten Fenstersteuersignale NWING und PWING. Die Fensterschaltung 34 empfängt auch von einem Formatzähler (FMC) 41 (Fig. 12) ein Fenstersignal SYW, das verwendet wird, um Synchronisationsmuster zu detektieren. Während das Fenstersignal SYW zugeführt wird, gibt die Fensterschaltung 34 das Operationssteuersignal NSYCW an die erste Synchronisationsmusterdetektionsschaltung 26 aus und das Operationssteuersignal PSYCW an die zweite Synchronisationsmusterdetektionsschaltung 29 aus. Die Dauer des Operationssteuersignals NSYCW ist die Periode, während der die erste Synchronisationsmusterdetektionsschaltung 26 arbeitet, um das erste Synchronisationsmuster zu detektieren. Ähnlich ist die Dauer des Operationssteuersignals PSYCW die Periode, während der die zweite Synchronisationsmusterdetektionsschaltung 29 arbeitet, um das zweite Synchronisationsmuster zu detektieren.
Wenn bei der Ausgabe der Operationssteuersignale NSYCW und PSYCW das erste Fenstersteuersignal NWING empfangen wird, stoppt die Fensterschaltung 34 das Ausgeben des Operationssteuersignals NSYCW für die erste Synchronisationsmusterdetektionsschaltung 26. Erst nach dem Löschen des ersten Fenstersteuersignals NWING gibt die Fensterschaltung 34 wieder ein Operationssteuersignal NSYCW aus.
Wenn ähnlich bei der Ausgabe der Operationssteuersignale NSYCW und PSYCW das zweite Fenstersteuersignal PWING empfangen wird, stoppt die Fensterschaltung 34 das Ausgeben des Operationssteuersignals PSYCW für die zweite Synchronisationsmusterdetektionsschaltung 29. Erst nach dem Löschen des zweiten Fenstersteuersignals PWIWG gibt die Fensterschaltung 34 wieder das Operationssteuersignal PSYCW aus.
Fig. 12 zeigt eine Schaltung, die in dem Plattencontroller 18 vorgesehen ist, zum Ausgeben eines Fenstersignals SYw an die Fensterschaltung 34. Eine Mikroprozessoreinheit (MPU) 40, die die gesamte optische Plattenvorrichtung steuert, wird durch die Steuerschaltungen 12, 14 und 15, den Servocontroller 17 und den Plattencontroller 18 gemeinsam genutzt, wie in Fig. 9 gezeigt. Der Formatzähler (FMC) 41 zählt die Anzahl von Impulsen eines Referenztaktes CLK von einem PLL-Synthesizer 42. Der PLL-Synthesizer 42 empfängt ein Steuersignal C1 von der MPU 40 und gibt den Referenztakt CLK mit einer Frequenz aus, die dem Steuersignal C1 entspricht. Der Zählwert des FMC 41 bezieht sich auf individuelle Bits von Daten in einem Sektor 90, die durch den Antriebskopf 13 gelesen werden. Wenn der Zählwert des FMC 41 mit der Gesamtanzahl von Datenbits in einem Sektor koinzidiert, initialisiert der FMC 41 den Zählwert und zählt von Anfang an. Der FMC 41 gibt das Fenstersignal SYW, das zur Detektion von Synchronisationsmustern verwendet wird, ein Fenstersignal AMW, das zur Detektion einer Adressenmarkierung verwendet wird, und ein Fenstersignal RSYW, das zur Detektion eines Resynchronisationsmusters verwendet wird, gemäß dem Zählwert aus.
Die Ausgabezeitlage für das Fenstersignal SYW entspricht der Position der SYNC 92d in einem Sektor 90. Die Ausgabezeitlage für das Fenstersignal AMW entspricht den Positionen der ersten AM 91c und der zweiten AM 91f in einem Sektor 90. Die Ausgabezeitlage für das Fenstersignal RSYW entspricht der Position der RESYNC 92e in einem Sektor 90. Solange die Zählwerte des FMC 11 mit Positionen des Antriebskopfes 13 synchron sind, ist deshalb die Ausgabe von individuellen Daten der SYNC 92d, der ersten AM 91c und der zweiten AM 91f und der RESYNC 92e von dem Antriebskopf 13 mit der Ausgabe von individuellen Fenstersignalen SYW, AMW und RSYW von dem FMC 41 synchron.
Fig. 13 zeigt Adressenmarkierungsdetektionsschaltungen und Resynchronisationsmusterdetektionsschaltungen, die in dem Plattencontroller 18 vorgesehen sind. Eine erste Adressenmarkierungsdetektionsschaltung 51 enthält ein Schieberegister des 19-Bit-Typs (nicht gezeigt) und einen Komparator (nicht gezeigt). Die erste Adressenmarkierungsdetektionsschaltung 51 empfängt sequentiell Datenbits der Daten DTLE, die von dem ersten Schieberegister 21 ausgegeben werden, und verschiebt früher eingegebene Datenbits, um das am frühesten eingegebene Datenbit zu löschen. Da die Bits verschoben werden, vergleicht der Komparator der ersten Adressenmarkierungsdetektionsschaltung 51 19 Bits von Daten DTLE mit einem zuvor vorbereiteten Muster einer Adressenmarkierung für Vorderflanken (hierin als "erstes Adressenmuster" bezeichnet). Die Periode der Detektionsoperation der ersten Adressenmarkierungsdetektionsschaltung 51 wird durch ein Operationssteuersignal NAMW von der Fensterschaltung 34 gesteuert. Die erste Adressenmarkierungsdetektionsschaltung 51 bestimmt, ob Daten DTLE das erste Adressenmuster innerhalb der begrenzten Periode sind. Wenn die Daten DTLE mit dem ersten Adressenmuster für Vorderflanken koinzidieren, gibt die erste Adressenmarkierungsdetektionsschaltung 51 ein erstes Adressenmusterdetektionssignal AM1 aus.
Das erste Adressenmuster wird auf der Basis eines Adressenmarkierungsmusters (hierin als "Referenzadressenmuster" bezeichnet) vorbereitet. Das Referenzadressenmuster umfaßt 12 Bits und ist in der ersten AM 91c und der zweiten AM 91f von jedem Sektor 90 aufgezeichnet.
Im folgenden wird die Vorbereitung des ersten Adressenmusters beschrieben. Wenn das Referenzadressenmuster gemäß dem PWM-System durch den Antriebskopf 13 gelesen wird, werden Daten DTLE, die der erste Signalprozessor 16a auf der Basis der Signalwellenform RDPWM, für jenes Referenzadressenmuster von dem Antriebskopf 13 erzeugt, als das erste Adressenmuster betrachtet. Die erste Adressenmarkierungsdetektionsschaltung 51 vergleicht jedes Datum DTLE von dem ersten Schieberegister 21 mit dem ersten Adressenmuster und gibt ihre Vergleichsresultate aus.
Das erste Adressenmusterdetektionssignal AM1 wird von der ersten Adressenmarkierungsdetektionsschaltung 51 an den ersten Signalgenerator 28 über das ODER-Gatter 27 ausgegeben. Daher gibt der erste Signalgenerator 28 das erste Musterdetektionssignal NMARK bei der Vorderflanke, das erste Fenstersteuersignal NWING und das Steuersignal IPM auf der Basis des ersten Adressenmusterdetektionssignals AM1 aus.
Eine zweite Adressenmarkierungsdetektionsschaltung 52 enthält ein Schieberegister des 19-Bit-Typs (nicht gezeigt) und einen Komparator (nicht gezeigt). Die zweite Adressenmarkierungsdetektionsschaltung 52 empfängt sequentiell Datenbits der Daten DTTE, die von dem zweiten Schieberegister 22 ausgegeben werden, und verschiebt früher eingegebene Datenbits, um das am frühesten eingegebene Datenbit zu löschen. Da jedes Bit verschoben wird, vergleicht der Komparator der zweiten Adressenmarkierungsdetektionsschaltung 52 19 Bits der Daten DTTE mit einem zuvor vorbereiteten Muster einer Adressenmarkierung für Hinterflanken (hierin als "zweites Adressenmuster" bezeichnet). Die Periode der Detektionsoperation der zweiten Adressenmarkierungsdetektionsschaltung 52 wird durch ein Operationssteuersignal PAMW von der Fensterschaltung 34 gesteuert. Die zweite Adressenmarkierungsdetektionsschaltung 52 bestimmt, ob die Daten DTTE das zweite Adressenmuster innerhalb der begrenzten Periode sind. Wenn die Daten DTTE mit dem zweiten Adressenmuster koinzidieren, gibt die zweite Adressenmarkierungsdetektionsschaltung 52 ein zweites Adressenmusterdetektionssignal AM2 aus.
Das zweite Adressenmuster wird auf der Basis des Referenzadressenmusters vorbereitet. Wenn das Referenzsynchronisationsmuster gemäß dem PWM-System durch den Antriebskopf 13 gelesen wird, werden Daten DTTE, die der zweite Signalprozessor 16b auf der Basis der Signalwellenform RDPWM für jenes Referenzadressenmuster von dem Antriebskopf 13 erzeugt, als das zweite Adressenmuster betrachtet. Daher vergleicht die zweite Adressenmarkierungsdetektionsschaltung 52 die Daten DTTE von dem zweiten Schieberegister 22 mit dem zweiten Adressenmuster.
Das zweite Adressenmusterdetektionssignal AM2 wird von der zweiten Adressenmarkierungsdetektionsschaltung 52 an den zweiten Signalgenerator 31 über das ODER-Gatter 30 ausgegeben. Auf der Basis des zweiten Adressenmusterdetektionssignals AM2 erzeugt der zweite Signalgenerator 31 ein zweites Musterdetektionssignal PMARK bei der Hinterflanke und das zweite Fenstersteuersignal PWING.
Eine erste Resynchronisationsmusterdetektionsschaltung 53 enthält ein Schieberegister des 23-Bit-Typs (nicht gezeigt) und einen Komparator (nicht gezeigt). Die erste Resynchronisationsmusterdetektionsschaltung 53 empfängt sequentiell Datenbits der Daten DTLE, die von dem ersten Schieberegister 21 ausgegeben werden, und verschiebt früher eingegebene Datenbits, um das am frühesten eingegebene Datenbit zu löschen. Da jedes Bit verschoben wird, vergleicht der Komparator der ersten Resynchronisationsmusterdetektionsschaltung 53 23 Bits der Daten DTLE mit einem zuvor vorbereiteten Vorderflankenresynchronisationsmuster (hierin als "erstes Resynchronisationsmuster" bezeichnet). Die Periode der Detektionsoperation der ersten Resynchronisationsmusterdetektionsschaltung 53 wird durch ein Operationssteuersignal NRSYW von der Fensterschaltung 34 gesteuert. Die erste Resynchronisationsmusterdetektionsschaltung 53 bestimmt, ob die Daten DTLE das erste Resynchronisationsmuster innerhalb der begrenzten Periode sind. Wenn die Daten DTLE mit dem ersten Resynchronisationsmuster koinzidieren, gibt die erste Resynchronisationsmusterdetektionsschaltung 53 ein erstes Resynchronisationsmusterdetektionssignal RS1 aus.
Das erste Resynchronisationsmuster wird auf der Basis eines Resynchronisationsmusters zur Synchronisation vorbereitet (hierin als "Referenzresynchronisationsmuster" bezeichnet). Das Referenzresynchronisationsmuster umfaßt 24 Bits und ist in der RESYNC 92e von jedem Sektor 90 aufgezeichnet. Wenn die Vorbereitung des ersten Resynchronisationsmusters auf der Basis des Referenzresynchronisationsmusters beschrieben wird, werden dann, wenn das Referenzresynchronisationsmuster gemäß dem PWM-System durch den Antriebskopf 13 gelesen wird, Daten DTLE, die der erste Signalprozessor 16a auf der Basis der Signalwellenform RDPWM für jenes Referenzresynchronisationsmuster von dem Antriebskopf 13 erzeugt, als das erste Resynchronisationsmuster betrachtet. Die erste Resynchronisationsmusterdetektionsschaltung 53 vergleicht jedes Datum DTLE von dem ersten Schieberegister 21 mit dem ersten Resynchronisationsmuster und gibt ihr Vergleichsresultat aus.
Das erste Resynchronisationsmusterdetektionssignal RS1 wird von der ersten Resynchronisationsmusterdetektionsschaltung 53 an den ersten Signalgenerator 28 über das ODER- Gatter 27 ausgegeben. Auf der Basis des ersten Resynchronisationsmusterdetektionssignals RS1 erzeugt der erste Signalgenerator 28 das erste Musterdetektionssignal NMARK bei der Vorderflanke, das erste Fenstersteuersignal NWING und das Steuersignal IPM.
Eine zweite Resynchronisationsmusterdetektionsschaltung 54 enthält ein Schieberegister des 23-Bit-Typs (nicht gezeigt) und einen Komparator (nicht gezeigt). Die zweite Resynchronisationsmusterdetektionsschaltung 54 empfängt sequentiell Datenbits der Daten DTTE, die von dem zweiten Schieberegister 22 ausgegeben werden, und verschiebt früher eingegebene Datenbits, um das am frühesten eingegebene Datenbit zu löschen. Da jedes Bit verschoben wird, vergleicht der Komparator der zweiten Resynchronisationsmusterdetektionsschaltung 54 23 Bits der Daten DTTE mit einem zuvor vorbereiteten zweiten Hinterflankenresynchronisationsmuster. Die Periode der Detektionsoperation der zweiten Resynchronisationsmusterdetektionsschaltung 53 wird durch ein Operationssteuersignal PRSYW von der Fensterschaltung 34 gesteuert. Die zweite Resynchronisationsmusterdetektionsschaltung 54 bestimmt, ob die Daten DTTE das zweite Resynchronisationsmuster innerhalb der begrenzten Periode sind. Wenn die Daten DTTE mit dem zweiten Resynchronisationsmuster koinzidieren, gibt die zweite Resynchronisationsmusterdetektionsschaltung 54 ein zweites Resynchronisationsmusterdetektionssignal RS2 aus.
Das zweite Resynchronisationsmuster wird auf der Basis des Referenzresynchronisationsmusters vorbereitet. Wenn das Referenzresynchronisationsmuster gemäß dem PWM-System durch den Antriebskopf 13 gelesen wird, werden Daten DTTE, die der zweite Signalprozessor 16b auf der Basis der Signalwellenform RDPWM für jenes Referenzresynchronisationsmuster von dem Antriebskopf 13 erzeugt, als das zweite Resynchronisationsmuster betrachtet. Die zweite Resynchronisationsmusterdetektionsschaltung 54 vergleicht die Daten DTTE von dem zweiten Schieberegister 22 mit dem zweiten Resynchronisationsmuster.
Das zweite Resynchronisationsmusterdetektionssignal RS2 wird von der zweiten Resynchronisationsmusterdetektionsschaltung 54 an den zweiten Signalgenerator 31 über das ODER-Gatter 30 ausgegeben. Auf der Basis des zweiten Resynchronisationsmusterdetektionssignals RS2 erzeugt der zweite Signalgenerator 31 das zweite Musterdetektionssignal PMARK bei der Hinterflanke und das zweite Fenstersteuersignal PWING.
Als Reaktion auf das Fenstersignal AMW von dem FMC 41 gibt die in Fig. 11 gezeigte Fensterschaltung 34 ein Operationssteuersignal NAMW an die erste Adressenmarkierungsdetektionsschaltung 51 und ein Operationssteuersignal PAMW an die zweite Adressenmarkierungsdetektionsschaltung 52 aus: Während das Operationssteuersignal NAMW ausgegeben wird, arbeitet die erste Adressenmarkierungsdetektionsschaltung 51, um das erste Adressenmuster zu detektieren. Während das Operationssteuersignal PAMW ausgegeben wird, arbeitet die zweite Adressenmarkierungsdetektionsschaltung 52 ebenso, um das zweite Adressenmuster zu detektieren.
Wenn die Operationssteuersignale NAMW und PAMW ausgegeben werden, stoppt die Fensterschaltung 34 die Ausgabe des Operationssteuersignals NAMW für die erste Adressenmarkierungsdetektionsschaltung 51, wenn das erste Fenstersteuersignal NWING auf der Basis des ersten Adressenmusterdetektionssignals AM1 empfangen wird. Erst nach dem Löschen des ersten Fenstersteuersignals NWING gibt die Fensterschaltung 34 wieder ein Operationssteuersignal NAMW aus.
Wenn die Operationssteuersignale NAMW und PAMW ausgegeben werden, stoppt die Fensterschaltung 34 ähnlich die Ausgabe des Operationssteuersignals PAMW für die zweite Adressenmarkierungsdetektionsschaltung 52, wenn das zweite Fenstersteuersignal PWING auf der Basis des zweiten Adressenmusterdetektionssignals AM2 empfangen wird. Erst nach dem Löschen des zweiten Fenstersteuersignals PWING gibt die Fensterschaltung 34 wieder ein Operationssteuersignal PAMW aus.
Auf der Basis des Fenstersignals RSYW von dem FMC 41 gibt die Fensterschaltung 34 ein Operationssteuersignal NRSYW an die erste Resynchronisationsmusterdetektionsschaltung 53 und ein Operationssteuersignal PRSYW an die zweite Resynchronisationsmusterdetektionsschaltung 54 aus. Während das Operationssteuersignal NRSYW ausgegeben wird, arbeitet die erste Resynchronisationsmusterdetektionsschaltung 53, um das erste Resynchronisationsmuster zu detektieren. Während das Operationssteuersignal PRSYW ausgegeben wird, arbeitet die zweite Resynchronisationsmusterdetektionsschaltung 53 ebenso, um das zweite Resynchronisationsmuster zu detektieren.
Wenn die Operationssteuersignale NRSYW und PRSYW ausgegeben werden, stoppt die Fensterschaltung 34 die Ausgabe des Operationssteuersignals NRSYW für die erste Resynchronisationsmusterdetektionsschaltung 53, wenn das erste Fenstersteuersignal NWING auf der Basis des ersten Resynchronisationsmusterdetektionssignals RS1 empfangen wird. Sobald das erste Fenstersteuersignal NWING gelöscht ist, gibt die Fensterschaltung 34 wieder ein Operationssteuersignal NRSYW aus.
Wenn die Operationssteuersignale NRSYW und PRSYW ausgegeben werden, stoppt die Fensterschaltung 34 ebenso die Ausgabe des Operationssteuersignals PRSYW für die zweite Resynchronisationsmusterdetektionsschaltung 54, wenn das zweite Fenstersteuersignal PWING auf der Basis des zweiten Resynchronisationsmusterdetektionssignals RS2 empfangen wird. Sobald das zweite Fenstersteuersignal PWING gelöscht ist, gibt die Fensterschaltung 34 wieder das Operationssteuersignal PRSYW aus.
Unter Bezugnahme auf Fig. 14 werden nun Operationen der oben beschriebenen optischen Plattenvorrichtung erläutert.
Wenn der Antriebskopf 13 Daten liest, die auf der optischen Platte 11 aufgezeichnet sind, wird die Signalwellenform der Lesedaten RDPWM der Signalverarbeitungseinheit 16 zugeführt. Der erste Signalprozessor 16a der Signalverarbeitungseinheit 16 erzeugt Daten DTLE auf der Basis der Lesedaten RDPWM unter Bezugnahme auf Vorderflanken der Signalwellenform von RDPWM. Datenbits der erzeugten Daten DTLE werden dem ersten Schieberegister 21 zugeführt. Ebenso erzeugt der zweite Signalprozessor 16b Daten DTTE auf der Basis der Lesedaten RDPWM unter Bezugnahme auf Hinterflanken der Signalwellenform von RDPWM. Datenbits der erzeugten Daten DTTE werden dem zweiten Schieberegister 22 zugeführt.
Das erste Schieberegister 21 gibt die Bitdaten DTLE an das ODER-Gatter 24 über die Datenausgabeeinstellschaltung 23 aus. Das zweite Schieberegister 22 gibt die Bitdaten DTTE an das ODER-Gatter 24 aus. Das ODER-Gatter 24 kombiniert die Bitdaten DTLE und die Bitdaten DTTE (führt die ODER-Operation an ihnen aus) und gibt das Resultat als Lesedaten RD aus. Mit anderen Worten, Daten gemäß dem PWM-System sind durch das ODER-Gatter 24 in die Lesedaten RD des PPM-Datenformates konvertiert worden. Diese Daten RD werden in dem Plattencontroller 18 verwendet oder verarbeitet, je nach Bedarf.
Wenn ein Fenstersignal SYW an die Fensterschaltung 34 von dem FMC 41 ausgegeben wird, wie in Fig. 12 gezeigt, gibt die Fensterschaltung 34 ein Operationssteuersignal NSYCW an die erste Synchronisationsmusterdetektionsschaltung 26 und ein Operationssteuersignal PSYCW an die zweite Synchronisationsmusterdetektionsschaltung 29 als Reaktion auf das Fenstersignal SYW aus.
Als Reaktion auf das Operationssteuersignal NSYCW empfängt die erste Synchronisationsmusterdetektionsschaltung 26 Datenbits der Daten DTLE von dem ersten Schieberegister 21 und vergleicht die Eingabedaten DTLE mit dem zuvor vorbereiteten ersten Synchronisationsmuster. Als Reaktion auf das Operationssteuersignal PSYCW empfängt die zweite Synchronisationsmusterdetektionsschaltung 29 Datenbits der Daten DTTE von dem zweiten Schieberegister 22 und vergleicht die Eingabedaten DTTE mit dem zuvor vorbereiteten zweiten Synchronisationsmuster. Das heißt, die Detektion des Synchronisationsmusters beginnt, das in der SYNC 92d in einem Sektor 90 aufgezeichnet ist.
Falls die zweite Synchronisationsmusterdetektionsschaltung 29 zum Beispiel ein zweites Synchronisationsmuster detektiert, bevor die erste Schaltung 26 ein erstes Synchronisationsmuster detektiert, gibt der zweite Synchronisationsmusterdetektor 29 ein zweites Synchronisationsmusterdetektionssignal SY2 aus. Als Reaktion auf das zweite Synchronisationsmusterdetektionssignal SY2, das über das ODER- Gatter 30 von dem Detektor 29 erhalten wird, gibt der zweite Signalgenerator 31 ein zweites Musterdetektionssignal PMARK und ein zweites Fenstersteuersignal PWING aus. Die Fensterschaltung 34 stoppt die Ausgabe des Operationssteuersignals PSYCW als Reaktion auf das zweite Fenstersteuersignal PWING. Sobald das Operationssteuersignal PSYCW verschwindet, stoppt die zweite Synchronisationsmusterdetektionsschaltung 29 ihre Vergleichs- und Detektionsoperation.
Als Reaktion auf das zweite Musterdetektionssignal PMARK von dem zweiten Signalgenerator 31 betreibt die zweite Zeitprüfschaltung 33 ihren Johnson-Zähler. Falls die erste Synchronisationsmusterdetektionsschaltung 26 ein erstes Synchronisationsmuster detektiert hat, wenn der Zähler der zweiten Zeitprüfschaltung 33 zwei Impulse des Taktes PCK gezählt hat, wird ein Steuersignal IPM der Datenausgabeeinstellschaltung 23 eingegeben. Dann wird der gegenwärtige Eingangszeiger in das Sicherungsregister geschrieben, und die Operation des Eingangszeigers startet das Speichern der Daten DTLE. Wenn der Zähler der zweiten Zeitprüfschaltung 33 vier Impulse des Taktes PCK zählt, wird ein Steuersignal OPL von der zweiten Zeitprüfschaltung 33 an die Datenausgabeeinstellschaltung 23 ausgegeben. Dann wird der Wert des Sicherungsregisters für den Ausgangszeiger vorgesehen, und der Ausgangszeiger startet seine Funktion zum Ausgeben der Daten DTLE. Als Resultat sind die Daten DTLE zwei Taktimpulse früher gegenüber dem Steuersignal OPL ausgegeben worden.
Als Resultat sind die Datenbits von DTLE und die Datenbits von DTTE synchronisiert. Sobald sie synchronisiert sind, werden die Daten DTLE und DTTE einer ODER-Operation durch das ODER-Gatter 24 unterzogen. Die resultierenden Daten RD werden in dem Plattencontroller 18 verwendet oder verarbeitet, je nach Bedarf.
Auf Grund der hergestellten Synchronisation setzen die ersten und zweiten Signalgeneratoren 28 und 31 die Signalausgabe fort, bis das Fenstersignal SYW verschwindet. Sobald die Synchronisation erreicht ist, werden deshalb die Vergleichs- und Detektionsoperationen der ersten und zweiten Synchronisationsmusterdetektionsschaltungen 26 und 29 bis zum nächsten neuen Fenstersignal SYW beendet.
Falls die erste Synchronisationsmusterdetektionsschaltung 26 kein erstes Synchronisationsmuster detektiert hat, während der Zähler der zweiten Zeitprüfschaltung 33 vier Impulse des Taktes PCK zählt, gibt die zweite Zeitprüfschaltung 33 ein Steuersignal PNDCT an den zweiten Signalgenerator 31 aus.
Wenn in diesem Fall kein Steuersignal OPL empfangen wird, führt die Datenausgabeeinstellschaltung 23 lediglich eine Operation aus, um den Wert des Eingangszeigers als Reaktion auf ein Steuersignal IPM in das Sicherungsregister zu schreiben. Demzufolge wird die Ausgabe der Daten DTLE nicht beeinträchtigt.
Der zweite Signalgenerator 31 löscht das zweite Musterdetektionssignal PMARK und das zweite Fenstersteuersignal PWING als Reaktion auf das Steuersignal PNDCT. Daher gibt die Fensterschaltung 34 wieder ein Operationssteuersignal PSYCW aus. Dann empfängt die zweite Synchronisationsmusterdetektionsschaltung 29 die Bitdaten DTTE von dem zweiten Schieberegister 22 und startet die Detektion des zweiten Synchronisationsmusters.
Wenn die erste Synchronisationsmusterdetektionsschaltung 26 danach ein erstes Synchronisationsmuster detektiert, gibt die erste Synchronisationsmusterdetektionsschaltung 26 ein erstes Synchronisationsmusterdetektionssignal SY1 aus. Als Reaktion auf das erste Synchronisationsmusterdetektionssignal SY1 gibt der erste Signalgenerator 28 ein erstes Musterdetektionssignal NMARK, ein erstes Fenstersteuersignal NWING und ein Steuersignal IPM aus. Die Fensterschaltung 34 stoppt die Ausgabe des Operationssteuersignals NSYCW als Reaktion auf das erste Fenstersteuersignal NWING. Die erste Synchronisationsmusterdetektionsschaltung 26 stoppt die Vergleichs- und Detektionsoperationen, wenn das Operationssteuersignal NSYCW verschwindet.
Die erste Zeitprüfschaltung 32 betreibt ihren Johnson- Zähler als Reaktion auf das erste Musterdetektionssignal NMARK. Wenn kein zweites Synchronisationsmuster detektiert worden ist, während der Zähler der ersten Zeitprüfschaltung 32 vier Impulse des Taktes PCK zählt, gibt die erste Zeitprüfschaltung 32 ein Steuersignal NNDCT an den ersten Signalgenerator 28 aus.
Als Reaktion auf das Steuersignal NNDCT löscht der erste Signalgenerator 28 das erste Musterdetektionssignal NMARK und das erste Fenstersteuersignal NWING. Dann gibt die Fensterschaltung 34 wieder ein Operationssteuersignal NSYCW aus. Die erste Synchronisationsmusterdetektionsschaltung 26 empfängt wieder die Bitdaten DTLE von dem ersten Schieberegister 21 und startet die Detektion des ersten Synchronisationsmusters. Auf Grund dessen, daß die Datenausgabeeinstellschaltung 23 weder das Steuersignal IPM noch das Steuersignal OPL empfängt, wird die Schaltung 23 durch deren Signale zu dieser Zeit nicht beeinflußt.
Wenn die zweite Synchronisationsmusterdetektionsschaltung 29 ein zweites Synchronisationsmuster detektiert und wieder ein zweites Synchronisationsmusterdetektionssignal SY2 ausgibt, gibt der zweite Signalgenerator 31 ein zweites Musterdetektionssignal PMARK und ein zweites Fenstersteuersignal PWING aus. Die Fensterschaltung 34 stoppt die Ausgabe des Operationssteuersignals PSYCW als Reaktion auf das zweite Fenstersteuersignal PWING. Die zweite Synchronisationsmusterdetektionsschaltung 29 stoppt die Vergleichs- und Detektionsoperationen, wenn das Operationssteuersignal PSYCW verschwindet.
Die zweite Zeitprüfschaltung 33 betreibt ihren Johnson- Zähler als Reaktion auf das zweite Musterdetektionssignal PMARK. Falls die erste Synchronisationsmusterdetektionsschaltung 26 ein erstes Synchronisationsmuster detektiert hat, wenn der Zähler der zweiten Zeitprüfschaltung 33 einen Impuls des Taktes PCK gezählt hat, wird das Steuersignal PNDCT von der zweiten Zeitprüfschaltung 33 an den zweiten Signalgenerator 31 nicht ausgegeben.
Ungefähr drei Taktimpulse ab. Eingabe des Steuersignals IPM bis zur anschließenden Eingabe des Steuersignals OPL in der Datenausgabeeinstellschaltung 23. Als Resultat werden die Daten DTLE um einen Impuls des Taktes PCK früher ausgegeben, wodurch die Abweichung der Synchronisation unterdrückt wird.
Wenn die erste Synchronisationsmusterdetektionsschaltung 26 zum Beispiel ein erstes Synchronisationsmuster detektiert, bevor die zweite Synchronisationsmusterdetektionsschaltung 29 ein zweites Synchronisationsmuster detektiert, gibt die erste Detektionsschaltung 26 ein erstes Synchronisationsmusterdetektionssignal SY1 aus. Als Reaktion auf das erste Synchronisationsmusterdetektionssignal SY1 gibt der erste Signalgenerator 28 das erste Musterdetektionssignal NMARK, das erste Fenstersteuersignal NWING und das Steuersignal IPM aus. Die Fensterschaltung 34 stoppt die Ausgabe des Operationssteuersignals NSYCW als Reaktion auf das erste Fenstersteuersignal NWING. Die erste Synchronisationsmusterdetektionsschaltung 26 stoppt die Vergleichs- und Detektionsoperationen, wenn das Operationssteuersignal NsYCw verschwindet. Die erste Zeitprüfschaltung 32 betreibt ihren Johnson-Zähler als Reaktion auf das erste Musterdetektionssignal NMARK. Als Reaktion auf das Steuersignal IPM arbeitet die Datenausgabeeinstellschaltung 23, um den Wert des Eingangszeigers in das Sicherungsregister zu schreiben.
Wenn in dieser Situation angenommen wird, daß die zweite Synchronisationsmusterdetektionsschaltung 29 ein zweites Synchronisationsmuster detektiert hat, wenn der Zähler der ersten Zeitprüfschaltung 32 zwei Impulse des Taktes NCK gezählt hat, gibt die zweite Zeitprüfschaltung 33 ein Steuersignal OPL aus.
Die zweite Zeitprüfschaltung 33 gibt das Steuersignal OPL nach dem Zählen von vier Impulsen des Taktes PCK aus. Während jener Periode sammelt die Datenausgabeeinstellschaltung 23 Daten DTLE bei sechs Impulsen des Taktes NCK und gibt dann die gesammelten Daten DTLE aus. Dies bedeutet, daß die Daten DTLE mit einer Verzögerung von zwei Taktimpulsen ausgegeben werden, wodurch die Differenz bei der Synchronisation zwischen den Daten DTLE und den Daten DTTE unterdrückt wird. Als Resultat werden die synchronisierten Daten DTLE und DTTE durch das ODER-Gatter 24 kombiniert (d. h., einer ODER-Operation unterzogen). Die resultierenden Daten RD werden je nach Bedarf durch den Plattencontroller 28 verwendet oder verarbeitet.
Auf Grund der hergestellten Synchronisation setzen die ersten und zweiten Signalgeneratoren 28 und 31 das Ausgeben von Signalen fort, bis das Fenstersignal SYw verschwindet. Sobald die Synchronisation erreicht ist, werden deshalb die Vergleichs- und Detektionsoperationen der ersten und zweiten Synchronisationsmusterdetektionsschaltungen 26 und 29 bis zu dem nächsten neuen Fenstersignal SYW beendet.
Bei der Detektion einer Adressenmarkierung führen die ersten und zweiten Adressenmarkierungsdetektionsschaltungen 51 und 52 den Vergleich und die Detektion der zugeordneten ersten und zweiten Adressenmuster auf dieselbe Weise aus, wie es bezüglich der Detektion von Synchronisationsmustern beschrieben wurde. Auf der Basis der Detektionsresultate arbeiten die ersten und zweiten Signalgeneratoren 28 und 31 und die ersten und zweiten Zeitprüfschaltungen 32 und 33 auf ähnliche Weise, um die Abweichung bei der Synchronisation zwischen den Daten DTLE und den Daten DTTE zu unterdrücken.
Bei der Detektion eines Resynchronisationsmusters führen die ersten und zweiten Resynchronisationsmusterdetektionsschaltungen 53 und 54 den Vergleich und die Detektion der zugeordneten ersten und zweiten Resynchronisationsmuster auf dieselbe Weise aus, wie es bezüglich der Detektion des Synchronisationsmusters beschrieben wurde. Auf der Basis der Detektionsresultate arbeiten die ersten und zweiten Signalgeneratoren 28 und 31 und die ersten und zweiten Zeitprüfschaltungen 32 und 33 auf ähnliche Weise, um die Abweichung bei der Synchronisation zwischen den Daten DTLE und den Daten DTTE zu unterdrücken.
Selbst wenn die Ausgabezeitlage für die Daten DTLE, die auf der Vorderflanke basieren, von dem ersten Signalprozessor 16a von der Ausgabezeitlage für die Daten DTTE, die auf der Hinterflanke basieren, von dem zweiten Signalprozessor 16b versetzt ist, kann die Ausgabezeitlage gemäß der vorliegenden Erfindung eingestellt werden, wenn ein Synchronisationsmuster detektiert wird. Im Vergleich zu der herkömmlichen Technik, bei der die Ausgabezeitlage nur auf der Basis von Daten in der Lockup-Muster-Sektion eingestellt wird, sollte klar sein, daß Daten mit den Techniken der vorliegenden Erfindung akkurater gelesen werden können.
Selbst wenn ferner die Detektion entweder des ersten Synchronisationsmusters oder des zweiten Synchronisationsmusters gelungen ist, während die Detektion des anderen Synchronisationsmusters aus irgendeinem Grund scheitert, kann gemäß der vorliegenden Erfindung die Detektion des ersten Synchronisationsmusters und des zweiten Synchronisationsmusters wieder ausgeführt werden. Die optische Plattenvorrichtung stellt als Reaktion auf ein einzelnes Detektionsversagen deshalb nicht sofort einen Systemfehler fest. Dadurch wird die Zuverlässigkeit der optischen Plattenvorrichtung verbessert.
Obwohl hierin nur eine Ausführungsform der vorliegenden Erfindung beschrieben worden ist, sollte die Fachwelt verstehen, daß die vorliegende Erfindung in vielen anderen spezifischen Formen verkörpert werden kann. Besonders sollte klar sein, daß die Erfindung in den folgenden Formen verkörpert werden kann.
Die vorliegende Erfindung kann auf eine optische Plattenvorrichtung angewendet werden, die wenigstens ein Synchronisationsmuster, eine Adressenmarkierung und ein Resynchronisationsmuster detektiert.
Obwohl die Ausgabezeitlage für die Daten DTLE auf Vorderflankenbasis durch die Datenausgabeeinstellschaltung 23 in der oben beschriebenen Ausführungsform eingestellt wird, kann eine zusätzliche Datenausgabeeinstellschaltung für die Daten DTTE auf Hinterflankenbasis vorgesehen sein, so daß die Zeitlageneinstellung mit den zwei Einstellschaltungen ausgeführt wird.
Obwohl die oben beschriebene Ausführungsform auf eine optische Plattenvorrichtung angewendet wird, bei der die optische Platte 11 als Aufzeichnungsmedium verwendet wird, kann die vorliegende Erfindung auf eine Plattenvorrichtung angewendet werden, beider eine Magnetplatte als Aufzeichnungsmedium verwendet wird.
Deshalb sind die vorliegenden Beispiele und Ausführungsformen als beispielhaft und nicht als einschränkend zu betrachten.

Claims

1. Vorrichtung zum Detektieren und Lesen eines Musters zur Synchronisation in zwei Datensignalen, die aus Impulsbreitenmodulations-(PWM)-Daten erzeugt werden, die durch ein Impulsbreitenmodulationssystem auf einem Aufzeichnungsmedium aufgezeichnet wurden, wobei eines der zwei Datensignale Vorderflankendaten sind, die auf Vorderflanken der Signalwellenform der PWM-Daten basieren, und das zweite der zwei Datensignale Hinterflankendaten sind, die auf Hinterflanken von Signalwellenformen der PWM-Daten basieren, welche Vorrichtung umfaßt:

einen ersten Synchronisationsmusterdetektor (26) zum Detektieren eines Synchronisationsmusters auf Vorderflankenbasis, das bezüglich eines Musters zur Synchronisation aus den Vorderflankendaten vorbereitet wurde; und

einen zweiten Synchronisationsmusterdetektor (29) zum Detektieren eines Synchronisationsmusters auf Hinterflankenbasis, das bezüglich des Musters zur Synchronisation aus den Hinterflankendaten vorbereitet wurde; und gekennzeichnet durch

einen ersten Signalgenerator (28) zum Ausgeben eines Signals, um eine Operation des ersten Synchronisationsmusterdetektors zu stoppen, wenn der erste Synchronisationsmusterdetektor das Synchronisationsmuster auf Vorderflankenbasis detektiert;

einen zweiten Signalgenerator (31) zum Ausgeben eines Signals, um eine Operation des zweiten Synchronisationsmusterdetektors zu stoppen, wenn der zweite Synchronisationsmusterdetektor das Synchronisationsmuster auf Hinterflankenbasis detektiert;

eine erste Zeitprüfschaltung (32) zum Neustarten der unterbrochenen Operation des ersten Synchronisationsmusterdetektors, wenn das Synchronisationsmuster auf Vorderflankenbasis vor der Detektion des Synchronisationsmusters auf Hinterflankenbasis detektiert wird und wenn das Synchronisationsmuster auf Hinterflankenbasis nicht innerhalb einer vorbestimmten Zeitperiode ab der Detektion des Synchronisationsmusters auf Vorderflankenbasis detektiert wird; und

eine zweite Zeitprüfschaltung (33) zum Neustarten der unterbrochenen Operation des zweiten Synchronisationsmusterdetektors, wenn das Synchronisationsmuster auf Hinterflankenbasis vor der Detektion des Synchronisationsmusters auf Vorderflankenbasis detektiert wird und wenn das Synchronisationsmuster auf Vorderflankenbasis nicht innerhalb einer vorbestimmten Zeitperiode ab der Detektion des Synchronisationsmusters auf Hinterflankenbasis detektiert wird.

2. Vorrichtung zum Detektieren und Lesen einer Adressenmarkierung von zwei Datensignalen, die aus Impulsbreitenmodulations-(PWM)-Daten erzeugt werden, die durch ein Impulsbreitenmodulationssystem auf einem Aufzeichnungsmedium aufgezeichnet wurden, wobei eines der zwei Datensignale Vorderflankendaten sind, die auf Vorderflanken von Signalwellenformen der PWM-Daten basieren, und das zweite der zwei Datensignale Hinterflankendaten sind, die auf Hinterflanken der Signalwellenform der PWM-Daten basieren, welche Vorrichtung umfaßt:

einen ersten Adressenmarkierungsdetektor (51) zum Detektieren eines Adressenmusters auf Vorderflankenbasis, das bezüglich einer Adressenmarkierung aus den Vorderflankendaten vorbereitet wurde; und

einen zweiten Adressenmarkierungsdetektor (52) zum Detektieren eines Musters auf Hinterflankenbasis, das bezüglich einer Adressenmarkierung aus den Hinterflankendaten vorbereitet wurde; und gekennzeichnet ist durch

einen ersten Signalgenerator (28) zum Ausgeben eines Signals, um eine Operation des ersten Adressenmarkierungsdetektors zu stoppen, wenn der erste Adressenmarkierungsdetektor das Adressenmuster auf Vorderflankenbasis detektiert;

einen zweiten Signalgenerator (31) zum Ausgeben eines Signals, um eine Operation des zweiten Adressenmarkierungsdetektors zu stoppen, wenn der zweite Adressenmarkierungsdetektor das Adressenmuster auf Hinterflankenbasis detektiert;

eine erste Zeitprüfschaltung zum Neustarten der unterbrochenen Operation des ersten Adressenmarkierungsdetektors, wenn das Adressenmuster auf Vorderflankenbasis vor der Detektion des Adressenmusters auf Hinterflankenbasis detektiert wird und wenn das Adressenmuster auf Hinterflankenbasis nicht innerhalb einer vorbestimmten Zeitperiode ab der Detektion des Adressenmusters auf Vorderflankenbasis detektiert wird; und

eine zweite Zeitprüfschaltung zum Neustarten der unterbrochenen Operation des zweiten Adressenmarkierungsdetektors, wenn das Adressenmuster auf Hinterflankenbasis vor der Detektion des Adressenmusters auf Vorderflankenbasis detektiert wird und wenn das Adressenmuster auf Vorderflankenbasis nicht innerhalb einer vorbestimmten Zeitperiode ab der Detektion des Adressenmusters auf Hinterflankenbasis detektiert wird.

3. Datenlesevorrichtung zum Lesen von Impulsbreitenmodulations-(PWM)-Daten, die auf einem Aufzeichnungsmedium durch ein Impulsbreitenmodulationssystem aufgezeichnet wurden, welche PWM-Daten als zwei separate Datensignale vorgesehen sind, wobei eines der zwei Datensignale Vorderflankendaten sind, die auf Vorderflanken von Signalwellenformen der PWM-Daten basieren, und das zweite der zwei Datensignale Hinterflankendaten sind, die auf Hinterflanken von Signalwellenformen der PWM-Daten basieren, welche Vorrichtung umfaßt:

einen zweiten Adressenmarkierungsdetektor (52) zum Detektieren eines Adressenmusters auf Hinterflankenbasis, das bezüglich einer Adressenmarkierung aus den Hinterflankendaten vorbereitet wurde; und gekennzeichnet ist durch

einen zweiten Signalgenerator (31) zum Ausgeben eines Signals, um eine Operation des zweiten Adressenmarkierungsdetektors zu stoppen, wenn der zweite Adressenmarkierungsdetektor das Adressenmuster auf Hinterflankenbasis detektiert; und

eine Datenausgabeeinstellschaltung (23) zum Einstellen der Ausgabezeitlage der Vorderflankendaten und der Hinterflankendaten, um die Abweichung bei der Synchronisation zwischen den Vorderflankendaten und den Hinterflankendaten zu unterdrücken, bei der, wenn das Adressenmuster auf Vorderflankenbasis vor der Detektion des Adressenmusters auf Hinterflankenbasis detektiert wird und danach das Adressenmuster auf Hinterflankenbasis innerhalb einer vorbestimmten Zeitperiode ab der Detektion des Adressenmusters auf Vorderflankenbasis detektiert wird oder wenn das Adressenmuster auf Hinterflankenbasis vor der Detektion des Adressenmusters auf Vorderflankenbasis detektiert wird und danach das Adressenmuster auf Vorderflankenbasis innerhalb einer vorbestimmten Zeitperiode ab der Detektion des Adressenmusters auf Hinterflankenbasis detektiert wird.

4. Plattenvorrichtung, die mit der Datenlesevorrichtung nach Anspruch 3 versehen ist.

5. Verfahren zum Lesen eines Synchronisationsmusters in Impulsbreitenmodulations-(PWM)-Daten, die auf einem Aufzeichnungsmedium durch ein Impulsbreitenmodulationssystem aufgezeichnet wurden, welches Verfähren die folgenden Schritte umfaßt:

Erzeugen, aus den PWM-Daten, von Vorderflankendaten auf der Basis von Vorderflanken von Signalwellenformen der PWM- Daten;

Erzeugen, aus den PWM-Daten, von Hinterflankendaten auf der Basis von Hinterflanken von Signalwellenformen der PWM- Daten;

Vorbereiten eines Synchronisationsmusters auf Vorderflankenbasis aus den Vorderflankendaten;

Vorbereiten eines Synchronisationsmusters auf Hinterflankenbasis aus den Hinterflankendaten; und

Detektieren des Synchronisationsmusters auf Vorderflankenbasis und des Synchronisationsmusters auf Hinterflankenbasis; und gekennzeichnet ist durch die Schritte:

Stoppen einer Detektion des Synchronisationsmusters auf Vorderflankenbasis, wenn das Synchronisationsmuster auf Vorderflankenbasis vor der Detektion des Synchronisationsmusters auf Hinterflankenbasis detektiert wird, woran sich das Wiederaufnehmen einer Detektion des Synchronisationsmusters auf Vorderflankenbasis anschließt, wenn das Synchronisationsmuster auf Hinterflankenbasis nicht innerhalb einer vorbestimmten Zeitperiode ab der Detektion des Synchronisationsmusters auf Vorderflankenbasis detektiert wird; und

Stoppen einer Detektion des Synchronisationsmusters auf Hinterflankenbasis, wenn das Synchronisationsmuster auf Hinterflankenbasis vor der Detektion des Synchronisationsmusters auf Vorderflankenbasis detektiert wird, woran sich das Wiederaufnehmen einer Detektion des Synchronisationsmusters auf Hinterflankenbasis anschließt, wenn das Synchronisationsmuster auf Vorderflankenbasis nicht innerhalb einer vorbestimmten Zeitperiode ab der Detektion des Synchronisationsmusters auf Hinterflankenbasis detektiert wird.

6. Verfahren zum Lesen von Impulsbreitenmodulations- (PWM)-Daten, die auf einem Aufzeichnungsmedium durch ein Impulsbreitenmodulationssystem aufgezeichnet wurden, welches Verfahren die folgenden Schritte umfaßt:

Regeln einer Ausgabe der Vorderflankendaten in Synchronismus mit einer Ausgabezeitlage für die Hinterflankendaten, wenn das Synchronisationsmuster auf Hinterflankenbasis innerhalb einer vorbestimmen Zeitperiode nach einer Detektion des Synchronisationsmusters auf Vorderflankenbasis detektiert wird; und

Regeln einer Ausgabe der Hinterflankendaten in Synchronismus mit einer Ausgabezeitlage für die Vorderflankendaten, wenn das Synchronisationsmuster auf Vorderflankenbasis innerhalb einer vorbestimmen Zeitperiode nach einer Detektion des Synchronisationsmusters auf Hinterflankenbasis detektiert wird.