DE69622095T2

DE69622095T2 - Verfahren und Vorrichtung zur Datenwiedergabe

Info

Publication number: DE69622095T2
Application number: DE69622095T
Authority: DE
Inventors: Haruhiko Izumi; Masakazu Taguchi
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-06-27
Filing date: 1996-03-22
Publication date: 2002-10-31
Anticipated expiration: 2016-03-23
Also published as: JPH0917130A; EP0751521A2; JP3015832B2; EP0751521B1; KR100226209B1; EP0751521A3; DE69622095D1; US5675565A; KR970003118A

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren und Gerät zum Reproduzieren von in einer optischen Platte gespeicherten Daten.
Die jüngste sich beschleunigende Einwicklung von Multimedia hebt den Nutzen optischer Platten als externe Speichervorrichtungen hervor, und im Einklang mit einer Zunahme in der Menge an Aufzeichnungsdaten wird gefordert, daß jede Platte eine große Speicherkapazität hat. Die Speicherung von Daten in einer optischen Platte ist eng verbunden mit der Speicherdichte darin, und um die Speicherdichte zu erhöhen, wird üblicherweise ein Flankenpositions-Aufzeichnungssystem verwendet, worin Aufzeichnungsdaten beiden Enden eines Aufzeichnungslochs entsprechen.
Als ein Verfahren zum Reproduzieren von Aufzeichnungsdaten, die unter dem Flankenpositions-Aufzeichnungssystem aufgezeichnet wurden, wird ein Partialantwort-Maximum- Likelihood-(PRML)-Datenreproduktionsverfahren verwendet. Dieses PRML-Verfahren verwendet ein Maximum-Likelihood-Verfahren (Viterbi-Decodierung), um die gemäß einer Partialantwort- Charakteristik modulierte und in einer optischen Platte aufgezeichnete Information zu demodulieren. Zunächst wird ein Signal erhalten, nachdem es einer Lauflängenbeschränkung unterworfen und gemäß einer Partialantwort-Charakteristik demoduliert ist, und in einer optischen Platte aufgezeichnet. Von der optischen Platte wird ein Reproduktionssignal erhalten und durch einen Analog/Digital-Wandler (A/D-Wandler) abgetastet. Der Übergang eines Maximum-Likelihood-Signals ist aus den Abtastwerten gemäß einem vorbestimmten Algorithmus festgelegt. Reproduktionsdaten werden auf der Basis des festgelegten Übergangs des Signals bestimmt, und aus den bestimmten Reproduktionsdaten werden die ursprünglichen Aufzeichnungsdaten demoduliert.
Die Erfinder haben schon ein Maximum-Likelihood-Decodiersystem vervollständigt, welches in der japanischen Patentanmeldung Nr. 6-225433 aufgenommen ist. Bezug nehmend auf Fig. 1 wird nun das System beschrieben. Die Bezugsziffer 1 bezeichnet eine optische Platte, welche gemäß einer Partialantwort Klasse 1 (PR (1, 1) demodulierte Aufzeichnungsdaten speichert, in denen z. B. eine 1/7-Lauflängenbeschränkung vorgenommen ist. Unter der optischen Platte 1 ist ein optischer Kopf 2 vorgesehen, von welchem ein Reproduktionssignal entsprechend den Aufzeichnungsdaten in der optischen Platte 1 erhalten wird. Der optische Kopf 2 gibt das Reproduktionssignal an einen Verstärker 3 ab, der das eingespeiste Reproduktionssignal verstärkt und es an einen Entzerrer 4 abgibt. Der Entzerrer 4 formt die Wellenform des verstärkten Reproduktionssignals und gibt es an ein Tiefpaßfilter (LPF) 5 ab, das einen Hochfrequenzteil des Reproduktionssignals über eine vorbestimmte Frequenz hinaus abschneidet und einen Niederfrequenzteil an einen A/D-Wandler 6 abgibt. Der A/D-Wandler 6 tastet das geformte Reproduktionssignal ab und gibt den Abtastwert an einen Maximum-Likelihood-Decodierer 7 aus.
Der Maximum-Likelihood-Decodierer 7 erzeugt Maximum- Likelihood-Decodierdaten dk und Phasenfehlerdaten dTk (die im folgenden beschrieben werden) und gibt die Maximum- Likelihood-Decodierdaten dk an einen Demodulator 8 und die Phasenfehlerdaten dTk an einen D/A-wandler 11 aus. Der Demodulator 8 demoduliert die Maximum-Likelihood-Decodierdaten dK, um die 1/7-Lauflängenbeschränkung zu lösen oder aufzuheben, und erzeugt ein endgültiges Reproduktionssignal.
Der D/A-Wandler 11 wandelt die Phasenfehlerdaten dTk in ein Phasenfehlersignal (Signal mit rechtwinkliger Wellenform) um und gibt es an ein Tiefpaßfilter (LPF) 12 ab. Das LPF 12 wandelt das Phasenfehlersignal in einen Spannungspegel um und gibt ihn an einen Spannungssteueroszillator (VCO) 13 ab. Der VCO 13 erzeugt ein Referenztaktsignal, welches ein Taktsignal ist, das mit einem synchronen Signal identisch ist, das zur Datenaufzeichnung genutzt wurde, und gibt nach Steuern der Phase des Referenztaktsignals gemäß dem Eingangsspannungspegel das gesteuerte Taktsignal an den A/D-Wandler 6 und den Maximum-Likelihood-Decodierer 7 ab. Der A/D-Wandler 6 und der Maximum-Likelihood-Decodierer 7 werden synchron mit dem Taktsignal vom VCO 13 betrieben.
Fig. 2 zeigt die interne Struktur des Maximum-Likelihood- Decodierers 7, der eine Mischen-Bestimmungseinheit 21, eine Zentralwert-Berechnungseinheit 22, eine Referenzwert-Berechnungseinheit 23, eine Mischen-Detektiereinheit 24 und eine Phasenfehler-Detektiereinheit 25 enthält. Bevor alle Teile beschrieben werden, wird das Mischen wie folgt beschrieben:
Der Maximum-Likelihood-Decodierer 7 decodiert einen durch den A/D-Wandler 6 bestimmten Abtastwert in Aufzeichnungsdaten. Wenn der Decodierer 7 Maximum-Likelihood-Daten aus einem Eingangssignal detektiert, fixiert erden Übergangspfad von Maximum-Likelihood-Daten um die detektierten Daten und fixiert die Daten auf dem Pfad als Aufzeichnungsdaten. Die Aufzeichnungsdaten entsprechen der Charakteristik der Partialantwort Klasse 1. Zwischen den Aufzeichnungsdaten "+1" und "0" kann daher der Datenübergangspfad von "1" nach "1", von "0" nach "0", von "1" nach "0" und von "0" nach "1" jeweils erhalten werden. Ein Datenübergang, der den Datenübergangspfad von "1" nach "1" enthält, ist definiert als +Mischen. Ein Datenübergang, der den Datenübergangspfad von "0" nach "0" enthält, ist definiert als -Mischen. Ein Datenübergang, der den Datenübergangspfad von "0" nach "1" oder von "1" zu "0" enthält, ist als Kein-Mischen definiert.
Fig. 3 bis 7 sind jeweils Flußdiagramme, die die Sequenz zum Betreiben der Mischen-Bestimmungseinheit 21, der Zentralwert-Berechnungseinheit 22, der Referenzwert-Berechnungseinheit 23, der Mischen-Detektiereinheit 24 und der Phasenfehler-Detektiereinheit 25 darstellen.
Die Mischen-Bestimmungseinheit 21 beurteilt das Mischen der Abtastdaten yk, indem Abtastdaten yk von dem A/D-Wandler 6 und ein Referenzwert Δk von der Referenzwert-Berechnungseinheit 23 verwendet werden, und gibt den Bestimmungswert Mk aus. Die Mischen-Bestimmungseinheit 21 verarbeitet gemäß dem Flußdiagramm von Fig. 3. Wenn von dem A/D-Wandler 6 neue Abtastdaten (Eingabedaten) yk in die Mischen-Bestimmungseinheit 21 eingegeben werden (Schritt S1), wird Zk als Zk = yk - Δk berechnet (Schritt S2). +Mischen, -Mischen und Kein-Mischen werden jeweils in Abhängigkeit vom Wert von Zk beurteilt (Schritt S3). Wenn es -Mischen ist (Zk < -1), wird der Bestimmungswert Mk = (mk1, mk2) = 10 eingestellt (Schritt S4). Wenn es Kein-Mischen ist (-1 ≤ Zk ≤ 1), wird der Bestimmungswert Mk = 00 eingestellt (Schritt S5). Wenn es +Mischen ist (Zk > 1), wird der Bestimmungswert Mk = 01 eingestellt (Schritt S6). Der eingestellte Bestimmungswert Mk wird dann an die Referenzwert-Berechnungseinheit 23 und die Mischen- Detektiereinheit 24 ausgegeben (Schritt S7).
Die Zentralwert-Berechnungseinheit 22 berechnet einen Zentralwert Ckave, der der zentrale Pegel des Reproduktionssignals ist, indem Abtastdaten yk von dem A/D-Wandler 6 und Zk von der Mischen-Bestimmungseinheit 21 verwendet werden. Die Zentralwert-Berechnungseinheit 22 wird gemäß dem Flußdiagramm von Fig. 4 betrieben. Wenn von dem A/D-Wandler 6 neue Abtastdaten (Eingabedaten yk) eingegeben werden (Schritt S11), wird der Wert von Zk beurteilt (Schritt S12), und die Zentralwertdaten Ckd werden in Abhängigkeit vom Wert von Zk berechnet. Im Fall von Zk < - 2 werden die Zentralwertdaten Ckd gemäß Ckd = yk + 2 berechnet (Schritt S13). Im Fall von -2 ≤ Zk ≤ 2 werden die Zentralwertdaten Cka gemäß Ckd = Ck-1ave berechnet (Schritt S14). Im Fall von Zk > 2 werden die Zentralwertdaten Cka gemäß Ckd = yk - 2 berechnet (Schritt S15). Im Fall von Zk > 2 wird, da die Eingabedaten yk sicher im Zustand +Mischen sind, der Zentralwert Ckd bestimmt, indem aus den Eingabedaten yk ein idealer Amplitudenwert "2" abgeleitet wird. Im Fall Zk < -2 wird, da die Eingabedaten yk sicher im Zustand -Mischen sind, der Zentralwert Ckd bestimmt, indem aus den Eingabedaten yk ein idealer negativer Amplitudenwert "-2" abgeleitet wird. Der Fall -2 ≤ Zk ≤ 2 ist ein Fall, bei dem der vorherige berechnete Zentralwert Ck-1ave als die Zentralwertdaten Ckd verwendet wird, da es unmöglich ist, ihn entweder als +Mischen oder -Mischen (einschließlich Kein- Mischen) zu beurteilen. Auf diese Weise wird der aktuelle Zentralwert Ckave gemäß [(n - 1) Ck-1ave + Ckd]/n berechnet (Schritt S16). Der Zentralwert Ckave, der auf diese Weise erhalten wird, entspricht einem durchschnittlichen Wert einer n-Zahl von Zentralwertdaten Ckd. Eine mit den Zentralwerten Ckave dargestellte Kurve repräsentiert den zentralen Pegel des Reproduktionssignals.
Die Referenzwert-Berechnungseinheit 23 berechnet einen Referenzwert Δk-1, indem Abtastdaten yk von dem A/D-Wandler 6, ein Bestimmungswert Mk von der Mischen-Bestimmungseinheit 21 und ein Zentralwert Ckave von der Zentralwert-Berechnungseinheit 22 verwendet werden. Die Reif erenzwert-Berechnungseinheit 23 verarbeitet gemäß dem Flußdiagramm von Fig. 5. Wenn neue Abtastdaten (Eingabedaten) yk eingegeben werden (Schritt S21), beurteilt die Referenzwert-Berechnungseinheit 23 den Bestimmungswert Mk (Schritt S22) und berechnet einen Referenzwert Δk-1 gemäß dem Bestimmungswert Mk. Im Fall von Mk = 10 (Zk < - 1 : -Mischen) wird der Referenzwert Δk-1 = 2Ckave - yk - 1 berechnet (Schritt S23), und im Fall von Mk = 00 (-1 ≤ Zk ≤ 1 : Kein-Mischen) wird der Referenzwert Δk-1 = 2Ckave - Δk berechnet (Schritt S24). Im Fall von Mk = 01 (Zk > 1 : +Mischen) wird der Referenzwert Δk-1 = 2Ckave - yk + 1 berechnet (Schritt S25). Der berechnete Referenzwert Δk-1 wird an die Mischen-Bestimmungseinheit 21 ausgegeben (Schritt S26).
Die Mischen-Detektiereinheit 24 detektiert eine Änderung in den Abtastdaten yk von -Mischen nach +Mischen und von +Mischen nach -Mischen auf der Basis des Bestimmungswertes Mk von der Mischen-Bestimmungseinheit 21. Die Mischen-Detektiereinheit 24 verarbeitet gemäß dem Flußdiagramm von Fig. 6. Wenn ein neuer Bestimmungswert Mk von der Mischen-Bestimmungseinheit 21 eingegeben wird (Schritt S31), definiert die Mischen-Detektiereinheit 24 eine Variable Ak = (ak1, ak2) ≠ (0,0), (1,1) und beurteilt den Wert von Mk (Schritt S32). Im Fall von Mk = Ak (+Mischen oder -Mischen ohne Änderung) oder Mk = 00 (Rein-Mischen) wird Ak+1 = Ak erhalten ohne Ändern der vorherigen Variable Ak (Schritt S33). Im Fall von Mk ≠ Ak (eine Änderung von +Mischen nach -Mischen oder eine Änderung von -Mischen nach +Mischen) wird Ak+1 = Mk erhalten durch Einstellen der Variable Ak+1 auf den vorherigen Bestimmungswert Mk (Schritt S34). Maximum-Likelihood-Decodierdaten dk werden dann durch die folgende Gleichung (1) berechnet und das Ergebnis an den Demodulator 8 ausgegeben (Schritt S35):
dk = defk + derk = (ak1···mk2) + ( ·ak2·mk1· ) (1)
Wenn ohne jede Änderung Kein-Mischen, +Mischen oder - Mischen erhalten wird, wird aus der Gleichung (1) dk = 0 erhalten. Falls Abtastdaten yk sich von +Mischen nach -Mischen oder von -Mischen nach +Mischen ändern, wird aus der Gleichung (1) dk = 1 erhalten.
Die Phasenfehler-Detektiereinheit 25 berechnet Phasenfehlerdaten dTk auf der Basis von Abtastdaten yk von dem A/D- Wandler 6, eines Zentralwertes Ckave von der Zentralwert- Berechnungseinheit 22 und Maximum-Likelihood-Decodierdaten dk von der Mischen-Detektiereinheit 24. Die Phasenfehler- Detektiereinheit 25 verarbeitet gemäß dem Flußdiagramm von Fig. 7. Wenn neue Maximum-Likelihood-Decodierdaten dk [Maximum-Likelihood-Decodierdaten defk für eine Vorderflanke ("1" oder "0") und Maximum-Likelihood-Decidierdaten derk für eine Rückflanke ("1" oder "0")] durch eine Taktzeitsteuerung k von der Mischen-Decodiereinheit 24 eingegeben werden (Schritt S41), berechnet die Phasenfehler-Detektiereinheit 25 Phasenfehlerdaten dTfk für eine Vorderflanke, indem der Zentralwert Ck-1ave, die Abtastdaten yk-1 und die Maximum- Likelihood-Decodierdaten defk für eine Vorderflanke in dTfk = (Ck-1ave - yk-1)·defk eingesetzt werden, und berechnet auch die Phasenfehlerdaten dTrk für eine Rückflanke, indem der Zentralwert Ck-1ave, die Abtastdaten yk-1 und die Maximum- Likelihood-Decodierdaten derk für eine Rückflanke in dTrk = (yk-1 - Ck-1ave)·derk eingesetzt werden (Schritt S42), wobei der Zentralwert Ck-1ave und die Abtastdaten yk-1 durch die vorherige Taktzeitsteuerung k - 1 erhalten werden. Die Maximum- Likelihood-Decodierdaten defk für eine Vorderflanke werden am Punkt der Vorderflanke (am ansteigenden Punkt) "1", und als Folge entsprechen die Phasenfehlerdaten dTfk für eine Vorderflanke einer Differenz zwischen dem Zentralwert des Reproduktionssignals und den Abtastdaten am Punkt der Vorderflanke. Desgleichen entsprechen die Phasenfehlerdaten dTrk für eine Rückflanke einer Differenz zwischen dem Zentralwert des Reproduktionssignals und den Abtastdaten am Punkt der Rückflanke (dem absteigenden Punkt). Die Phasenfehlerdaten dTk werden erhalten, indem die Phasenfehlerdaten dTfk für eine Vorderflanke zu den Phasenfehlerdaten dTrk für eine Rückflanke addiert werden (Schritt S43), und die resultierenden Phasenfehlerdaten dTk werden an den D/A-Wandler 11 ausgegeben (Schritt S44).
Die Operation wird beschrieben. Ein Reproduktionssignal mit einer Partialantwort-Charakteristik entsprechend einer Maximum-Likelihood-Decodierung, das durch den optischen Kopf 2 von der optischen Platte 1 erhalten wird, wird über den Verstärker 3, den Entzerrer 4 und das LPF 5 an den A/D- Wandler 6 abgegeben. Der A/D-Wandler 6 erhält einen Abtastwert des Reproduktionssignals synchron mit einem Taktsignal vom VCO 13 und gibt ihn an den Maximum-Likelihood- Decodierer 7 aus, wo die Mischen-Bestimmungseinheit 21, die Zentralwert-Berechnungseinheit 22, die Referenzwert- Berechnungseinheit 23 und die Mischen-Detektiereinheit 24 gemäß dem Flußdiagramm der Fig. 3, 4, 5 bzw. 6 verarbeiten, und erzeugt Maximum-Likelihood-Decodierdaten dk. Die Maximum- Likelihood-Decodierdaten dk werden an den Demodulator 8 ausgegeben. Der Maximum-Likelihood-Decodierer 7 wird synchron mit einem Taktsignal von dem VCO 13 betrieben.
Im Maximum-Likelihood-Decodierer 7 verarbeitet die Phasenfehler-Detektiereinheit 25 gemäß dem Flußdiagramm von Fig. 7 und erzeugt Phasenfehlerdaten dTk und gibt sie an den D/A- Wandler 11 aus. Die Phasenfehlerdaten dTk werden durch den D/A-Wandler 11 in ein Phasenfehlersignal umgewandelt. Das Phasenfehlersignal wird durch das LPF 12 in einen Spannungspegel umgewandelt. Der VCO 13 stellt die Phase des Referenztaktsignals gemäß dem Spannungspegel ein und gibt das eingestellte Taktsignal an den A/D-Wandler 6 und den Maximum- Likelihood-Decodierer 7 aus.
Fig. 8A und 8B sind Ansichten, die jeweils beispielhaft die Erzeugung der Phasenfehler-Steuerspannung darstellen. Fig. 8A zeigt einen Fall, in dem ein Phasenfehler dτ zwischen der "Phase eines tatsächlichen Taktsignals" ( ) und dem "idealen Abtastpunkt des Reproduktionssignals" (O) positiv ist (+). In diesem Fall gibt der D/A-Wandler 11 ein Phasenfehlersignal ab, das eine positive (+) Amplitude repräsentiert, welche mit dem Phasenfehler dτ zu jedem Zeitpunkt entsprechend den Flankenpunkten übereinstimmt, und da Phasenfehlersignal wird durch das LPF 12 gefiltert und wird ein Eingangssignal in den VCO 13. Fig. 8B zeigt einen Fall, in dem ein Phasenfehler dτ zwischen der "Phase eines tatsächlichen Taktsignals" ( ) und dem "idealen Abtastpunkt des Reproduktionssignals" (O) negativ ist (-). Ln diesem Fall gibt der D/A-Wandler 11 ein Phasenfehlersignal ab, das eine negative (-) Amplitude repräsentiert, die mit dem Phasenfehler dτ zu jedem Zeitpunkt entsprechend den Flankenpunkten zusammenpaßt, und das Phasenfehlersignal wird durch das LPF 12 gefiltert und wird ein Eingangssignal in den VCO 13. Auf diese Weise wird ein Phasenfehlersignal am Punkt von Maximum- Likelihood-Decodierdaten durch die Maximum-Likelihood- Decodierung detektiert, und ein Fehler wird unter Verwendung des Phasenfehlers korrigiert.
Synchronisierend mit dem Taktsignal führt der A/D-Wandler 6 eine Abtastung aus, und der Maximum-Likelihood-Decodierer 7 detektiert die Maximum-Likelihood-Decodierdaten dk und die Phasenfehlerdaten dTk. Die Maximum-Likelihood-Decodierdaten dk werden an den Demodulator 8 ausgegeben, wodurch sie von der 1/7-Lauflängenbeschränkung befreit werden, und die ursprünglichen Aufzeichnungsdaten werden reproduziert.
Die in Fig. 1 gezeigte Struktur ist ein Reproduktionssystem, in welchem eine (der ansteigenden Flanke eines Reproduktionssignals entsprechende) Vorderflanke und eine (der absteigenden Flanke eines Reproduktionssignals entsprechende) Rückflanke in einem Mischzustand detektiert werden. Im Gegensatz dazu detektiert ein anderes Reproduktionssystem unabhängig Signale, die der Vorderflanke und Rückflanke einer Reproduktionswellenform entsprechen, und erzeugt ein Taktsignal, das aus jeder Detektion unabhängig reproduziert wird, und Daten werden auf der Basis jedes Taktsignals reproduziert. Dieses unabhängige Detektionssystem wird auch in der japanischen Patentanmeldung Nr. 6-225433 vorgeschlagen.
Fig. 9 ist eine Ansicht, die die Struktur des unabhängigen Datenreproduktionssystems veranschaulicht, worin gleiche Bezugsziffern gleiche Elemente und Komponenten zu denjenigen in Fig. 1 bezeichnen. Ein A/D-Wandler 6a, ein Maximum- Likelihood-Decodierer 7a, ein D/A-Wandler 11a, ein LPF 12a und ein VCO 13a bilden ein Maximum-Likelihood-Daten- Detektiersystem für eine Vorderflanke. Ein A/D-Wandler 6b, ein Maximum-Likelihood-Decodierer 7b, ein D/A-Wandler 11b, ein LPF 12b und ein VCO 13b bilden ein Maximum-Likelihood- Daten-Detektiersystem für eine Rückflanke. Die A/D-Wandler 6a, 6b, die D/A-Wandler 11a, 11b, die LPFs 12a, 12b und VCOs 13a, 13b haben im wesentlichen die gleiche Struktur wie die des A/D-Wandlers 6a, des D/A-Wandlers 11, des LPF 12 bzw. des VCO 13, die in Fig. 1 dargestellt sind.
Die Maximum-Likelihood-Decodierer 7a und 7b haben die gleiche Struktur wie die des in Fig. 1 dargestellten Maximum- Likelihood-Decodierers 7 (siehe Fig. 2). In dem in Fig. 9 gezeigten Beispiel sind der Maximum-Likelihood-Decodierer 7a für die Vorderflanke und der Maximum-Likelihood-Decodierer 7b für die Rückflanke unabhängig vorgesehen. Als Folge gibt der Maximum-Likelihood-Decodierer 7a für die Vorderflanke Maximum-Likelihood-Decodierdaten defk für die Vorderflanke von der Mischen-Detektiereinheit 24 und Phasenfehlerdaten dTfk für die Vorderflanke von der Phasenfehler-Detektiereinheit 25 aus. Der Maximum-Likelihood-Decodierer 7b für die Rückflanke gibt Maximum-Likelihood-Decodierdaten derk für die Rückflanke von der Mischen-Detektiereinheit 24 und Phasenfehlerdaten dTrk für die Rückflanke von der Phasenfehler-Detektiereinheit 25 aus.
Fig. 10A und 10B sind Flußdiagramme, die die Sequenz zum Betreiben der Phasenfehler-Detektiereinheiten 25 für die Vorderflanke bzw. die Rückflanke veranschaulichen. Wie in Fig. 10A gezeigt ist, berechnet, wenn neue Maximum-Likelihood- Daten defk für eine Vorderflanke eingegeben werden (Schritt S51), die Phasenfehler-Detektiereinheit 25 für eine Vorderflanke Phasenfehlerdaten dTfk für eine Vorderflanke, indem die Gleichung dTfk = (Ck-1ave - yk-1)·defk verwendet wird (Schritt S52), und gibt den berechneten Wert dTfk an den D/A- Wandler 11a aus (Schritt S53). Wie in Fig. 10B gezeigt ist, berechnet, wenn neue Maximum-Likelihood-Decodierdaten derk für eine Rückflanke eingegeben werden (Schritt S61), die Phasenfehler-Detektiereinheit 25 für eine Rückflanke Phasenfehlerdaten dTrk für eine Rückflanke, indem die Gleichung dTrk = (yk-1 - Ck-1ave)·derk verwendet wird (Schritt S62), und gibt den berechneten Wert dTrk an den D/A-Wandler 11b aus (Schritt S63).
Die Maximum-Likelihood-Decodierdaten defk für die Vorderflanke und die Maximum-Likelihood-Decodierdaten derk für die Rückflanke von den Maximum-Likelihood-Decodierern 7a und 7b werden in einen Synthetisierer 9 eingegeben, der z. B. mit einem FIFO-(First-In-First-Out)-Speicher aufgebaut ist, worin die Maximum-Likelihood-Decodierdaten defk für die Vorderflanke mit einem Taktsignal für eine Vorderflanke von dem VCO 13a synchronisieren und die Maximum-Likelihood-Decodierdaten derk für die Rückflanke mit einem Taktsignal von dem VCO 13b synchronisieren. Die Maximum-Likelihood-Decodierdaten defk für die Vorderflanke und die Maximum-Likelihood-Decodierdaten derk für die Rückflanke werden aus dem Synthetisierer 9 abwechselnd ausgelesen, während sie mit entweder dem Taktsignal für die Vorderflanke oder dem Taktsignal für die Rückflanke synchronisieren und die synthetisierten Maximum-Likelihood- Decodierdaten dk werden. Die Maximum-Likelihood-Decodierdaten dk werden durch den Demodulator 8 ähnlich dem in Fig. 1 gezeigten Beispiel in das ursprüngliche Aufzeichnungssignal demoduliert.
Das in der japanischen Patentanmeldung Nr. 6-225433 vorgeschlagene Reproduktionssystem bestimmt den Übergang der zu reproduzierenden Daten auf der Basis der Relativpegel- Zuordnung zwischen dem Abtastwert yk und dem Referenzwert Δk, der unter Verwendung des Zentralwertes berechnet wurde, der eine Änderung im Reproduktionssignal repräsentiert. Als Folge werden die Daten ungeachtet einer etwaigen Änderung im Reproduktionssignal genau reproduziert. Die Phasenfehler- Detektiereinheit 25 des Maximum-Likelihood-Decodierers 7 (7a, 7b), der D/A-Wandler 11 (11a, 11b), das LPF 12 (12a, 12b) und der VCO 13 (13a, 13b) bilden eine PLL-Schaltung und erzeugen ein Taktsignal exakt synchron mit dem Reproduktionssignal.
Was die Erzeugung eines Taktsignals anbetrifft, das zum Betreiben des A/D-Wandlers und des Maximum-Likelihood- Decodierers genutzt wird, gibt es ein weiteres Verfahren, welches ein Taktsignal erzeugt, indem ein analoges Reproduktionssignal in einer Binärschaltung getrennt oder zerlegt und das resultierende synchrone Signal durch eine PLL-Schaltung geleitet wird. Dieses Verfahren weist jedoch ein Problem einer Phasenverschiebung in dem an den A/D-Wandler und den Maximum-Likelihood-Decodierer abzugebenden Taktsignal auf, die durch eine Variation im Trenn- oder Zerlegungspegel oder einer Verzögerung in den Schaltungselementen hervorgerufen wird, wodurch eine A/D-Wandlung in einer optimalen Phase verhindert wird.
In dem ersten erwähnten Beispiel, bei dem ein Phasenfehler aus den Abtastdaten, den Maximum-Likelihood-Decodierdaten und dem Zentralwert des Reproduktionssignals detektiert wird, kompensiert die PLL-Schaltung unter Verwendung des Phasenfehlers eine Phasenverschiebung. Auf diese Weise wird die Phase eines Taktsignals so eingestellt, daß ein Fehler zwischen der Phase des Taktsignals und einem Abtastpunkt im Reproduktionssignal zunichte gemacht wird. Selbst wenn ein etwaiger Fehler zwischen dem Taktsignal und dem Abtastpunkt des Reproduktionssignals auftritt, aufgrund einer Zeitverzögerung in den Schaltungen, wird der Phasenfehler folglich korrigiert, wodurch eine genaue Datenreproduktion sichergestellt wird.
Unter diesem Reproduktionssystem beeinflußt jedoch, falls ein Fehler aufgrund von Rauschen, einer Flankenverschiebung oder eines fehlerhaften Mediums zur Maximum-Likelihood- Decodierzeit auftritt, der Fehler das Synchrontaktsignal ungünstig. Fig. 11A bis 11C veranschaulichen Beispiele der sich daraus ergebenden Probleme. Fig. 11A zeigt eine normale Aufhebung des Phasenfehlers des Taktsignals durch das Phasenfehlersignal. Wie in Fig. 11A gezeigt ist, nimmt das Phasenfehlersignal um die Taktverschiebung zu, und danach verschwindet es, da die Phasenverschiebung kompensiert wird. Fig. 11B zeigt das Auftreten eines Detektionsfehlers. Falls ein Detektionsfehler auftritt, verschieben sich die detektierten Maximum-Likelihood-Decodierdaten um ein Bit, und das Phasenfehlersignal wird in entgegengesetzter Phase erzeugt. Falls das Phasenfehlersignal in entgegengesetzter Phase groß ist, wird die Steuerspannung in dem VCO verschoben, wodurch das Taktsignal verschoben wird und die Fehlerausbreitung stattfindet.
Die Dokumente JP-A-06 195 892 und US-A-5 455 813 offenbaren eine Digitalsignalreproduziervorrichtung, in der der Phasenfehler eines synchronen Taktes auf der Basis eines aus einer Mehrzahl von Abtastwerten erhaltenen Mittelwerte korrigiert wird. Es offenbart keine Beurteilung, ob der Phasenfehler zum Kompensieren der Phasenverschiebung des Synchrontaktsignals nützlich ist, was ein Merkmal der vorliegenden Erfindung ist.
Das Dokument US-A-4 672 597 offenbart eine Taktsignalreproduzierschaltung, in der ein Phasenfehlersignal verwendet wird, um einen VCO zu steuern, indem die Oszillationsfrequenz erhöht wird, wenn die Polarität des Phasenfehlersignals negativ ist, die Oszillationsfrequenz beibehalten wird, wenn das Phasenfehlersignal Null ist, und die Oszillationsfrequenz verringert wird, wenn die Polarität des Phasenfehlersignals positiv ist, wodurch ein Taktsignal mit einem Eingangssignal synchronisiert wird. Obgleich die Polarität des Phasenfehlersignals verwendet wird, um die Phasenverschiebung des Taktsignals zu kompensieren, wird in diesem Dokument nicht erwähnt, daß das Phasenfehlersignal diesbezüglich beurteilt wird, ob es zum Kompensieren der Phasenverschiebung eines Synchrontaktsignals nützlich ist, wie in der vorliegenden Erfindung.
Es ist wünschenswert, ein Datenreproduktionsverfahren und -gerät für eine optische Plätte zu schaffen, welche, selbst wenn während der Maximum-Likelihood-Decodierung ein etwaiger Fehler auftritt, das Phänomen verhindern können, daß der Fehler ein Synchrontaktsignal beeinflußt, um einen A/D-Wandler und einen Maximum-Likelihood-Decodierer so zu betreiben, daß der Maximum-Likelihood-Decodierfehler fortgepflanzt wird.
Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren geschaffen zum Reproduzieren der Daten, die in einer optischen Platte als ein Signal aufgezeichnet sind, das durch Modulierender Daten gemäß einer vorbestimmten Partialantwort-Charakteristik erhalten wird, welches Verfahren die Sequenz einschließt: Reproduzieren eines Signals von der optischen Platte; Erzeugen eines Synchrontaktsignals aus dem Reproduktionssignal; Erhalten eines Abtastwertes von dem Reproduktionssignal synchron mit dem Synchrontaktsignal; Detektieren von Maximum-Likelihood-Decodierdaten auf der Basis des Abtastwertes synchron mit dem Synchrontaktsignal; Detektieren eines Phasenfehlers zu einer Zeit zwischen einem Zeitpunkt, wenn das Synchrontaktsignal erzeugt wird, und einem Zeitpunkt, wenn das Reproduktionssignal abgetastet wird, auf der Basis des Abtastwertes, der Maximum-Likelihood-Decodierdaten und eines Zentralwertes des Reproduktionssignals; Beurteilen, auf der Basis der Polarität des Phasenfehlers, ob der detektierte Phasenfehler zum Kompensieren einer Phasenverschiebung des Synchrontaktsignals nützlich ist; und Korrigieren des detektieren Phasenfehlers, um so die Phasenverschiebung des synchron Taktsignals zu kompensieren.
Gemäß einem anderen Aspekt der vorliegenden Erfindung wird ein Gerät zum Durchführen des obigen Verfahrens geschaffen.
In einer Ausführungsform der vorliegenden Erfindung wird ein Phasenfehler zwischen der Phase eines synchronen Taktes und einem Zeitpunkt, wenn ein Reproduktionssignal abgetastet wird, detektiert, und falls kein Fehler in der Maximum- Likelihood-Decodierung auftritt, wird der Phasenfehler verwendet, wie er ist, und falls ein Fehler auftritt, wird ein korrigierter Phasenfehler verwendet, um eine Phasenverschiebung eines synchronen Taktes zu kompensieren, der die Operation zum Erhalten eines Abtastwertes und von Maximum- Likelihood-Decodierdaten steuert. Gemäß einem Phasenfehlersignal-Detektiersystem der vorliegenden Erfindung wird, selbst wenn detektierte Maximum-Likelihood-Decodierdaten fehlerhaft sind, die Phasenverschiebung des synchronen Taktes automatisch korrigiert, wodurch die Möglichkeit einer Fehlerfortpflanzung reduziert und eine Fehlerrate verringert wird. In diesem Fall wird das Auftreten eines etwaigen Fehlers zur Maximum-Likelihood-Decodierzeit auf der Basis der Polarität und/oder Amplitude des Phasenfehlers bestimmt, d. h. die Notwendigkeit, einen Phasenfehler zu korrigieren, wird bestimmt. Es ist auch möglich, einen Phasenfehler zu detektieren, indem eine ansteigende Flanke (Vorderflanke) und eine absteigende Flanke (Rückflanke) kombiniert werden, oder alternativ dazu der Phasenfehler der Vorderflanke und der Phasenfehler der Rückflanke unabhängig zu detektieren.
Nun wird beispielhaft auf die beiliegenden Zeichnungen verwiesen, in denen:
Fig. 1 ein Blockdiagramm ist, das ein Reproduktionssystem (einen Typ für eine Kombination aus Vorderflanke und Rückflanke) in einer optischen Platte gemäß einem Maximum- Likelihood-Decodierverfahren veranschaulicht;
Fig. 2 ein Blockdiagramm ist, das die interne Struktur eines Maximum-Likelihood-Decodierers veranschaulicht;
Fig. 3 ein Flußdiagramm ist, das die Sequenz zum Betreiben einer Mischen-Bestimmungseinheit des Maximum-Likelihood- Decodierers zeigt;
Fig. 4 ein Flußdiagramm ist, das die Sequenz zum Betreiben einer Zentralwert-Berechnungseinheit des Maximum- Likelihood-Decodierers zeigt;
Fig. 5 ein Flußdiagramm ist, das die Sequenz zum Betreiben einer Referenzwert-Berechnungseinheit des Maximum- Likelihood-Decodierers zeigt;
Fig. 6 ein Flußdiagramm ist, das die Sequenz zum Betreiben einer Mischen-Detektiereinheit des Maximum-Likelihood- Decodierers zeigt;
Fig. 7 ein Flußdiagramm ist, das eine Sequenz zum Betreiben einer Phasenfehler-Detektiereinheit des Maximum- Likelihood-Decodierers nach dem Stand der Technik zeigt;
Fig. 8A und 8B Ansichten sind, die Beispiele zum Erzeugen einer Phasenfehler-Steuerspannung zeigen;
Fig. 9 ein Blockdiagramm ist, das ein Reproduktionssystem (vom Typ für unabhängige Vorderflanke und Rückflanke) in einer optischen Platte gemäß einem Maximum-Likelihood-Decodierverfahren veranschaulicht;
Fig. 10A und 10B Flußdiagramme sind, die jeweils die Sequenz zur Detektion der Phase der Vorderflanke und der Phase der Rückflanke durch eine Phasenfehler-Detektiereinheit nach dem Stand der Technik zeigen;
Fig. 11A, 11B und 11C Ansichten sind, die die Probleme beispielhaft veranschaulichen, die in einer früher betrachteten Phasenfehlersteuerung entstehen;
Fig. 12 ein Flußdiagramm ist, das die Sequenz zum Betreiben einer Phasenfehler-Detektiereinheit eines Maximum- Likelihood-Decodierers in einem die vorliegende Erfindung verkörpernden Verfahren zeigt;
Fig. 13 eine Tabelle ist, die die Bestimmung der Polarität eines Phasenfehlers zeigt;
Fig. 14 eine Ansicht ist, die ein Beispiel benachbarter Phasenfehlerdaten in einer Zeitsequenz zeigt;
Fig. 15 ein Blockdiagramm ist, das die interne Struktur einer Phasenfehler-Detektiereinheit eines Maximum-Likelihood- Decodierers veranschaulicht;
Fig. 16 eine Ansicht ist, die eine Eingabe/Ausgabe- Beziehung in einem Komparator der Phasenfehler-Detektiereinheit zeigt;
Fig. 17A bis 17D inklusive Ansichten sind, die die durch einen Selektor der Phasenfehler-Detektiereinheit ausgewählten Muster zeigen;
Fig. 18 eine Tabelle ist, die die logischen Werte der bestimmten Polaritäten eines Phasenfehlers zeigt;
Fig. 19 ein Flußdiagramm ist, das die Sequenz zum Betreiben einer Phasenfehler-Detektiereinheit in einem die vorliegende Erfindung verkörpernden Verfahren zeigt; und
Fig. 20 ein Flußdiagramm ist, das die Sequenz zum Betreiben einer Phasenfehler-Detektiereinheit in einem einen anderen Gesichtspunkt der vorliegenden Erfindung verkörpernden Verfahren zeigt.
Die gesamte Struktur des Datenreproduktionsgerätes einer ersten Ausführungsform (System zur Detektion einer Kombination aus Vorderflanke und Rückflanke) und die interne Struktur des Maximum-Likelihood-Decodierers 7, der hierin verwendet wird, sind grundsätzlich dieselben wie die in Fig. 1 und 2 gezeigten, welche in der offengelegten japanischen Patentanmeldung Nr. 6-225433 aufgenommen sind. Die Unterschiede liegen in der Sequenz zum Betreiben eines Maximum-Likelihood- Decodierers 7, besonders der Phasenfehler-Detektiereinheit 25.
Die optische Platte 1 speichert Aufzeichnungsdaten, die einer 1/7-Lauflängenbegrenzung unterzogen und gemäß einer Charakteristik einer Partialantwortklasse 1 moduliert werden. Unter der optischen Platte 1 ist ein optischer Kopf 2 vorgesehen, um ein den Aufzeichnungsdaten entsprechendes Reproduktionssignal zu erhalten. Der optische Kopf 2 gibt das Reproduktionssignal an einen Verstärker 3 ab, der es verstärkt und das verstärkte Reproduktionssignal an einen Entzerrer 4 abgibt. Der Entzerrer 4 formt die Wellenform des verstärkten Reproduktionssignals und gibt es an ein LPF 5, welches einen Hochfrequenzteil des Reproduktionssignals über eine vorbestimmte Frequenz hinaus abschneidet und einen Tieffrequenzteil des Reproduktionssignals an einen A/D-Wandler 6 abgibt. Der A/D-Wandler 6 tastet das geformte Reproduktionssignal ab und gibt die Abtastdaten yk an den Maximum-Likelihood- Decodierer 7 aus.
Der Maximum-Likelihood-Decodierer 7 erzeugt Maximum- Likelihood-Decodierdaten dk und Phasenfehlerdaten dTk und gibt die Maximum-Likelihood-Decodierdaten dk an einen Demodulator 8 und die Phasenfehlerdaten dTk an einen D/A-Wandler 11 aus. Der Demodulator 8 demoduliert die Maximum-Likelihood- Decodierdaten dk, um so die 1/7-Lauflängenbeschränkung aufzuheben. Auf diese Weise wird ein endgültiges Reproduktionssignal erhalten.
Der D/A-Wandler 11 wandelt die Phasenfehlerdaten dTk in ein Phasenfehlersignal (Signal mit rechteckiger Wellenform) um und gibt es an ein LPF 12 ab, welches es, nachdem es in einen Spannungspegel umgewandelt ist, an einen VCO 13 abgibt. Der VCO 13 erzeugt ein Referenztaktsignal, welches ein Taktsignal ist, das mit einem zum Aufzeichnen von Daten verwendeten synchronen Signal identisch ist, und steuert die Phase des Referenztaktsignals gemäß dem Eingangsspannungspegel. Das gesteuerte Taktsignal wird an den A/D-Wandler 6 und den Maximum-Likelihood-Decodierer 7 abgegeben. Der A/D-Wandler 6 und der Maximum-Likelihood-Decodierer 7 werden synchron mit dem Taktsignal betrieben.
Wie oben durch Verweis auf Fig. 2 beschrieben wurde, enthält der Maximum-Likelihood-Decodierer 7 die Mischen-Bestimmungseinheit 21, Zentralwert-Berechnungseinheit 22, Referenzwert-Berechnungseinheit 23, Mischen-Detektiereinheit 24 und Phasenfehler-Detektiereinheit 25. Die Mischen-Bestimmungseinheit 21, die Zentralwert-Berechnungseinheit 22, die Referenzwert-Berechnungseinheit 23 und die Mischen-Detektiereinheit 24 werden grundsätzlich in der gleichen Weise wie im oben erwähnten Stand der Technik betrieben. Die Phasenfehler- Detektiereinheit 25 wird in einer unterschiedlichen Weise betrieben.
Fig. 3, 4, 5, 6 und 12 sind Flußdiagramme, die die Sequenz zum Betreiben der Mischen-Bestimmungseinheit 21, der Zentralwert-Berechnungseinheit 22, der Referenzwert- Berechnungseinheit 23, der Mischen-Detektiereinheit 24 bzw. der Phasenfehler-Detektiereinheit 25 darstellen.
In Fig. 3 beurteilt die Mischen-Bestimmungseinheit 21 das Mischen der Abtastdaten yk, indem Abtastdaten yk von dem A/D- Wandler 6 und ein Referenzwert Δk von der Referenzwert- Berechnungseinheit 23 verwendet werden, und gibt den Bestimmungswert Mk aus. Neue Abtastdaten (Eingabedaten) yk von dem A/D-Wandler 6 werden eingegeben (Schritt S1). Zk wird berechnet als Zk = yk - Δk, indem die Eingabedaten yk und der Referenzwert Δk verwendet werden (Schritt S2). +Mischen, -Mischen oder Kein-Mischen werden jeweils in Abhängigkeit vom Wert von Zk beurteilt (Schritt S3). Wenn -Mischen bestimmt wird (Zk < - 1), wird der Bestimmungswert Mk = (mk1, mk2) auf 10 eingestellt (Schritt S4). Wenn Kein-Mischen bestimmt wird (-1 ≤ Zk 1), wird der Bestimmungswert Mk auf 00 eingestellt (Schritt S5). Wenn +Mischen bestimmt wird (Zk > 1), wird der Bestimmungswert Mk auf 01 eingestellt (Schritt S6). Der eingestellte Bestimmungswert Mk wird auch an die Reif erenzwert-Berechnungseinheit 23 und die Mischen-Detektiereinheit 24 ausgegeben (Schritt S7)
In Fig. 4 berechnet die Zentralwert-Berechnungseinheit 22 einen Zentralwert Ckave, welcher der Zentralpegel des Reproduktionswertes ist. Wenn neue Abtastdaten (Eingabedaten yk) eingegeben werden (Schritt S11), wird der Wert von Zk beurteilt (Schritt S12), und die Zentralwertdaten Ckd werden in Abhängigkeit vom Wert von Zk berechne. Im Fall von Zk < - 2, werden die Zentralwertdaten Ckd berechnet gemäß Ckd = yk + 2 (Schritt S13), im Fall von -2 ≤ Zk ≤ 2 werden die Zentralwertdaten Ckd gemäß Ckd = Ck-1ave berechnet (Schritt S14), und im Fall von Zk > 2 werden die Zentralwertdaten Ckd berechnet gemäß Ckd = y - 2 (Schritt S15). Die berechneten Zentralwertdaten Ckd und der vorherige berechnete Zentralwert Ck-1ave werden verwendet, um den aktuellen Zentralwert Ckave gemäß [(n - 1)Ck- 1ave + Ckd]/n zu berechnen (Schritt S16).
In Fig. 5 berechnet die Referenzwert-Berechnungseinheit 21 einen Referenzwert Δk-1, indem die Abtastdaten yk von dem A/D-Wandler 6, ein Bestimmungswert Mk von der Mischen- Bestimmungseinheit 21 und ein Zentralwert Ckave von der Zentralwert-Berechnungseinheit 22 verwendet werden. Wenn neue Abtastdaten (Eingabedaten) yk von dem A/D-Wandler 6 eingegeben werden (Schritt S21), wird der Bestimmungswert Mk beurteilt (Schritt S22), und der Referenzwert Δk-1 wird gemäß dem Bestimmungswert Mk berechnet. Im Fall von Mk = 10 (Zk < - 1 : -Mischen), wird der Referenzwert Δk-1 = 2Ckave - yf - 1 berechnet (Schritt S23). Im Fall von Mk = 00 (-1 ≤ Zk ≤ : Kein- Mischen), wird der Referenzwert Δk-1 = 2Ckave - Δk berechnet (Schritt S24). Im Fall von Mk = 01 (Zk > 1 : +Mischen), wird der Referenzwert Δk-1 = 2Ckave - yk + 1 berechnet (Schritt S25). Der berechnete Referenzwert Δk-1 wird an die Mischen-Bestimungseinheit 21 ausgegeben (Schritt S26).
In Fig. 6 detektiert die Mischen-Detektiereinheit 24 eine Änderung in den Abtastdaten yk von -Mischen nach +Mischen und von +Mischen nach -Mischen auf der Basis des Bestimmungswertes Mk von der Mischen-Bestimmungseinheit 21. Wenn ein neuer Bestimmungswert Mk von der Mischen-Bestimmungseinheit 21 eingegeben wird (Schritt S3), wird eine Variable Ak = (ak1, ak2) ≠ (0,0), (1,1) definiert, und der Wert von Mk wird beurteilt (Schritt S32). Im Fall von Mk = Ak (im +Mischen oder -Mischen ohne Änderung) oder Mk = 00 (kein Mischen), wird Ak+1 = Ak ohne Ändern der vorherigen Variable Ak erhalten (Schritt S33). Im Fall von Mk ≠ Ak (ein Wechsel von +Mischen nach -Mischen oder ein Wechsel von -Mischen nach +Mischen) wird die Variable Ak+1 auf den vorherigen Bestimmungswert Mk eingestellt, und Ak+1 = Mk wird beibehalten (Schritt S34). Auf diese Weise werden Maximum-Likelihood-Decodierdaten dk gemäß der folgenden Gleichung berechnet und an den Demodulator 8 ausgegeben (Schritt S35).
dk = defk + derk = (ak1···mk2) + ( ·ak2·mk1· )
Die Phasenfehler-Detektiereinheit 25 wird gemäß dem in Fig. 12 gezeigten Flußdiagramm betrieben und berechnet Phasenfehlerdaten dTk auf der Basis von Abtastdaten yk von dem A/D-Wandler 6, eines Zentralwertes Ckave von der Zentralwert- Berechnungseinheit 22 und Maximum-Likelihood-Decodierdaten dk von der Mischen-Detektiereinheit 24. Wenn neue Maximum- Likelihood-Decodierdaten dk [Maximum-Likelihood-Decodierdaten derk für eine Vorderflanke ("1" oder "0") und Maximum- Likelihood-Decodierdaten defk für eine Rückflanke ("1" oder "0")] von der Mischen-Detektiereinheit 24 gemäß einer Taktzeitsteuerung k eingegeben werden (Schritt S71), werden die Phasenfehlerdaten der Vorderflanke dTfk gemäß dTfk = (Ck-1ave - yk-1)·defk berechnet, indem der Zentralwert Ck-1ave und die Abtastdaten yk-1, die gemäß der vorherigen Taktzeitsteuerung k-1 erhalten werden, und die Maximum-Likelihood-Decodierdaten defk für eine Vorderflanke genutzt werden, und die Phasenfehlerdaten dTrk für eine Rückflanke werden gemäß dTrk = (yk-1 - Ck-1ave)·derk berechnet, indem der Zentralwert Ck-1ave und die Abtastdaten yk-1, die gemäß der vorherigen Taktzeitsteuerung k-1 erhalten wurden, und die Maximum-Likelihood-Decodierdaten derk für eine Vorderflanke genutzt werden (Schritt S72). Da die Maximum-Likelihood-Decodierdaten defk für eine Vorderflanke am Punkt der Vorderflanke (ansteigenden Punkt) des Reproduktionssignals "1" werden, entsprechen die Phasenfehlerdaten dTfk für eine Vorderflanke der Differenz zwischen dem Zentralwert des Reproduktionssignals und den Abtastdaten am Punkt der Vorderflanke. Die Phasenfehlerdaten dTrk für eine Rückflanke entsprechen gleichermaßen der Differenz zwischen dem Zentralwert des Reproduktionssignals und den Abtastdaten am Punkt der Rückflanke (absteigenden Punkt). Die Phasenfehlerdaten dTk werden aus der Summe der Phasenfehlerdaten dTfk für eine Vorderflanke und den Phasenfehlerdaten dTrk für eine Rückflanke berechnet (Schritt S73).
Die Polarität Pok der erhaltenen Phasenfehlerdaten dTk wird durch Verwenden einer SIGN-Funktion bestimmt (Schritt S74). Ein Polaritätswechsel in den Phasenfehlerdaten wird erhalten, indem die Polarität Pok mit einer Polarität Pok-1 einen Takt vorher multipliziert wird, und es wird beurteilt, ob das Produkt nicht kleiner als "0" ist (Schritt S75). Fig. 13 ist eine Tabelle, die das Muster von Wahrheitswerten der Polaritätsänderung zeigt. Wenn das Produkt nicht kleiner als "0" ist, werden die erhaltenen Phasenfehlerdaten dTk an den D/A-Wandler 11 ausgegeben (Schritt S78). Wenn das Produkt kleiner als "0" ist, werden der Absolutwert der erhaltenen Phasenfehlerdaten dTk und ein vorbestimmter Schwellenpegel dT&sub0; verglichen (Schritt S76). Wenn der Absolutwert der Phasenfehlerdaten dTk gleich dem Schwellenpegel dT&sub0; ist oder unter diesem liegt, werden die erhaltenen Phasenfehlerdaten dTk an den D/A-Wandler 11 ausgegeben (Schritt S78). Wenn er größer als der Schwellenpegel dT&sub0; ist, wird die aktuelle Polarität Pok auf die vorherige Polarität Pok-1 eingestellt (Pok = Pok-1 (Schritt S77), und die Sequenz wird ohne Ausgeben der Phasenfehlerdaten dTk zurückgeführt.
In Fig. 12 ist die Kombination der aktuellen Phasenfehlerdaten und der vorherigen Phasenfehlerdaten in drei Arten Muster in Abhängigkeit vom Code des Code (Pok · Pok-1) und der Größe der Phasenfehlerdaten dTk klassifiziert. Fig. 14 zeigt drei Arten von Mustern. Fig. 14(a) zeigt ein Muster, bei denen die Beurteilung bei Schritt S75 NEIN ist (Pok · Pok-1 < 0), und bei Schritt S76 wieder NEIN ist ( dTk > dT&sub0;). In diesem Muster ändert sich die Polarität, wenn sich die Taktzeitsteuerung von k-1 nach k ändert und die Phasenfehlerdaten dTk den Schwellenpegel überschreiten. Dies entspricht einem Fall, in dem eine Verschiebung in den detektierten Maximum- Likelihood-Decodierdaten aufgrund eines Fehlers auftritt. In diesem Fall wird die Polarität Pok gemäß der Taktzeitsteuerung k substituiert durch die Polarität Pok-1 gemäß der Taktzeitsteuerung k-1, und die Sequenz geht weiter zudem nächsten Taktverarbeitungsschritt, ohne die Phasenfehlerdaten auszugeben. Falls in den Detektionsdaten ein Fehler auftritt, wird folglich verhindert, daß sich der Fehler zu den nächsten Detektionsdaten fortpflanzt.
Fig. 14(b) zeigt ein Muster, in dem die Beurteilung bei Schritt S75 NEIN ist (Pok · Pok-1 < 0) und bei Schritt S76 JA ist ( dTk ≤ dT&sub0;). In diesem Muster ändert sich die Polarität nicht, aber die Phasenfehlerdaten dTk übersteigen den Schwellenpegel nicht, und die Phasenfehlerdaten dTk werden ausgegeben, und die Sequenz geht weiter zum nächsten Takt. Fig. 14(c) zeigt ein Muster, in dem die Beurteilung bei Schritt S75 JA (Pok · Pok-1 ≥ 0) ist. Da die Polaritäten dieselben sind, werden in diesem Muster die Phasenfehlerdaten dTk ausgegeben, und die Sequenz geht weiter zum nächsten Takt.
Wie aus der vorhergehenden Beschreibung offenkundig ist, detektiert die oben ebenfalls beschriebene erste Ausführungsform einen Phasenfehler dTk aus dem Abtastwert yk, den Maximum-Likelihood-Decodierdaten dk und dem Zentralwert Ckave des Reproduktionssignals und kompensiert eine Phasenverschiebung eines synchronen Taktes in dem PLL-Basissystem durch Verwenden der detektieren Phasenfehlerdaten dTk; diese Ausführungsform ist aber vom Stand der Technik insofern verschieden, als sie auf der Basis einer Änderung in der Polarität der Phasenfehlerdaten dTk und deren Amplitude steuert oder kontrolliert, ob die detektierten Phasenfehlerdaten dTk an das PLL- Basissystem abgegeben werden oder nicht.
Bezugnehmend auf Fig. 15, welche eine Struktur einer Phasenfehler-Detektiereinheit 25 zur Verwendung in einer Ausführungsform der vorliegenden Erfindung veranschaulicht, wird die Phasenfehler-Detektiereinheit 25 beschrieben:
Die Phasenfehler-Detektiereinheit 25 enthält ein erstes Schieberegister 251, ein zweites Schieberegister 252, eine Konstantwert-Einstelleinheit 253, einen ersten Subtrahierer 254, einen zweiten Subtrahierer 255, einen ersten Selektor 256, einen ersten Komparator 257, einen zweiten Komparator 258, einen zweiten Selektor 259, einen dritten Selektor 260, ein drittes Schieberegister 261, eine EXOR-Schaltung 262, vier UND-Schaltungen 263, 264, 265 und 266, einen vierten Selektor 267 und einen Datenbit-Extrahierer 268.
Unter Bezugnahme auf Fig. 16 werden die Eingabe/Ausgabe- Charakteristiken im ersten Komparator 257 und im zweiten Komparator 258 beschrieben:
Wenn zwei Eingabewerte a und b in die ersten und zweiten Komparatoren 257 bzw. 258 eingegeben werden, werden diese Werte a und b verglichen, und 1-Bit-Daten c, d oder e werden in Abhängigkeit von einer Dimensionsbeziehung zwischen ihnen ausgegeben.
Das erste Schieberegister 251 hält die Zentralwerte Ckave von der Zentralwert-Berechnungseinheit 22 bis zur nächsten Taktzeitsteuerung. Das zweite Schieberegister 252 hält einen Abtastwert yk, der durch den A/D-Wandler 6 erhalten wurde, bis zur nächsten Taktzeitsteuerung. Der erste Subtrahierer 254 subtrahiert einen Abtastwert yk-1 von dem zweiten Schieberegister 252 von dem Zentralwert Ck-1ave von dem ersten Schieberegister 251. Der vom ersten Subtrahierer 254 gemäß einer Taktzeitsteuerung entsprechend einer Vorderflanke ausgegebene Wert wird berechnete Phasenfehlerdaten dTfk für eine Vorderflanke bei Schritt S72, wie in Fig. 12 gezeigt ist. Der zweite Subtrahierer 255 subtrahiert den Zentralwert Ck-1ave von dem ersten Schieberegister 251 von dem Abtastwert yk-1 von dem zweiten Schieberegister 252. Der von dem zweiten Subtrahierer 255 gemäß einer Taktzeitsteuerung entsprechend der Rückflanke ausgegebene Wert wird berechnete Phasenfehlerdaten dTrk für eine Rückflanke bei Schritt S72, wie in Fig. 12 gezeigt ist. Die Konstantwert-Einstelleinheit 253 weist einen vorher eingestellten konstanten Wert "0" auf.
Der erste Selektor 256 enthält drei Eingangsanschlüsse A, B und C. Der bei der Konstantwert-Einstelleinheit 253 eingestellte konstante Wert "0" wird in den Eingangsanschluß A eingegeben, ein Wert von dem ersten Subtrahierer 254 wird in den Eingangsanschluß B eingegeben, und ein Wert von dem zweiten Subtrahierer 255 wird in den Eingangsschluß C eingegeben. Der erste Selektor 256 wählt einen Eingangsanschluß entsprechend Maximum-Likelihood-Decodierdaten defk für eine Vorderflanke und Maximum-Likelihood-Decodierdaten derk für eine Rückflanke gemäß der in Fig. 17A gezeigten Tabelle aus. Im einzelnen gibt der erste Selektor 256 die Phasenfehlerdaten dTfk für eine Vorderflanke gemäß einer Taktzeitsteuerung (defk = "1", derk = "0") entsprechend einem Punkt einer Vorderflanke des Reproduktionssignals, die Phasenfehlerdaten dTrk für eine Rückflanke gemäß einer Taktzeitsteuerung (defk = "0", derk = "1") und den Konstantwert "0" gemäß einer Taktzeitsteuerung (defk = "0", derk = "0") entsprechend anderen Punkten mit Ausnahme des Punkt es der Vorderflanke und des Punktes der Rückflanke des Reproduktionssignals aus.
Der Ausgabewert des ersten Selektors 256 wird in den vierten Selektor 267, den ersten Komparator 257 und den Datenbit-Extrahierer 268 eingegeben. Der vierte Selektor 267 enthält zwei Eingangsanschlüsse H und I, und ein an der Konstantwert-Einstelleinheit 253 eingestellter Konstantwert "0" wird in den Anschluß H eingegeben, und ein Ausgabewert von dem ersten Selektor 256 wird in den Eingangsanschluß I eingegeben. Außerdem wird ein Ausgabewert von der UND-Schaltung 266, auf die im folgenden verwiesen wird, in den vierten Selektor 267 eingegeben. Gemäß der in Fig. 17D gezeigten Tabelle wird ein in den Eingangsanschluß H einzugebender Eingabewert ausgewählt, wenn der Ausgabewert der UND-Schaltung 266 "1" ist, und der in den Eingangsanschluß I einzugebende Eingabewert wird ausgewählt, wenn der Ausgabewert "0" ist, und der ausgewählte Wert wird an den D/A-Wandler 11 ausgegeben.
Der erste Komparator 257 empfängt einen Ausgabewert von dem ersten Selektor 256 als einen Eingabewert a und den konstanten Wert "0" als einen Eingabewert b. Die beiden Werte werden verglichen, und in Abhängigkeit vom Vergleichsergebnis wird an den zweiten Selektor 259 und die EXOR-Schaltung 262 ein 1-Bit-Ausgabewert d ausgegeben, oder ein 1-Bit- Ausgabewert e wird an den dritten Selektor 260 und die UND- Schaltung 263 ausgegeben. Fig. 18 ist eine Fig. 13 entsprechende Tabelle, welche ein Muster von Wahrheitswerten der Polaritätsänderung, die in den Phasenfehlerdaten auftritt, bezüglich Ausgabewerten e und d von dem ersten Komparator 257 zeigt.
Der zweite Selektor 259 hat zwei Eingangsanschlüsse D und E, und ein 1-Bit-Ausgabewert d vom ersten Komparator 257 wird in den Eingangsanschluß D eingegeben, und ein Ausgabewert d von dem dritten Schieberegister 261 bei der hinteren Stufe wird in den Eingangsanschluß E eingegeben. Der Ausgabewert der UND-Schaltung 266 wird in den zweiten Selektor 259 eingegeben, und gemäß der in Fig. 17B gezeigten Tabelle wird, wenn der Ausgabewert der UND-Schaltung 266 "0" ist, der Eingabewert in den Eingangsanschluß D ausgewählt, und wenn ihr Ausgabewert "1" ist, wird der Eingabewert in den Eingangsanschluß E ausgewählt, und der ausgewählte Wert wird an das dritte Schieberegister 261 ausgegeben. Das dritte Schieberegister 260 enthält gleichfalls zwei Eingangsanschlüsse F und G, und ein 1-Bit-Ausgabewert e von dem ersten Komparator 257 wird in den Eingangsanschluß F eingegeben, und ein Ausgabewert e von dem dritten Schieberegister 261 bei der hinteren Stufe wird in den Eingangsanschluß G eingegeben. Ein Ausgabewert der UND-Schaltung 266 wird in den dritten Selektor 260 eingegeben. Gemäß der in Fig. 17C gezeigten Tabelle wird, wenn der Ausgabewert der UND-Schaltung 266 "0" ist, der Eingabewert in den Eingangsanschluß F ausgewählt, und wenn er "1" ist, wird der Eingabewert in den Eingangsanschluß G ausgewählt, und der ausgewählte Wert wird an das dritte Schieberegister 261 ausgegeben.
Die EXOR-Schaltung 262 bestimmt ein EXOR des Ausgabewertes d von dem ersten Komparator 257 und des Ausgabewertes d von dem dritten Schieberegister 261 und gibt es an die UND- Schaltung 264 aus. Die UND-Schaltung 263 bestimmt ein UND des Ausgabewertes e von dem ersten Komparator 257 und des Ausgabewertes e von dem dritten Schieberegister 261 und gibt es an die UND-Schaltung 265 aus.
Falls z. B. der erste Selektor 256 einen 8-Bit-Ausgabewert ausgibt, worin das höchstwertige Bit (MSB) einen Code (positiv, negativ) repräsentiert und die anderen sieben Bits die Amplitude des Pegels repräsentieren, extrahiert der Datenbit-Extrahierer 268 die 7-Bit-Datenbits mit Ausnahme des MSB aus einem Ausgabewert mit 8 Bits vom ersten Selektor 256 und gibt sie an den zweiten Komparator 258 aus, in den ein Eingabewert von dem Datenbit-Extrahierer 268 als ein Eingabawert a eingegeben wird, und der Schwellenpegel dT&sub0; wird als Eingabewert b eingegeben. Die beiden Werte werden verglichen, und in Abhängigkeit vom Vergleichsergebnis wird ein 1-Bit- Ausgabewert c an die UND-Schaltung 264 ausgegeben, und ein 1- Bit-Ausgabewert d wird an die UND-Schaltung 265 ausgegeben.
Die UND-Schaltung 264 bestimmt das UND des Ausgabewertes von der EXOR-Schaltung 262 und des Ausgabewertes c von dem zweiten Komparator 258 und gibt es an die UND-Schaltung 266 aus. Die UND-Schaltung 265 bestimmt das UND des Ausgabewertes von der UND-Schaltung 263 und des Ausgabewertes d von dem zweiten Komparator 258 und gibt es an die UND-Schaltung 266 aus. Die UND-Schaltung 266 bestimmt das UND der Ausgabe von der UND-Schaltung 264 und der Ausgabe von der UND-Schaltung 265 und gibt es an den zweiten Selektor 259, den dritten Selektor 260 und den vierten Selektor 267 aus.
Die Operation der ersten Ausführungsform wird beschrieben:
Ein Reproduktionssignal mit einer Partialantwort-Charakteristik entsprechend einer Maximum-Likelihood-Decodierung, das durch den optischen Kopf 2 von der optischen Platte 1 erhalten wurde, wird über den Verstärker 3, den Entzerrer 4 und das LPF 5 an den A/D-Wandler 6 abgegeben. Der A/D-Wandler 6 erhält einen Abtastwert des Reproduktionssignal synchron mit einem Taktsignal von dem VCO 13 und gibt ihn an den Maximum- Likelihood-Decodierer 7 aus. Der Maximum-Likelihood- Decodierer 7 verarbeitet den Abtastwert in der Mischen- Bestimmungseinheit 21, der Zentralwert-Berechnungseinheit 22, der Referenzwert-Berechnungseinheit 23 und der Mischen- Detektiereinheit 24 gemäß den in Fig. 3, Fig. 4, Fig. 5 und Fig. 6 dargestellten Flußdiagrammen, und die Maximum- Likelihood-Decodierdaten dk werden erhalten. Die erhaltenen Maximum-LikeTihood-Decodierdaten dk werden an den Demodulator 8 ausgegeben. Der Maximum-Likelihood-Decodierer 7 wird synchron mit einem Taktsignal von dem VCO 13 betrieben.
Der Maximum-Likelihood-Decodierer 7 verarbeitet bei der Phasenfehler-Detektiereinheit 25 wie in Fig. 12 gezeigt, und Phasenfehlerdaten dTk werden erhalten. Die Phasenfehlerdaten dTk werden an den D/A-Wandler 11 ausgegeben, wo die Daten dTk in ein Phasenfehlersignal umgewandelt werden. Dieses Phasenfehlersignal wird durch das LPF 12 in einen Spannungspegel umgewandelt. Die phase des Referenztaktsignals wird durch den VCO 13 gemäß dem umgewandelten Spannungspegel eingestellt, und das eingestellte Taktsignal wird an den A/D-Wandler 6 und den Maximum-Likelihood-Decodierer 7 abgegeben.
Synchronisierend mit dem Taktsignal führt der A/D-Wandler 6 die Abtastung durch, und der Maximum-Likelihood-Decodierer 7 führt die Detektion der Maximum-Likelihood-Decodierdaten dk und der Phasenfehlerdaten dTk durch. Die an den Demodulator 8 abgegebenen Maximum-Likelihood-Decodierdaten dk werden von der 1/7-Lauflängenbeschränkung befreit. Auf diese Weise werden die ursprünglichen Aufzeichnungsdaten reproduziert.
Eine zweite Ausführungsform (ein System für unabhängige Vorder- und Rückflanke) hat grundsätzlich denselben Aufbau wie den in Fig. 9 gezeigten, welche in der japanischen Patentanmeldung Nr. 6-225433 vorgeschlagen ist, aber die zweite Ausführungsform ist von den früher vorgeschlagenen Systemen in dem Maximum-Likelihood-Decodierer 7a und 7b, besonders der Phasenfehler-Detektiereinheit 25 verschieden.
Fig. 9 veranschaulicht die Gesamtstruktur eines Datenreproduktionsgerätes der zweiten Ausführungsform, worin gleiche Bezugsziffern gleiche Elemente und Komponenten zu denjenigen in Fig. 1 bezeichnen. Bezugnehmend auf FLG. 1 wird eine Reproduktion des Signals unter dem System für unabhängige Vorder- und Rückflanke der zweiten Ausführungsform beschrieben:
Der A/D-Wandler 6a, der Maximum-Likelihood-Decodierer 7a, der D/A-Wandler 11a, das LPF 12a und der VCO 13a bilden ein Maximum-Likelihood-Decodierdaten detektierendes System für eine Vorderflanke, und der A/D-Wandler 6b, der Maximum- Likelihood-Decodierer 7b, der D/A-Wandler 11b, das LPF 12b und der VCO 13b bilden ein Maximum-Likelihood-Decodierdaten detektierendes System für eine Rückflanke. Der A/D-Wandler 6a, 6b, der D/A-Wandler 11a, 11b, das LPF 12a, 12b und der VCO 13a, 13b haben die gleiche Struktur wie diejenigen des A/D-Wandlers 6, D/A-Wandlers 11, LPF 12 und VCO 13, die in Fig. 1 dargestellt sind.
Jeder der Maximum-Likelihood-Decodierer 7a und 7b hat die gleiche Struktur wie die des in Fig. 1 gezeigten Maximum- Likelihood-Decodierers 7 (siehe Fig. 2). In Fig. 9 sind jedoch das System für eine Vorderflanke und das System für eine Rückflanke unabhängig vorgesehen. In dem Maximum-Likelihood- Decodierer 7a für eine Vorderflanke gibt die Mischen- Detektiereinheit 24 Maximum-Likelihood-Decodierdaten defk für eine Vorderflanke aus, und die Phasenfehler-Detektiereinheit 25 gibt Phasenfehlerdaten dTfk für eine Vorderflanke aus. In dem Maximum-Likelihood-Decodierer 7b für eine Rückflanke gibt die Mischen-Detektiereinheit 24 Maximum-Likelihood-Decodierdaten derk für eine Rückflanke aus, und die Phasenfehler- Detektiereinheit 25 gibt Phasenfehlerdaten dTrk für eine Rückflanke aus.
Fig. 19 und 20 zeigen die Sequenzen zum Betreiben der Phasenfehler-Detektiereinheiten 25 für eine Vorderflanke bzw. Rückflanke. In der in Fig. 19 gezeigten Phasenfehlerdetektion für eine Vorderflanke werden, wenn neue Maximum-Likelihood- Decodierdaten defk für eine Vorderflanke eingegeben werden (Schritt S81), die Phasenfehlerdaten dTfk für eine Vorderflanke durch Verweis auf dTfk = (Ck-1ave - yk-1)·defk berechnet (Schritt S82). Die Polarität Pofk der Phasenfehlerdaten dTfk für eine Vorderflanke wird dann durch Verwenden einer SIGN- Funktion bestimmt (Schritt S83). Die Polarität Pofk wird mit der Polarität Pofk-1 einen Takt vorher multipliziert, um einen Polaritätswechsel zu bestimmen und zu beurteilen, ob das Produkt nicht kleiner als 0 (Null) ist (Schritt S84). Wenn es nicht kleiner als 0 ist, werden die erhaltenen Phasenfehlerdaten dTfk für eine Vorderflanke an den D/A-Wandler 11a ausgegeben (Schritt S87). Falls das Produkt kleiner als 0 ist, werden der Absolutwert der Phasenfehlerdaten dTfk für eine Vorderflanke und ein vorbestimmter Schwellenwert dT&sub0; verglichen (Schritt S85). Falls der Absolutwert der Phasenfehlerdaten dTfk für eine Vorderflanke nicht größer als der Schwellenpegel dT&sub0; ist, werden die Phasenfehlerdaten dTfk für eine Vorderflanke an den D/A-Wandler 11a ausgegeben (Schritt S87). Falls er größer als dT&sub0; ist, wird die aktuelle Polarität Pofk durch die vorherige Polarität Pofk-1 (Pofk = Pofk-1) substituiert (Schritt S86), und die Sequenz wird ohne Ausgeben der Phasenfehlerdaten dTfk für eine Vorderflanke zurückgeführt.
In der in Fig. 20 dargestellten Phasenfehlerdetektion für eine Rückflanke werden, wenn neue Maximum-Likelihood-Decodierdaten dTrk für eine Rückflanke eingegeben werden (Schritt S91), die Phasenfehlerdaten dTrk für eine Rückflanke mit dTrk = (yk-1 - Ck-1ave) derk berechnet (Schritt S92). Die Polarität Pork der Phasenfehlerdaten dTrk für eine Rückflanke wird dann durch Verwenden einer SIGN-Funktion bestimmt (Schritt S93). Die Polarität Pork wird mit einer um einen Takt früheren Polarität Pork-1 multipliziert, um einen Polaritätswechsel zu bestimmen und zu beurteilen, ob das Produkt nicht kleiner als 0 (Null) ist (Schritt S94). Wenn es nicht kleiner als 0 ist, werden die erhaltenen Phasenfehlerdaten dTrk für eine Rückflanke an den D/A-Wandler 11b ausgegeben (Schritt S97). Falls das Produkt kleiner als 0 ist, werden der Absolutwert der Phasenfehlerdaten dTrk für eine Rückflanke und ein vorbestimmter Schwellenpegel dT&sub0; verglichen (Schritt S95). Falls der Absolutwert der Phasenfehlerdaten dTrk für eine Rückflanke nicht höher als der Schwellenpegel dT&sub0; ist, werden die Phasenfehlerdaten dTrk für eine Rückflanke an den D/A-Wandler 11b ausgegeben (Schritt S97). Falls er größer als dT&sub0; ist, wird die aktuelle Polarität durch die vorherige Polarität Pork-1 substituiert (Pork = Pork-1) (Schritt S96), und die Sequenz wird ohne Ausgeben der Phasenfehlerdaten dTrk für eine Rückflanke zurückgeführt.
Die Maximum-Likelihood-Decodierdaten defk für eine Vorderflanke und die Maximum-Likelihood-Decodierdaten derk für eine Rückflanke von den Maximum-Likelihood-Decodierern 7a und 7b werden in einen Synthetisierer 9 eingegeben, der mit einem FIFO-Speicher oder dergleichen aufgebaut ist, während der erstgenannte mit einem Taktsignal für eine Vorderflanke von dem VCO 13a synchronisiert und der letztgenannte mit einem Taktsignal für eine Rückflanke von dem VCO 13b synchronisiert. Die Maximum-Likelihood-Decodierdaten defk für eine Vorderflanke und die Maximum-Likelihood-Decodierdaten derk für eine Rückflanke werden vom Synthetisierer 9 synchron mit entweder dem Taktsignal für eine Vorderflanke oder dem Taktsignal für eine Rückflanke abwechselnd ausgelesen. Auf diese Weise werden synthetisierte Maximum-Likelihood-Decodierdaten dk erhalten. Die synthetisierten Daten dk werden durch den Demodulator 8 ähnlich zu dem in Fig. 1 gezeigten Beispiel in das ursprüngliche Aufzeichnungssignal demoduliert.
Die oben beschriebenen Ausführungsformen sind so aufgebaut, daß, falls ein Fehler während der Zeit einer Maximum- Likelihood-Decodierung auftritt, die Phasenfehler-Detektiereinheit 25 keine Phasenfehlerdaten ausgibt, um so eine mögliche Fortpflanzung des Decodierfehlers zu verhindern. Alternativ dazu ist es möglich sicherzustellen, daß, falls ein Fehler in einer Maximum-Likelihood-Decodierung auftritt, die vorherigen Phasenfehlerdaten wieder ausgegeben werden können, um die Fortpflanzung des Decodierfehlers zu verhindern. In diesem Fall ist in der in Fig. 15 gezeigten Schaltung ein Schieberegister vorgesehen, um die Ausgabe von dem vierten Selektor 267 bis zur nächsten Taktzeitsteuerung zu erhalten, und der Ausgabewert des Schieberegisters wird in den Eingangsanschluß H des vierten Schieberegisters 267 anstelle des konstanten Wertes "0" der Konstantwert-Einstelleinheit 253 eingegeben. Unter dieser Anordnung wird entweder der Eingangsanschluß H oder I des vierten Selektors 267 gemäß dem Ausgabewert der UND-Schaltung 266 in der gleichen Weise wie oben beschrieben ausgewählt.
In den oben beschriebenen Ausführungsformen wurde auf einen Fall verwiesen, in dem eine Phasenverschiebung eines Synchrontaktsignals ausschließlich auf der Basis der detektierten Phasenfehlerdaten kompensiert wird. Außerdem können Ausführungsformen der vorliegenden Erfindung in jedem Fall verwendet werden, in dem Phasenfehlerdaten genutzt werden. Zum Beispiel kann eine Ausführungsform in einem Reproduktionssystem genutzt werden, unter welchem eine Phasenverschiebung eines Taktsignals durch ein Signal kompensiert wird, das erhalten wird, indem ein detektiertes Phasenfehlersignal zu einem synchronen Signal addiert wird, das durch Zerlegen eines analogen Reproduktionssignals in einer Binärschaltung erhalten wird. Es kann auch eine Ausführungsform in einem Reproduktionssystem genutzt werden, unter welchem entweder das synchrone Signal, das durch Zerlegen eines analogen Reproduktionssignals in einer Binärschaltung erhalten wird, oder das detektierte Phasenfehlersignal ausgewählt wird und das ausgewählte Signal genutzt wird, um die Phasenverschiebung eines Taktsignals zu kompensieren.
Wie aus der vorhergehenden Beschreibung ersichtlich ist, wird, falls ein Phasenfehler an einem für ein synchrones Taktsignal idealen Abtastpunkt auftritt, er durch die PLL- Schaltung ausgelöscht, wodurch sichergestellt wird, daß ein Reproduktionssignal an einer optimalen Stelle konstant abgetastet wird. Als Folge wird die Maximum-Likelihood- Decodierung genau ausgeführt. Selbst wenn ein Fehler während der Zeit einer Maximum-Likelihood-Decodierung auftritt, wird verhindert, daß der Decodierfehler das Taktsignal beeinflußt und sich fortpflanzt.
In den vorher betrachteten Systemen ist es wahrscheinlich, daß, falls ein Fehler in den Decodierdaten aufgrund von Rauschen, einer Flankenverschiebung oder eines defekten Mediums auftritt, das Phasenfehlersignal die Phasenverschiebung verstärkt und ermöglicht, daß sich der Fehler fortpflanzt. In solchen Fällen können Ausführungsformen der vorliegenden Erfindung eine Phasenverschiebung des Taktsignals automatisch korrigieren, wodurch die Möglichkeit einer Fehlerfortpflanzung reduziert wird, was die Fehlerrate verbessert, und die Massenproduktivität steigert, weil keine Phasenverstellung notwendig ist.

Claims

1. Verfahren zum Reproduzieren von Daten, die in einer optischen Platte als ein Signal aufgezeichnet sind, das durch Modulieren der Daten gemäß einer vorbestimmten Partialantwort-Charakteristik erhalten wurde, aufweisend die Schritte:

Reproduzieren eines Signals von der optischen Platte;

Erzeugen eines Synchrontaktsignals aus dem Reproduktionssignal;

Erhalten eines Abtastwertes von dem Reproduktionssignal synchron mit dem Synchrontaktsignal;

Detektieren von Maximum-Likelihood-Decodierdaten auf der Basis des Abtastwertes synchron mit dem Synchrontaktsignal;

Detektieren eines Phasenfehlers zu einer Zeit zwischen einem Zeitpunkt, wenn das Synchrontaktsignal erzeugt wird, und einem Zeitpunkt, wenn das Reproduktionssignal abgetastet wird, auf der Basis des Abtastwertes, der Maximum-Likelihood- Decodierdaten und eines Zentralwertes des Reproduktionssignals;

Beurteilen, auf der Basis der Polarität des Phasenfehlers, ob der detektierte Phasenfehler zum Kompensieren einer Phasenverschiebung des Synchrontaktsignals nützlich ist; und

Korrigieren des detektierten Phasenfehlers, um die Phasenverschiebung des Synchrontaktsignals zu kompensieren.

2. Verfahren nach Anspruch 1, worin der Phasenfehler einen Phasenfehler für eine Vorderflanke und einen Phasenfehler für eine Rückflanke einschließt, welche unabhängig detektiert und korrigiert werden.

3. Verfahren nach Anspruch 1, worin der Phasenfehler auf der Basis seiner Amplitude korrigiert wird.

4. Verfahren nach Anspruch 2, worin die Phasenfehler auf der Basis ihrer Amplituden korrigiert werden.

5. Verfahren nach Anspruch 1, worin der Phasenfehler auf der Basis seiner Polarität und Amplitude korrigiert wird.

6. Verfahren nach Anspruch 2, worin die Phasenfehler auf der Basis ihrer Polaritäten und Amplituden korrigiert werden.

7. Gerät zum Reproduzieren von Daten, die in einer optischen Platte als ein Signal aufgezeichnet sind, das durch Modulieren der Daten gemäß einer vorbestimmten Partialantwort- Charakteristik erhalten wurde, aufweisend:

Mittel zum Reproduzieren eines Signals von der optischen Platte;

Mittel zum Erzeugen eines Synchrontaktsignals von dem Reproduktionssignal;

Abtastmittel zum Erhalten eines Abtastwertes von dem Reproduktionssignal synchron mit dem Synchrontaktsignal;

Maximum-Likelihood-Decodiermittel zum Detektieren von Maximum-Likelihood-Decodierdaten auf der Basis des Abtastwertes synchron mit dem Synchrontaktsignal;

Phasenfehler-Detektiermittel zum Detektieren eines Phasenfehlers zu einer Zeit zwischen einem Zeitpunkt, wenn das Synchrontaktsignal erzeugt wird, und einem Zeitpunkt, wenn das Reproduktionssignal abgetastet wird, auf der Basis des Abtastwertes, der Maximum-Likelihood-Decodierdaten und eines Zentralwertes des Reproduktionssignals;

ein Beurteilungsmittel zum Beurteilen, auf der Basis der Polarität des Phasenfehlers, ob der detektierte Phasenfehler zum Kompensieren einer Phasenverschiebung des Synchrontaktsignals nützlich ist; und

Phasenfehler-Korrigiermittel zum Korrigieren des durch das Phasenfehler-Detektiermittel detektierten Phasenfehlers, um die Phasenverschiebung des Synchrontaktsignals zu kompensieren.

8. Gerät nach Anspruch 7, worin das Phasenfehler- Detektiermittel einen Phasenfehler für eine Vorderflanke und einen Phasenfehler für Rückflanke unabhängig detektiert und das Phasenfehler-Korrigiermittel diese Phasenfehler unabhängig korrigiert.

9. Gerät nach Anspruch 7, worin das Phasenfehler- Korrigiermittel einen Schwellenpegel einstellt, wodurch die Amplitude des Phasenfehlers erkannt wird.

10. Gerät nach Anspruch 8, worin das Phasenfehler- Korrigiermittel einen Schwellenpegel einstellt, wodurch die Amplitude der Phasenfehler erkannt wird.