DE69532863T2

DE69532863T2 - Digital-fm-kommunikationssystem mit dualbetriebsart

Info

Publication number: DE69532863T2
Application number: DE69532863T
Authority: DE
Inventors: J. Peter BLACK; B. Nathaniel WILSON
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 1994-12-23
Filing date: 1995-12-19
Publication date: 2005-03-31
Anticipated expiration: 2015-12-20
Also published as: CA2208081A1; ZA9510509B; IL116475A; JP3436372B2; DE69532863D1; US5757858A; WO1996020540A3; CA2208081C; CN1176715A; AU700691B2; TW294867B; WO1996020540A2; ES2222469T3; KR100427836B1; BR9510534A; RU2142205C1; EP0799530B1; AR000415A1; CN1098569C; FI972590A

Description

HINTERGRUND DER ERFINDUNG
I. Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich am Allgemeinen auf frequenzmodulierte (FM) Kommunikationssysteme. Insbesondere bezieht sich die vorliegende Erfindung auf ein neues Dualbetriebsartkommunikationssystem, das wahlweise in entweder FM oder Codemultiplexvielfachzugriffs-(code division multiple access (CDMA))-Modi bzw. -betriebsarten betrieben werden kann.
II. Beschreibung des Standes der Technik
Die Demodulation von empfangenen FM-Kommunikationssignalen wird routinemäßig mittels analoger Signalverarbeitungstechniken ausgeführt. Jedoch wurden in letzter Zeit Verfahren entwickelt, die es erlauben, analoge Kommunikationssignale mittels digitaler Signalverarbeitungstechniken zu verarbeiten. Verfahren des Phasenabtastens und Diskriminierung eines ankommenden Signals um Nachrichteninformation wieder herzustellen gehören zu diesen Techniken. Die Nachrichteninformation wird oft mittels z. B. Quadraturdetekierungsprozessen wiedergewonnen.
Eine FM-Demodulationstechnik, die für die Digitalimplementierung geeignet ist, ist als „Direktumwandlung" bzw. „Direktkonvertierung" (direct conversion) bekannt. Mittels dieser Technik mischt ein Direktumwandlungs- oder „Null-ZF"-(zero-IF)-Empfänger das ankommende HF-Signal direkt herunter auf das Basisband. Der Vorteil der Direktumwandlung ist der, dass Kanalselektivitätsfilterung auf dem Basisband ausgeführt werden kann und somit auf bequeme Weise mittels integrierter Schaltkreistechnologie implementiert werden kann.
Ein Nachteil der Direktumwandlungsdemodulation sind ungewollte DC- bzw. Gleichstrom-Offsetspannungen, die an dem Ausgang des Mischers zusam men mit dem gewünschten Basisbandsignal auftreten können, wobei das Basisbandsignal ebenfalls Gleichstromspektralkomponenten beinhalten kann. Die ungewollte Gleichstromoffsetspannung bzw. Gleichstromversatzspannung (DC offset voltage) rührt von Gleichstrom-Offsets innerhalb der Mischerstufe her, so wie von HF-Lokaloszillatorverlust bzw. -leckage, die auf den Gleichstrom herunter gemischt wird. Die Wirkung solcher unerwünschten Gleichstrom-Offsets auf den FM-Demodulationsprozess kann z. B. als eine auf das ideal-demodulierte Signal angewendete Nicht-Linearität modelliert bzw. simuliert werden. Der Betrag der resultierenden Verzerrung, d. h. der „Offset-Fehler", ist eine Funktion des Betrags des Gleichstrom-Offsets (DC offset) relativ zu der FM-Signalumhüllenden. Für typische Audioanwendungen setzt eine akzeptable Tonwiedergabe Offsetfehler von weniger als einigen wenigen Prozentpunkten voraus. Daher besteht ein Bedarf nach einem digitalen FM-Empfänger, der in der Lage ist das gewünschte Basisbandsignal von den ungewünschten Gleichstrom-Offsets zu extrahieren.
Direktumwandlungsdigitalempfänger tendieren ebenfalls dazu einen relativ engen dynamischen Bereich aufzuweisen. Um den dynamischen Bereich des empfangenen FM-Signals Rechnung zu tragen, muss eine zusätzliche Schaltung zur automatischen Verstärkungsfaktorsteuerung (automatic gain control (AGC)) vorgesehen werden. Typischerweise beinhaltet in Digitalempfängern der automatische Verstärkungssteuerungsprozess die Detektierung, Analog-zu-Digital-Umwandlung und Basisbandmessung der ankommenden Signalleistung. Der gemessene Wert wird mit einem gewünschten Referenzwert verglichen und ein Fehlerwert wird generiert. Der Fehlerwert wird über einen Schleifenfilter gefiltert und die gefilterte Digitalausgabe wird verwendet um den Verstärkungsfaktor des Verstärkers zu steuern, so dass die Signalstärke so angepasst wird, dass sie mit der gewünschten Signalleistung überein stimmt. Um eine digitale Demodulation mit einem optimalen Signal-zu-Rausch-Verhältnis zu bewirken, wird einen automatische Verstärkungs- bzw. Verstärkungsfaktorsteuerung verwendet um die Beträge der Basisbandwellenformen in der Nähe des volldynamischen Bereichs der Basisband-Analog-zu-Digital-Wandler zu halten. Dies benötigt jedoch im Allgemeinen das Vorsehen eines Verstärkers mit automatischer Verstärkungssteuerung um dem vollen dynamischen Bereich der empfangenen Signalleistung abzudecken.
In bestimmten Betriebsumgebungen kann ein Digitalempfänger ein Signal empfangen, das schnelle und große bzw. breite Variationen in der Signalleistung erfährt. Zum Beispiel ist es in Digitalempfängern, wie solchen, die in Codemultiplexvielfachzugriff-(code division multiple access (CDMA))-Mobilfunkzelltelefonen verwendet werden, nötig, die Leistung des empfangenen Signals für eine geeignete Verarbeitung des empfangenen Signals zu begrenzen. Ähnlich ist es bei Digitalempfängern, die CDMA-kompatibel und kompatibel zu herkömmlichen FM sind, d. h. Dualbetriebs-CDMA/FM-Empfänger, nötig, eine Leistungsbegrenzung von beiden, den Breitband-CDMA-Signalen und den engbandigen FM-Signalen, vorzusehen. Der Begrenzungsprozess wird durch die unterschiedlichen dynamischen Bereiche, die der empfangenen FM- und CDMA-Signalleistung zugeordnet sind, erschwert. Dies bedeutet, dass der Betrag der empfangenen FM-Signale über einen dynamischen Bereich von bis zu 110 dB in Zellsystemen bzw. zellularen Systemen (cellular systems) variieren kann, wobei existierende Leistungsstörungstechniken innerhalb vom CDMA-System typischerweise zu einem viel begrenzteren dynamischen Bereich führen, d. h. ungefähr 80 dB.
Das Vorsehen einer separaten AGC-Schaltung für jeden dieser Betriebsmodi der Dualbetriebsart-CDMA-FM-Empfänger erhöht die Hardwarekomplexität und die Kosten für solche Empfänger. Demgemäß wäre es wünschenswert eine AGC-Schaltung vorzusehen, die in der Lage ist hinsichtlich beiden Signalen zu operieren, nämlich auf engbandigen, mit einem weiten dynamischen Bereich versehenen FM-Signalen, sowie auf breitbandigen CDMA-Signalen, die einen begrenzteren dynamischen Bereich besitzen. Die WO-A-92 21195 beschreibt einen Dualbetriebsartsender mit einer Antenne, einer Betriebsartsteuerung, einem Quellcodierer, einem Synthesizer mit einstellbarer Frequenz, einem Chipcodegenerator, einem Spreizspektrummodulator, einem Engbandmodulator, einem Leistungsverstärker und einem anpassbaren Bandpassfilter. Weiterhin wird ein Dualbetriebsartempfänger vorgesehen mit einer Betriebsartsteuerung, einem Synthesizer mit einstellbarer Frequenz, einem Chipcodegenerator, einer Antenne und einem anpassbaren Bandpassfilter, einem Vorverstärker, einem Frequenzumwandler, einem ZF-Verstärker, einem Spreizspektrumentspreizer, einem Spreizspektrumdemodulator, einem Engbandmodulator und einem Quelldecodierer. Für den Sender und den Empfänger wählt die Betriebsartsteuerung eine Engbandmodulation oder eine Spreizspektrummodulation. Der Synthesizer mit einstellbarer Frequenz generiert ein Lokaloszillatorsignal für den Empfänger und ein Trägersignal für den Sender. Der Chipcodegenerator generiert ein Chipcodesignal für beide, den Sender und den Empfänger. Bei einer Engbandmodulationseinstellung der Betriebsartsteuerung haben der Sender und der Empfänger die anpassbaren Bandpassfilter auf eine Engbandbreite für Telefonkommunikationen angepasst. Bei einer Spreizspektrumeinstellung durch die Betriebsartsteuerung sind die anpassbaren Bandpassfilter und das System zum Senden und Empfangen einer weiten Bandbreite zum Durchlauf des Spreizspektrumsignals angepasst.
Innerhalb von Digital-FM-Empfängern wurde eine Anzahl von Techniken verwendet, um eine Digital-FM-Demodulation zu bewirken. Die im Allgemeinen verwendeten Techniken beinhalten ZF-Demodulation mittels Nulldurchgangszählungen (zero crossing counts) oder eine Basisbanddemodulation mittels Quadraturdetektierung (quadrature detection). Ein ausschließlich digitaler Ansatz zur Quadratur-FM-Demodulation ist in dem U.S. Patent Nr. 4,675,882, betitelt „FM Demodulator", Motorola, Inc. zugewiesen, beschrieben. Das '882 Patent beschreibt eine Vorrichtung, die konstruiert ist um abgetastete Eingabevektoren zu verarbeiten, die ein Quadratur-FM-Signal zentriert im wesentlichen auf Nullfrequenz, aufweist. Die Quadratureingabevektoren werden skaliert, um innerhalb eines vorbestimmten Betragsbereiches zu liegen. Zusätzlich wird der Eingabevektor auf einen vorbestimmten Quadranten basiert auf einem groben (coarse) Phasenwert rotiert, wobei der Phasenwert durch einen Phasenakkumulator bzw. -akkumulierer erzeugt wird. Innerhalb des vordefinierten Quadranten wird ein feiner bzw. hoch aufgelöster Phasenwert basierend auf den rotierten Vektor bestimmt, wobei die hoch aufgelösten und gro ben Phasenwerte summiert werden und als zusammengesetzter Phasenwert ausgegeben werden. Aufeinander folgende zusammengesetzte Phasenabtastungen werden dann subtrahiert um eine demodulierte Nachrichtenabtastsequenz zu erzeugen.
Verschiedene Charakteristiken der Demodulationsvorrichtung des '882 Patents favorisieren in hohem Maße die Implementierung der Vorrichtung innerhalb digitaler Signalprozessoren statt der Verwendung einer hierfür zugeordneten digitalen Hardware. Zum Beispiel verlässt sich die '882 Vorrichtung auf einen Digitalreziprokator um ein Inverses einer In-Phasenbasisbandsignalkomponente vor der Multiplikation mit einer Nicht-In-Phasenbasisbandkomponente zu erzeugen. In einem bevorzugten Ansatz nähert der Reziprokator die Funktion F(x) = 1/x mittels einer Chebyshev'schen Polynomnäherung, die am einfachsten auf einem Digitalsignalprozessor ausgeführt wird. Leider ist der relativ hohe Leistungsverbrauch eines solchen Digitalsignalprozessors ein Nachteil im Vergleich zu hierfür zugeordneter Digitalhardware in verschiedenen Typen von tragbaren Kommunikationstransceivern wie z. B. persönlichen Kommunikationsvorrichtungen (personal communication devices).
Weiterhin wird davon ausgegangen, dass die Demodulationsvorrichtung in dem '882 Patent anfällig gegenüber Gleichstromoffsetfehlern (DC offset errors) ist, die von einer Leckage des Lokaloszillators, sowie von verschiedenen anderen Quellen von unerwünschtem Gleichstromdurchfluss herrühren. Dies bedeutet, dass die Vorrichtung des '882 Gleichstromsignalenergie innerhalb der Eingabewellenform direkt auf das Nullfrequenzbasisband abbildet, auf dem ebenso die gewünschten Quadraturbasisbandkomponenten vorliegen. Demgemäß kann beim Vorliegen einer signifikanten externen Gleichstromsignalenergie die resultierende Phasenwinkelschätzung korrupiert bzw. fehlerbehaftet werden.
Eine Signalfilterung wird oft mittels Zwischenfrequenz-(ZF)-Filtern (intermediate frequency (IF) filters) ausgeführt werden um eine adäquate Außerband signalzurückweisung zu erlangen. Obwohl die verlangte Signalzurückweisungsfähigkeit durch die Verwendung von Keramik-ZF-Filtern erreicht werden kann, tendieren diese dazu relativ groß und teuer zu sein. Kleinere und weniger teure ZF-Filter sind im Allgemeinen nicht in der Lage, so realisiert zu werden, dass sie die gewünschten Signalzurückweisungscharakteristiken besitzen, und werden daher im Allgemeinen in FM-Zelltelefonempfängern nicht verwendet.
Wie es allgemein bekannt ist, haben Fortschritte bei der Technologie von integrierten Schaltkreisen (IC) es möglich gemacht, Aktivbasisbandfilter zu realisieren, die sehr klein und kostengünstig sind. Daraus folgt, dass es wünschenswert wäre, Aktiv-IC-Basisbandfilter zu verwenden um signifikante Außerbandsignalzurückweisung (out of band signal rejection) zu bewirken, wodurch es kleinen und kostengünstigen ZF-Filtern ermöglicht wird, verwendet zu werden um jegliche zusätzliche benötigte Signalzurückweisung vorzusehen. Es ist ebenfalls bekannt, dass die Zurückweisungsfähigkeit von Aktivfiltern eine Funktion des Filterverstärkungsfaktors ist, wobei Aktivbasisband-IC-Filter mit hohem Verstärkungsfaktor eine erhöhte Anfälligkeit gegenüber unerwünschten Gleichstrom-Bias-Offsets bzw. Gleichstrom-Vorspannungs-Versätzen (DC bias offsets) aufweisen. Diese erhöhte Anfälligkeit kann der erhöhten Verstärkung von Offsetquellen zugewiesen werden. Dies bedeutet, dass störende (spurious) Gleichstromsignalkomponenten durch die Aktivbasisband-IC-Filter verstärkt werden und sich als Rauschquelle in dem FM-Demodulator verhalten.
Demgemäß führt die Verwendung von Aktivbasisband-IC-Filtern zu der Notwendigkeit einen Mechanismus zur Unterdrückung von ungewünschten Gleichstrom-Offsets bzw. -versätzen vorzusehen. Leider beinhaltet die ZF-Verarbeitungskette von herkömmlichen Digitalempfängern typischerweise einen Lokaloszillator (L. O.) mit einer Frequenz, die so ausgewählt ist, dass die HF-Trägerfrequenz abwärts umgesetzt bzw. herabkonvertiert wird auf DC bzw. Gleichstrom, wodurch ein Zerstören der Amplituden- und Phaseninformation auf der Trägerfrequenz während des Prozesses der Gleichstrom- Offset-Unterdrückung resultiert. Dies stellt nicht ein Problem für die Digitaldemodulation von unterdrückten Trägersignalen dar, und zwar, wie z. B. solche Signale, die mittels Quadrature-Phase-Shift-Keying-(QPSK)-Techniken gesendet werden. In FM-Zelltelefonsystemen liegt jedoch signifikante Amplituden- und Phaseninformation oft auf der Trägerfrequenz vor, und die Performance würde negativ beeinflusst werden, wenn solche Information zerstört werden würde.
Im Standard-FM-Zelltelefonsystem wird die Sprachinformation typischerweise durch einen Hochpassfilter geführt um Signalenergie auf Frequenzen unterhalb von 300 Hz zu unterdrücken und zwar vor einer Anlegung an den FM-Modulator. Obwohl eine gewisse Sprachinformation in der FM-Wellenform auf Frequenz-Offsets bzw. -versätzen von weniger als 300 Hz vorliegen kann, sind solche Intermodulationsprodukte bzw. Erzeugnisse nicht-stationär. Demgemäß resultiert die Unterdrückung von Niedrigfrequenzintermodulationsprodukten nicht im Allgemeinen in dem Verlust von wahrnehmbarer Sprachinformation.
Es ist daher ein weiteres Ziel der vorliegenden Erfindung eine AGC-Vorrichtung vorzusehen, die innerhalb eines Dualbetriebsartempfängers eingebaut werden kann, wobei die Vorrichtung in der Lage ist, eine Basisbandfilterung ohne den Verlust von Trägerfrequenzinformation auszuführen.
ZUSAMMENFASSUNG DER ERFINDUNG
Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Dualbetriebsartsender gemäß Anspruch 1 vorgesehen und gemäß einem zweiten Aspekt wird ein Dualbetriebsartempfänger gemäß Anspruch 3 vorgesehen.
Die vorliegende Erfindung bezieht sich auf ein neues Dualbetriebsartdigitalkommunikationssystem zum Kommunizieren eines Informationssignals während des Betriebes in einer frequenzmodulierten (FM) Betriebsart und einer Codemultiplexvielfachzugriffs-(CDMA)-Betriebsart. Das Digitalkommunikati onssystem beinhaltet einen Dualbetriebsartsender zum Senden des Informationssignals mittels eines FM-Kommunikationssignals während des Betriebes in der FM-Betriebsart, und zum Senden des Informationssignals mittels eines Spreizspektrum-QPSK-Signals während des Betriebes in der CDMA-Betriebsart.
Das Kommunikationssystem beinhaltet weiterhin einen Doppelbetriebsartempfänger zum Empfangen des FM-Kommunikationssignals, während des Betriebes in der FM-Betriebsart und zum Empfangen des Spreizspektrum-QPSK-Signals während des Betriebes in der CDMA-Betriebsart. Der Dualbetriebsartempfänger beinhaltet weiterhin einen Digitaldemodulator zum Wiedergewinnen des Informationssignals von dem empfangenen FM-Signal während des Betriebes in der FM-Betriebsart und zum Wiedergewinnen des Informationssignals von dem empfangenen QPSK-Signal während des Betriebes in der CDMA-Betriebsart.
Bezüglich des Dualbetriebsartempfängers kann ein FM-Demodulator innerhalb des Digitaldemodulators beinhaltet sein, um das digitalisierte empfangene Basisband-FM-Kommunikationssignal, sogar bevorzugterweise um einen vordefinierten Basisbandfrequenzversatz von der Nullfrequenz zentriert in das wieder gewonnene Informationssignal zu konvertieren. Die Konvertierung wird so ausgeführt, dass jede digitale Abtastung bzw. Sample des empfangenen Basisbandsignals erste und zweite Abstastkomponenten in der Phasenquadratur beinhaltet. In einer bevorzugten Implementierung berechnet der FM-Demodulator anfänglich ein Verhältnis der ersten und zweiten Abtastkomponenten einer jeden Digitalabtastung des Eingabesignals. Ein phasendemoduliertes Signal wird berechnet durch Bestimmen des Arcustangens eines jeden Digitalabtastungsverhältnisses. Ein frequenzdemoduliertes Signal, das äquivalent ist zu dem demodulierten Informationssignal, wird durch Filtern der demodulierten Phasensequenz mittels eines digitalen Differenzberechners berechnet.
KURZE BESCHREIBUNG DER ZEICHUNGEN
1 sieht eine beschreibende Darstellung eines Dualbetriebsart-Digitalkommunikationssystems gemäß Ausführungsbeispielen der Erfindung vor.
2 zeigt eine Blockdiagrammdarstellung eines Audiointerpolationsfilters, der bzw. das innerhalb eines Dualbetriebsartsenders von Ausführungsbeispielen des Kommunikationssystems enthalten ist.
3A–3D stellen beschreibend einen Satz von abgetasteten, sinusförmigen bzw. sinusähnlichen Breitbandwellenformen dar, die durch einen Breitbandwellenformgenerator erzeugt werden, der in einem Dualbetriebsartsender in der FM-Betriebsart enthalten ist.
3E stellt in Tabellenform die Information dar, die beschreibend in den 3A–3D dargestellt ist.
4 liefert eine Blockdiagrammdarstellung einer bevorzugten Implementierung des Breitbanddatenwellenformgenerators.
5 zeigt ein Blockdiagramm eines Kombinierer- und Verstärkungsanpassnetzwerkes, das innerhalb eines Dualbetriebsartsenders beinhaltet ist.
6 zeigt ein Blockdiagramm eines CDMA/FM-Multiplexers, der betriebsmäßig in der Lage ist, selektiv CDMA- und Digital-FM-Modulationssignale an einen HF-Sender vorzusehen.
7 zeigt ein Blockdiagramm einer bevorzugten Implementierung eines I/Q-FM-Demodulators, der innerhalb eines Dualbetriebsartempfängers gemäß Ausführungsbeispielen der vorliegenden Erfindung enthalten ist.
8 zeigt eine Blockdiagrammdarstellung eines I-Kanal-Gleichstromversatzauslöschungssystems.
9A sieht ein Blockdiagramm einer bevorzugten Implementierung eines Quantisierungsschleifenfilters vor, der innerhalb des I-Kanal-Gleichstromversatzschleifenfilternetzwerks enthalten ist.
9B ist eine Tabelle, die einen Satz von Zeitkonstanten auflistet, bei denen die Gleichstromversatzkorrekturschleife eingestellt wird, und zwar während Betriebes in den Tracking- bzw. Nachführ- und Akquisitionsbetriebsarten.
10 liefert eine Blockdiagrammdarstellung eines I/Q-Phasengenerators, der in dem I/Q-FM-Demodulator enthalten ist.
11 ist ein Blockdiagramm einer bevorzugten Implementierung eines Phasen-zu-Frequenzgenerators, der ebenfalls innerhalb des I/Q-FM-Demodulators enthalten ist.
12A zeigt die Architektur einer digitalen AGC-Schleife, die operativ ist zur Steuerung der ZF-Signalverstärkung.
12B ist eine Blockdiagrammdarstellung einer bevorzugten Implementierung eines RSSI-Netzwerkes der Digital-AGC-Schleife.
13 zeigt eine bevorzugte Implementierung eines Digital-AGC-Netzwerks, das einen Integrieren und einen Subtrahieren beinhaltet.
13B ist eine Tabelle von AGC-Schleifenzeitkonstanten, die verschiedenen Kombinationen von ausgewählten AGC-Schleifenverstärkungsparametern entsprechen.
14A stellt beschreibend die Architektur einer bevorzugten Implementierung einer Frequenznachführungs- bzw. -trackingschleife dar, die innerhalb des Dualbetriebsartempfängers enthalten ist.
14B ist eine Tabelle von Zeitkonstanten der Frequenz-Tracking-Schleife, die ausgewählten Schleifenverstärkungskonstanten zugeordnet sind.
15 sieht ein Blockdiagramm einer bevorzugten Implementierung eines Audiodezimierungs- bzw. Verringerungsfilters vor, der in dem Dualbetriebsartempfänger enthalten ist.
16 stellt beschreibend die Architektur einer Beispielimplementierung eines Breitbanddatenwiedergewinnungsnetzwerkes dar.
17 ist ein Blockdiagramm eines Interpolationsfilters, der in dem Breitbanddatenwiedergewinnungsnetzwerk enthalten ist.
18A zeigt Blockdiagramme der Timing-Wiedergewinnungs- und Manchester-Decodierungsnetzwerke.
18B zeigt die Zeitkonstanten und Schleifenbandbreiten, die einer phasenverriegelten Schleife innerhalb des Manchester-Decodierungsnetzwerkes zugeordnet sind.
19A sieht eine teilweise schematische Darstellung eines NRZ-Decoders vor, der in dem Breitbanddatenwiedergewinnungsnetzwerk enthalten ist.
19B sieht eine Tabelle vor, die den Betrieb einer NRZ-Logikschaltung, die in dem NRZ-Decoder enthalten ist, zusammenfasst.
DETAILLIERTE BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS
1 sieht eine beschreibende Darstellung eines Dualbetriebsartdigitalkommunikationssystems gemäß Ausführungsbeispielen der Erfindung vor. Das Dualbetriebsartkommunikationssystem beinhaltet einen Dualbetriebsartsender 14, der angeordnet ist zum Senden von Digitalinformationssignalen zu einem Dualbetriebsartdigitalempfänger 16. In einer Digital-FM-Betriebsart werden die gesendeten Digitalinformationssignale innerhalb des Dualbetriebsartsenders durch FM-Modulation eines HF-Trägers auf der Basis von digitalisierten Audio- und Breitbanddatensignalen generiert. Während des Betriebes in der Mehrfach-Zugriffsbetriebsart (multiple access mode) beinhalten die gesendeten Informationssignale z. B. Codemultiplex-Vielfachzugriffs-Informationssignale bzw. CDMA-Informationssignale. Ein FM-CDMA-Betriebsartauswahlsignal, das durch einen Steuerprozessor (nicht dargestellt) an den Sender 14 geliefert wird, ermöglicht eine Auswahl entweder des Betriebes in der Digital-FM-Betriebsart oder des Betriebes in der CDMA-Betriebsart.
I. Übersicht über Dualbetriebsartsender
Es wird nun auf 1 Bezug genommen. Die Digital-FM-Verarbeitungskette des Senders 14 ist konfiguriert für den Empfang von Abtastaudioinformationssignalen 18 von einem digitalen Signalprozessor (DSP 20) sowie konfiguriert für den Empfang eines seriellen Stroms von binären Nachrichtendaten 21 von einem Steuerprozessor (nicht dargestellt). In einem beispielhaften Ausführungsbeispiel werden die abgetasteten (z. B. 12-Bit) Audioinformationssignale 18 an einen Audiointerpolationsfilter 42 des Senders 14 mit einer Rate von 20 Kilosamples/Sekunde (ksps) geliefert. Wie im Folgenden beschrieben wird, wandelt der Interpolationsfilter 42 die 20 ksps abgetasteten Audiodaten in einen 120 ksps Strom von gesampelten Audiodaten 44 um, wobei jedes Audiosample bzw. -abtastung 44 aus 10 Bits besteht. Die abgetasteten Audiodaten 44 werden dann innerhalb eines Kombinierer- und Verstärkungsanpassnetzwerks 48 mit einer abgetasteten Breitbanddatenwellenform 50, die durch einen Breitbanddatenwellenformgenerator 54 vorgesehen wird, kombiniert.
Das zusammengesetzte Digital-FM-Modulationssignal 58, das durch das Kombinierer- und Verstärkungsanpassnetzwerk 48 produziert wird, wird an einen Betriebsartauswahlschalter 60 innerhalb des CDMA/FM-Sendeinterface bzw. -schnittstelle vorgesehen. Während des Betriebes in der Digital-FM-Betriebsart liefert der CDMA/FM-Betriebsartauswahlschalter 60 das Digital-FM-Modulationssignal an einen Digital-zu-Analog-Wandler (digital to analog converter (DAC)) 62. Innerhalb eines HF-Senders 64 moduliert das resultierende Analog-FM-Modulationssignal direkt die Frequenz eines Zwischenfrequenzträgers. Weitere Details einer bevorzugten Art und Weise, wie das Digital-FM-Modulationssignal gemäß der vorliegenden Erfindung generiert wird, werden unten unter Bezugnahme auf die 2–4 vorgesehen.
Bei einem Schalten des Betriebes gemäß der Digital-FM-Betriebsart zu dem Betrieb in der CDMA-Betriebsart, wird ein CDMA-Datensignal, das durch eine CDMA-Eingabeleitung 66 getragen wird, an den HF-Sender 64 geliefert, und zwar anstelle des Digital-FM-Betriebsartmodulationssignals. Während des Betriebes in der CDMA-Betriebsart generiert der Sender 64 In-Phasen-(I)- und Quadratur-Phasen-(Q)-Pseudozufallsrauschsequenzen PNI und PNQ, die typischerweise einem bestimmten Gebiet (d. h. Zelle) entsprechen, in das Information während des Betriebes in der CDMA-Betriebsart gesendet wird. Innerhalb des Senders 64 wird das CDMA-Datensignal XOR-verknüpft mit den PNI- und PNQ-Sequenzen um so das CDMA-Datensignal vor der Übertragung zu spreizen. Die resultierende I-Kanal-Codespreizsequenz und Q-Kanal-Codespreizsequenzen werden verwendet, um ein Quadraturpaar von Sinusformen bzw. Sinusfunktionen biphasenzumodulieren. Die modulierten Sinusformen werden summiert, bandpassgefiltert, auf eine HF-Frequenz verschoben und wieder gefiltert und verstärkt bevor sie über Antenne 70 über einen Kommunikationskanal an dem Dualbetriebsartempfänger 16 abgestrahlt werden. Ein beispielhafter CDMA-Sender und Wellenformgenerator wird z. B. in dem U.S. Patent Nr. 5,103,459 beschrieben, das 1992 erteilt wurde, betitelt „System and Method for Generating Signal Waveforms in a CDMA Cellular Telephone System", und das dem Rechtsnachfolger der vorliegenden Erfindung zugewiesen ist.
II. Übersicht über Dualbetriebsartempfänger
Bezug nehmend auf 1 beinhaltet der Dualbetriebsartempfänger 16 eine Empfangsantenne 80 zum Empfangen der I- und Q-Kanal-Informationssignale, die durch einen Dualbetriebsartsender 14 gesendet wurden. Während beider Betriebsarten, der CDMA- und der Digital-FM-Betriebsarten, werden die I- und Q-Kanal-Informationssignale, die durch Antenne 80 empfangen werden, mittels eines Direktumwandlungsanalogempfänger 84 (direct conversion analog receiver) verarbeitet. Innerhalb des Analogempfängers 84 werden die I- und Q-Kanal-Informationssignale mit einem Lokaloszillatorsignal gemischt, um In-Phasen-(I)- und Quadratur-Phasen-(Q)-Basisbandsignale zu erzeugen. Während des Betriebes in der Digital-FM-Betriebsart wird die Lokaloszillatorfrequenz so ausgewählt, dass sie um einen vorbestimmten Bereich bzw. Spanne von der HF-Trägerfrequenz versetzt ist. Auf diese Art und Weise werden die empfangenen I- und Q-Informationssignale auf die I- und Q-Digital-FM-Basisbandsignale konvertiert, und zwar versetzt von der Nullfrequenz, d. h. von einer „Null-ZF" bzw. „Zero-IF" um einen vorbestimmten Bereich.
Wie zuvor erwähnt wird innerhalb herkömmlicher Direktumwandlungs- bzw. Direktkonvertierungs-FM-Empfängern jegliche ungewünschte DC- bzw. Gleichstromsignalenergie, die in der Eingabewellenform enthalten ist, direkt auf das Nullfrequenzbasisband abgebildet, um das die gewünschten Quadraturbasisbandsignalkomponenten zentriert sind. Als Ergebnis hiervon können die nachfolgenden Schätzungen des Phasenwinkels beim Vorliegen von signifikanter externer Gleichstromsignalenergie korrupiert werden. Gemäß Ausführungsbeispielen der Erfindung erlaubt es der Frequenzversatz, der zweckmäßig innerhalb des Analogempfängers 84 eingeführt wird, die ungewünschte Gleichstromsignalenergie während der Verarbeitung der Basisband-I- und -Q-Signale zu entfernen.
Während des Betriebes in der CDMA-Betriebsart ist zu sehen, dass die I- und Q-Kanalbasisband-CDMA-Signalkomponenten über Empfängerausgabeleitungen 88 und 90 an die Analog-zu-Digitalwandler (analog to digital converters (ADCs)) 92 der CDMA/FM-Empfängerschnittstelle geliefert werden. Die Basisband-CDMA-Signalkomponenten werden dann von den ADCs 92 zu einem CDMA-Verarbeitungsnetzwerk 94 transferiert. Innerhalb des CDMA-Verarbeitungsnetzwerkes 94 werden die Basisband-CDMA-Signalkomponenten demoduliert, entschachtelt bzw. deinterleaved und decodiert, und zwar z. B. auf eine Art und Weise wie es in dem oben erwähnten U.S. Patent Nr. 5,103,459 beschrieben ist.
Während des Betriebes in der Digital-FM-Betriebsart werden die Basisband-I- und -Q-Signale an die ADCs 92 über die Empfängerausgabeleitungen 88 und 90 geliefert. Innerhalb der ADCs 92 werden die Basisband-I- und -Q-Signale mit einer beispielhaften Rate von 40 Kilosamples/Sekunde (ksps) digitalisiert, um 8-Bit In-Phasen-(I)- und 8-Bit Quadratur-Phasen-(Q)-Samples bzw. Abtastungen zu bilden. Die 8-Bit I- und Q-Abtastungen werden mit der beispielhaften Rate von 40 ksps an den I/Q-FM-Demodulator 96 ausgegeben. Innerhalb des digitalen FM-Demodulators 96 werden die I- und Q-Basisbandsignale in ein Phasensignal demoduliert und werden dann weiter in ein demoduliertes Frequenzsignal konvertiert. Wie im Folgenden in größerem Detail beschrieben wird, beinhaltet der Digital-FM-Demodulator 96 ebenfalls eine Gleichstromversatz-Tracking bzw. Nachführungsschleife zum Entfernen des Gleichstromversatzes der durch die HF-Verarbeitung innerhalb des Empfängers 84 eingeführt wird, so wie eine automatische Verstärkungssteuerungsschleife (automatic gain control (AGC) loop) und eine Frequenz-Tracking-Schleife. Wiederum Bezug nehmend auf 1 wird während des Betriebes in der Digital-FM-Betriebsart das demodulierte Frequenzsignal mit einer beispielhaften 40 ksps Datenrate an einen Audioverringerungsfilter (audio decimation filter) 102 so wie an ein Breitbanddatenwiedergewinnungsnetzwerk 104 geliefert. Nach der Verarbeitung durch den Verringerungsfilter 102 wird das herunter abgetastete Audiosignal an einen Vocoder (nicht dargestellt) für die Wiedergewinnung der empfangenen Audioinformation gegeben. Gleichzeitig wird das Breitbanddatenwiedergewinnungsnetzwerk 104 betriebsmäßig eingesetzt um die empfangenen Breitbanddaten und Timinginformation von dem demodulierten Frequenzsignal zu extrahieren. Diese extrahierte Breitbandsignalinformation wird dann verwendet von einem Breitbanddatennachrichtendecoder 108, der dazu dient, Breitbanddatenwortrahmen zu empfangen, Bit-Fehler zu korrigieren und die identifizierten Datenwörter und Nachrichten an einen Steuerprozessor für die weitere Bewertung weiterzuleiten.
III. Detaillierte Beschreibung des Dualbetriebsartsenders
A. Audiointerpolationsfilter
Nun Bezug nehmend auf 2 wird hier eine Blockdiagrammdarstellung des Audiointerpolationsfilters 42 gezeigt. Wie durch 2 angezeigt wird, wird jede 12-Bit Abtastung von Audiodaten von dem Digitalsignalprozessor 20 mit einer 20 ksps Rate über Leitung 18 an ein Halteregister nullter Ordnung 140 innerhalb des Audiointerpolationsfilters 42 geliefert. Die Ausgabe des Halteregisters nullter Ordnung 140 wird dann durch einen interpolierenden Switch bzw. Schalter 144 mit einer Rate, die gleich einem vordefinierten Mehrfachen der Eingabedatenrate ist, abgetastet. In dem bevorzugten Ausführungsbeispiel wird der Schalter 144 mit 120 kHz umge, d. h. dem Sechsfachen der Au diodateneingaberate. Die resultierenden 120 ksps abgetasteten Audiodaten werden dann sequentiell durch einen 8-tap- bzw. -Abgriff-SINC-Filter 148 und durch einen 4-tap-SINC-Filter 152 verarbeitet. Die 8-tap und 4-tap SINC Filter 148, 152 können durch die folgende Z-Domaintransferfunktion T8 bzw. T4 charakterisiert werden: T8 =(1 + z – 1 + ... + z – 7)/8, und T4 = (1 + z – 1 + ... + z – 3)/4.
Der 4-tap-SINC-Filter 152 liefert, wie zu sehen, den 120 kbps Strom von abgetasteten Audiodaten 44, wobei jede Audioabtastung 44 aus 10 Bits besteht.
B. Breitbanddatenwellenformgenerator
In einem bevorzugten Ausführungsbeispiel ist der Breitbanddatenwellenformgenerator 54 betriebsmäßig in der Lage, direkt eine Frequenz-Shift-Keyed-FSK-Modulationswellenform von den binären Nachrichtendaten 21 zu generieren bzw. synthetisieren. Wenn die Nachrichtendaten 21 aus einer Sequenz von nicht zu Null zurückkehrenden (Non Return To Zero, NRZ) Binärdaten bestehen, Manchester-codiert der Wellenformgenerator 54 die NRZ Datensequenz sowie synthetisiert die FSK-Modulationswellenform. Jede NRZ logische Eins wird als eine Null-Eins-Sequenz Manchester-codiert, und jede NRZ logische Null wird als Eins-Null-Sequenz Manchester-codiert. Um die Spektralbandbreite der resultierenden FSK-modulierten Wellenform zu begrenzen, werden die idealisierten Übergänge der Manchester-Sequenz als sinusähnliche Übergänge synthetisiert. Der Breitbanddatenwellenformgenerator ist Vorteilhafterweise so konstruiert, dass die Anforderung einer Tiefpassfilterung des Breitbanddatenmodulationssignals vor der Frequenzmodulation des Trägers überflüssig wird.
3A–3D stellen beschreibend einen Satz von abgetasteten Breitbandübergangswellenformen (wide band transition waveforms) dar, die durch den Wellenformgenerator 54 ansprechend auf verschiedene Paare von NRZ-Datenbits erzeugt werden. Das erste NRZ Bit innerhalb eines jeden Paares wird entlang der horizontalen Achsen der 3A–3D durch die Notation X(n – 1) identifiziert, und das zweite Bit wird durch die Notation X(n) identifiziert. In den Darstellungen der 3A–3D werden zwölf Abtastungen ansprechend auf jedes Bit von NRZ-Daten generiert um die sinusähnliche Darstellung entsprechend eines jeden der Manchester-Datenbits zu erzeugen. In jeder der 3A–3D sind zwölf Abtastpunkte entsprechend den letzten sechs Abtastungen der Manchester-Wellenform für NRZ-Bit X(n – 1) und die ersten sechs Abtastungen der Manchester-Wellenform für NRZ-Bit X(n) dargestellt. Die synthetisierten Wellenformwerte sind durch die vordefinierten festen Konstanten ±s0, s1, s2 und s3 definiert. Die Information, die in den 3A–3D dargestellt ist, ist in Tabellenform in der 3E präsentiert.
Nun Bezug nehmend auf 4 wird ein Blockdiagramm einer bevorzugten Implementierung des Breitbanddatenwellenformgenerators 54 gezeigt. In dem Ausführungsbeispiel der 4 werden die Eingabe-NRZ-Binärdaten mit einer beispielhaften Rate von 10 Kilobits/s (kbps) vorgesehen und die abgetastete Manchester-Darstellungsform wird mit einer Rate von 120 Kilosamples/Sekunde (ksps) mit einer Abtastauflösung von 10 Bits generiert. Der Wellenformgenerator 54 beinhaltet ein NRZ-Datenregister 160 zum Speichern von aufeinander folgenden Paaren von NRZ-Binärdaten X(n – 1) und X(n). Ein Eingabemultiplexer 164 generiert eine Sequenz bestehend aus den Werten s0, s1, s2 und/oder s3, basierend auf den Werten X(n – 1) und X(n), die in dem Register 160 gespeichert sind. Zum Beispiel deutet 3E an, dass für X(n – 1) = 0 und X(n) = 1 der Multiplexer 164 die Sequenz s0, s1, s2, s3, s3, s3 gefolgt von der Sequenz s3, s3, s3, s2, s1, s0 generiert. Diese Sequenzen und die Negativen dieser Sequenzen, die durch den Invertierer 168 erzeugt werden, werden dann an den Ausgabemultiplexer 172 geliefert. Für den beispielhaften Fall von X(n – 1) = 0 und X(n) = 1 erzeugt der Ausgabemultiplexer 172 die Sequenz –s0, –s1, –s2, –s3, –s3, –s3 entsprechend der zweiten Hälfte von X(n – 1) = 0 und die Sequenz –s3, –s3, –s3, –s2, –s1, –s0 entspricht der ersten Hälfte von X(n) = 1. In dem allgemeinen Fall wählt der Ausgabemultiplexer 172 zwischen der Sequenz, die von dem Eingabemultiplexer 164 produziert wird und der komplementären Sequenz, die durch den Invertierer 168 produziert wird, aus, um die abgetastete Wellenform zu generieren, die dem Paar von NRZ-Werten X(n) und X(n – 1), die momentan in dem Register 160 gespeichert sind, zugeordnet ist.
C. Kombinierer und Verstärkungsanpassnetzwerk
5 zeigt ein Blockdiagramm des Kombinierers und Verstärkungsanpassnetzwerks 48. Das Netzwerk 48 beinhaltet einen Digitaladdierer 178 zum Kombinieren der abgetasteten Audiodaten 44 mit der abgetasteten Breitbanddatenwellenform 50 (4).
Das resultierende 10-Bit abgetastete FM-Modulationssignal wird dann skaliert, und zwar innerhalb eines Multiplizierers 180, durch eine 6-Bit Verstärkungsanpasskonstante G_ADJ. Die Konstante G_ADJ wird ausgewählt um jegliche Abweichung von einer gewünschten Spannungs-Frequenzantwort, und zwar aufgezeigt durch einen spannungsgesteuerten Oszillator (nicht dargestellt) innerhalb des HF-Senders 64 zu kompensieren. Das verstärkungsangepasste Digital-FM-Modulationssignal 58 von dem Multiplizieren 180 wird dann an den CDMA/FM-Multiplexer 60 geliefert.
D. CDMA/FM-Schnittstellen-Digital-zu-Analog-Wandler
Bezug nehmend auf 6 wird hier ein Blockdiagramm des CDMA/FM-Mulitplexers 60 gezeigt. Wie in der 6 angezeigt ist, empfängt der Datenmultiplexer 190 beide, die CDMA-Daten 66 und das Digital-FM-Modulationssignal 58. Der geeignete Datenstrom wird zu einem Digital-zu-Analog-Wandler (digital to analog converter (DAC)) 192 für die Konvertierung zu einem Analogsignal vor der Ausgabe zu dem HF-Sender (64) (1) gemultiplext. Eine Auswahl des Digitaleingabestroms für die Ausgabe wird durch das FM/CDMA-Betriebsartauswahlsignal gesteuert, das an den Datenmultiplexer 190 angelegt wird. Ähnlich wird entweder ein CDMA-Taktsignal oder ein digitales FM-Taktsignal an den DAC 192 geliefert, um den Datenkonvertie rungsprozess mit dem Timing der Eingabedatensequenz (d. h. FM oder CDMA-Datensequenz) zu synchronisieren.
IV. Detaillierte Beschreibung des Dualbetriebsartempfängers
A. Basisbanddigital-FM-Demodulator
1. Strukturelle Übersicht
Wiederum Bezug nehmend auf 1 werden während des Betriebes in der FM-Betriebsart die 8-Bit In-Phasen-(I)- und 8-Bit Quadratur-Phasen-(Q)-Abtastungen von den ADCs der CDMA/FM-Empfangsschnittstelle 92 mit einer Rate von 40 ksps an den I/Q-FM-Demodulator 96 ausgegeben. Ein Blockdiagramm einer bevorzugten Implementierung des I/Q-FM-Demodulators 96 ist in der 7 gezeigt. Die I- und Q-Abtastungen sind jeweils repräsentativ für die Real- und Imaginärbestandteile einer Komplexvektordarstellung einer Basisbandentsprechung bzw. -äquivalent des empfangenen FM-Signals. In einer beispielhaften Implementierung wird das Basisbandäquivalentsignal auf eine Basisbandfrequenz übersetzt, das von der Nullfrequenz (d. h. 0 Hz) um einen vorbestimmten Bereich bzw. Spanne versetzt ist. Wie oben angemerkt wurde ist der Analogempfänger 84 so konstruiert, dass die empfangenen Signale, die von der HF-Mittelfrequenz um einen vorbestimmten Frequenzbereich (z. B. 150 Hz) versetzt sind, auf die Nullfrequenz abgebildet (map) werden. Solch ein Gleichstromversatzbereich (DC offset margin) erlaubt eine Differenzierung zwischen einem unmodulierten FM-Signal, d. h. einem kontinuierlichen Wellensignal bzw. CW-Signal (Continuous-Wave-signal) und Gleichstromversatzfehlern, die während der Analogverarbeitung eingeführt wurden. Gemäß einem Ausführungsbeispiel der Erfindung verbleiben die Gleichstromversatzfehler an der Nullfrequenz, während das Frequenz-übersetzte CW-Signal auf eine von Null verschiedene Basisbandfrequenz, und zwar äquivalent zu dem vordefinierten Frequenzbereich (d. h. 150 Hz) abgebildet wird. Wie unten unter Bezug auf 8 beschrieben ist, sind I-Kanal- und Q-Kanal-Gleichstromversatzkorrekturschleifennetzwerke 210 und 212 dafür konstruiert, diesen Gleichstromversatz (DC offset) aus dem Empfangssignalweg zu entfernen, und zwar vor der weiteren Verarbeitung durch den I/Q-Demodulator 96. Die Gleichstromversatzkorrekturschleifen 210 und 212 erlauben Vorteilhafterweise die Entfernung der Gleichstromversatzfehler ohne dabei die CW-Signalinformation zu zerstören.
Der FM-Demodulator 96 beinhaltet weiterhin einen I/Q-Phasengenerator 214, der konstruiert ist, um eine Schätzung des Phasenwinkels des empfangenen FM-Signalvektors zu schätzen. Die Funktion, die durch den I/Q-Phasengenerator 214 ausgeführt wird, kann wie folgt ausgedrückt werden: P(n) = arctan{I(n)/Q(n)},wobei P(n) den Phasenwinkel, der der Abtastung des FM-Signalvektors definiert durch I(n) und Q(n) zugeordnet ist, bezeichnet. Eine beispielhafte 4-Quadranten-Arcustangensberechnung ergibt eine Schätzung des Phasenwinkels P(n) wie folgt:

(i) berechne B = min(|I|, |Q|)/max(|I|/|Q|)
(ii) bestimme einen geschätzten Phasenwert P_e(n) innerhalb des Bereichs 0 bis π/4, wobei P_e(n) = TAN^–1(B) ist, und
(iii) Remappen bzw. erneutes Abbilden der Phasenschätzung P_e(n) in dem Bereich –π bis +π, basierend auf den relativen Beträgen von |I| und |Q|, und den Vorzeichen von I und Q.

Das Vorhergehende identifiziert eine Technik zur Durchführung einer 4-Quadranten-Arcustangensberechnung. Es ist jedoch offensichtlich, dass alternative Versionen dieses Algorithmusses durch den Fachmann verwendet werden könnten.
Die Sequenz von Phasenschätzungen des I/Q-Phasengenerators 214 wird dann auf ein Frequenzsignal durch einen Phasen-zu-Frequenzgenerator 218 konvertiert. In einer beispielhaften Implementierung besteht die Eingabe an den Phasen-zu-Frequenz-Generator 218 aus einem 8-Bit normalisierten Pha sensignal P(n), wobei 0 < P(n) < 2 ist. Die Differenzierungsfunktion, die durch den Phasen-zu-Frequenz-Generator 218 ausgeführt wird, kann wie folgt mathematisch ausgedrückt werden: F(n) = P(n) – P(n – 1)wobei F(n) die Frequenzabtastung ist, die von den normalisierten Phasenabtastungen P(n) und P(n – 1) abgeleitet wird. In einer bevorzugten Implementierung werden die Frequenzabtastungen F(n) auf eine Sequenz von Abtastungen F_N(n) normalisiert, so dass –1 < F_N(n) < 1 ist. Der I/Q-Phasengenerator 214 und der Phasen-Zu-Frequenz-Generator 218 werden in größerem Detail unten mit Bezug auf 10 und 11 beschrieben.
Bezug nehmend wiederum auf 7 berechnet ein RSSI-Nachschlagenetzwerk 220 (RSSI look up network) eine Schätzung der empfangenen Signalstärke basierend auf den Parametern max (|I|, |Q|) und min (|I|, |Q|)/max(|I|, |Q|), wobei beide durch den I/Q-Phasengenerator 214 vorgesehen werden. Das resultierende RSSI-Signal wird dann innerhalb eines digitalen automatischen Verstärkungssteuerungs- bzw. Automatic-Gain-Control-(AGC)-Netzwerks 222 verwendet, um ein digitales AGC-Steuerungssignal zu kreieren, das nachfolgend auf ein analoges AGC-Signal durch D/A-Wandler 224 konvertiert wird.
Wie es in 7 angezeigt ist, empfängt ein Frequenz-Tracking-Schleifenfilter 250 die Frequenzabtastungen F_N(n) erzeugt durch den Phasen-zu-Frequenz-Generator 218. Der Frequenz-Tracking-Schleifenfilter 250 generiert ein digitales Signal, das in ein analoges Frequenz-Tracking-Signal (F_TRACK) durch D/A-Wandler 251 konvertiert wird. Das Signal F_TRACK wird in dem Analogempfänger 84 zur Frequenzanpassung des Lokaloszillatorsignals, was in der Frequenzabwärtskonvertierung des empfangenen HF-Signals verwendet wird, eingesetzt. Wie oben angemerkt wurde, wird die empfangene I-Kanal- und Q-Kanal-FM-Signalenergie Frequenz-übersetzt innerhalb des Analogempfängers 84, und zwar auf eine Basisbandfrequenz, die sich von 0 Hz unterscheidet um ein Entfernen von unterwünschten Gleichstromversatzfehlern zu ermöglichen bzw. zu erleichtern. Demgemäß wird eine vordefinierte konstante Frequenz vorspannung (constant frequency bias (F_BIAS)) an den Frequenz-Tracking-Schleifenfilter 250 vorgesehen und von den Frequenzabtastungen F_N(n), die hierdurch verarbeitet werden, subtrahiert, und zwar um hinsichtlich des Basisbandversatzes, der innerhalb des Analogempfängers 84 eingeführt wird, zu kompensieren.
2. Betriebsbeschreibung des FM-Demodulators
Nun Bezug nehmend auf 8 wird hier eine Blockdiagrammdarstellung des I-Kanal-Gleichstromversatzschleifenfilternetzwerkes 210 gezeigt, wobei anzumerken sei, dass das Q-Kanal-Gleichstromversatzschleifenfilternetzwerk 212 hierzu identisch ist. Wie es in der 8 angezeigt ist, wird das I-Kanal-Versatzkorrektursignal 260, das durch das Schleifenfilternetzwerk 210 erzeugt wird, an eine Subtraktionsschaltung 262 innerhalb des Basisband-I-Kanalweges geliefert. Das Schleifenfilternetzwerk 210 ist so konstruiert, dass das I-Kanal-Korrektursignal 260 jeden unerwünschten Gleichstromversatz, der in dem I-Kanalweg vorliegt, annähert. Auf diese Art und Weise ist das kompensierte Signal, dass durch die Subtraktionsschaltung 262 produziert wird, im Wesentlichen frei von Gleichstromversatzfehlern.
Im Betrieb wird das digitalisierte I-Kanal-Signal von einem A/D-Wandler 266 innerhalb des Empfängers 84 quantisiert und gefiltert, und zwar innerhalb eines Quantisierungsschleifenfilters 270. Das resultierende digitale I-Kanal-Korrektursignal wird dann in das analoge I-Kanal-Korrektursignal 260 durch D/A-Wandler 272 konvertiert und an die Subtraktionsschaltung 262 geliefert.
Nun Bezug nehmend auf 9A wird eine teilweise schematische Darstellung einer bevorzugten Implementierung des Quantisierungsschleifenfilters 270 vorgesehen. Der Filter 270 beinhaltet ein MSB-Extraktionsregister 276 zum Liefern des höchststelligen Bits bzw. Most Significant Bit (MSB), d. h. dem Vorzeichenbit der 8-Bit Ausgabe des A/D-Wandlers an das Schieberegister 278. Die Zeitkonstante des I-Kanal-Gleichstromversatzkorrekturschleifenfilternetzwerkes 210 kann durch Anpassen der Anzahl von Schiebe bits 280 gesteuert werden, wobei die Bits zusammen mit einem Zweier-Komplement-Vorspannsignal 282 an das Schieberegister 278 durch den Empfängersteuerprozessor geliefert werden. Die 11-Bit Ausgabe des Schieberegisters 278 wird an einen Akkumulator 286 geliefert, der betrieben wird, um eine 21-Bit Vorzeichen-erweiterte (sign extended) akkumulierte Ausgabe an eine 9-Bit MSB-Extrahier-Schaltung 290 vorzusehen. Die Extrahierschaltung 290 sendet die neuen MSBs des 21-Bit akkumulierten Digitalversatzkorrektursignals an den D/A-Wandler 272 (8), der das analoge I-Kanal-Korrektursignal 260 produziert.
Insbesondere die Tabelle der 9B zeigt die Art und Weise an, wie die Bit-Verschiebungen, die innerhalb des Schieberegisters 278 ausgeführt werden, die Zeitkonstante der Gleichstromversatzkorrekturschleife setzen. Wie es durch 9B angezeigt wird, ist die Gleichstromversatzkorrekturschleife in der Lage, in beiden, den TRACKING- und den ACQUISITION-Betriebsarten zu operieren. Der Betrieb in der ACQUISITION-Betriebsart ist durch kürzere Schleifenzeitkonstanten charakterisiert, was eine schnelle anfängliche Konvergenz der Versatzkorrektur erlaubt. Die relativ kurzen Schleifenzeitkonstanten, die in der ACQUISITION-Betriebsart verwendet werden, erhöhen die Schleifenbandbreite relativ zu der Bandbreite in der TRACKING-Betriebsart, was die Existenz von größeren Versatzfehlern während der ACQUISITION-Betriebsart als in der TRACKING-Betriebsart erlaubt. Umgekehrt werden längere Schleifenzeitkonstanten, und damit eine engere Schleifenbandbreite, während der TRACKING-Betriebsart verwendet, um Versatzfehler im Dauerzustand bzw. Beharrungszustand (steady state offset errors) zu minimieren. Solch ein Betrieb mit Dualbetriebsarten erlaubt es, eine anfängliche Konvergenz mit einer minimalen Verzögerung zu erhalten, ermöglicht jedoch gleichzeitig eine Optimierung der Performance im Dauer- bzw. eingeschwungenen Zustand.
Nun Bezug nehmend auf 10 wird eine Blockdiagrammdarstellung des I/Q-Phasengenerators 214 gezeigt. Der I/Q-Phasengenerator 214 beinhaltet I-Kanal- und Q-Kanal-Binärkonvertierungsschaltungen 296 und 298 zum Bestimmen des Vorzeichens und des Betrages der I-Kanal- und Q-Kanal-Basisbanddaten. In einer bevorzugten Implementierung werden die I-Kanal- und Q-Kanal-Basisbanddaten in Versatz binärer Form (offset binary form), den I-Kanal- und Q-Kanal-Binärkonvertierungsschaltungen 296 und 298 präsentiert.
Für die Basisbanddaten in einem Versatzbinärformat führen die Konvertierungsschaltungen 296 und 298 die Funktion, wie sie in TABELLE 1 angeführt ist, aus. Im Detail ist, wenn das MSB der Eingabebasisbanddatenabtastung eine logische Eins ist, der absolute Wert (d. h. entweder |I| oder |Q|) der Abtastung äquivalent zu den 8-Bits mit dem niedrigsten Stellenwert bzw. Least-Significant-Bits (LSBs) der Abtastung; anderenfalls wird der Absolutwert durch Invertieren der 8 LSBs erhalten. Die Konvertierungsschaltungen erzeugen ebenso Vorzeichenwerte, I± bzw. Q±, die anzeigend sind für die Vorzeichen der momentanen I- und Q-Kanal-Basisbanddatenabtastungen.
TABELLE 1
Wiederum Bezug nehmend auf 10 vergleicht ein Digitalvergleicher 302 die |I| und |Q| Werte und liefert min (|I|, |Q|) bzw. max (|I|, |Q|) an Digitalteiler 306 auf Signalleitung 308 und 310. Der Vergleicher 302 generiert ebenfalls das Steuersignal C_I/Q. Für einen |I| > |Q| wird das Steuersignal C_I/Q auf Eins gesetzt; anderenfalls wird C_I/Q auf Null gesetzt.
Der Teiler 306 erzeugt ein 6-Bit RATIO- bzw. Verhältnissignal, wobei das RATIO-Signal äquivalent ist zu min (|I|, |Q|)/max (|I|, |Q|). Das RATIO-Signal wird an eine ARCTAN ROM Tabelle geliefert und dient als ein Index in Tabelle 316. Insbesondere wird die Funktion THETA = arctan(RATIO) innerhalb der Tabelle 316 gespeichert. Der Index RATIO reicht von 0 bis 63 entsprechend dem Dezimalbereich von 0 bis 1 und der berechnete Wert THETA reicht von 0 bis 31 entsprechend dem Dezimalbereich von 0 bis π/4. In einer beispielhaften Implementierung besteht die ARCTAN ROM Tabelle 316 aus dem Satz von vierundsechzig 5-Bit Phasenschätzungen, wie in TABELLE II angeführt.
TABELLE II
Wie es durch TABELLE II angezeigt ist, wird nur „Hauptwert"- bzw. „principal value"-Phaseninformation in der ARCTAN ROM Tabelle 316 gespeichert. D.h., dass um Speicherplatz zu sparen die ARCTAN ROM Tabelle nur Werte beinhaltet von einem Achtel der Polarebene, d. h. von 0 bis π/4. Demgemäß erzeugt betriebsmäßig ein Oktant-Anpassmodul 320 eine Ausgabesequenz P(n) der PHASE-Werte, und zwar durch Rotieren eines jeden THETA-Wertes abgefragt von der ARCTAN ROM Tabelle 316 in den geeigneten Oktanten. Der Oktant-Anpassungsprozess wird basierend darauf, ob I > 0, Q > 0 ist, und darauf, ob |I| > |Q| ist, ausgeführt, d. h. basierend auf den Werten von I±, Q± und C_I/Q. TABELLE III führt die Anpassungen an, die durch das Oktant-Anpassungsnetzwerk 320 an den THETA-Werten, die jeder Kombination von I±, Q± und C_I/Q zugeordnet sind, durchgeführt werden.
TABELLE III
Die logischen Operationen, die ausgeführt werden um die PHASE bzw. PHASEN-Werte, die in der TABELLE III aufgelistet sind, zu berechnen, können auf äquivalente Weise wie folgt ausgedrückt werden:
PHASE[7] = ~Q_+/–
PHASE[6] = I_+/– XOR Q_+/–
PHASE[5] = ~C_I/Q XOR I_+/– XOR Q_+/–
PHASE[4...0] = ~C_I/Q XOR I_+/– XOR Q_+/– XOR THETA [4...0], wobei PHASE [i] das ite Bit des nicht mit Vorzeichen versehenen 8-Bit Phasenwertes identifiziert, wobei das Bit 0 dem Bit mit niedrigsten Stellenwert entspricht.
Nun Bezug nehmend auf 11 wird hier ein Blockdiagramm einer bevorzugten Implementierung des Phasen-zu-Frequenz-Generators 218 gezeigt. Der Generator 218 ist angeordnet um die Sequenz der Phasenwerte P(n) generiert durch den I/Q-Phasengenerator 214 in eine normalisierte Sequenz von Frequenzwerten F_N(n) zu konvertieren. Wiederum kann die Differenzierungsfunktion, die durch das Schieberegister 330 und den Digitaladdierer 332 innerhalb des Phasen-zu-Frequenz-Generators 218 ausgeführt wird, mathematisch wie folgt repräsentiert werden: F(n) = P(n) – P(n – 1). Ein Bereichsanpassungsmodul 234 wird vorgesehen um die Abtastungssequenz F(n) auf eine Sequenz von Abtastungen F_N(n) zu normalisieren, so dass –1 < F_N(n) < 1 ist. In einem beispielhaften Ausführungsbeispiel wird diese Bereichsanpassung modulo 2 berechnet. Zum Beispiel resultiert eine modulo 2 Bereichsanpassung von P(n) = 1,1 darin, dass diese Größe auf die normalisierte Frequenz F_N(n) = –0,9 umabgebildet bzw. geremapped wird. Die modulo-Arithmetik entfernt jegliche Unklarheit in der Phasendifferenzberechnung, die von der „Phasen-Umwicklung" bzw. „Phasenüberschlag" (phase-wrapping) um den Einheitskreis herrührt. Die Frequenzabtastungen werden dann durch den Audioverringerungsfilter 102 und das Breitbanddatenwiedergewinnungsnetzwerk 104 verarbeitet, die beide weiter unten beschrieben werden.
Bezug nehmend nun auf 12A wird hier das Blockdiagramm einer Digital-AGC-Schleife gezeigt, die betrieben wird, um die Verstärkung des Zwischenfrequenz-(ZF)-Signals (intermediate frequency (IF) signal), das innerhalb des Empfängers 84 generiert wird, zu steuern. Die Digital-AGC-Schleife beinhaltet, wie dargestellt, das RSSI-Netzwerk 220, das Digital-AGC-Netzwerk 222, und den D/A-Konvertierer 224. Während des AGC-Schleifenbetriebes werden RSSI-Signale durch das RSSI-Netzwerk 220 generiert, und zwar auf der Basis von den |I| und den |Q| Werten, die innerhalb des I/Q-FM-Demodulators 96 generiert werden. Wie in der 12A angezeigt ist, wird ein Digitalsubtrahierer 340 innerhalb des AGC-Netzwerks 220 vorgesehen, und zwar zum Subtrahieren des Referenz- bzw. Bezugspegels AGC_REF von dem RSSI-Signal ausgegeben durch die RSSI-Tabelle 220. Das resultierende Fehlersignal wird innerhalb des Schleifenfilters integriert (342) und wird darin an den D/A-Wandler 224 geliefert.
Das analoge AGC-Signal von dem D/A-Wandler 224 wird durch einen Tiefpassfilter 346 innerhalb des Empfängers 84 gefiltert und wird dann in der Anpassung der Verstärkung eines AGC-Verstärkers 350 innerhalb des Empfänger-ZF-Signalweges verwendet. Der Verstärker 350 ist in der Lage, eine lineare (dB) Verstärkungs- bzw. Verstärkungsfaktorsteuerung über einen hohen dynamischen Bereich vorzusehen. Verstärker 350 kann eine Konstruktion besitzen, wie sie z. B. in dem U.S. Patent Nr. 5,099,204 beschrieben ist, das betitelt ist mit „Linear Gain Control Amplifier" und dem Rechtsnachfolger der vorliegenden Erfindung zugewiesen ist.
Um ein AGC-System mit geschlossener Schleife in der 12A darzustellen, wird eine verallgemeinerte Darstellung der Basisbandverarbeitung, die in dem Empfänger 84 ausgeführt wird, dargestellt. Im Detail wird das pegelgesteuerte ZF-Signal vom AGC-Verstärker 350 auf eine Basisbandfrequenz innerhalb des Mischers 354 übersetzt. Wie oben angemerkt wurde, wird die Frequenz des LO-Signals, das an den Mischer 354 angelegt ist, so ausgewählt, dass die Zentrale- bzw. Mittel-ZF-Frequenz auf eine Basisbandfrequenz abgebildet wird, die von Null Hz-versetzt ist. Die Basisbandsignale I und Q, die durch Mischer 354 produziert werden, werden dann in einem Basisband LPF & A/D Netzwerk 358 gefiltert und digitalisiert, und zwar bevor sie an die CDMA/FM-Empfängerschnittstelle 92 gesendet werden.
Nun Bezug nehmend auf 12B wird eine Blockdiagrammdarstellung einer bevorzugten Implementierung des RSSI-Netzwerks 220 vorgesehen. Das RSSI-Netzwerk 220 ist operativ um die Funktion 10log₁₀(I² + Q²) auszuführen. Diese Funktion kann alternativ wie folgt ausgedrückt werden: RSSI = 20log10[max(|I|, |Q|)] + 10log10[1 + min(|I|, |Q|)2/max(|I|, |Q|)2]
Die Werte von max(|I|, |Q|) und min(|I|, |Q|)/max(|I|, |Q|) kann auf effiziente Weise von dem I/Q-Phasengenerator 214 erhalten werden, da diese Zwischenergebnisse ebenfalls während des Phasendemodulationsprozesses bestimmt werden müssen. Die Berechnungen von 20log₁₀[max(|I|, |Q|)] und 10log₁₀[1 + min(|I|, |Q|)²/max(|I|, |Q|)] wird innerhalb von ersten und zweiten LOG Funktionsblöcken 370 und 372 ausgeführt, die z. B. unter Verwendung von ROM Nachschlagetabellen programmierten Logikanordnungen (programmed logic arrays (PLAs)) oder herkömmlichen Logikgattern implementiert werden können. Das RSSI-Signal wird dann durch Kombinieren der Ausgaben der LOG-Funktionsblöcke 370 und 372 innerhalb eines digitalen Addierers 374 erhalten. 13A stellt eine bevorzugte Implementierung des Digitalsubtrahierers 340 und Integrierers 342 des Digital-AGC-Netzwerks 222 dar. Bezug nehmend auf 13A wird das AGC_REF Signal vom Register 344 an den Subtrahierer 340 zusammen mit dem RSSI-Signal von dem RSSI-Netzwerk 220 geliefert. In einer beispielhaften Implementierung ist der AGC_REF-Parameter eine 5-Bit Konstante, die in das Register 344 durch den Empfängersteuerprozessor geladen wird. Bezug nehmend auf 13A wird das 5-Bit vordefinierte Konstantensignal AGC_REF von dem Steuerprozessor zusammen mit dem 7-Bit RSSI-Signal von dem RSSI-Netzwerk 220 an den Subtrahierer 340 geliefert. Die resultierende Betragsdifferenz (d. h. Signalpegelfehler) zwischen dem geschätzten RSSI-Signal und dem gewünschten Signalpegel (AGC_Ref) wird durch das Schleifenfilterverstärkungsnetzwerk 341 skaliert. Die Schleifenfilterverstärkung wird durch einen Verstärkungs- bzw. Verstärkungsfaktorwert G spezifiziert, wobei G = 0.a₁a₂ × 2^SHIF. In einem beispielhaften Ausführungsbeispiel weisen die Teil- bzw. Bruchteilskomponenten (a₁a₂) 2-Bit Werte auf und die arithmetische Linksverschiebung, die durch den Parameter SHIFT bzw. VERSCHIEBUNG spezifiziert ist, ist: ein 3-Bit Wert. Zum Beispiel ist bei a₁ = 1, a₂ = 1 und SHIFT = 3 die äquivalente Schleifenverstärkung 0.11 × 2^–3 (binär) oder 3/32 (dezimal).
In der 13A ist der Bruchteilsskalierungsprozess (fractional scaling process) als eine Voll-Multiplikation (full multiply) implementiert, und der Schiebeprozess wird als eine arithmetische Linksverschiebung ausgeführt. Zwei vordefinierte Konstantschleifenverstärkungssignale, die als AGC_Attack und AGC_Decay identifiziert sind, werden an das AGC-Netzwerk vorgesehen. AGC_Attack und AGC_Decay bestehen jeweils aus einem 2-Bit Segment, das die Verstärkungskomponenten a₁ und a₂ repräsentiert und ein 3-Bit Segment, das den Parameter SHIFT repräsentiert. Das Vorzeichenbit des Signalpegelfehlersignals bestimmt die Skalierung hiervon durch AGC_Attack und AGC_Decay. Wenn das Vorzeichenbit positiv ist (d. h. logische „0") wird der Fehler um bzw. durch die Verstärkung, spezifiziert durch AGC_Decay, skaliert. Umgekehrt, wenn der Fehler negativ ist, wird der Fehler um die Verstärkung spezifiziert durch AGC_Attack skaliert. Für positive Signalpegelfehler ist die AGC-Schleife operativ um den Signalpegel zu reduzieren, und zwar durch Reduzieren der Verstärkung durch den AGC-Verstärker. In diesem Fall wird die Schleifenverstärkung bzw. der Schleifenverstärkungsfaktor, und somit die entsprechende Schleifenzeitkonstante, durch den Wert AGC_Decay definiert. Ähnlich ist beim Vorliegen von negativen Signalpegelfehlern die AGC-Schleife operativ um den Signalpegel durch Erhöhen der Verstärkung des AGC-Verstärkers zu erhöhen. Unter diesen Umständen sind die Schleifenverstärkung und die Zeitkonstanten durch den Wert von AGC_Attack definiert.
Die Auswahl der Schleifenzeitkonstanten wird ausgeführt gemäß dem gewünschten Gleichgewicht, das es zu erreichen gilt, und zwar zwischen der Signalpegeltrackingfähigkeit der AGC-Schleife und dem Umfang in dem der Basisbandsignalpegel innerhalb des dynamischen Bereichs der DACs des AGC-Empfängers begrenzt verbleiben soll. 13B liefert eine Darstellung der Parameterwerte entsprechend einem beispielhaften Satz von Schleifenzeitkonstanten.
Nun Bezug nehmend auf 13A wird der skalierte 8-Bit Signalpegelfehler an den 14-Bit Sättigungsintegrierer 342 geliefert. Zusätzlich werden durch den Empfängersteuerprozessor 6-Bit vordefinierte obere und untere Sättigungsgrenzen bzw. Limits für Sättigung (AGC_Max, AGC_Min) des Integrieres 342 an das AGC-Netzwerk geliefert. Der Integrierer 342 ist operativ um den durchschnittlichen Signalfehler auf Null zu zwingen, was äquivalent ist zur Minimierung der Differenz zwischen dem durchschnittlichen geschätzten Signalpegel RSSI und dem gewünschten Signalpegel (AGC_Ref). Die Sättigungsgrenzen (AGC_Max, AGC_Min) werden typischerweise so gewählt, dass sie den oberen und unteren Grenzen des Bereichs der AGC- Verstärkersteuerspannung entsprechen. Die sieben höchstwertigen Bits (Most Significant Bits (MSBs)) werden von der Ausgabe des Integrierers 342 extrahiert und an den DAC 224 (12A) geliefert, der wiederum operiert bzw. betrieben wird um die Verstärkung des AGC-Verstärkers anzupassen.
14A repräsentiert darstellend die Architektur einer bevorzugten Implementierung einer Frequenz-Tracking-Schleife, die in dem Dualbetriebsartempfänger enthalten ist. Bezug nehmend auf 14A beinhaltet der Frequenz-Tracking-Schleifenfilter 250 einen Digitalsubtrahierer 390, an den das 8-Bit FM-demodulierte Frequenzsignal von dem Phasen-zu-Frequenz-Generator 218 geliefert wird. Der Subtrahierer 390 ist konstruiert, um das Frequenz-Bias bzw. Vorspannsignal (F_BIAS) zu subtrahieren, was in einer beispielhaften Implementierung ungefähr äquivalent ist zu einem Frequenz-LSB (d. h. zu 156 Hz), und zwar von dem 8-Bit demodulierten Frequenzsignal. Das resultierende Differenzsignal wird an ein Schieberegister 392 geliefert und wird gemäß einer Frequenz-Tracking-Schleifenverstärkungskonstante F_GAIN Bit-verschoben. In der Tabelle der 14B sind die Zeitkonstanten der Frequenz-Tracking-Schleife, die verschiedenen Verstärkungskonstanten F_GAIN zugeordnet sind, kompiliert bzw. aufgestellt.
Die vorzeichenerweiterte Ausgabe des Schieberegisters 392 wird dann an einen Digitalakkumulierer bzw. -akkumulator 394 gesendet. In einer beispielhaften Implementierung hat die Ausgabe des Schieberegisters 392 eine 15-Bit Genauigkeit und der Akkumulierer 394 ist 22-Bit breit. Wie durch 14A aufgezeigt wird, wird die 8 MSB-Ausgabe durch den Akkumulierer 394 an den D/A-Wandler 251 geliefert. Es ist ebenso zu verstehen, dass während des Betriebes in der CDMA-Betriebsart ein CDMA-Frequenztrackingsignal an D/A-Wandler 251 gemultiplext werden kann anstatt der Ausgabe von dem Akkumulierer 394.
Das Frequenz-Tracking-Signal F_TRACK, das durch den D/A-Wandler 251 erzeugt wird, wird benutzt um die Frequenz eines Lokaloszillators 396, der in einem HF-Teil des Empfängers 84 enthalten ist, anzupassen. Der Empfänger 84 beinhaltet weiterhin einen Mischer 398 zum Übersetzen der Frequenz des empfangenen HF-Signals ansprechend auf die angelegte Frequenz des Lokaloszillators 396. Das resultierende ZF-Signal wird dann an einen ZF-Verarbeitungsteil 402 geliefert, dessen Ausgabe durch einen A/D-Wandler 266 abgetastet und an den I/Q-Phasengenerator 214 geliefert wird. Auf diese Art und Weise ermöglicht die Frequenz-Tracking-Schleife der 14A ein „Closed-Loop"- bzw. geschlossenes Schleifendigital-Tracking der empfangenen HF-Trägerfrequenz. Zusätzlich ermöglicht die digitale Realisierung der 14A auf vorteilhafte Weise die Programmierung des Parameters F_GAIN auf eine Art und Weise, um eine gewünschte Schleifenantwort zu erlangen.
B. Audioverringerungsfilter
Nun Bezug nehmend auf 15 wird ein Blockdiagramm einer bevorzugten Implementierung des Audio-Verringerungsfilters 102 vorgesehen. Der Verringerungsfilter wird betrieben um das demodulierte Frequenzsignal von dem I/Q-FM-Demodulator 96 auf eine niedrigere Datenrate zu konvertieren. In einem beispielhaften Ausführungsbeispiel werden die 8-Bit Daten, die mit 40 Kilosamples/Sekunde (ksps) durch den I/Q-FM-Demodulator erzeugt werden, innerhalb des Filters 102 auf 12-Bit Daten mit 20 ksps konvertiert.
Die Filterarchitektur der 15 basiert auf einem Satz von kaskadierten SINC-Filtern (d. h. sinc(x) = sin(x)/x) um eine Hardwareimplementierungseffizienz zu erreichen. Insbesondere beinhaltet der Filter 102 einen Eingabe-3-tap-SINC-Filter 412, der mit einem 2-tap-SINC³-Filter 416 kaskadiert ist. Die Ausgabe des SINC³-Filters 416 wird durch Schalter 418 mit der beispielhaften Rate von 20 ksps unter-abgetastet bzw. sub-sampled. Der Filter 102 wird typischerweise konstruiert, um zumindest eine 40 dB Dämpfung über den Frequenzbereich von 16 bis 20 kHz vorzusehen. Dieser Dämpfungsgrad kann durch Realisierung der SINC-Filter gemäß der folgenden Z-Domain-Transferfunktionen bewirkt werden:

SINC Filter Transferfunktion

3-tap-SINC (412) (1 + z – 1 + z – 2)/4

2-tap-SINC³ (416) (1 + z – 1)(1 + z – 1)(1 + z – 1)/8
C. Breitbandwellenform-Timing/-Datenwiedergewinnung
Nun Bezug nehmend auf 16 wird hier darstellend die Architektur einer beispielhaften Implementierung des Breitbanddatenwiedergewinnungsnetzwerkes 104 dargestellt. Das Breitbanddatenwiedergewinnungsnetzwerk 104 ist angeordnet, um Timing-Wiedergewinnungs- und Decodierungsoperationen auf den Manchester-codierten Datenstrom, der durch den Dualbetriebsartempfänger 16 empfangen wird, auszuführen. Das Netzwerk 104 beinhaltet einen Empfängerfilter bzw. RX-Filter 430, der einen abgestimmten Filter (matched filter) für den Manchester-Symbolstrom annähert. Zusätzlich bandbegrenzt der RX-Filter 430 das demodulierte FM-Signal und weist jegliches Hochfrequenzrauschen, das durch den Phasen-zu-Frequenzgenerator 218 erzeugt wird, zurück. In einer beispielhaften Implementierung ist der RX-Filter 430 so konstruiert, dass er die Charakteristiken eines analogen Butterworth-Tiefpassfilters 4ter Ordnung mit einer Cut-Off-Frequenz von ungefähr 13 kHz demoduliert bzw. wiedergibt. Angenommen das demodulierte FM-Signal wird durch den I/Q-Demodulator mit einer beispielhaften 40 ksps Rate generiert, kann der RX-Filter 430 als ein 2-tap-SINC-Filter (Null bei 20 ksps) realisiert werden, und zwar mit einer Z-Domain-Transferfunktion von (1 + z – 1)/2.
Nun Bezug nehmend auf 16 wird ein Interpolationsfilter 432 zum Erhöhen der Abtastrate des gefilterten Signals erzeugt durch den RX-Filter 430 vorgesehen, um so eine Abtastauflösung zu erreichen, die für die Verarbeitung durch die Timing-Wiedergewinnungs- und Manchester-Decodierungsnetzwerke 433 und 434 geeignet ist. Der Interpolationsfilter 432 wird in größerem Detail in der 17 dargestellt, und wie zu sehen, beinhaltet ein Halteelement nullter Ordnung (zero order hold) 436 zum Empfangen des 40 ksps Stromes von Abtastungen von dem RX-Filter 430. Einschalter 438 ist vorgesehen, um die Ausgabe des Halteelements nullter Ordnung 436 mit ei ner beispielhaften Rate von 320 ksps erneut abzutasten bzw. zu resamplen um die geforderte Zeitauflösung für die Timing-Wiedergewinnung und Detektierung des 20 kbps Manchester-Stroms vorzusehen. Der resultierende erneut abgetastete 320 ksps Abtastungsstrom wird durch einen 8-tap-SINC-Filter 440 mit einer Transferfunktion von (1 + z – 1 + ... + z – 7)/8 gefiltert. Die resultierende linearinterpolierte Sequenz y(n), die durch den 8-tap-SINC-Filter 440 ansprechend auf eine von dem RX-Filter 430 generierte Sequenz x(n) produziert wird, kann wie folgt dargestellt werden: y(8n + k) = x(n) für k = 0; undy(8n + k) = y(8n + k – 1) + (x(n) – x(n – 1))/8 für k = 1, ... ,7
Nun Bezug nehmend auf 18A werden Darstellungen in Blockdiagrammform der Timing-Wiedergewinnungs- und Manchester-Decodierungsnetzwerke 433 und 434 vorgesehen. In einem beispielhaften Ausführungsbeispiel wird das Manchester-Decodierungsnetzwerk 434 mittels einer digitalen Phasenverriegelungsschleife erster Ordnung (1st order digital phase locked loop (DPLL)) realisiert, wobei das Timing hiervon durch die Null-Durchgänge (zero crossings) 460, die von dem Timing-Wiedergewinnungsnetzwerk 433 produziert werden bestimmt bzw. geregelt wird. Wie es in der 18A angezeigt ist, beinhaltet das Timing-Wiedergewinnungsnetzwerk 433 eine Datenschwellenwertschaltung 464 zum Vorsehen von mit Schwellenwert verglichenen (thresholded) Datenbits 470 mit der interpolierten Rate von 320 ksps an eine Null-Durchgangsschaltung 472. Die am Schwellenwert verglichenen Datenbits 470 werden basierend auf dem Vorzeichen der Eingabeabtastsequenz produziert. Im Detail wird jeder Nulldurchgang 460 innerhalb der Nulldurchgangsschaltung 472 durch XOR-Verknüpfung von aufeinander folgenden am Schwellenwert gemessenen Datenbits 470 erzeugt.
Die DPLL des Manchester-Decodierungsnetzwerks 434 ist konstruiert, um die beispielhafte Manchester-Symbolrate von 20 ksps zu verriegeln. Das Decodierungsnetzwerk 434 beinhaltet einen Nulldurchgangs abgetasteten Phasendetektor 480, der operativ ist, um die Ausgabe eines Phasenakkumulierers 484 bei Generierung eines jeden Null-Durchgangs 460 abzutasten. In einem bevorzugten Ausführungsbeispiel produziert der Phasendetektor 480 ein 3-Bit Fehlersignal, das von den drei höchststelligen Bits (Most Significant Bits (MSBs)) des Phasenakkumulierers extrahiert wird, wobei hierzu ein 1/2 niedrigstwertiger Bit-Versatz (Least Significant Bit (LSB) offset) addiert wird, um eine unvorgespannte 4-Bit Phasenfehlerschätzung zu erzeugen. Jede detektierte Phasenabtastung, die durch den Phasendetektor 480 produziert wird, wird innerhalb eines Schleifenverstärkungsskalierungsregisters 490 Bitverschoben, und zwar gemäß einer Schleifenverstärkungsverschiebung (L_SHIFT), die von dem Empfängersteuerprozessor befehligt wird. Der Betrag der Bitverschiebung, die innerhalb des Skalierungsregisters 490 ausgeführt wird, bestimmt die Zeitkonstante, und somit die Bandbreite der DPLL innerhalb des Netzwerks 434. Die Zeitkonstanten und Schleifenbandbreiten, die einen Beispielsatz von L_SHIFT-Werten zugeordnet sind, werden in der 18B angeführt.
Wie in 18B angezeigt ist, reichen in einem bevorzugten Ausführungsbeispiel die L_SHIFT-Werte von 5 bis 8, was einem Schleifenbandbreitenbereich von zwischen 80 Hz bis 10 Hz entspricht.
Wiederum Bezug nehmend auf 18A wird der Phasenakkumulierer 484 in identischen Phaseninkrementen mit einer beispielhaften Rate von 320 kHz aktualisiert.
In einer beispielhaften Implementierung wird jedes festgelegte Phaseninkrement als 1/8 ausgewählt, was dazu führt, dass der Akkumulierer 484 von –1 bis +1 durchläuft, und zwar einmal für jedes Manchester-Symbol von 16 Taktzyklen bei 320 kHz. Der Phasenakkumulierer 484 wird im Allgemeinen so implementiert, dass er bei Überlauf von ±1 umspringt (wrap).
Im Betrieb wird die DPLL der 18A so phasenverriegelt, dass die Nulldurchgänge 460 des Eingabesignals mit den Nulldurchgängen der ±1 Ausgabe vom Phasenakkumulierer 484 zusammenfallen. Obwohl im Prinzip dieses in einem durchschnittlichen abgetasteten Phasenfehler von Null von dem Phasendetektor 480 resultiert, stellen verschiedene Faktoren (wie z. B. quantisierte Zeitauflösung und Signalrauschen) einen kontinuierlichen Schleifenbetrieb dadurch sicher, dass ein von Null verschiedener abgetasteter Phasenfehler bewirkt wird. Als spezifisches Betriebsbeispiel wird der Fall angenommen, wo die ±1 Signalübergänge von dem Phasenakkumulierer 484 die Nulldurchgänge 460 des Eingabesignals anführen bzw. vorweglaufen. In diesem Fall wird das resultierende positive Fehlersignal von dem nächsten 1/8 Phaseninkrement, das an den Subtrahierer 498 vorgesehen wird, subtrahiert, wodurch der Phasenvorlauf der Ausgabe des Akkumulierers 484 relativ zu den Eingabenulldurchgängen 460 reduziert wird.
Bezug nehmend auf 18A kann die wiedergewonnene Manchster-Taktung 502 von dem Vorzeichen des Phasenfehlers, der innerhalb des Akkumulierers 484 akkumuliert wird, abgeleitet werden. Während der Phasenverriegelung entsprechen positive Übergänge (transitions) der wiedergewonnenen Manchester-Taktung 502 den Inter-Symbolübergängen der wiedergewonnenen Manchester-Daten 504 erzeugt durch den Latch bzw. Verriegelungselement 506. Im Detail werden die Manchester-Daten 504 durch Latchen bzw. Verriegeln (506) des mit dem Schwellenwert abgeglichenen Datensignals 470 an der fallenden Flanke des wiedergewonnenen Manchester-Taktsignals 502 generiert.
19A liefert eine teilweise schematische Darstellung eines NRZ-Decodierers 520, der innerhalb des Breitbanddatenwiedergewinnungsnetzwerkes 104 enthalten ist. Bezug nehmend auf 19A werden die Manchester-Daten 504 von dem Breitbanddatenwiedergewinnungsnetzwerk 104 durch Eingangs- bzw. Eingabeschieberegister 524 und 526 transferiert, von denen sukzessive Paare von Manchester-Symbolen auf Signalleitungen 528 und 530 ausgegeben werden. Jedes Paar von Manchester-Symbolen wird an Multiplexer 534 und an ein erstes XOR-Gatter 536 geliefert. Das Manchester-Symbol 530 wird ebenfalls an ein zweites XOR-Gatter 542 geliefert und wird weiter durch Eingabeschieberegister 540 gegeben. Wie es durch 19A ange zeigt wird, wird die Ausgabe des Registers 540 ebenfalls an das zweite XOR-Gatter 542 geliefert.
In einem bevorzugten Ausführungsbeispiel beinhaltet der NRZ-Decodierer 520 einen Random-Walk-Filter (RWF) 550, der angeordnet ist, um die NRZ-Daten und Taktphase ansprechend auf die Ausgaben der XOR-Gatter 536, 542 wiederzugewinnen. Der NRZ-Decodierer 520 wird ebenfalls mit der NRZ-Bittaktung 554 versehen, die dadurch erhalten wird, dass das wieder gewonnene Manchester-Taktsignal 502 durch eine Teile-bei-2-Schaltung 556 gegeben wird. Die direkte Manchester-zu-NRZ-Datenkonvertierung kann jedoch nicht einzig und allein auf der Basis der Timing-Information ausgeführt werden, die innerhalb der NRZ-Bittaktung 554 inhärent ist, da eine 180 Grad Phasenungenauigkeit bzw. Mehrdeutigkeit zwischen der Manchester-Taktung 502 und der NRZ-Bittaktung 554 existiert. Gemäß der vorliegenden Erfindung wird diese Phasenmehrdeutigkeit in dem RWF 550 dadurch aufgelöst, dass auf eine besondere Fehlerdetektierungseigenschaft zurück gegriffen wird, die inhärent in den wiedergewonnenen Manchesterdaten 504 vorliegt. Dies ist die Charakteristik des Manchester-Datenstroms, dass das XOR von sukzessiven Manchester-Symbolen immer Eins (unity) ist.
Bezug nehmend auf 19A entspricht jedes sukzessive Paar von Manchester-Symbolen 528 und 530 einem Paar von möglichen NRZ-decodierten Datenwerten. Der RWF 550 wählt betriebsmäßig einen dieser NRZ-Werte über Multiplexer 534 aus, und zwar durch Verarbeiten der wiedergewonnenen Manchester-Daten, um die am wahrscheinlichstende NRZ-Abtastphase zu bestimmen. Im Detail akzeptiert die NRZ-Logik 560 innerhalb des RWF 550 die Ausgaben von den Exklusiv-Oder-Gattern 542 und 536, auf die im Nachfolgenden als Phasengültigkeitsindikatorn Phase 1 (P1) bzw. Phase 2 (P2) Bezug genommen wird. Die Phasengültigkeitsindikatoren P1 und P2 werden mit den zwei möglichen NRZ-Datenbits 530 bzw. 528, die an den Multiplexer 534 vorgesehen werden, identifiziert. Auf der ansteigenden Flanke der wiedergewonnenen NRZ-Taktung 554 wird ein Akkumulierer 562 innerhalb des RWF 550 mit einem Inkrementierwert (INC) versehen, und zwar inkrementiert von NRZ-Logik 560.
In dem bevorzugten Ausführungsbeispiel ist der Inkrementierwert (INC) entweder 0 oder ±1 und wird durch die NRZ-Logik 560 durch Analysieren der Phasengültigkeitsindikatoren P1 und P2, und zwar gemäß der oben erwähnten Manchester-Fehlerdetektiereigenschaft erzeugt. Es wird angemerkt, dass für beliebige gegebene drei sukzessive Manchester-Symbole P1 durch XOR-Verknüpfung der ersten und zweiten Symbole abgeleitet wird und P2 durch XOR-Verknüpfung der zweiten und dritten Symbole generiert wird. Die Phasengültigkeitsindikatoren P1 und P2 sind „korrekt" wenn sie gleich Eins gesetzt sind, da dies die Manchester-Fehlerdetektierbeschränkung erfüllt, dass das XOR von aufeinander folgenden Symbolen 1 ist. Wenn P1 korrekt ist und P2 nicht korrekt ist, wird der Akkumulierer 562 inkrementiert. Für den umgekehrten Fall (d. h. P1 = 0 und P2 = 1) wird der Akkumulierer 562 dekrementiert. Wenn P1 und P2 denselben Wert besitzen, wird der Akkumulierer 562 weder inkrementiert noch dekrementiert. 19B sieht eine Tabelle vor, die diese Betriebsart der NRZ-Logik 560 zusammenfasst.
In einer beispielhaften Implementierung ist der Akkumulierer 562 6-Bit breit und somit bei –31 oder +32 gesättigt. Das korrekte NRZ-Symbol wird durch den Multiplexer 534 basierend auf dem Vorzeichen des Wertes, der innerhalb des Akkumulierers 562 gespeichert ist, ausgewählt. Im Detail resultiert ein positiv akkumulierter Wert darin, dass das Manchester-Symbol auf Signalleitung 530 zum Ausgaberegister 566 geliefert wird, während Multiplexer 534 das Manchester-Symbol auf Leitung 528 an Register 566 gibt, ansprechend auf einen negativen akkumulierten Wert.
Der NRZ-Decodierer 520 ist vorteilhafterweise so kontruiert, dass er selbstsynchronisierend ist. D. h., dass der Decodierer 520 nicht eine Initialisierung nach Beginn des Systembetriebs benötigt. Außerdem ist der schlimmst anzunehmende „Weg" um die korrekte NRZ-Phase zu erreichen 32 für Implementierungen des RWF 550, die einen 6-Bit Akkumulierer beinhalten.
In einer bevorzugten Implementierung kann der serielle Strom von NRZ-Daten von dem Ausgaberegister 566 Nachrichten von verschiedenen Formaten beinhalten, die durch den Dualbetriebsartsender 14 hierein codiert sind. Es ist vorweggenommen, dass Techniken durch Fachleute entwickelt werden können um solche Nachrichteninformation von den seriellen NRZ-Daten zu identifizieren und zu extrahieren.
Die vorhergehende Beschreibung der bevorzugten Ausführungsbeispiele wird vorgesehen um es einem beliebigen Fachmann zu ermöglichen, Ausführungsbeispiele der vorliegenden Erfindung zu verwenden. Die verschiedenen Modifikationen zu diesen Ausführungsbeispielen sind für den Fachmann leicht ersichtlich und die Grundprinzipien die hierin definiert sind können auf andere Ausführungsbeispiele ohne erfinderische Tätigkeit angewendet werden. Somit soll die vorliegende Erfindung nicht auf die Ausführungsbeispiele, die hier beschrieben wurden, beschränkt sein, sondern vielmehr sollte der vorliegenden Erfindung der größtmögliche Schutzrahmen, wie er in den angefügten Ansprüchen definiert ist, zugeordnet werden.

Claims

Ein Dualbetriebsartsender (14) zum Übertragen bzw. Senden eines Informationssignals unter Verwendung eines Frequenzmodulations-(FM)-Signals im Falle einer FM-Betriebsart und unter Verwendung eines CDMA-Signals in einer CDMA-Betriebsart, wobei folgendes vorgesehen ist: ein Digitalsignalprozessor (20) zur Erzeugung eines Digital-FM-Audiosignals; ein Breitbanddatengenerator (54) gekoppelt an den Digitalsignalprozessor (20) um ein Breitbanddatensignal zu erzeugen, wobei der Breitbanddatengenerator (54) folgendes aufweist: ein Datenregister (160) zum Empfang eines nicht auf Null zurückgehenden (non-return to zero = NRZ) Eingangsdatensignals; einen ersten Multiplexer (164) gekoppelt an das Datenregister (160) zur Erzeugung eines Teils des erwähnten Breitbanddatensignals ansprechend auf das nicht auf Null zurückgehende-Eingangsdatensignal; einen Inverter bzw. Invertieren (168) gekoppelt mit dem ersten Multiplexer (164) zum Invertieren des erzeugten Teils des erwähnten Breitbanddatensignals; und ein zweiter Multiplexer (172) gekoppelt an den Inverterer (168), das Datenregister (160) und den ersten Multiplexer (164) zum Multiplexen des erwähnten Teils des erwähnten Breitbanddatensignals mit dem invertierten Teil des erwähnten Breitbanddatensignals, wodurch das erwähnte Breitbanddatensignal erzeugt wird; einen Kombinierer (48, 178) gekoppelt mit dem erwähnten Breitbanddatengenerator (54) zum Kombinieren des erwähnten Breitbanddatensignals mit dem digitalen FM-Audio- oder Tonsignal, wodurch ein zusammengesetztes oder Kompositdigital-FM-Signal erzeugt wird; und einen Betriebsartenschalter (60) gekoppelt an den Kombinierer (48, 178) zum Empfang des zusammengesetzten Digital-FM-Signals und eines CDMA-Datensignals und zum Liefern des zusammengesetzten digitalen FM-Signals an einen Sender (64) dann, wenn die erwähnte FM- Betriebsart vorliegt und zur Lieferung des erwähnten CDMA-Datensignals an den Sender dann, wenn die CDMA-Betriebsart vorliegt, wobei der Sender zum Heraufkonvertieren und zum Senden des erwähnten Informationssignals vorgesehen ist.
Der Dualbetriebsartsender (14) nach Anspruch 1, wobei ferner folgendes vorgesehen ist: ein Audiointerpolationsfilter (42) gekoppelt an den erwähnten Datensignalprozessor (20) und den Kombinierer (48, 178) und angeordnet dazwischen um das erwähnte digitale FM-Audiosignal erhöht abzutasten („upsampling") und einen Multiplizierer (180) gekoppelt an den Kombinierer (48, 178) und den Betriebsarten- oder Modeschalter (60) und angeordnet dazwischen um das zusammengesetzte FM-Signal zu skalieren.
Ein Dualbetriebsartempfänger (16) zum Empfang eines Informationssignals, welches ein zusammengesetztes digitales FM-Audio- und Breitbanddatensignal repräsentiert, wenn eine FM-Betriebsart vorliegt, und wobei das erwähnte Informationssignal ein Code-Division-Multiple-Access (CDMA)-Datensignal repräsentiert, wenn eine CDMA-Betriebsart vorliegt, und wobei ferner der Empfänger (16) folgendes aufweist: einen Herabkonvertierer (84) zum Herabkonvertieren des erwähnten Informationssignals, wobei der Herabkonvertierer (84) in-Phase (I) und Quadratur-Phase (Q) analoge FM-Signale dann erzeugt, wenn die FM-Betriebsart vorliegt, und wobei die erwähnten I- und Q-Analog-FM-Signale gegenüber einer Nullfrequenz versetzt sind, und zwar durch einen vorbestimmten Versetzungsbereich oder -rand und zur Erzeugung von in-Phase (I) und Quadratur-Phase (Q)-Analog-CDMA-Signalen dann, wenn die CDMA-Betriebsart vorliegt; und ein Dualbetriebsartinterface bzw. -schnittsteile (92) gekoppelt an den Herabkonvertierer (84) zum Konvertieren der I- und Q-Analog-FM-Signale zu I und Q digitalen FM-Signalen und zur Umwandlung bzw. Konvertierung der erwähnten I- und Q-Analog-CDMA-Signale in I- und Q-Digital-CDMA-Signale, wobei das Dualbetriebsartinterface (92) ferner die I- und Q-Digital-FM-Signale zu einem digitalen FM-Demodulator (96) leitet und die I- und Q-Digital-CDMA-Signale zu einem CDMA-Demodulator (94) leitet, wobei der CDMA-Demodulator (94) an das erwähnte Dualbetriebsartintertace (92) gekoppelt ist, zum Digitaldemodulieren der I- und Q-Digital-CDMA-Signale, wodurch das erwähnte CDMA-Datensignal wiedergewonnen wird; wobei der Digital-FM-Demodulator (96) an das erwähnte Dualbetriebsartinterface (92) gekoppelt ist zum digitalen Demodulieren der erwähnten I- und Q-Digital-FM-Signale, wodurch das erwähnte Komposit- oder zusammengesetzte Digital-FM-Audio- und Breitbanddatensignal wiedergewonnen wird, und wobei ferner der digitale FM-Demodulator (96) folgendes aufweist: I und Q DC (Gleichstrom)-Offset-Schleifenfilter (210, 212, 270) zum digitalen Filtern der erwähnten I und Q digitalen FM-Signale, zum Eliminieren des vorbestimmten Versetzungsbereichs oder -randes und zur Erzeugung von I- und Q- digitalen FM-Basisbandsignalen, wobei jeder der I und Q DC-Offset-Schleifenfilter bzw. Gleichstromversatzschleifenfilter (210, 212, 270) folgendes aufweist: ein erstes Extraktionsregister (276) zum Extrahieren eines am meisten signifikanten Bits des erwähnten I- und Q-Digital-FM-Signals; ein Schieberegister (278) gekoppelt mit dem ersten Extraktionsregister (276) zum Einstellen einer Zeitkonstanten des erwähnten DC-Versetzungsschleifenfilters (210, 212, 270), einen Akkumulator (286) gekoppelt mit dem Schieberegister (278) zum Akkumulieren der extrahierten am meisten signifikanten Bits; ein zweites Extraktionsregister (290) gekoppelt an den Akkumulator zum Extrahieren einer vorbestimmten Anzahl von signifikanten Bits aus den akkumulierten am meisten signifikanten Bits; und einen Konverter bzw. Konvertierer (272) gekoppelt mit dem erwähnten zweiten Extraktionsregister (290) zum Umwandeln der erwähnten ext rahierten vorbestimmten Zahl der signifikanten Bits in ein analoges DC-Offset-Korrektursignal; ein digitales automatisches Verstärkungssteuernetzwerk (222) zur Messung einer empfangenen Signalstärke der erwähnten I- und Q-Digital-FM-Basisbandsignale und zum Ändern einer variablen Verstärkung des Empfängers (84) ansprechend auf die Messung der Signalstärke des empfangenen Signals; und ein Frequenznachführ- oder -verfolgungsschleifenfilter (250) zum digitalen Filtern des zusammengesetzten digitalen FM-Tonsignals und des Breitbanddatensignals und zur Einstellung einer lokalen Oszillator (396)-Frequenz des Empfängers (84) ansprechend auf das erwähnte digitalgefilterte zusammengesetzte digitale FM-Audiosignal und Breitbanddatensignal; ein Breitbanddatenwiedergewinnungsnetzwerk (104) gekoppelt an den erwähnten digitalen FM-Demodulator (96) zur Wiedergewinnung des erwähnten Breitbanddatensignals aus dem zusammengesetzten digitalen FM-Audio und Breitbanddatensignal; und einen Breitbandnachrichtendekodierer (108) gekoppelt an das erwähnte Breitbanddatenwiedergewinnungsnetzwerk (104) zum Dekodieren des erwähnten Breitbanddatensignals.
Dualbetriebsartempfänger nach Anspruch 3, wobei das digitale automatische Verstärkungssteuernetzwerk (222) folgendes aufweist: eine Empfangssignalstärkenmessungsschaltung (220) zum Berechnen einer Empfangssignalstärke der erwähnten I- und Q-Digital-FM-Basisbandsignale basierend auf mindestens einem Verhältnis aus einem Maximum eines Absolutwerts von entweder dem erwähnten I digitalen FM-Basisbandsignal oder dem erwähnten Q digitalen FM-Basisbandsignal auf ein Minimum des erwähnten Absolutwerts von entweder dem erwähnten I digitalen FM-Basisbandsignal oder dem erwähnten Q digitalen FM-Basisbandsignal; einen digitalen Subtrahierer (340) gekoppelt an die erwähnte Empfangssignalstärkenmessschaltung (220) zum Subtrahieren eines Be zugspegels von der erwähnten berechneten empfangenen Signalstärke (220), wobei der digitale Subtrahierer (340) ein digitales automatisches Verstärkungssteuerfehlersignal erzeugt; einen Integrator (342) gekoppelt an den erwähnten digitalen Subtrahierer (340), um das digitale automatische Verstärkungssteuerfehlersignal zu integrieren, und zwar zwischen einer oberen Sättigungsgrenze und einer unteren Sättigungsgrenze; und einen Konvertieren (224) gekoppelt an den erwähnten Integrierer (342) zum Umwandeln des integrierten digitalen automatischen Verstärkungssteuerfehlersignals in ein analoges automatisches Verstärkungssteuerfehlersignal.
Der Dualbetriebsartempfänger nach Anspruch 3 oder 4, wobei das Frequenzverfolgungs- oder -nachführschleifenfilter (250) folgendes aufweist: einen digitalen Subtrahierer (390) zum Subtrahieren einer Bezugsfrequenz von einer Frequenz des erwähnten zusammengesetzten digitalen FM-Audiosignals und Breitbanddatensignals, wodurch ein digitales Frequenzfehlersignal erzeugt wird; ein Schieberegister (392) gekoppelt an den erwähnten digitalen Subtrahierer (390) zum Einstellen einer Zeitkonstanten des Frequenzverfolgungs- oder -nachführschleifenfilters (250) ansprechend auf ein Verstärkungssignal; einen Akkumulator (394) gekoppelt an das erwähnte Schieberegister (392) zum Akkumulieren des verschobenen Digitalfrequenzfehlersignals; und einen Konvertierer (251) gekoppelt an den erwähnten Akkumulator (394) zum Konvertieren des akkumulierten verschobenen digitalen Frequenzfehlersignals zu einem analogen Frequenzfehlersignal.
Der Dualbetriebsartempfänger eines der Ansprüche 3 bis 5, wobei das erwähnte Breitbanddatenwiedergewinnungsnetzwerk (104) folgendes aufweist: eine digitale Phasenverriegelungsschleife (phase lock loop) (434) zur Wiedergewinnung eines Manchester-codierten nicht auf Null zurückgehenden (non-return to zero = (NRZ)) -Datensignals aus einem zusammengesetzten digitalen FM-Audio- und Breitbanddatensignal; und einen NRZ-Decodierer (520) zum Decodieren des Manchester-codierten NRZ-Datensignals.