DE69531238T2 - Adaptive grenzpuffer - Google Patents

Adaptive grenzpuffer Download PDF

Info

Publication number
DE69531238T2
DE69531238T2 DE69531238T DE69531238T DE69531238T2 DE 69531238 T2 DE69531238 T2 DE 69531238T2 DE 69531238 T DE69531238 T DE 69531238T DE 69531238 T DE69531238 T DE 69531238T DE 69531238 T2 DE69531238 T2 DE 69531238T2
Authority
DE
Germany
Prior art keywords
clock
phase
control unit
return
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69531238T
Other languages
English (en)
Other versions
DE69531238D1 (de
Inventor
Geoffrey Wimborne CHOPPING
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ericsson AB
Original Assignee
Marconi UK Intellectual Property Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marconi UK Intellectual Property Ltd filed Critical Marconi UK Intellectual Property Ltd
Application granted granted Critical
Publication of DE69531238D1 publication Critical patent/DE69531238D1/de
Publication of DE69531238T2 publication Critical patent/DE69531238T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J2203/00Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0046User Network Interface
    • H04J2203/005Terminal equipment, e.g. codecs, synch
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J2203/00Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0089Multiplexing, e.g. coding, scrambling, SONET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

  • Es gibt zwei separate Stopfverfahren auf der Ebene der Virtuellen Container 12 (VC12) in der Synchronen Digitalen Hierarchie (SDH). Dies sind das Byte- und das Bitstopfen, und diese werden beide gleichzeitig in SDH genutzt, aber nicht bei dem anfänglichen Stopfvorgang am Eingangspunkt zu dem SDH-Netz.
  • Indem anfänglich beide Verfahren genutzt werden, verhindert das komplementäre Stopfen die mögliche Einbringung eines großen Betrages an Wander durch ein SDH-Netz.
  • Eine Reduzierung des Betrages des Netz-Wander ermöglicht es, die Größe eines etwaigen Grenzpuffers zu reduzieren.
  • Die Einpassung von Grenzpuffern am Ausgang aus einem SDH- oder einem anderen Netz kann den relativen Wander wesentlich, in der Größenordnung von 80%, für SDH- oder andere Netze auf den Leitungen, die momentan nicht zur Synchronisation genutzt werden, reduzieren, während der relative Wander auf den Leitungen, die zur Synchronisation genutzt werden, nicht reduziert wird.
  • Nachrichtentechnische Berichte, Nr. 1, Januar 1984, Backnang DE, Seiten 32–28, G. Ruopp et al.: "Anschluss herkömmlicher Endgeräte an das Fernsprech- und integrierte Datennetz" beschreibt eine Taktverteilungsschaltung für einen synchronisierten Schmalband-Multiplexer.
  • Das komplementäre Stopfen ist in unserer parallel eingereichten Patentanmeldung EP-A-0 674 407 beschrieben.
  • Wander am Ausgang einer Übertragungsleitung kann möglicherweise, aber nicht notwendigerweise, Schlupf verursachen. Der wichtigste Faktor ist, wie sich der Wander relativ zu der Taktquelle der Empfangsausrüstung bewegt.
  • Wenn die Taktquelle der Empfangseinheit für eine Grenzpuffereinrichtung zur Verfügung steht, ist es möglich, dass der Puffer das Ausgangssignal der Übertragungsleitung derart phasenanpassen kann, dass es ziemlich nah der Taktquelle der Empfangsausrüstung folgt, und wenn dies möglich ist, kann Schlupf praktisch ausgeschlossen werden. Dies reduziert den relativen Wander zwischen dem Zubringer und dem Takt der Empfangsausrüstung.
  • Beispiele für fünf Konfigurationen von Empfangsausrüstung sind:
    • (a) Multiplexer mit einem Eingang, ohne Ausrichter, der den empfangenen, wiedergewonnen Takt in Schleife zurückführt, um die Rückkehrschnittstelle anzusteuern.
    • (b) Multiplexer mit einem Eingang, ohne Ausrichter, mit frei laufendem Takt, um die Rückkehrschnittstelle anzusteuern.
    • (c) Ein Eingang mit Ausrichter, und zwar eines Gerätes mit mehreren Eingängen, wobei der Ausrichter-Lesetakt von einem anderen Eingang oder einer internen Quelle stammt. Dieser Takt wird außerdem genutzt, um die Rückkehrschnittstelle anzusteuern.
    • (d) Ein Eingang eines Geräts mit mehreren Eingängen, dessen wiedergewonnener Takt als der Ausrichter-Lesetakt für einen anderen Eingang genutzt wird und außerdem verwendet wird, um die Rückkehrschnittstelle anzusteuern.
    • (e) Ein Eingang mit Ausrichter, und zwar eines Gerätes mit mehreren Eingängen, wobei der Ausrichter-Lesetakt von einem anderen Eingang oder einer internen Quelle stammt. Der empfangene Eingangstakt wird verwendet, um die Rückkehrschnittstelle anzusteuern.
  • Die Auswirkungen dieser Konfigurationen auf die idealen Takteigenschaften der Grenzpuffereinheit sind folgende:
    • (a) Geradeaustakt, um Wander auf dem Rückkehrtakt in das Netz zu minimieren.
    • (b) Obgleich dies nicht wesentlich ist, wird ein Geradeaustakt bevorzugt.
    • (c) Ein solcher Takt ist erforderlich, um dem Rückkehrtakt zu folgen.
    • (d) Geradeaustakt.
    • (e) Geradeaustakt. (Das Gerät mit einem Ausgangsausrichter macht den Nutzen eines Grenzpuffers zunichte).
  • Diese Eigenschaften führen zu den drei idealen Anforderungen: Der Grenzpuffer
    • (a) darf keinen Schlupf einbringen,
    • (b) sollte keine Phasenänderungen einbringen, wenn er eine Verbindung mit 2048 kbit/s trägt, die als Referenz genutzt wird. (Der Puffer sollte eine konstante Verzögerung einbringen).
    • (c) sollte die notwendigen Phasenänderungen einbringen, wenn er keine Verbindung mit 2048 kbit/s trägt, die als eine Synchronisationsreferenz genutzt wird, um mit dem Rückkehrtakt übereinzustimmen.
  • Um die Konfiguration einfach zu gestalten und zu ermöglichen, dass die Empfangsausrüstung dynamisch ihre Referenzwahl ändert, muss der Grenzpuffer erforderlichenfalls automatisch zwischen (b) und (c) wechseln. Das bedeutet, dass der Grenzpufferalgorithmus eine Kompensation dafür bieten muss, ob der Zubringer verwendet wird, um eine Referenz zu tragen oder nicht. Der Grenzpuffer muss aus dem Rückkehrtakt bestimmen, ob dessen Zubringer als die Referenz genutzt wird.
  • Ein üblicher Grenzpuffer wird nur die Anforderungen (a) und (c) erfüllen, da er nicht für den Betrieb auf Referenzverbindungen gedacht ist. Seine Verwendung kann zu Bereitstellungsproblemen führen. Ein üblicher Grenzpuffer ist eine vereinfachte Form dessen, was nachfolgend beschrieben ist.
  • Entsprechend der vorliegenden Erfindung wird eine Grenzpuffer-Steuereinheit zur Verwendung in einem Telekommunikationssystem, das die Synchrone Digitale Hierarchie (SDH) oder andere Multiplexingmittel nutzt, zur Verfügung gestellt, welche eine Phasenanpassungseinrichtung umfasst, die Einrichtungen zur Bestimmung des Phasenfehlers zwischen einem wiedergewonnenen Leitungstakt und einem wiedergewonnenen Rückkehrtakt von Empfangsausrüstung des Telekommunikationssystems aufweist, wobei die Phase des wiedergewonnenen Rückkehrtakts um den Wert des Phasenfehlers vorgeschoben oder verzögert wird und die Phase des wiedergewonnenen Leitungstakts um weniger als den Wert des Phasenfehlers verzögert bzw. vorgeschoben wird, sodass ein phasenangepasster Leitungstakt erzeugt wird.
  • Die vorliegende Erfindung wird nun beispielshalber unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, in welchen:
  • 1 zwei Grenzpuffer, einen auf einer Referenzverbindung und einen auf einer Nicht-Referenzverbindung, darstellt; und
  • 2 eine Taktsteueranordnung der vorliegenden Erfindung darstellt.
  • Zu den vorstehenden zwei Beispielen kann gesagt werden, dass der Ausgangstakt der gleiche oder nahezu der gleiche wie der Eingangstakt sein muss oder ansonsten der Grenzpuffer überfließen oder komplett leerlaufen wird.
  • Der obere Teil von 2 zeigt, wo der Leitungstakt wiedergewonnen werden kann und der Ausgangsleitungstakt um einen kleinen Bruchteil einer Bitperiode (ein n-tel einer Periode) vorgeschoben oder verzögert wird. Der Bruchteil der Periode muss viel kleiner als 0,2 sein, um die Anforderung hinsichtlich Jitter zu erfüllen. Der Vorgang 'Teile durch M' begrenzt die Rate, mit welcher die Anpassungen relativ zu dem hauptsächlich wiedergewonnenen Leitungstakt vorgenommen werden können. Die Rate, mit welcher die Anpassungen vorgenommen werden, muss möglicherweise programmierbar gestaltet werden, um auf die Eigenschaften der Empfangsausrüstung angepasst zu sein.
  • Der untere Teil der Figur zeigt, wo der Rückkehrtakt von der Empfangsausrüstung durch den Leitungstakt auf den nahekommendsten n-ten Teil einer Bitperiode abgetastet wird.
  • Der Wert des Teilers S ist derart vorgesehen, dass der Fehler über mindestens einen vollständigen Rahmen abgetastet wird.
  • Sobald ein Abtastwert gewonnen ist und der festgestellte Fehler ausreicht, um Maßnahmen zu ergreifen, wird ein hoher Prozentsatz des Fehlers verwendet, um die Phase des Ausgangsleitungstakts anzupassen, und der vollständige Fehler wird verwendet, um den Wert des Teilers für den Rückkehrtakt anzupassen.
  • Der automatische Betriebsalgorithmus basiert auf den folgenden Regeln:
    • 1. Wenn der Puffer eine Anzeige 'nahezu voll' erreicht, wird der Ausgangsleitungstakt vorgeschoben, bis die Anzeige gelöscht ist.
    • 2. Wenn der Puffer eine Anzeige 'nahezu leer' erreicht, wird der Ausgangsleitungstakt verzögert, bis die Anzeige gelöscht ist.
    • 3. Wenn die Phase des Rückkehrtakts in Bezug auf die Phase des wiedergewonnenen Leitungstakts abweicht, wird die Phase des Ausgangsleitungstakts um einen feststehenden hohen Prozentsatz (H%) der gemessenen Phasenabweichung angepasst. H beträgt typischerweise 80%.
    • 4. Wenn die Phase des Rückkehrtakts in Bezug auf die Phase des wiedergewonnenen Leitungstakts abweicht, wird die Phase des Rückkehrzählers um die gemessene Phasenabweichung angepasst.
  • Wenn der Ausgangsleitungstakt durch die Empfangsausrüstung nicht als Referenz genutzt wird, und vorausgesetzt, der Puffer erreicht nicht seine Endgrenzen, wird der Ausgangsleitungstakt den Abweichungen des Rückkehrtakts folgen, außer dass große Beträge an Wander, die auf dem Leitungstakt (in Bezug auf den Rückkehrtakt) gemessen werden, gedämpft werden und nur L% der Abweichung zu der Ausgangsleitung durchgelassen werden. Die L% des maximalen Betrages des erwarteten Leitungstakt-Wander sollten so vorgesehen sein, dass sie sicher unterhalb des geforderten Grenzwertes für Wander (18 Mikrosekunden) liegen.
  • Wenn der Ausgangsleitungstakt durch die Empfangsausrüstung als eine Referenz genutzt wird, wird der Ausgangsleitungstakt anfänglich nur um L% der gemessenen Phasenabweichung angepasst.
  • Die folgliche Auswirkung der Verschiebung des Rückkehrtakts um L% bedeutet, da dieser dem Ausgangsleitungstakt folgt, dass sich eine weitere Änderung von H × L% ergeben sollte.
  • Dies wiederum führt zu weiteren Änderungen von H × H × L und H × H × H × L% usw.
  • Wenn H + L = 1 ist, ist die Summe der Reihe
    L + HL + HHL + HHHL + HHHHL usw.
    gleich 1.
  • Somit sollte folglich die Empfangsausrüstung allmählich die vollständige Änderung empfangen, vorausgesetzt, die Empfangsausrüstung weist eine vernünftige lineare Nachführungsanordnung auf.
  • Es muss angenommen werden, dass dies funktionieren wird, vorausgesetzt, dass L nicht zu klein ist. Der minimale Wert für L ist wahrscheinlich eine Funktion der Gestaltung der Empfangsausrüstung. Wenn L so niedrig wie etwa 10% wäre, dann könnten 100 Mikrosekunden Wander auf 10 Mikrosekunden reduziert werden.
  • Wenn L zu klein ist, könnte die Takteinrichtung der Empfangsausrüstung instabil werden.
  • Das in der gleichzeitig anhängenden Anmeldung, auf die zuvor Bezug genommen wurde, beschriebene Stopfverfahren stellt ein einfaches Verfahren zur Vermeidung der großen Phasenänderungen dar, die auftreten können, wenn Änderungen an der SDH-Synchronisation auftreten.
  • Dies würde bedeuten, dass die vorliegende Erfindung in der Lage sein sollte, mit allen anderen Quellen für Wander aus SDH zurechtzukommen und Teil des Desynchronisierers oder eine separate Einheit sein könnte.
  • Ohne das komplementäre Stopfen oder andere verbesserte Neustopfmechanismen wird die vorliegende Erfindung wahrscheinlich nicht vollständig die insgesamt möglichen Abweichungen eines großen SDH-Netzes abdecken. Entweder es wird ein gewisser Schlupf akzeptiert oder es müssten nichtadaptive Grenzpuffer angewandt werden, mit den Planungseinschränkungen, die das mit sich bringen würde.
  • Da SDH-Desynchronisierer keine sehr starke Pufferung erfordern, um die Anforderungen hinsichtlich Jitter, G.823, zu erfüllen, gibt es nur geringe Verzögerungsfolgen, wenn Grenzpuffer in separaten Einheiten vorgesehen werden. Bei ATM jedoch, wo die Neutaktungsverzögerungen, die eingebracht werden, um die Anforderungen hinsichtlich Jitter zu erfüllen, so groß sein können, würde die Verwendung großer Grenzpuffer in separaten Einheiten eine stärkere Verzögerung nach sich ziehen.
  • Von adaptiven Grenzpuffern wird lediglich erwartet, dass sie in der Lage sind, den Wander um einen Faktor 5 oder 10 zu reduzieren. Wo dies jedoch zufriedenstellend ist, stellt der adaptive Betrieb einen sehr nützlichen Vorteil dar.

Claims (6)

  1. Grenzpuffer-Steuereinheit zur Verwendung in einem Telekommunikationssystem, umfassend: eine Phasenanpassungseinrichtung mit Einrichtungen zur Bestimmung des Phasenfehlers zwischen einem wiedergewonnenen Leitungstakt und einem wiedergewonnenen Rückkehrtakt von Empfangsausrüstung des Telekommunikationssystems, wobei die Einheit derart angepasst ist, dass die Phase des wiedergewonnenen Rückkehrtakts um den Wert des Phasenfehlers vorgeschoben oder verzögert wird und die Phase des wiedergewonnenen Leitungstakts um weniger als den Wert des Phasenfehlers verzögert bzw. vorgeschoben wird, sodass ein phasenangepasster Ausgangsleitungstakt erzeugt wird.
  2. Steuereinheit nach Anspruch 1, die ferner eine Steuereinrichtung umfasst, um zu verhindern, dass der Puffer überläuft oder leerläuft.
  3. Steuereinheit nach einem der vorhergehenden Ansprüche, die ferner Einrichtungen zum Anpassen der Frequenz der Phasenanpassung umfasst.
  4. Steuereinheit nach einem der vorhergehenden Ansprüche, wobei der Phasenfehler seltener als einmal pro Rahmen bestimmt wird.
  5. Steuereinheit nach einem der vorhergehenden Ansprüche, wobei die Anpassungsrate programmierbar ist.
  6. Steuereinheit nach einem der vorhergehenden Ansprüche, welche die Synchrone Digitale Hierarchie anwendet.
DE69531238T 1994-03-30 1995-03-28 Adaptive grenzpuffer Expired - Lifetime DE69531238T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9406324 1994-03-30
GB9406324A GB9406324D0 (en) 1994-03-30 1994-03-30 Adaptive boundary buffers
PCT/GB1995/000695 WO1995027351A1 (en) 1994-03-30 1995-03-28 Adaptive boundary buffers

Publications (2)

Publication Number Publication Date
DE69531238D1 DE69531238D1 (de) 2003-08-14
DE69531238T2 true DE69531238T2 (de) 2004-02-05

Family

ID=10752766

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69531238T Expired - Lifetime DE69531238T2 (de) 1994-03-30 1995-03-28 Adaptive grenzpuffer

Country Status (10)

Country Link
US (1) US5923669A (de)
EP (1) EP0753227B1 (de)
JP (1) JP3530967B2 (de)
CN (1) CN1076913C (de)
AU (1) AU689245B2 (de)
DE (1) DE69531238T2 (de)
GB (2) GB9406324D0 (de)
NO (1) NO964043L (de)
WO (1) WO1995027351A1 (de)
ZA (1) ZA952530B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19947095A1 (de) * 1999-09-30 2001-05-03 Siemens Ag Vorrichtung zur Synchronisierung des Rahmentaktes in Einheiten/Knoten datenübertragender Systeme
US20070189428A1 (en) * 2006-02-14 2007-08-16 Knerr Barry F Method and system for automatically calibrating a clock oscillator in a base station
US20090135854A1 (en) * 2007-11-27 2009-05-28 Mark Bettin System and method for clock synchronization

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831637A (en) * 1984-06-19 1989-05-16 American Telephone And Telegraph Company Apparatus and technique for timing jitter cancellation in a data receiver
FR2668323B1 (fr) * 1990-10-17 1993-01-15 Telecommunications Sa Dispositif de reduction de la gigue due aux sauts de pointeurs dans un reseau de telecommunications numeriques.
US5268936A (en) * 1991-07-08 1993-12-07 At&T Bell Laboratories Synchronous digital signal to asynchronous digital signal desynchronizer
US5319680A (en) * 1991-09-03 1994-06-07 The Whitaker Corporation Phase locked loop synchronization system for use in data communications
US5517521A (en) * 1993-06-25 1996-05-14 Digital Wireless Corporation Method and apparatus for synchronization between real-time sampled audio applications operating full-duplex over a half-duplex radio link

Also Published As

Publication number Publication date
GB9506327D0 (en) 1995-05-17
GB2288106B (en) 1999-01-06
WO1995027351A1 (en) 1995-10-12
GB2288106A (en) 1995-10-04
CN1076913C (zh) 2001-12-26
EP0753227A1 (de) 1997-01-15
ZA952530B (en) 1995-12-21
AU689245B2 (en) 1998-03-26
JPH09512967A (ja) 1997-12-22
US5923669A (en) 1999-07-13
EP0753227B1 (de) 2003-07-09
CN1145148A (zh) 1997-03-12
NO964043D0 (no) 1996-09-26
JP3530967B2 (ja) 2004-05-24
AU2077295A (en) 1995-10-23
NO964043L (no) 1996-09-26
DE69531238D1 (de) 2003-08-14
GB9406324D0 (en) 1994-05-25

Similar Documents

Publication Publication Date Title
DE69831473T2 (de) Verfahren und Vorrichtung zum Multiplexen und Demultiplexen digitaler Signalströme
DE69734415T2 (de) SDH-Desynchronisierer
DE3107232C2 (de)
EP0503732B1 (de) Übertragungsverfahren und -system für die digitale Synchron-Hierarchie
DE4110933A1 (de) Uebertragungssystem fuer die synchrone digitale hierachie
EP0475498B1 (de) Schaltungsanordnung zur Bitratenanpassung zweier digitaler Signale
LU87714A1 (de) Verfahren zum uebertragen eines digitalen breitbandsignals in einer untersystemeinheitenkette ueber ein netz einer synchron-digital-multiplexhierarchie
DE69531320T2 (de) System zur Verminderung von Jitter in einem digitalen Demultiplexer
DE69732832T2 (de) Virtuelle zeitschleife
DE69531238T2 (de) Adaptive grenzpuffer
DE2818675A1 (de) Mikroprogrammierte einheit zur verwendung in einer datenuebertragungseinrichtung
EP0567517B1 (de) Verfahren und anordnung zur übertragung von digitalsignalen
EP0963069B1 (de) Desynchronisiereinrichtung für ein synchrones digitales Nachrichtenübertragungssystem
EP0363513A1 (de) Verfahren und Schaltungsanordnung zum Empfang eines binären Digitalsignals
DE60206468T2 (de) Plesiochroner Demultiplexer
EP0456903B1 (de) Verfahren und Anordnung zur Reduktion von Wartezeitjitter
EP0455963B2 (de) Anordnung und Verfahren zum Abbilden eines ersten Nutzsignals aus dem Rahmen eines ersten Digitalsignals mittels Impulsstopftechnik in den Rahmen eines zweiten Digitalsignals
DE69924902T2 (de) Funkstation für ein SDH-Netzwerk und Verfahren zur Auswahl des Arbeitstakts davon
DE3342777T1 (de) Digitale Multiplex-Einrichtung
EP1223698A2 (de) Verfahren und Kompensationsmodul zur Phasenkompensation von Taktsignalen
DE69432900T2 (de) Verfahren zum empfang eines signals in einem synchronen digitalen telekommunikationssystem
DE69735714T2 (de) Anordnung und verfahren zur aufrechterhaltung der synchronisation und frequenzstabilisation in einem drahtlosen telekommunikationssystem
DE69721563T2 (de) Digitale phasenregelschleife und verfahren zu ihrer steuerung sowie methode und empfangsschaltung zur desynchronisation in einem digitalen übertragungssystem
EP0461703B1 (de) Schaltungsanordnung zur Bitratenanpassung
EP0727887B1 (de) Stopfeinrichtung für synchrones digitales Übertragungssystem

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: MARCONI UK INTELLECTUAL PROPERTY LTD., COVENTRY, G

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ERICSSON AB, STOCKHOLM, SE

8328 Change in the person/name/address of the agent

Representative=s name: 2K PATENTANWAELTE BLASBERG KEWITZ & REICHEL, PARTN