DE60206468T2 - Plesiochroner Demultiplexer - Google Patents

Plesiochroner Demultiplexer Download PDF

Info

Publication number
DE60206468T2
DE60206468T2 DE60206468T DE60206468T DE60206468T2 DE 60206468 T2 DE60206468 T2 DE 60206468T2 DE 60206468 T DE60206468 T DE 60206468T DE 60206468 T DE60206468 T DE 60206468T DE 60206468 T2 DE60206468 T2 DE 60206468T2
Authority
DE
Germany
Prior art keywords
signal
read
tributary
frame
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60206468T
Other languages
English (en)
Other versions
DE60206468D1 (de
Inventor
Dr. Michael Wolf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent SAS
Original Assignee
Alcatel SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel SA filed Critical Alcatel SA
Application granted granted Critical
Publication of DE60206468D1 publication Critical patent/DE60206468D1/de
Publication of DE60206468T2 publication Critical patent/DE60206468T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/07Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/076Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking

Description

  • Sachgebiet der Erfindung
  • Die Erfindung bezieht sich auf das Sachgebiet der Telekommunikation und insbesondere auf den Transport von Nutzlastsignalen über ein digitales Übertragungssystem. Insbesondere bezieht sich die Erfindung auf einen plesiochronen Demultiplexer und ein zugehöriges Verfahren zum Demultiplexen eines plesiochronen Nutzlastsignals aus einem Multiplex-Übertragungssignal.
  • Hintergrund der Erfindung
  • Die heute üblichen Übertragungssysteme basieren grundsätzlich auf der Zeitbereichs-Multiplextechnik. Dabei wird aus mehreren Zubringersignalen (Tributary Signals) durch Verschachtelung (Interleaving) ein Multiplex-Übertragungssignal gebildet, das anschließend über das Übertragungssystem übertragen wird. Allerdings leiten die Zubringersignale ihr Timing nicht unbedingt aus derselben Referenztaktsignalquelle ab und können sich zudem mit unterschiedlichen Laufzeiten ausbreiten. Damit sie verschachtelt werden können, müssen ihre Bitraten also auf eine gemeinsame Rate gebracht werden. Dieser Vorgang wird als Synchronisation bezeichnet. Für die Synchronisation sind unterschiedliche Techniken bekannt, von denen die wichtigste die Bit- oder Byte-Ausrichtung ist. Dabei werden, falls nötig, zusätzliche Stopfbits oder -bytes in die Zubringersignale eingefügt (Stuffing) oder aus ihnen entfernt (Destuffing), um ihre jeweiligen Datenraten aufeinander abzugleichen.
  • Ein wichtiges Übertragungssystem ist als SDH (Synchrone Digitale Hierarchie) bekannt und basiert auf einem Frame-Format und einer Multiplex-Hierarchie, die in ITU-T G.707 (2000) definiert sind. Der elementare Transport-Frame in der SDH wird als STM-N bezeichnet (Synchrones Transportmodul, N = 1, 4, 16, 64, 256), in welchem die Zubringersignale befördert werden. Zur Bildung des Frames werden die Zubringersignale zunächst durch Einbetten von positiven, Null- oder negativen Stopfbits in einen sogenannten Container (C-N, N = 4, 3, 2, 12 oder 11) eingeordnet. Auf diese Weise werden sie auf eine gemeinsame Datenrate gebracht. Zusammen mit einigen Pfad-Overheaddaten werden sie als virtuelle Container VC-N bezeichnet. Die virtuellen Container niedrigerer Ordnung (VC-3, 2, 12, 11) werden in einen virtuellen Container höherer Ordnung (VC-4) gemultiplext, der anschließend in einen STM-1-Frame eingeordnet wird.
  • Allerdings können virtuelle Container, die von unterschiedlichen Punkten in einem Netz eintreffen, noch immer geringfügig unterschiedliche Datenraten und Phasenlagen aufweisen. Um diese Phasen- und Frequenzdifferenzen auszugleichen, adressieren Zeiger die virtuellen Container innerhalb ihrer Struktur höherer Ordnung. Insbesondere adressiert ein Zeiger erster Ordnung, der als AU-Zeiger (mit AU für engl. "Administrative Unit") bezeichnet wird, den VC-4 innerhalb des STM-1, während TU-Zeiger (mit TU für engl. "Tributary Unit") die VCs innerhalb des VC-4 adressieren. Jeder Zeiger gibt als Bytezahl den Phasenversatz zwischen der ersten möglichen Byteposition und dem tatsächlichen Beginn des VCs an. Zum Ausgleichen von Frequenzdifferenzen können Stopfbytes (entweder drei für den VC-4 oder eines für VCs niedrigerer Ordnung) eingefügt werden, wodurch der Zeiger entsprechend um +1 beziehungsweise –1 angeglichen wird. Dieser Vorgang wird als Zeiger-Ausrichtungsereignis bezeichnet und bewirkt im Prinzip dasselbe wie die Ausrichtung über positive, Null- oder negative Stopfbytes. Die Ausrichtung kann auf jeder beliebigen VC-Ebene erfolgen.
  • Ein anderes Übertragungssystem, das in letzter Zeit entwickelt wurde, wird als OTN (Optisches Transportnetzwerk) bezeichnet und basiert auf einem Frame-Format und einer Multiplex-Hierarchie, die in ITU-T G.709 (2001) definiert sind. Das Multiplexen von Zubringersignalen basiert ebenfalls auf einer Bit- und Byte-Ausrichtung.
  • Allerdings müssen am entfernten Ende einer Übertragungsleitung oder eines Übertragungspfades das Zubringersignal aus der Transportrahmenstruktur extrahiert und die ursprüngliche Datenrate zurückgewonnen werden. Die Rückgewinnung der ursprünglichen Datenrate ist (im Gegensatz zu asynchronen oder paketorientierten Übertragungssystemen) ein zentrales Problem in allen synchronen oder plesiochronen Übertragungssystemen, da diese Arten von Übertragungssystemen die Forderung erfüllen müssen, daß die Datenrate eines Zubringersignals nicht beeinträchtigt werden darf.
  • Extraktion und Rückgewinnung des Zubringersignals mit seiner ursprünglichen Datenrate erfolgen grundsätzlich durch Entfernen aller Stopfbits oder -bytes, Schreiben des Signals in einen Pufferspeicher und Auslesen des Zubringersignals aus dem Pufferspeicher mit der Taktrate eines Lokaloszillators. Um einen Über- oder Unterlauf des Puffers zu vermeiden, wird die Frequenz des Lokaloszillators so geregelt, daß sie höher ist, wenn das Puffer zu voll ist, und umgekehrt niedriger ist, wenn das Puffer zu leer ist. Die Komponente, die diese Extraktion und Rückgewinnung ausführt, bezeichnet man als Desynchronisierer (Desynchronizer) und den zugehörigen Vorgang als Desynchronisation.
  • Ein elementarer Desynchronisierer, der nach diesem Prinzip arbeitet, ist bekannt aus der Veröffentlichung von R. Urbansky, "Simulation Results and Field Trial Experience of Justification Jitter", 6th World Telecommunication Forum, Teil 2, Technisches Symposium "Integration, Interoperation and Interconnection: The Way to Global Services", vom 10. bis zum 15. Oktober 1991 in Genf (Schweiz), International Telecommunication Union, 1991, S. 45–49, Band 3 von 3, auf die im folgenden Bezug genommen wird.
  • Allerdings bewirken Ausrichtungsereignisse, die in den Multiplexsignalen enthalten sind, daß der Lokaloszillator seine Frequenz verringert oder erhöht, was im zurückgewonnenen Zubringersignal hoch- und niederfrequente Phasenschwankungen verursachen kann, die als Jitter beziehungsweise Wander bezeichnet werden. Eine andere konkrete Quelle für niederfrequente Jitter- und Wander-Effekte ist die Oszillatorfrequenzregelung als solche, die darauf basiert, den Füllstand des Pufferspeichers zu messen oder auch die Timingphasen für die Lese- und Schreibvorgänge zu vergleichen. Da die Datenbytes des Zubringersignals nicht gleichmäßig über das Multiplexsignal verteilt sind, treten im Taktsignal des Zubringer-Datenstromes Lücken auf, die auf Overhead- oder FEC-Bytes (mit FEC für "Forward Error Correction") zurückzuführen sind, deren Übernahme in den Pufferspeicher jeweils blockiert wird. Diese Lücken wirken sich nachteilig auf den Vergleich zwischen der Lese- und Schreib-Timingrate des Pufferspeichers aus und rufen folglich niederfrequente Jitter- und Wander-Effekte hervor. Jitter und Wander aber stellen eine Beeinträchtigung des ursprünglichen Zubringersignals dar und müssen deshalb vermieden oder auf ein akzeptables Minimum reduziert werden.
  • Es gibt eine Reihe von Vorschlägen zur Implementierung eines Desynchronisierers, der die im zurückgewonnenen Zubringersignal erzeugten Jitter- und Wander-Effekte reduziert.
  • In US 6,188,685 wird ein Verfahren beschrieben, bei dem zunächst das Multiplexsignal so restrukturiert wird, daß sich der Overhead-Anteil gleichmäßig über den Frame verteilt, und anschließend die Zubringersignale extrahiert und desynchronisiert werden. Auf diese Weise werden größere Lücken im Nutzlasttakt des Multiplexsignals vermieden, was den Phasenvergleich, der die Basis für die Frequenzregelung des Lokaloszillators bildet, genauer macht.
  • In US 5,781,597 wird ein Desynchronisierer beschrieben, der Frame-Bytes und nicht nur Nutzlastbytes zählt und vergleicht. Ausrichtungsereignisse, die im Multiplexsignal stattfinden, werden durch einen zusätzlichen Korrekturparameter berücksichtigt, der als Leak-Faktor bezeichnet wird. Hierdurch werden die Lücken im Nutzlast-Schreibtaktsignal vermieden, die den Oszillator-Regelungsvorgang beeinträchtigen.
  • In WO 93/12600 wird ein Desynchronisierer der oben dargestellten Art beschrieben, bei dem der lokale Taktoszillator synchron mit der Multiframe-Rate des virtuellen Containers abgestimmt wird, der das zurückzugewinnende Zubringersignal enthält. In US 5,131,013 wird ein ähnliches Konzept beschrieben, bei dem der lokale Taktoszillator synchron mit dem Frame-Takt des virtuellen Containers abgestimmt wird, der das zu extrahierende Zubringersignal enthält.
  • Gleichwohl sind die bekannten Techniken zur Desynchronisation entweder nicht zufriedenstellend oder zu komplex. Daher besteht ein Ziel der vorliegenden Erfindung darin, einen anderen Desynchronisierer und ein zugehöriges Desynchronisationsverfahren zur Verfügung zu stellen, das bei geringem technischem Aufwand nur wenig Jitter- und Wander-Effekte verursacht.
  • Zusammenfassende Beschreibung der Erfindung
  • Dieses Ziel und weitere Ziele, die im folgenden aufgeführt sind, werden mit einem Verfahren zum Extrahieren und Desynchronisieren eines Zubringersignals aus einem Multiplexsignal erreicht, bei welchem die Bits oder Bytes des Zubringersignals aus dem Multiplexsignal in einen Pufferspeicher geschrieben und mit der Timingrate eines Lokaloszillators wieder ausgelesen werden. Die Frequenz des Oszillators wird so geregelt, daß ein Über- oder Unterlauf des Pufferspeichers verhindert wird, indem die Zahl der aus dem Puffer gelesenen oder in den Puffer geschriebenen Bits und Bytes synchron mit dem Frame des Multiplexsignals verglichen wird.
  • Der erfindungsgemäße Desynchronisierer verfügt über einen Pufferspeicher zum Zwischenspeichern von Zubringerdatenbits, die aus dem Multiplexsignal extrahiert wurden, ferner über einen einstellbaren Oszillator zum Erzeugen eines Lese-Taktsignals, mit dem die Zubringerdatenbits oder -bytes aus dem Speicher ausgelesen werden, und einen Komparator, der die Lese- und Schreib-Timingraten des Pufferspeichers synchron mit der Lesedatenrate des Multiplexsignals vergleicht und so ein Steuersignal zum Regeln des Oszillators erzeugt.
  • Die Erfindung bietet den Vorteil, daß das Jitterverhalten des Desynchronisierers von der Multiplexstruktur des Multiplexsignals unabhängig und somit gleichermaßen auf SDH- und OTN-Signale, aber auch auf andere Arten von synchronen oder plesiochronen Multiplexsignalen anwendbar ist.
  • Kurzbeschreibung der Zeichnungen
  • Im folgenden wird eine bevorzugte Ausführungsform der vorliegenden Erfindung unter Bezug auf die beiliegende Zeichnung beschrieben, in welcher die einzige Abbildung ein Blockdiagramm des erfindungsgemäßen Desynchronisierers zeigt.
  • Ausführliche Beschreibung der Erfindung
  • Ein Blockdiagramm einer bevorzugten Ausführungsform der vorliegenden Erfindung ist in 1 dargestellt. Es zeigt einen Demultiplexer 1, der mit einem Destuffing-Modul 3 verbunden ist. Das Destuffing-Modul 3 ist mit einem Pufferspeicher 2 verbunden. Ein Lokaloszillator 7 erzeugt ein Lese-Taktsignal 14 für den Pufferspeicher 2. Ein erster und ein zweiter Zähler 4 und 5 sind mit dem Lese-Taktsignal 14 beziehungsweise einem Schreib-Taktsignal 13 verbunden, während die Ausgänge der Zähler 4 und 5 mit einem Komparator 6 verbunden sind. Der Komparator 6 ist über ein Tiefpaßfilter 8 mit einer Steuerleitung des Oszillators 7 verbunden.
  • Der Demultiplexer 1 empfängt ein Multiplexsignal 9, ein Taktsignal 10 und ein Rahmen-Taktsignal 11, wobei die letzteren beiden aus dem Multiplexsignal 9 abgeleitet sind. Der Demultiplexer 1 erzeugt ein extrahiertes Zubringersignal 16 und ein mit Lücken behaftetes erstes Taktsignal 12, die auf das Destuffing-Modul 3 gegeben werden. Das mit Lücken behaftete erste Taktsignal 12 weist immer dann Taktimpulse auf, wenn Datenbits des Zubringersignals 16 und an anderen Stellen Lücken vorhanden sind. Die Lücken entsprechen Datenbits anderer Zubringersignale sowie Overhead- oder FEC-Bits im Multiplexsignal 9.
  • Das Destuffing-Modul 3 entfernt alle gegebenenfalls vorhandenen Ausrichtungsbits oder -bytes aus dem Zubringersignal 16 und erzeugt ein mit Lücken behaftetes zweites Taktsignal 13, das für die entfernten Ausrichtungsbits zusätzliche Lücken aufweist. Das extrahierte und ausgeräumte Zubringersignal 17 wird anschließend in den Pufferspeicher 2 geschrieben, wobei das mit Lücken behaftete zweite Taktsignal 13 als Schreib-Taktsignal verwendet wird. Danach werden die Zubringerdatenbits mit Hilfe des Taktsignals 14 vom Lokaloszillator 2, das als Lese-Taktsignal dient, aus dem Pufferspeicher ausgelesen. Auf diese Weise entsteht das zurückgewonnene Zubringersignal 20, das vom Desynchronisierer 20 ausgegeben wird.
  • Ein erster Zähler 4 zählt das Schreib-Taktsignal 13, während ein zweiter Zähler 5 das Lese-Taktsignal 14 zählt. Die Zählwerte werden dem Komparator 6 zugeführt, der das Steuersignal 15 erzeugt. Das Steuersignal 15 wird anschließend mit dem Filter 8 tiefpaßgefiltert, um hochfrequente Jitter-Komponenten zu eliminieren, und gelangt danach zum Lokaloszillator 7, wo es zum Einstellen der Frequenz von dessen Lese-Taktsignal 14 dient. Das Lese-Taktsignal 14 wird außerdem vom Desynchronisierer als Taktsignal ausgegeben, welches das zurückgewonnene Zubringersignal 20 begleitet.
  • Erfindungsgemäß wird das Frame-Taktsignal 4 außerdem dem Komparator 6 zugeführt und als Freigabesignal für den Vergleichsvorgang verwendet. Der Vergleich findet also nur an einem einzigen Punkt innerhalb jedes einzelnen Frames (beispielsweise an dessen Anfang) des Multiplexsignals 9 und somit synchron mit dem Frame-Takt 4 statt. Anders ausgedrückt, löst das Frame-Taktsignal 11 einen Vergleichsvorgang des Komparators 6 aus. Dadurch wird verhindert, daß systematische Schwankungen des Pufferfüllstands aufgrund von Lücken im Schreib-Taktsignal den Vergleichsvorgang beeinträchtigen, was sich andernfalls in Form von niederfrequentem Jitter oder Wander im zurückgewonnenen Zubringersignal äußern könnte. Das Lese-Taktsignal ist somit ein geglättetes Taktsignal mit der mittleren Datenrate des mit Lücken behafteten Schreib-Taktsignals.
  • Neben dieser nun im Detail beschriebenen Ausführungsform der Erfindung sind auch mehrere Modifikationen der Erfindung möglich. Beispiele hierfür sind die folgenden Modifikationen:
    Der Vergleich der Lese- und Schreib-Datenraten 14 und 13 läßt sich auch durch Ermitteln des Pufferspeicher-Füllstands bewerkstelligen. Außerdem kann ein Steuersignal 15 immer dann erzeugt werden, wenn das Vergleichsergebnis einen oberen oder unteren Schwellenwert über- beziehungsweise unterschreitet. Das Destuffing-Modul 3 kann Bestandteil des Demultiplexers 1 sein. Anstatt die Lese- und Schreib-Timingraten synchron mit der Frame-Rate zu vergleichen, kann die Einstellung des Oszillators auch synchron mit der Frame-Rate erfolgen, was eine äquivalente Vorgehensweise wäre, da sie dasselbe Ergebnis liefert. Die Zähler 4 und 5 können auch als Lese- beziehungsweise Schreibadreßzähler arbeiten oder Bestandteil des Komparators 6 sein. Der Oszillator 7 kann eine beliebige Art von Taktsignalgenerator sein, beispielsweise ein spannungsgesteuerter oder digital gesteuerter Taktsignalgenerator mit einer oder ohne eine Steuerung über eine interne Phasenregelschleife (Phase-Locked Loop, PLL) und einen variablen Teiler sein, der von einem externen Referenz-Taktsignal angesteuert wird, das so beschaffen ist, daß daraus ein Lese-Schreibsignal abgeleitet werden kann, indem das externe Referenz-Taktsignal entweder durch N – 1, durch N oder durch N + 1 geteilt wird. Der Lese- und Schreibvorgang kann sowohl bit- als auch bytebasiert ablaufen, aber auch auf Dateneinheiten beliebiger sonstiger Größe wie zum Beispiel Halbbytes basieren, die auch als "Nibbles" bezeichnet werden. Umgekehrt können die Lese- und Schreib-Taktsignale entweder Bit- oder Byte-Taktsignale sein, aber auch Taktsignale, die auf Dateneinheiten beliebiger sonstiger Größe basieren. Der Vergleich kann zu jedem Zeitpunkt relativ zum Frame-Taktsignal stattfinden, sofern dieser Zeitpunkt im wesentlichen unveränderlich gegenüber dem Schreib-Taktsignal ist und somit Synchronismus vorliegt. Der Vergleich kann einmal oder mehrmals pro Frame stattfinden, solange gewährleistet ist, daß zwischen dem Vergleich und dem Frame-Taktsignal weiterhin Synchronismus herrscht. Das Tiefpaßfilter 8 ist optional. Das extrahierte Zubringersignal 17 kann auch das gesamte Multiplexsignal sein, da das mit Lücken behaftete Taktsignal 13 ohnehin verhindert, daß andere als die interessierenden Bytes des Zubringersignals in den Pufferspeicher gelangen. Diese und andere Modifikationen werden für den Fachmann, der die obige Beschreibung gelesen und verstanden hat, ersichtlich sein.

Claims (6)

  1. Desynchronisierer zum Rückgewinnen eines aus einem Multiplex-Frame (9) extrahierten Zubringersignals (20), wobei besagter Frame eine Frame-Datenrate aufweist, wobei besagtes Zubringersignal mit seiner ursprünglichen Datenrate zurückgewonnen wird und wobei besagter Desynchronisierer – einen Pufferspeicher (2) zum temporären Speichern von Zubringerdaten des besagten aus besagtem Multiplex-Frame (9) extrahierten Zubringersignals (17), – einen einstellbaren Taktsignalgenerator (7) zum Erzeugen eines Lese-Taktsignals (14) für das Auslesen der besagten Zubringerdaten aus dem Pufferspeicher (2) und – einen Komparator (6) zum Vergleichen der Lese- und Schreib-Timingraten (14, 13) des besagten Pufferspeichers (2) zum Erzeugen eines Steuersignals (15) für die Einstellung des besagten Taktsignalgenerators (7) beinhaltet, dadurch gekennzeichnet, daß entweder besagter Komparator (6) so ausgelegt ist, daß er den besagten Vergleich der Lese- und Schreib-Timingraten (14, 13) synchron mit besagter Frame-Datenrate ausführt, oder die Einstellung des besagten Taktsignalgenerators (7) synchron mit besagter Frame-Datenrate ausgeführt wird.
  2. Desynchronisierer gemäß Anspruch 1, ferner beinhaltend ein Tiefpaßfilter (8) zum Filtern des besagten Steuersignals (15).
  3. Desynchronisierer gemäß Anspruch 1, ferner beinhaltend Lese- und Schreibtaktzähler (5, 4) zum Zählen besagter Lese- und Schreib-Timingraten (14, 13).
  4. Desynchronisierer gemäß Anspruch 3, wobei besagte Lese- und Schreibtaktzähler (5, 4) als Lese- und Schreibadreßgeneratoren für besagten Pufferspeicher (2) dienen.
  5. Desynchronisierer gemäß Anspruch 1, wobei besagte Schreib-Timingrate (13) ein mit Lücken behaftetes Taktsignal ist, das nur dann Taktimpulse aufweist, wenn im Multiplexsignal (9) gültige Zubringerdaten auftreten.
  6. Verfahren zum Rückgewinnen eines aus einem Multiplex-Frame (9) extrahierten Zubringersignals (20), wobei besagter Frame eine Frame-Datenrate aufweist, wobei besagtes Zubringersignal (20) mit seiner ursprünglichen Datenrate zurückgewonnen wird und wobei besagtes Verfahren die Schritte beinhaltet, – Zubringerdaten des besagten aus besagtem Multiplex-Frame (9) extrahierten Zubringersignals (17) temporär in einem Pufferspeicher (2) zu speichern, – ein Lese-Taktsignal (14) zum Auslesen der besagten Zubringerdaten aus dem Pufferspeicher (2) zu erzeugen, – die Lese- und Schreib-Timingraten (14, 13) des besagten Pufferspeichers (2) zum Erzeugen eines Steuersignals (15) zu vergleichen und – die Frequenz des besagten Lese-Taktsignals (14) unter Verwendung des besagten Steuersignals (15) einzustellen, dadurch gekennzeichnet, daß entweder der besagte Vergleich der Lese- und Schreib-Timingraten (14, 13) synchron mit besagter Frame-Datenrate erfolgt, oder die besagte Einstellung des besagten Taktsignalgenerators (7) synchron mit besagter Frame-Datenrate ausgeführt wird.
DE60206468T 2002-02-28 2002-02-28 Plesiochroner Demultiplexer Expired - Lifetime DE60206468T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP02360076A EP1343261B1 (de) 2002-02-28 2002-02-28 Plesiochroner Demultiplexer

Publications (2)

Publication Number Publication Date
DE60206468D1 DE60206468D1 (de) 2005-11-10
DE60206468T2 true DE60206468T2 (de) 2006-05-11

Family

ID=27741255

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60206468T Expired - Lifetime DE60206468T2 (de) 2002-02-28 2002-02-28 Plesiochroner Demultiplexer

Country Status (4)

Country Link
US (1) US7362778B2 (de)
EP (1) EP1343261B1 (de)
AT (1) ATE306154T1 (de)
DE (1) DE60206468T2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7564875B2 (en) * 2003-11-11 2009-07-21 Intel Corporation Techniques to map and de-map signals
ATE360299T1 (de) * 2004-12-23 2007-05-15 Alcatel Lucent Digitaltaktfilter
CN1848717B (zh) * 2005-04-15 2011-04-06 华为技术有限公司 获得异步解映射时钟的方法及电路
US7839885B2 (en) * 2005-04-25 2010-11-23 Lsi Corporation Connection memory for tributary time-space switches
EP1798882B1 (de) * 2005-12-14 2011-08-03 Alcatel Lucent Verfahren und Vorrichtung zur Rückabbildung einer Untersystemeinheit und zur Zurückgewinnung des Synchronismus der niedrigen Untersystemeinheit
US20070220184A1 (en) * 2006-03-17 2007-09-20 International Business Machines Corporation Latency-locked loop (LLL) circuit, buffer including the circuit, and method of adjusting a data rate
JP4583347B2 (ja) * 2006-07-19 2010-11-17 三洋電機株式会社 光ディスク用信号処理装置
US9160479B2 (en) * 2010-12-10 2015-10-13 Nippon Telegraph And Telephone Corporation Client signal mapping circuit and mapping method
DE102013020954A1 (de) * 2013-12-12 2015-06-18 Northrop Grumman Litef Gmbh Verfahren und Vorrichtung zum Übertragen von Daten an asynchronen Übergängen zwischen Domänen mit unterschiedlichen Taktfrequenzen

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162047A (en) * 1989-08-28 1992-11-10 Tokyo Electron Sagami Limited Vertical heat treatment apparatus having wafer transfer mechanism and method for transferring wafers
US5297180A (en) * 1989-11-17 1994-03-22 Transwitch Corporation Digital clock dejitter circuits for regenerating clock signals with minimal jitter
CA2076039C (en) * 1990-02-16 2001-01-30 Wilhelm Volejnik Process and device for beat recovery
US5131013A (en) * 1990-05-30 1992-07-14 At&T Bell Laboratories Asynchronous-synchronous digital transmission signal conversion
DE4108429A1 (de) * 1991-03-15 1992-09-17 Philips Patentverwaltung Uebertragungssystem fuer die digitale synchrone hierarchie
DE4110933A1 (de) * 1991-04-04 1992-10-08 Philips Patentverwaltung Uebertragungssystem fuer die synchrone digitale hierachie
FI95636C (fi) * 1992-02-14 1996-02-26 Nokia Telecommunications Oy Desynkronisaattori ja menetelmä osoitinvärinän vaimentamiseksi desynkronisaattorissa
JP3100252B2 (ja) * 1992-05-26 2000-10-16 東京エレクトロン株式会社 被処理体用ボート及びそれを用いた被処理体の移し換え方法ならびに熱処理装置
DE4326771A1 (de) * 1993-08-10 1995-02-16 Philips Patentverwaltung Übertragungssystem
FR2709898B3 (fr) * 1993-09-10 1995-10-13 Cit Alcatel Dispositif de filtrage de gigue de déjustification positive d'un train numérique et application au filtrage de gigue de déjustification positive et positive-négative d'un train numérique.
US5781597A (en) * 1995-02-16 1998-07-14 Alcatel Sel Aktiengesellschaft Synchronous digital transmission system having justification circuit that counts frame bytes, calculates offsets, compares thresholds, and initiates justification action
US5563891A (en) * 1995-09-05 1996-10-08 Industrial Technology Research Institute Waiting time jitter reduction by synchronizer stuffing threshold modulation
JPH0992625A (ja) * 1995-09-20 1997-04-04 Tokyo Electron Ltd 熱処理用ボ−ト
DE19545675A1 (de) * 1995-12-07 1997-06-12 Sel Alcatel Ag Synchrones digitales Übertragungssystem
US6062853A (en) * 1996-02-29 2000-05-16 Tokyo Electron Limited Heat-treating boat for semiconductor wafers
US6156121A (en) * 1996-12-19 2000-12-05 Tokyo Electron Limited Wafer boat and film formation method
DE19820572A1 (de) * 1998-05-08 1999-11-11 Alcatel Sa Desynchronisiereinrichtung für ein synchrones digitales Nachrichtenübertragungssystem
US6309928B1 (en) * 1998-12-10 2001-10-30 Taiwan Semiconductor Manufacturing Company Split-gate flash cell
JP3478228B2 (ja) * 2000-03-07 2003-12-15 日本電気株式会社 速度変換回路及びその制御方法
CA2307044A1 (en) * 2000-04-28 2001-10-28 Pmc-Sierra Inc. Multi-channel sonet/sdh desynchronizer

Also Published As

Publication number Publication date
ATE306154T1 (de) 2005-10-15
EP1343261B1 (de) 2005-10-05
US7362778B2 (en) 2008-04-22
US20030161350A1 (en) 2003-08-28
DE60206468D1 (de) 2005-11-10
EP1343261A1 (de) 2003-09-10

Similar Documents

Publication Publication Date Title
DE69831473T2 (de) Verfahren und Vorrichtung zum Multiplexen und Demultiplexen digitaler Signalströme
EP0507385B1 (de) Übertragungssystem für die synchrone digitale Hierarchie
DE69634124T2 (de) Digitaler desynchronisierer
EP0503732B1 (de) Übertragungsverfahren und -system für die digitale Synchron-Hierarchie
DE10160229B4 (de) Phasenverriegelte Schleife mit Hitless-Referenzumschalten bei mehreren Eingängen
DE60213430T2 (de) Stm-1 bis stm-64 sdh/sonet rahmenanpasser mit datenmultiplexen aus einer serie von konfigurierbaren e/a ports
EP0639903A2 (de) Übertragungssystem
EP0475498B1 (de) Schaltungsanordnung zur Bitratenanpassung zweier digitaler Signale
DE60226234T2 (de) Verfahren und vorrichtung zum entsynchronisieren eines ds-3-signals und/oder eines e3-signals aus dem datenteil eines sts/stm-nutzsignals
DE60206468T2 (de) Plesiochroner Demultiplexer
DE4437136A1 (de) Übertragungssystem mit einem Regelkreis
EP0777351B1 (de) Synchrones digitales Übertragungssystem
US20070019772A1 (en) Timeshared jitter attenuator in multi-channel mapping applications
DE60208226T2 (de) Verfahren und vorrichtung zur synchronisierung digitaler daten
DE19515344A1 (de) Synchrones digitales Übertragungssystem
DE69833782T2 (de) Synchronisiation in einem atm über stm nachrichtenübertragungsnetzwerk
DE69531320T2 (de) System zur Verminderung von Jitter in einem digitalen Demultiplexer
EP0598455A2 (de) Übertragungssystem der synchronen digitalen Hierarchie
DE69929835T2 (de) Verfahren und schaltung zur neutaktung eines digitalen datensignals
DE19820572A1 (de) Desynchronisiereinrichtung für ein synchrones digitales Nachrichtenübertragungssystem
DE69532520T2 (de) Resynchronisierer mit Taktsignal von Bitteilen für Hochgeschwindigkeitsnachrichtenübertragungssystem
EP1094610A1 (de) Digitaler Phasenregelkreis
EP0456903A1 (de) Verfahren und Anordnung zur Reduktion von Wartezeitjitter
DE4408760A1 (de) Knoten mit einer Einrichtung zur Überprüfung der Einrichtung einer Synchronisierung
EP0727887B1 (de) Stopfeinrichtung für synchrones digitales Übertragungssystem

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ALCATEL LUCENT, PARIS, FR