DE69514394T2 - Ein-/Ausgabedatenports - Google Patents
Ein-/AusgabedatenportsInfo
- Publication number
- DE69514394T2 DE69514394T2 DE69514394T DE69514394T DE69514394T2 DE 69514394 T2 DE69514394 T2 DE 69514394T2 DE 69514394 T DE69514394 T DE 69514394T DE 69514394 T DE69514394 T DE 69514394T DE 69514394 T2 DE69514394 T2 DE 69514394T2
- Authority
- DE
- Germany
- Prior art keywords
- register
- data
- input
- output
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000872 buffer Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Information Transfer Systems (AREA)
- Logic Circuits (AREA)
Description
- Die vorliegende Erfindung betrifft eine Schaltungsarchitektur zum Eingeben und Ausgeben serieller digitaler Daten in einen und aus einem Paralleldatenbus. Insbesondere betrifft die Erfindung eine Schaltungsarchitektur, die in der Lage ist, einen Paralleldatenbus mit einem Seriellbus zu verbinden, wobei dieselben Bitregister zum Senden und Empfangen von ausgehenden und eingehenden Daten verwendet werden.
- Dem Fachmann sind sowohl serielle, als auch parallele Interfaces bekannt. Serielle Interfaces beinhalten eine zeitlich geordnete Verarbeitung der einzelnen Teile als Ganzes, beispielsweise die Bits eines Zeichens, die Zeichen eines Wortes, und so weiter, unter Verwendung derselben Schaltungseinrichtungen zum Verarbeiten der aufeinanderfolgenden Teile. Parallele Interfaces andererseits sehen die gleichzeitige Verarbeitung einzelner Teile eines Ganzen unter Verwendung getrennter Einrichtungen für die verschiedenen Teile vor.
- Es ist oft nötig, die Serielldaten in Paralleldaten und Paralleldaten in Serielldaten umzuwandeln, so daß zwei Geräte digital miteinander kommunizieren können. Integrierte Digitalsignalverarbeitungsschaltungen (DSP-IC) weisen beispielsweise einen internen Parallelbus auf, können jedoch mit anderen Vorrichtungen oder Schaltungen im Serielldatenverfahren kommunizieren. Daher muß die Seriell-Parallel- und die Parallel-Seriell- Umwandlung so durchgeführt werden, daß serielle Daten an und von anderen Vorrichtungen auf den internen Parallelbus des DSP gesetzt und von diesem genommen werden können. Zur Durchführung dieser Umwandlungen werden im allgemeinen Schieberegister verwendet.
- Ein 16-Bit Seriell-Parallel-Port und ein 16-Bit Parallel-Seriell-Port besteht beispielsweise aus zwei 16-Bit Registern. Ein 16-Bit Register ist für den Seriell-Parallel-Port und ein 16-Bit Register ist für den Parallel-Seriell- Pfad vorgesehen. Die Verwendung zweier 16-Bit Register für zwei separate Schaltungen verbraucht sowohl Schaltungsplatz und Energie. Daher muß eine zusätzliche Steuerschaltung jeden Seriell-Parallel- und Parallel- Seriell-Datenport vorgesehen sein, so daß diese arbeiten, ohne den Datenbus zu blockieren.
- Bei einem normalen 8-Bit Seriell-Parallel- und einem 8-Bit Parallel-Seriell- Port mit gepufferten 8-Bit Registern (zwei 8-Bit Register für jeden Parallel- Serielle- und Seriell-Parallel-Port) wird ein Register ferner zum Zwischenspeichern eingehender Serielldaten verwendet. Nach dem Empfang der eingehenden Serielldaten werden die Daten einem Pufferregister zugeführt, so daß beispielsweise der Mikrocode der DSP IC die Daten aus dem Register parallel extrahieren kann. Der Doppelpufferungsmodus ermöglicht es dem Mikrocode auf Daten während eines späteren Taktzyklus zuzugreifen. Ähnlich wird ein separates Sende- oder Ausgangsregister zum Verschieben von 8-Bit Paralleldaten aus einem Parallelbus verwendet. Das Register puffert die ausgehenden Daten aus, beispielsweise, dem Mikrocode, so daß das gepufferte Register die ausgehenden Daten halten und einem Ausgangsregister übertragen kann, welches ein serielles Verschieben der ausgehenden Daten zum nächsten Zeitgebungsrahmen auf den Sende-Seriellbus ermöglicht.
- Die generelle 8-Bit gepufferte Seriell-Parallel-Schaltung und Parallel-Seriell- Schaltungen erfordern zwei separate 8-Bit-Register, die mit dem Parallelbus verbunden sind, ein 8-Bit Register für jede Schaltung. Wenn beispielsweise der Parallelbus intern in einem DSP IC und der Seriellbus extern der DSP IC angeordnet ist, und ausgehende Daten vom internen Parallelbus an den externen Seriellbus und eingehende Daten vom externen Seriellbus zum internen Parallelbus geliefert werden, sind zwei separate Datenportschaltungen erforderlich, nämlich eine Schaltung für ausgehende Daten und eine zweite Schaltung für eingehende Daten. Jedes Schaltung hat ihr eigenes separates Register, das mit dem internen Parallelbus verbunden ist. Somit sind für jede der Eingangs- und Ausgangsdatenportschaltungen Schaltungsplatz und Energie erforderlich.
- Wenn ferner ein interner Parallelbus sowohl lineare Daten, als auch impulscodemodulierte Daten (PCM) empfängt und sendet, wobei die linearen Daten 16-Bit Daten und die PCM Daten 8-Bit Daten sind, 50 wären nach dem zuvor Gesagten vier separate Schaltungen erforderlich, nämlich eine für eingehende lineare 16-Bit Seriell-Parallel-Daten, eine zweite für ausgehende lineare 16-Bit Seriell-Parallel-Daten, eine dritte für eingehende 8-Bit Seriell-Parallel-PCM-Daten und eine vierte für ausgehende 8-Bit Parallel-Seriell-PCM-Daten. Die vier separaten Schaltungen würden jeweils Schaltungsplatz und Energie erfordern, wenn sie in einer elektronischen Vorrichtung, insbesondere in einer DSP IC, angeordnet würden.
- Somit sind die zuvor erörterten normalen Architekturen für eingehende und ausgehende Daten nachteilig, da sie sämtlich eigene Schaltungen und Energie benötigen; sie sind nicht zu einer einzelnen Schaltung kombiniert, die sowohl eingehende und ausgehende n-Bit lineare Daten, als auch eingehende und ausgehende m-Bit PCM-Daten handhaben kann (wobei m ≤ n).
- EP-A-0 311798 offenbart eine Dateneingabe-/-ausgabeschaltung, die in der Lage ist, mit unterschiedlichen Datenformaten umzugehen und ein Schieberegister mit vier reversiblen Stufen aufweist, die zu einem zyklischen Register angeordnet sind. Audiosignaldatenbits werden in dem Schieberegister gespeichert oder aus einem Paralleldatenbus in das Schieberegister geholt und anschließend in bit-serieller Weise durch das Schieberegister und ausgewählte Ausgabegatterschaltungen ausgegeben.
- TMS320C2x User's Guide, Januar 1993, Texas Instruments, zeigt eine Seriell-Parallel- und Parallel-Seriell-Wandlerschaltung, in der seriell empfangene Daten seriell in ein Eingangsregister verschoben und danach parallel in ein Pufferregister übertragen werden, wenn sämtliche Bits empfangen wurden, während übertragene Daten separat von einem Pufferregister einem mit einer seriellen Ausgangsleitung verbundenen Ausgangsregister zugeführt werden.
- Die Erfindung schafft eine Eingangs-/Ausgangsdatenportschaltung, die einen Paralleldatenbus elektrisch mit einem Eingangs-Serielldatenbus und einem Ausgangs-Serielldatenbus verbindet, wobei die Schaltung selektiv in einem linearen Modus und in einem Puffermodus betreibbar ist, und die Schaltung aufweist:
- - ein Interface-Register mit Parallelbitanschlüssen zum Paralleldatenbus, wobei das Register wenigstens zwei Flipflops aufweist; wodurch, bei im linearen Modus arbeitender Schaltung, auf dem Eingangs-Serielldatenbus seriell in das Interface-Register verschobene serielle Daten parallel auf den Paralleldatenbus übertragen werden, und vom Paralleldatenbus in das Interface-Register übertragene parallele Daten seriell vom Interface- Register zum Ausgangs-Seriellbus verschoben werden, dadurch gekennzeichnet, daß die Schaltung ein Zwischenspeicherregister zwischen dem Interface-Register und jeweiligen Eingangs- und Ausgangsregistern aufweist, wobei das Zwischenspeicherregister und das Eingangs- und Ausgangsregister jeweils wenigstens zwei Flipflops aufweisen, wobei das Zwischenspeicherregister jeweilige Seriellbitverbindungen mit einem höherwertigen und einem niederwertigen Flipflop des Interface-Registers und Parallelbitverbindungen mit den Eingangs- und den Ausgangsregistern aufweist, wobei das Ausgangsregister eine Seriellbitverbindung mit dem Ausgangs-Serielldatenbus und das Eingangsregister eine Seriellbitverbindung mit dem Eingangs-Serielldatenbus aufweist, wodurch, bei im Puffer-Modus arbeitender Schaltung, aus dem Eingangs-Serielldatenbus in das Zwischenspeicherregister verschobene serielle Daten parallel in das Zwischenspeicherregister übertragen und seriell aus dem Zwischenspeicherregister in das Interface-Register zum parallelen Übertragen an den Paralleldatenbus verschoben werden, während vom Paralleldatenbus an das Interface-Register übertragene Daten seriell in das Zwischenspeicherregister verschoben und parallel an das Ausgangsregister zur seriellen Übertragung an den Ausgangs-Serielldatenbus übertragen werden.
- Die Seriellbitverbindungen des Zwischenspeicherregisters sind vorzugsweise mit den Flipflops in einem Bereich des Interface-Registers ausgebildet, um ein Ring-Register zu bilden, wodurch in dem Zwischenspeicherregister gespeicherte Daten in den genannten Bereich des Interface-Registers während desselben Taktzyklus verschoben werden, in dem im genannten Bereich des Interface-Registers gespeicherte Daten in das Zwischenspeicherregister geschoben werden. Ferner weisen die Flipflops des Zwischenspeicherregisters vorzugsweise Master-Slave-Flipflops auf, wodurch Übertragungsdaten aus dem Interface-Register in die Slave-Bereiche der Flipflops zwischengespeichert werden und Empfangsdaten von dem Eingangsregister in die Master-Bereiche der Flipflops oder umgekehrt zwischengespeichert werden.
- Das Ergebnis ist ein gepufferter E/A-Port, der gleichzeitig Daten über dasselbe Zwischenspeicherregister sendet und empfängt, so daß eine minimale Anzahl von Registern, eine minimale Gesamtschaltung und minimale Energie erforderlich sind.
- Diese und andere Aufgaben und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung in Verbindung mit den zugehörigen Zeichnungen, welche als Beispiel zeigen:
- Fig. 1- ein Blockschaltbild eines Ausführungsbeispiels der vorliegenden Erfindung im linearen Modus;
- Fig. 2 - ein Blockschaltbild eines Ausführungsbeispiels der Erfindung im gepufferten Modus;
- Fig. 3 - ein allgemeines Blockschaltbild der erfindungsgemäßen Flipflop/Registeranordnung;
- Fig. 4 - ein schematisches Diagramm eines bevorzugten Ausführungsbeispiels eines Flipflops;
- Fig. 5 - ein schematisches Diagramm eines bevorzugten exemplarischen Ausführungsbeispiels der Erfindung;
- Fig. 6A und 6B - Zeitgebungsdiagramme der vorliegenden Erfindung im linearen Modus; und
- Fig. 7 - ein Zeitsteuerungsdiagramm der Erfindung im gepufferten Modus.
- Die nachfolgende detaillierte Beschreibung betrifft vorrangig das bevorzugte Ausführungsbeispiel bei einer Anwendung in Zeitteilungsmultiplex(TDM)- Kommunikationssystemen gemäß dem CT2 Standard.
- Generell betrifft die Erfindung nach einem Ausführungsbeispiel Vorrichtungen und Verfahren zum Senden und Empfangen von X-Bit Serielldaten an und von einem X-Bit Parallelbus sowie zum gepufferten Senden und Empfangen von Y-Bit Serielldaten an und von dem X-Bit-Parallelbus, wobei Y kleiner als oder gleich X ist. Der Transfer von X- und Y-Bit-Daten erfolgt in denselben Registern einer einzelnen Dateneingangs-/- ausgangssportschaltung.
- Das bevorzugte Ausführungsbeispiel der vorliegenden Erfindung, nämlich ein Eingangs-/Ausgangsdatenport, ist in eine integrierte Digitalsignalverarbeitungsschaltung (DSP IC) integriert. Der erfindungsgemäße Eingangs- /Ausgangsport ermöglicht es einem internen Parallelbus der DSP IC 8-Bit-Daten, beispielsweise 8-Bit A-law PCM und/oder 8-Bit u-law PCM Daten; 4-Bit-Daten, beispielsweise 4-Bit ADPCM Daten; und 16-Bit-Daten, beispielsweise 16-Bit lineare Daten durch denselben Eingangs-/Ausgangsport zu verarbeiten, ohne extensive zusätzliche Schaltungen für die Handhabung der verschiedenen Datenformate zu erfordern. Diese Flexibilität ermöglicht es einer DSP IC Verbindungen mit zahlreichen verschiedenen anderen DSP-Prozessoren und IC einzugehen. Es sei darauf hingewiesen, daß dieser Eingangs-/Ausgangsport nicht auf die Verwendung mit einer DSP IC beschränkt ist, sondern auch in Mikroprozessoren, allgemeinen E/A- Schaltungen und einer Vielzahl von peripheren IC und Schaltungen verwendet werden. Ferner sei darauf hingewiesen, daß die vorliegende Erfindung Verbindungen zwischen einem X-Bit Parallelbus, wobei X jede beliebige von Null verschiedene positive ganze Zahl sein kann, und verschiedenen Arten von Serielldatenbussen herstellen kann.
- Das bevorzugte Ausführungsbeispiel der Erfindung ist Teil eines multi- codierten DSP, der als integrierte Schaltung (IC) implementiert ist. Der multi-codierte DSP kann A-law, u-law, PCM und linear codierte Daten aufweisen, die vom DSP über einen Datenport gesendet und empfangen werden, der den erfindungsgemäßen Eingangs-/Ausgangsdatenport repräsentiert.
- Wie in den Fig. 1, 2 und 3 dargestellt, weist der Eingangs-/Ausgangsdatenport (E/A Datenport) 10 gemäß dem bevorzugten Ausführungsbeispiel ein 16-Bit Interfaceregister 11 und drei 8-Bit Register auf, die ein Zwischenspeicherregister 14, ein Eingangsregister 16 und ein Ausgangsregister 18 umfassen.
- Es existieren zwei bevorzugte Betriebsmodi, der 16-Bit Linearmodus und der gepufferte 8-Bit Modus.
- Bei dem in Fig. 1 dargestellten 16-Bit Linearmodus können Serielldaten seriell über einen Seriell-Eingangsbus 22 in das 16-Bit Interfaceregister verschoben werden. Der Eingang der Serielldaten erfolgt am E/A Port 10 und gilt als "Empfangsdaten" in bezug zu einem Parallelbus 20. Ferner können Paralleldaten parallel vom Paralleldatenbus 20 in das Interfaceregi ster 12 und seriell über den Seriell-Ausgangsbus 24 heraus geschoben werden. In diesem Fall gelten die Paralleldaten als zum Seriell-Ausgangsbus 24 ausgehend und als "Übertragungsdaten" an den Paralleldatenbus 20. Sowohl die Übertragungsdaten, als auch die Empfangsdaten breiten sich durch das Interfaceregister 12 aus.
- Bei dem in Fig. 2 dargestellten gepufferten 8-Bit Modus kann das 16-Bit Interfaceregister 12 über ein Programm, Software, Firmware, Hardware, ein Flipflop-Transfergatter, eine Mux-Steuerung etc., wie im folgenden genauer erläutert, in ein 8-Bit Interfaceregister 13 konvertiert werden, das Parallel-Seriell- und Seriell-Parallel-Transfers durchführt. Es sei darauf hingewiesen, daß das Interfaceregister in ein Interfaceregister mit weniger oder derselben Anzahl von Flipflops im Interfaceregister 12 ausgebildet sein kann. Bei dem bevorzugten Ausführungsbeispiel des Interfaceregisters 12 werden sechzehn Flipflops verwendet.
- Das Zwischenspeicherregister 14, das Eingangsregister 16 und das Ausgangsregister 18 sind bei diesem Ausführungsbeispiel 8-Bit Register und werden nur im gepufferten 8-Bit Modus verwendet. Das Eingangsregister 16 wandelt von einem Seriell-Eingangsbus 23 eingehende Empfangsdaten von seriell in parallel um. Die Empfangsdaten werden parallel in das Zwischenspeicherregister 14 verschoben. Die Empfangsdaten werden sodann seriell in das 8-Bit Interfaceregister 13 verschoben und anschließend parallel in den Paralleldatenbus 20 verschoben.
- Gleichzeitig mit dem Schieben eingehender Empfangsdaten vom Seriell- Eingangsbus 23 auf den Paralleldatenbus 20, werden ausgehende Sendedaten vom Paralleldatenbus 20 zum 8-Bit Interfaceregister 13 verschoben und anschließend seriell in das Zwischenspeicherregister 14 verschoben. Aus dem Zwischenspeicherregister 14 werden die Übertragungsdaten parallel zum Ausgangsregister 18 gesendet, wo sie seriell auf den Seriell-Ausgangsbus 25 verschoben werden.
- Fig. 3 zeigt ein Blockschaltbild der Flipflop-Registeranordnung des E/A Datenports 10. Sowohl der Linearmodus, als auch der gepufferte Modus werden im folgenden unter Bezugnahme auf Fig. 3 näher erläutert.
- Im linearen Modus werden vom Paralleldatenbus ausgehende Übertragungsdaten vom Paralleldatenbus 20 in das Interfaceregister 12 verschoben und im Masterbereich jedes der Master/Slave-Flipflops 28 des Registers für die Bits 0 bis 15 gehalten. Die Übertragungsdaten werden an den Seriell-Ausgangsbus 24 während eine Zeitfensterabtastung übertragen (Fig. 6A und 6B). Während des Zeitfensters werden Empfangsdaten seriell aus dem Seriellbus 22, und zwar das höchstwertige Bit zuerst, und in die Master/Slave-Flipflops 28 verschoben. Es sei darauf hingewiesen, daß die Daten auch mit dem niederwertigsten Bit zuerst verschoben werden können. Nach der Zeitfensterabtastung werden die Empfangsdaten im Slavebereich jedes der Master/Slave-Flipflops 28 des Registers für die Bits 0 bis 15 gehalten.
- Bei diesem bevorzugten Ausführungsbeispiel sind 16 Master/Slave-Flipflops 28 im Interfaceregister 12 vorgesehen. Die Empfangsdaten werden vom Bit-0 Register in das Bit-15 Register und anschließend parallel zum Parallelbus 20 verschoben. Die Fig. 6A und 6B sind Zeitgebungsdiagramme für den Linearmodus. Wie in den Fig. 6A und 6B dargestellt, werden die Übertragungs- und Empfangsfunktion durch die Vorderflanke des Abtastsignals TS0 oder TS2 getriggert. TS0 und TS2 können in demselben Rahmen auftreten, um die vorliegende Erfindung als Echo-E/A- Port zu verwenden. Ferner breiten sich, wie in Fig. 3 dargestellt, die Übertragungs- und die Empfangsdaten durch dieselben Flipflops 28 im Interfaceregister 12 aus.
- Das bevorzugte Ausführungsbeispiel des Eingangs-/Ausgangsdatenports 10 erfordert nur ein 16-Bit Register zum Übertragen von 16-Bit Daten vom Paralleldatenbus 20 und zum Empfangen von 16-Bit Daten vom Seriell-Eingangsbus 21. Ferner überträgt der Eingangs-/Ausgangsdatenport Übertragungs- und Empfangsdaten gleichzeitig über dieselben Flipflops 28. Somit verwendet die vorliegende Erfindung weniger Logikschaltungsraum und Energie, als bekannte Schaltungen und kann Daten kontinuierlich bewegen, ohne auf die Änderung des Ports vom Eingangs- zu einem Ausgangsportwarten zu müssen. Der erfindungsgemäße E/A-Datenport 10 arbeitet gleichzeitig als Eingangs- und Ausgangsport.
- Es sei darauf hingewiesen, daß der Linearmodus lineare um ein Vorzeichen erweiterte Daten verarbeiten kann, die ein Vorzeichenbit aufweisen. Das Interfacedatenregister des bevorzugten Ausführungsbeispiels verarbeitet das Vorzeichenbit, indem es das Vorzeichenbit dupliziert (bei Bit-15 dargestellt).
- Die Fig. 3 und 7 zeigen den gepufferten Betriebsmodus des E/A- Datenports 10. Ein Rahmen ist eine einzelne 8 KHz Taktperiode. In einem. Rahmen werden 8 Bits serieller Daten in das Eingangsregister 16 während eines Datenempfangszeitfensters (RE) geschoben. Eingehende Empfangsdaten können in das Eingangsregister 16 mit verschiedenen Frequenzen verschoben werden. Die bevorzugten Frequenzen der eingehenden Empfangsdaten sind unter anderem 64, 128, 256, 512, 1024 und 2048 KHz. Es sei darauf hingewiesen, daß die Frequenz eine Frequenz über 64 KHz sein kann. Am Ende des Rahmens werden die Empfangsdaten parallel in den Masterbereich der Zwischenspeicherregisterflipflops 29 (Bits 7-14) verschoben. Eine zirkulare Verschiebung tritt auf, die das Verschieben der Empfangsdaten aus dem Zwischenspeicherregister 14 in das Interfaceregister 12 bewirkt. Sobald sich die eingehenden Empfangsdaten im Interfaceregister 12 befinden, hat der Paralleldatenbus 20 Zugriff auf die Empfangsdaten. Bei dem bevorzugten Ausführungsbeispiel verwendet der der DSP IC zugeordnete Mikrocode die auf dem Paralleldatenbus 20 vorhandenen Empfangsdaten.
- Die Übertragungsdaten werden auf den Paralleldatenbus 20 nahe dem Ende des Rahmens geladen. Der DSP Mikrocode weist das Interfaceregister 12 an, die Übertragungsdaten in seine Flipflops 28 zu laden. Es erfolgt eine zirkulare Verschiebung, welche die Übertragungsdaten seriell in den Slavebereich des Zwischenspeicherregisters 14 verschiebt. Am Ende des Rahmens, wenn eingehende Empfangsdaten in das Zwischenspeicherregister 14 zwischengespeichert werden, werden die Übertragungsdaten ebenfalls aus dem Zwischenspeicherregister 14 parallel in das Ausgangsregister 18 zwischengespeichert. Die Übertragungsdaten werden sodann während eines Übertragungszeitfensters (TE) seriell aus den Seriell-Ausgangsbus 25 mittels des Ausgangsregisters 18 übertragen. RE und TE sind unabhängige Zeitfenster, obwohl jedes in einem Rahmen auftritt, und sie sind vorzugsweise über 8 Taktzyklen (CLK) aktiv. Vorzugsweise sind RE und TE auf einen 8 KHz Zeitrahmen synchronisiert und umfassen nicht die Anstiegsflanke eines 8 KHz Sync-Impulses.
- Sowohl die Empfangsdaten, als auch die Übertragungsdaten werden vom Zwischenspeicherregister 14 gepuffert. Ferner werden die Übertragungs- und die Empfangsdaten gleichzeitig von dem Zirkularschiebe register 30 verarbeitet, welches den 8-Bit Bereich des Interfaceregisters 13 und des Zwischenspeicherregisters 14 umfaßt.
- Zwischen den Flipflops 28 im Interfaceregister 12 und im Zwischenspeicherregister 14 ist ein Schaltmechanismus oder Mux 32 vorgesehen, der durch die Steuerlogik 40 derart eingestellt ist, daß der E/A-Port entweder im Linearmodus oder im gepufferten Modus arbeitet. Das heißt der Mux 32 schaltet so, daß das Interfaceregister 12 allein arbeitet oder mit dem Zwischenspeicherregister 14 zusammenarbeitet, um ein zirkulares Schieberegister zu bilden.
- Die eingehenden Empfangsdaten und die ausgehenden Übertragungsdaten werden somit gleichzeitig von denselben Registern in einem einzelnen Rahmen übertragen. Bevorzugterweise sind zwei zirkulare Verschiebungen in einem Rahmen vorgesehen, so daß die eingehenden und die ausgehenden Daten nicht verzögert werden.
- Transfergatter 34 sind zwischen jedem Flipflop des Interfaceregisters 12 und dem Paralleldatenbus 20 angeordnet. Wenn ein Transfergatter 34 "eingeschaltet" wird, können Daten vom zugehörigen Interfaceregisterflipflop 28 an den Paralleldatenbus ausgegeben werden. Anders ausgedrückt ermöglichen die Transfergatter 34 das Treibender zwischengespeicherten Daten des Interfaceregisters 12 auf den Paralleldatenbus 20, wie zuvor beschrieben.
- Es sei darauf hingewiesen, daß der Paralleldatenbus breiter sein kann (mehr Parallelbits aufweisen kann) als der Zahl der im gepufferten Modus arbeitenden E/A Datenport verwendeten Interfaceregisterflipflops entspricht. Bei dem bevorzugten Ausführungsbeispiel erfolgt die Zwischenspeicherung nur auf acht der 16 verfügbaren Paralleldatenbusleitungen. Es sei ferner darauf hingewiesen, daß mehr oder weniger als acht Interfaceregisterflipflops verwendet werden können.
- Fig. 3 zeigt ferner einen Mux oder eine Schaltungsvorrichtung 33 (serieller Mux) zum Konfigurieren des Linearmodus-Seriellausgangsbus 25 für die Ausgabe an den allgemeinen Seriellausgangsbus 27.
- Der gepufferte Modus verwendet die Interfaceregisterhardware (des Linearmodus), wodurch die Notwendigkeit von zusätzlicher Hardware entfällt. Die Kosten der Schaltung sind verringert, es wird weniger IC-Raum benötigt und der Energieverbrauch der Gesamt-IC oder der Schaltung ist gesenkt. Die Umwandlung des 16-Bit Interfaceregisters 12 in ein 8-Bit Interfaceregister erfordert wenigstens einen Mux 32 und den Platz für das Leiten von Signalleitungen (für den Seriell-Eingang, Seriell-Ausgang und zwei Steuersignale zum Schalten des Mux).
- Fig. 4 zeigt eine im bevorzugten Ausführungsbeispiel verwendete Master/Slave-Flipflopschaltung. Der Master-Zwischenspeicherbereich und der Slave-Zwischenspeicherbereich 38 des Flipflops 28 sind dargestellt.
- Fig. 5 zeigt eine schematische Darstellung der bevorzugten exemplarischen E/A Datenportsteuerlogik 40, die in Verbindung mit einem Mikrocode arbeitet, um das Interfaceregister 12, das Zwischenspeicherregister 14, das Eingangsregister 16, das Ausgangsregister 14 und sämtliche Mux 32 und Transfergatter 34 zu betreiben.
- Der Paralleldatenbus 20 ist über die Transfergatter 34 und den Mux 32 mit den Interfaceregisterflipflops 28 verbunden. Zwischen den Interfaceregisterflipflops befinden sich Mux-Schalter 32. Ähnliche Komponenten werden im Zwischenspeicherregister 14, im Eingangsregister 16 und im Ausgangsregister 18 verwendet.
- Eine mögliche Anwendung der vorliegenden Erfindung ist eine integrierte Schaltung zur Verwendung in einem schnurlosen Telefonhörer und /oder einer Basiseinheit, beispielsweise die integrierte Schaltung, die in den mitanhängigen Anmeldungen 0 581480, 0 580 338, 0 580 337, 0 581 479, 0 580 341, 0 580 339, 0 580 347, 0 581 478, 0 580 340, 0 562 392,0582 391 und 0 581477 offenbart ist. Wenn die vorliegende Erfindung auf die in diesen Anmeldungen offenbarte integrierte Schaltung angewandt wird, kann die integrierte Schaltung mit einem externen 500 Hz Signal (Master, Default) synchronisiert werden, um den Anforderungen des CT2 Annex N für CFP zu genügen.
- Die vorliegende Erfindung bietet niedrigere Energieanforderungen und reduzierte IC-Platzanforderungen gegenüber bekannten E/A Datenports, da weniger Schaltungen erforderlich sind. Ferner erreicht die vorliegende Erfindung das gleichzeitige Empfangen und Übertragen von Daten von einem und an einen Paralleldatenbus eines DSP. Die vorliegende Erfindung führt sowohl Linearmodus-Eingangs/Ausgangs- und gepufferte Eingangs/Ausgangsfunktionen durch, die das Verbinden eines Paralleldatenbus mit verschiedenartigen Peripheriegeräten über denselben Daten-E/A-Port ermöglicht. Ferner sendet und empfängt die vorliegenden Erfindung Daten entweder linear oder gepuffert über dieselben Register, wodurch die Gesamtschaltungsgröße verringert wird.
Claims (9)
1. Eingangs-/Ausgangsdatenportschaltung; die einen Paralleldatenbus
(20) elektrisch mit einem Eingangs-Serielldatenbus (22/23) und einem
Ausgangs-Serielldatenbus (24/25) verbindet, wobei die Schaltung selektiv
in einem linearen Modus und in einem Puffermodus betreibbar ist, und
die Schaltung aufweist:
- ein Interface-Register (12) mit Parallelbitanschlüssen zum Paralleldatenbus,
wobei das Register wenigstens zwei Flipflops (28) aufweist; wodurch,
bei im linearen Modus arbeitender Schaltung, auf dem Eingangs-
Serielldatenbus seriell in das Interface-Register verschobene serielle
Daten parallel auf den Paralleldatenbus übertragen werden, und vom
Paralleldatenbus in das Interface-Register übertragene parallele Daten
seriell vom Interface-Register zum Ausgangs-Seriellbus verschoben
werden,
dadurch gekennzeichnet, daß die Schaltung ein Zwischenspeicherregister
(14) zwischen dem Interface-Register und jeweiligen Eingangs- (16)
und Ausgangsregistern (18) aufweist, wobei das Zwischenspeicherregister
und das Eingangs- und Ausgangsregister jeweils wenigstens zwei Flipflops
aufweisen, wobei das Zwischenspeicherregister jeweilige
Seriellbitverbindungen mit einem höherwertigen und einem niederwertigen Flipflop
(28) des Interface-Registers und Parallelbitverbindungen mit den Eingangs-
und den Ausgangsregistern aufweist, wobei das Ausgangsregister eine
Seriellbitverbindung mit dem Ausgangs-Serielldatenbus und das
Eingangsregister eine Seriellbitverbindung mit dem Eingangs-Serielldatenbus
aufweist, wodurch, bei im Puffer-Modus arbeitender Schaltung, aus
dem Eingangs-Serielldatenbus in das Zwischenspeicherregister verschobene
serielle Daten parallel in das Zwischenspeicherregister übertragen und
seriell aus dem Zwischenspeicherregister in das Interface-Register zum
parallelen Übertragen an den Paralleldatenbus verschoben werden,
während vom Paralleldatenbus an das Interface-Register übertragene
Daten seriell in das Zwischenspeicherregister verschoben und parallel
an das Ausgangsregister zur seriellen Übertragung an den Ausgangs-
Serielldatenbus übertragen werden.
2. Eingangs-/Ausgangsport nach Anspruch 1, bei dem die
Seriellbitverbindungen des Zwischenspeicherregisters mit den Flipflops in einem
Bereich des Interface-Registers ausgebildet sind, um ein Ring-Register
zu bilden, wodurch in dem Zwischenspeicherregister gespeicherte Daten
in den genannten Bereich des Interface-Registers während desselben
Taktzyklus verschoben werden, in dem im genannten Bereich des Interface-
Registers gespeicherte Daten in das Zwischenspeicherregister geschoben
werden.
3. Eingangs-/Ausgangsport nach Anspruch 2, bei dem das Flipflop des
Zwischenspeicherregisters Master-Slave-Flipflops aufweist, wodurch
Übertragungsdaten aus dem Interface-Register in die Slave-Bereiche
der Flipflops zwischengespeichert werden und Empfangsdaten von dem
Eingangsregister in die Master-Bereiche der Flipflops oder umgekehrt
zwischengespeichert werden.
4. Eingangs-/Ausgangsdatenport nach einem der Ansprüche 1-3, bei
dem jedes Flipflop des Interface-Registers einen mit einem zugehörigen
Multiplexer (32) verbundenen Eingang aufweist, um das Flipflop selektiv
zum Empfangen eines ersten Eingangs von einem anderen Flipflop oder
eines zweiten Eingangs vom Paralleldatenbus zu schalten.
5. Eingangs-/Ausgangsdatenport nach einem der Ansprüche 1-4, bei
dem der Ausgang jedes Flipflops des Interface-Registers mit einem
zugehörigen Transfergatter (34) zum Zwischenspeichern von Daten
aus dem Flipflop in den Paralleldatenbus verbunden ist.
6. Eingangs-/Ausgangsdatenport nach einem der Ansprüche 1-5, bei
dem jedes Flipflop des Zwischenspeicherregisters einen mit einem
zugehörigen Multiplexer (32) verbundenen Eingang aufweist, um das
Flipflop selektiv zum Empfangen eines ersten Eingangs vom Ausgang
eines anderen Flipflops im Zwischenspeicherregister oder eines zweiten
Eingangs vom Ausgang eines zugehörigen Flipflops im Eingangsregister
zu speichern.
7. Eingangs-/Ausgangsdatenport nach einem der Ansprüche 1-6, bei
dem jedes Register im Ausgangsregister einen mit einem zugehörigen
Multiplexer (32) verbundenen Eingang aufweist, um das Flipflop selektiv
zum Empfangen eines ersten Eingangs von einem anderen Flipflop im
Ausgangsregister oder eines zweiten Eingangs vom Ausgang eines
zugehörigen Flipflops im Zwischenspeicherregister zu speichern.
8. Eingangs-/Ausgangsdatenport nach einem der vorhergehenden
Ansprüche, bei dem das Eingangs-/Ausgangsdatenport ein fester Bestandteil
einer Digitalsignalverarbeitungs-IC ist und der Paralleldatenbus ein interner
Datenbus in der IC ist.
9. Verfahren zum Übertragen erster Daten von einem Parallelbus (20)
an einen ersten Seriellbus (25), während zweite Daten von einem zweiten
Seriellbus (22/23) zum Parallelbus übertragen werden, wobei das Verfahren
die folgenden Schritte aufweist:
(a) Zwischenspeichern der ersten Daten vom Parallelbus in ein Interface-
Register (12);
(b) Schieben der zweiten Daten vom zweiten Seriellbus in ein
Eingangsregister (16);
(c) Zwischenspeichern der zweiten Daten aus dem Eingangsregister
in die Master-Bereiche von Master-Slave-Flipflops (29), die ein
Zwischenspeicherregister (14) bilden, wobei das Zwischenspeicherregister jeweilige
Seriellbitverbindungen mit einem höherwertigen und einem niederwertigen
Flipflop des Interface-Registers aufweist;
(d) zirkulares Schieben der ersten Daten aus dem Interface-Register
in die Slave-Bereiche der Master-Slave-Flipflops des
Zwischenspeicherregisters;
(e) Zwischenspeichern der ersten Daten der Slave-Bereiche in ein
Ausgangsregister (18);
(f) zirkulares Schieben der zweiten Daten aus den Master-Bereichen
in das Interface-Register;
(g) Zwischenspeichern der zweiten Daten aus dem Interface-Register
in den Parallelbus; und
(h) Schieben der ersten Daten aus dem Ausgangsregister in den ersten
Seriellbus.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/191,948 US5596724A (en) | 1994-02-04 | 1994-02-04 | Input/output data port with a parallel and serial interface |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69514394D1 DE69514394D1 (de) | 2000-02-17 |
DE69514394T2 true DE69514394T2 (de) | 2000-08-24 |
Family
ID=22707591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69514394T Expired - Lifetime DE69514394T2 (de) | 1994-02-04 | 1995-02-03 | Ein-/Ausgabedatenports |
Country Status (6)
Country | Link |
---|---|
US (1) | US5596724A (de) |
EP (1) | EP0666653B1 (de) |
JP (1) | JPH07325782A (de) |
AT (1) | ATE188821T1 (de) |
DE (1) | DE69514394T2 (de) |
ES (1) | ES2141299T3 (de) |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6891563B2 (en) * | 1996-05-22 | 2005-05-10 | Donnelly Corporation | Vehicular vision system |
JPH096718A (ja) * | 1995-06-16 | 1997-01-10 | Toshiba Corp | ポータブルコンピュータシステム |
US5748911A (en) * | 1996-07-19 | 1998-05-05 | Compaq Computer Corporation | Serial bus system for shadowing registers |
DE19649258C2 (de) * | 1996-11-28 | 2002-11-14 | Lucent Tech Network Sys Gmbh | Bussystem und Verfahren zur Datenübertragung |
JPH10171750A (ja) * | 1996-12-09 | 1998-06-26 | Fujitsu Ltd | メモリ間データ転送システム |
US5958024A (en) * | 1997-08-29 | 1999-09-28 | Advanced Micro Devices, Inc. | System having a receive data register for storing at least nine data bits of frame and status bits indicating the status of asynchronous serial receiver |
US6230219B1 (en) * | 1997-11-10 | 2001-05-08 | International Business Machines Corporation | High performance multichannel DMA controller for a PCI host bridge with a built-in cache |
US6182179B1 (en) * | 1998-04-20 | 2001-01-30 | National Instruments Corporation | System that is able to read and write using a transmission medium and is able to read stored information via a model information structure using a different transmission medium |
EP0964526B1 (de) * | 1998-06-08 | 2003-09-03 | Texas Instruments Incorporated | Datenbearbeitung für Uebertragung von seriellen und parallelen Daten |
US6256687B1 (en) * | 1998-08-04 | 2001-07-03 | Intel Corporation | Managing data flow between a serial bus device and a parallel port |
US6119195A (en) * | 1998-08-04 | 2000-09-12 | Intel Corporation | Virtualizing serial bus information point by address mapping via a parallel port |
US6252526B1 (en) | 1998-12-14 | 2001-06-26 | Seiko Epson Corporation | Circuit and method for fast parallel data strobe encoding |
US6297684B1 (en) | 1998-12-14 | 2001-10-02 | Seiko Epson Corporation | Circuit and method for switching between digital signals that have different signal rates |
US6907488B1 (en) * | 1999-09-14 | 2005-06-14 | Siemens Aktiengesellschaft | Serial data transmission via a bus system |
JP3417369B2 (ja) * | 1999-11-05 | 2003-06-16 | 日本電気株式会社 | バススイッチ用アダプタ、バススイッチ用ブリッジ、バススイッチ、およびバススイッチシステム |
JP4612139B2 (ja) * | 2000-02-08 | 2011-01-12 | 富士通セミコンダクター株式会社 | 入力回路及びその入力回路を利用する半導体装置 |
US6792494B2 (en) * | 2001-03-30 | 2004-09-14 | Intel Corporation | Apparatus and method for parallel and serial PCI hot plug signals |
US20030167347A1 (en) * | 2002-02-11 | 2003-09-04 | Combs James Lee | Home network printer adapter |
US6976190B1 (en) * | 2002-07-31 | 2005-12-13 | Western Digital Technologies, Inc. | Serial ATA disk drive having a parallel ATA test interface and method |
US6829663B1 (en) * | 2002-08-21 | 2004-12-07 | Adaptec, Inc. | Method and apparatus for the synchronous control of a serial interface |
JP2005123858A (ja) * | 2003-10-16 | 2005-05-12 | Mega Chips Corp | カメラ制御装置 |
US11948629B2 (en) | 2005-09-30 | 2024-04-02 | Mosaid Technologies Incorporated | Non-volatile memory device with concurrent bank operations |
US20070076502A1 (en) * | 2005-09-30 | 2007-04-05 | Pyeon Hong B | Daisy chain cascading devices |
US20070165457A1 (en) * | 2005-09-30 | 2007-07-19 | Jin-Ki Kim | Nonvolatile memory system |
US7652922B2 (en) | 2005-09-30 | 2010-01-26 | Mosaid Technologies Incorporated | Multiple independent serial link memory |
WO2007036050A1 (en) * | 2005-09-30 | 2007-04-05 | Mosaid Technologies Incorporated | Memory with output control |
US7747833B2 (en) * | 2005-09-30 | 2010-06-29 | Mosaid Technologies Incorporated | Independent link and bank selection |
US8335868B2 (en) * | 2006-03-28 | 2012-12-18 | Mosaid Technologies Incorporated | Apparatus and method for establishing device identifiers for serially interconnected devices |
US8364861B2 (en) * | 2006-03-28 | 2013-01-29 | Mosaid Technologies Incorporated | Asynchronous ID generation |
US8069328B2 (en) * | 2006-03-28 | 2011-11-29 | Mosaid Technologies Incorporated | Daisy chain cascade configuration recognition technique |
US7551492B2 (en) | 2006-03-29 | 2009-06-23 | Mosaid Technologies, Inc. | Non-volatile semiconductor memory with page erase |
DE602007010439D1 (de) * | 2006-03-31 | 2010-12-23 | Mosaid Technologies Inc | Flash-speichersystem-steuerverfahren |
US7904639B2 (en) * | 2006-08-22 | 2011-03-08 | Mosaid Technologies Incorporated | Modular command structure for memory and memory system |
US8700818B2 (en) * | 2006-09-29 | 2014-04-15 | Mosaid Technologies Incorporated | Packet based ID generation for serially interconnected devices |
US7817470B2 (en) * | 2006-11-27 | 2010-10-19 | Mosaid Technologies Incorporated | Non-volatile memory serial core architecture |
US7818464B2 (en) * | 2006-12-06 | 2010-10-19 | Mosaid Technologies Incorporated | Apparatus and method for capturing serial input data |
US8010709B2 (en) * | 2006-12-06 | 2011-08-30 | Mosaid Technologies Incorporated | Apparatus and method for producing device identifiers for serially interconnected devices of mixed type |
US8331361B2 (en) | 2006-12-06 | 2012-12-11 | Mosaid Technologies Incorporated | Apparatus and method for producing device identifiers for serially interconnected devices of mixed type |
US8271758B2 (en) * | 2006-12-06 | 2012-09-18 | Mosaid Technologies Incorporated | Apparatus and method for producing IDS for interconnected devices of mixed type |
US7853727B2 (en) * | 2006-12-06 | 2010-12-14 | Mosaid Technologies Incorporated | Apparatus and method for producing identifiers regardless of mixed device type in a serial interconnection |
US7529149B2 (en) * | 2006-12-12 | 2009-05-05 | Mosaid Technologies Incorporated | Memory system and method with serial and parallel modes |
US8984249B2 (en) * | 2006-12-20 | 2015-03-17 | Novachips Canada Inc. | ID generation apparatus and method for serially interconnected devices |
US8010710B2 (en) * | 2007-02-13 | 2011-08-30 | Mosaid Technologies Incorporated | Apparatus and method for identifying device type of serially interconnected devices |
US20080201588A1 (en) * | 2007-02-16 | 2008-08-21 | Mosaid Technologies Incorporated | Semiconductor device and method for reducing power consumption in a system having interconnected devices |
US8086785B2 (en) * | 2007-02-22 | 2011-12-27 | Mosaid Technologies Incorporated | System and method of page buffer operation for memory devices |
WO2008101316A1 (en) * | 2007-02-22 | 2008-08-28 | Mosaid Technologies Incorporated | Apparatus and method for using a page buffer of a memory device as a temporary cache |
US7796462B2 (en) | 2007-02-22 | 2010-09-14 | Mosaid Technologies Incorporated | Data flow control in multiple independent port |
US7688652B2 (en) * | 2007-07-18 | 2010-03-30 | Mosaid Technologies Incorporated | Storage of data in memory via packet strobing |
US7913128B2 (en) * | 2007-11-23 | 2011-03-22 | Mosaid Technologies Incorporated | Data channel test apparatus and method thereof |
US7983099B2 (en) | 2007-12-20 | 2011-07-19 | Mosaid Technologies Incorporated | Dual function compatible non-volatile memory device |
US7940572B2 (en) | 2008-01-07 | 2011-05-10 | Mosaid Technologies Incorporated | NAND flash memory having multiple cell substrates |
US8700845B1 (en) * | 2009-08-12 | 2014-04-15 | Micron Technology, Inc. | Daisy chaining nonvolatile memories |
US8825967B2 (en) | 2011-12-08 | 2014-09-02 | Conversant Intellectual Property Management Inc. | Independent write and read control in serially-connected devices |
US9490035B2 (en) | 2012-09-28 | 2016-11-08 | SanDisk Technologies, Inc. | Centralized variable rate serializer and deserializer for bad column management |
US9076506B2 (en) * | 2012-09-28 | 2015-07-07 | Sandisk Technologies Inc. | Variable rate parallel to serial shift register |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4648105A (en) * | 1985-06-06 | 1987-03-03 | Motorola, Inc. | Register circuit for transmitting and receiving serial data |
JPH0782423B2 (ja) * | 1987-09-16 | 1995-09-06 | 三洋電機株式会社 | データ入出力回路 |
-
1994
- 1994-02-04 US US08/191,948 patent/US5596724A/en not_active Expired - Lifetime
-
1995
- 1995-01-31 JP JP7013743A patent/JPH07325782A/ja not_active Withdrawn
- 1995-02-03 DE DE69514394T patent/DE69514394T2/de not_active Expired - Lifetime
- 1995-02-03 EP EP95300690A patent/EP0666653B1/de not_active Expired - Lifetime
- 1995-02-03 AT AT95300690T patent/ATE188821T1/de not_active IP Right Cessation
- 1995-02-03 ES ES95300690T patent/ES2141299T3/es not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5596724A (en) | 1997-01-21 |
DE69514394D1 (de) | 2000-02-17 |
ATE188821T1 (de) | 2000-01-15 |
JPH07325782A (ja) | 1995-12-12 |
EP0666653B1 (de) | 2000-01-12 |
EP0666653A1 (de) | 1995-08-09 |
ES2141299T3 (es) | 2000-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69514394T2 (de) | Ein-/Ausgabedatenports | |
DE60224478T2 (de) | Schaltung zur Serialisierung von synchronen Daten | |
DE69531567T2 (de) | Serielle Hochgeschwindigkeitsverbindung zur Vollduplex-Datenkommunikation | |
DE69025794T2 (de) | Parallel-Seriell-Umsetzer | |
DE3851053T2 (de) | Fir digitale filteranordnung. | |
DE69910900T2 (de) | Datenbearbeitung für Uebertragung von seriellen und parallelen Daten | |
DE69715409T2 (de) | Seriell-parallel- und parallel-seriell-umsetzer | |
DE69515820T2 (de) | Hochgeschwindigkeitsparallel-/Serienschnittstelle | |
DE3688170T2 (de) | Digitale zero-mf selektive stufe. | |
DE69015946T2 (de) | Analog-Digitalwandler von hoher Umwandlungsfrequenz. | |
DE3887249T2 (de) | Digitaler Multiplexer. | |
EP0424554A1 (de) | Mehrstufiger Seriell-zu-Parallel- und/oder Parallel-zu-Seriell-Umsetzer | |
DE69229167T2 (de) | Anordnung zur Zugriffssteuerung | |
DE4117042A1 (de) | Universelle synchron-asynchrone kommunikationsschaltung | |
DE4304702A1 (en) | High speed serial to parallel converter for data transmission - has input data stream fed to pair of parallel multi stage registers with outputs generated via selector controlled by compressor | |
DE60214411T2 (de) | Parallel/Seriell-Wandler | |
DE69515018T2 (de) | Schaltung zur konversion serieller in parallele daten | |
EP0903859B1 (de) | Frequenzteiler mit geringem Stromverbrauch | |
EP0660246A2 (de) | Signalprozessor | |
DE69406008T2 (de) | Serieller bitratenumsetzer für einen zeitmultiplex-vermittlungskoppler | |
DE69032851T2 (de) | Integrierte Schaltung vom Josephson-Typ mit einer Ausgangsschnittstelle, welche die Ausgangsdaten mit reduzierter Taktfrequenz liefern kann | |
DE19581595C2 (de) | Signalübertragungsvorrichtung mit mehreren LSIs | |
EP1043839B1 (de) | Öffnungsverzerrungsreduktion in parallelem A/D-Wandler | |
DE4140686B4 (de) | Signalverarbeitungssystem | |
DE60003164T2 (de) | Reduzierung von digitalem schaltungsrauschen in ic's mit gemischten signalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |