DE69427894T2

DE69427894T2 - Pegeleinstellungs- und Enscheidungsschaltung

Info

Publication number: DE69427894T2
Application number: DE69427894T
Authority: DE
Inventors: Hisashi Kondo
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-11-30
Filing date: 1994-11-29
Publication date: 2001-12-06
Anticipated expiration: 2014-11-30
Also published as: CN1065387C; TW248624B; KR950016113A; KR0153388B1; JP2639326B2; EP0659000A2; EP0659000A3; CN1117232A; DE69427894D1; JPH07154434A; EP0659000B1

Description

Pegeleinstellungs- und Unterscheidungsschaltung Die vorliegende Erfindung betrifft eine Demodulationsschaltung in einem Funkkommunikationssystem unter Verwendung digitaler Modulation und insbesondere eine Demodulationsschaltung zum Demodulieren eines erfaßten Signals zu einem ursprünglichen digitalen Signal durch Codeunterscheidung.
In den letzten Jahren verwenden Mobilkommunikationssysteme im Hinblick auf das Anpassen an die Computerkommunikation und auf das Bereitstellen einer Vielzahl von Diensten digitale Systeme. Insbesondere gewährleistet ein Frequenzumtastsystem (FSK-System) eine wirksame Hochfrequenz- Leistungsverstärkung, weil die Amplitude eines modulierten Signals unverändert gehalten wird. Daher ist das FSK-System ein für tragbare Funkgeräte geeignetes Modulationssystem. Weiterhin wurden beim FSK-System verschiedene Systeme, wie ein MSK-System (System mit minimaler Umtastung) und ein GMSK- System (Gauss-gefiltertes MSK-System) vorgeschlagen, bei denen die Breite des Spektrums eines Signals verschmälert ist, wobei ein begrenztes Frequenzband wirksam verwendet werden kann.
Bei einem Funkkommunikationssystem, bei dem diese Digitalmodulation verwendet wird, benötigt ein Empfänger eine Demodulationsschaltung zum Erfassen eines empfangenen Signals und zum Regenerieren eines ursprünglichen Digitalcodes anhand des erfaßten Signals. In Fig. 1 ist ein Beispiel einer herkömmlichen mehrwertigen FSK-Demodulationsschaltung dargestellt.
Wie in Fig. 1 dargestellt ist, wird ein von einem Empfänger 2 über eine Antenne 1 empfangenes Signal von einem Detektor 3 erfaßt, und ein erfaßtes Signal wird über eine Wellenform-Formungsschaltung 4 an einen Zeitsignalgenerator 5 ausgegeben, der ein mit dem Signal mit geformter Wellenform synchrones Zeitsignal erzeugt. Ein Vergleicher 6 vergleicht das erfaßte Signal mit Codeunterscheidungspegeln CL1 - CL2, und ein Vergleichsergebnis wird an eine Codeunterscheidungsschaltung 7 ausgegeben. Die Codeunterscheidungsschaltung 7 regeneriert einen ursprünglichen Digitalcode unter Verwendung des Vergleichsergebnisses entsprechend dem Zeitsignal. Die Codeunterscheidungspegel CL1 - CL3 zum Regenerieren des Digitalcodes werden durch Teilen einer konstanten Spannung Vcc über Widerstände R1 - R4 erzeugt.
Es gibt jedoch tatsächlich eine Gelegenheit, bei der eine zentrale Spannung des vom Detektor 3 erhaltenen erfaßten Signals infolge einer Vielzahl von Änderungsfaktoren, wie Änderungen einer Übertragungsfrequenz auf der Seite eines Senders, Änderungen von Ausbreitungsbedingungen von Funkwellen, einer Temperaturänderung und einer Spannungsänderung auf der Seite des Empfängers, geändert wird. Weil die Codeunterscheidungspegel feststehen, verringern Änderungen der zentralen Spannung des erfaßten Signals infolge dieser Faktoren einen Unterscheidungsspielraum zwischen jedem Codeunterscheidungspegel und einer Spannung des erfaßten Signals, was zur erhöhten Möglichkeit eines Unterscheidungsfehlers führt.
In einer Veröffentlichung (offengelegtes japanisches Patent 1-93950) ist eine Technik zum Verbessern der Codeunterscheidungsmerkmale offenbart, bei der die Tatsache ausgenutzt wird, daß ein Augenmuster durch Verschieben der Abtastzeitpunkte um T/2 scharf geöffnet wird. Dieses Verfahren weist jedoch auch eine Schwierigkeit auf, die darin besteht, daß die Möglichkeit eines Unterscheidungsfehlers erhöht ist, wenn die zentrale Spannung des erfaßten Signals wegen der feststehenden Codeunterscheidungspegel geändert wird.
In einer anderen Veröffentlichung (offengelegtes japanisches Patent 1-164151) ist eine verbesserte Codeunterscheidungstechnik offenbart, bei der ein Codeunterscheidungspegel durch Sperren von Gleichspannungskomponenten in einem Empfänger hervorgerufenen Änderungen der zentralen Spannung eines erfaßten Signals folgt. Diese Technik besteht jedoch darin, den Einfluß der durch das Sperren von Gleichspannungen, hervorgerufenen Änderungen zu verhindern, so daß es wahrscheinlich ist, daß die Technik einen Unterscheidungsfehler erzeugt, wenn die zentrale Spannung infolge der erwähnten Faktoren, wie Änderungen der Übertragungsbedingungen, geändert wird.
Aus EP-A3-0 540 359 ist ein adaptiver Schwellenwertdetektor bekannt. Er weist einen in einem Funkrufsystem verwendeten Digitaldetektor auf. Dieser Detektor weist Bezugspegel auf, mit denen das empfangene Signal durch einen Digitalvergleicher verglichen wird. Die Bezugspegel können mit einer Aktualisierungslogik geändert werden, falls Änderungen der Pegel der empfangenen Signale beobachtet werden. Der Detektor kann auch Unterschiede zwischen einzelnen FM- Detektoren kompensieren.
US-A-4 873 702 betrifft ein Verfahren und eine Vorrichtung zur Gleichspannungswiederherstellung in Digitalempfängern. Eine Technik zum Beseitigen unerwünschter Offset- Gleichspannungen in einem Empfänger zum Decodieren mehrerer digital modulierter Mehrpegelsignale ist offenbart. Das Datenübertragungssystem ist so eingerichtet, daß es jedesmal dann, wenn eine andere Datenquelle mit dem Übertragen ihrer Daten beginnt, ein bestimmtes Vorspannsignal sendet. Das Vorspannsignal erzeugt am Empfängerausgang mehrere Zyklen maximaler Pegelausschläge. Während des Zeitraums, in dem das Vorspannsignal empfangen wird, bestimmt ein Signalprozessor im Empfänger einen anfänglichen Offset-Gleichspannungswert durch Mitteln des Pegels des empfangenen digital modulierten Signals. Nach der Übertragung des Vorspanns erzeugt der Signalprozessor kontinuierlich aktualisierte Offset-Gleichspannungen, die der Summe aus der zuvor erzeugten Offset- Gleichspannung und der Differenz zwischen dem durch das empfangene digital modulierte Signal dargestellten Amplitudenpegel und dem Amplitudenpegel des nächsten "Codieramplitudenpegels" gleichen, wobei die Differenz mit einem Skalierungsfaktor multipliziert wird.
Eine Aufgabe der vorliegenden Erfindung besteht angesichts der im Stand der Technik auftretenden Nachteile darin, eine Demodulationsschaltung bereitzustellen, die einen geringeren Codeunterscheidungsfehler erreichen kann.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Demodulationsschaltung bereitzustellen, die unabhängig von Änderungen der zentralen Spannung eines erfaßten Signals eine richtige Codeunterscheidung ausführen kann. Diese Aufgaben werden durch die Merkmale der Ansprüche gelöst.
Die Demodulationsschaltung gemäß der vorliegenden Erfindung weist eine Mittelwertbildungsschaltung und eine Codeunterscheidungsschaltung auf. Die Mittelwertbildungsschaltung empfängt ein erfaßtes Signal und erzeugt einen gemittelten Amplitudenwert des erfaßten Signals. Die Codeunterscheidungsschaltung erzeugt unter Verwendung des gemittelten Amplitudenwerts als Bezugspegel Codeunterscheidungspegel und stellt anhand des erfaßten Signals ein digitales Signal wieder her, indem sie das erfaßte Signal mit diesen Unterscheidungspegeln vergleicht. Ein empfangenes Signal weist vorzugsweise ein vorgegebenes Format unter Einschluß eines Vorspannabschnitts auf, der so moduliert ist, daß die Amplitude des erfaßten Signals mit einer vorgegebenen Zeitsteuerung abwechselnd zwischen dem höchsten Pegel und dem niedrigsten Pegel der Amplitude des erfaßten Signals geändert wird.
Die Demodulationsschaltung gemäß der vorliegenden Erfindung weist weiterhin eine Vorspannerfassungsschaltung zum Erfassen des Vorspanns anhand des demodulierten digitalen Signals auf. Ein nach Erfassung des Vorspanns gemittelter tudenwert wird als ein Bezugspegel zum Erzeugen der Unterscheidungspegel verwendet. Der Bezugsmittelwert ist auch als ein Bezugspegel zum Formen einer Wellenform verwendbar.
Ein Unterscheidungspegelgenerator weist einen Speicher zum Speichern des Bezugsmittelwerts und einen weiteren Speicher zum Speichern einer Unterscheidungspegeldifferenz entsprechend einer idealen Augenöffnung des erfaßten Signals auf. Der Unterscheidungspegelgenerator schätzt mehrere Unterscheidungspegel auf der Grundlage der Unterscheidungspegeldifferenz und des Bezugsmittelwerts des erfaßten Signals.
Die Codeunterscheidungsschaltung weist vorzugsweise eine Fehlerkorrekturschaltung zum Korrigieren des erfaßten Signals auf, um ein hinsichtlich Fehlern korrigiertes Signal auszugeben. Die Fehlerkorrekturschaltung erzeugt zuerst mehrere ideale Amplitudenpegel des erfaßten Signals auf der Grundlage der Unterscheidungspegeldifferenz und des Bezugsmittelwerts und erfaßt Amplitudenfehler durch Vergleichen des erfaßten Signals mit den idealen Amplitudenpegeln. Die Fehlerkorrekturschaltung addiert dann ansammelnd die Amplitudenfehler sooft wie vorgegeben und addiert das Ergebnis zur Fehlerkorrektur zum erfaßten Signal. Der Einfluß des Rauschens auf das erfaßte Signal wird durch ansammelndes Addieren von Amplitudenfehlern und durch dann erfolgendes Korrigieren des erfaßten Signals verringert.
Die oben angegebenen und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der folgenden Beschreibung zusammen mit der anliegenden Zeichnung, in der bevorzugte Ausführungsformen der vorliegenden Erfindung anhand von veranschaulichenden Beispielen dargestellt sind, verständlicher werden.
Fig. 1 ist ein Blockdiagramm, in dem ein Beispiel einer herkömmlichen mehrwertigen FSK-Demodulationsschaltung dargestellt ist,
Fig. 2 ist ein Blockdiagramm, in dem eine erste Ausführungsform einer Demodulationsschaltung gemäß der vorliegenden Erfindung dargestellt ist,
Fig. 3 ist ein Schaltungsdiagramm, in dem eine Wellenform-Formungsschaltung und eine Mittelwertbildungsschaltung gemäß der Ausführungsform aus Fig. 2 in näheren Einzelheiten dargestellt sind,
Fig. 4 ist ein Blockdiagramm, in dem eine Codeunterscheidungsschaltung gemäß derselben Ausführungsform in näheren Einzelheiten dargestellt ist,
Fig. 5A ist ein Blockdiagramm, in dem ein Codeunterscheidungspegel-Generator gemäß derselben Ausführungsform in näheren Einzelheiten dargestellt ist,
Fig. 5B ist ein Funktionsblockdiagramm, in dem die Funktion des Codeunterscheidungspegel-Generators in Fig. 5A dargestellt ist,
Fig. 6 ist eine Ansicht, in der hinsichtlich Wellenformen eine Beziehung zwischen durch den Codeunterscheidungspegel- Generator in Fig. 5A erzeugten Codeunterscheidungspegeln und erfaßten Signalen dargestellt ist,
Fig. 7 ist eine Ansicht, in der eine Beziehung zwischen dem Pegel eines von der Codeunterscheidungsschaltung in Fig. 4 erzeugten Digitalcodes und Augenmustern des erfaßten Signals dargestellt ist,
Fig. 8 ist ein Blockdiagramm, in dem ein Vorspanndetektor in Fig. 2 in näheren Einzelheiten dargestellt ist,
Fig. 9 ist eine Ansicht zur Veranschaulichung eines Formats eines empfangenen Signals,
Fig. 10 ist eine Ansicht von Signalwellenformen zur Veranschaulichung eines Beispiels der Arbeitsweise der vorliegenden Ausführungsform,
Fig. 11 ist ein Blockdiagramm, in dem eine zweite Ausführungsform der Demodulationsschaltung gemäß der vorliegenden Ausführungsform dargestellt ist, und
Fig. 12 ist ein Blockdiagramm, in dem die Codeunterscheidungsschaltung bei einer dritten Ausführungsform der Demodulationsschaltung gemäß der vorliegenden Erfindung dargestellt ist.
Nachfolgend wird eine Schaltung zum Demodulieren eines Digitalcodes anhand einer empfangenen Vierwert-FSK-Funkwelle als Beispiel beschrieben.
Wie in Fig. 2 dargestellt ist, wird eine Vierwert-FSK- Welle über eine Antenne 101 von einem Empfänger 102 empfangen und zu einem Detektor 103 übertragen. Der Detektor 103 erfaßt anhand der empfangenen Welle ein Signal Sd mit vier Spannungspegeln. Das erfaßte Signal Sd wird an eine Wellenform- Formungsschaltung 104, eine Mittelwertbildungsschaltung 106 und einen Wähler 107 ausgegeben.
Die Wellenform-Formungsschaltung 104 empfängt das erfaßte Signal Sd und gibt ein Signal Sds mit geformter Wellenform an einen Zeitsignalgenerator 105 aus. Der Zeitsignalgenerator 105 erzeugt unter Verwendung des Signals Sds mit geformter Wellenform Zeitsignale Ck und Csk. Wie später beschrieben wird, weisen die Zeitsignale Ck und Csk die gleiche Frequenz und um eine halbe Periode zueinander verschobene Phasen auf. Das erfaßte Signal Sd mit den vier Spannungspegeln wird durch die Mittelwertbildungsschaltung 106 gemittelt, und eine sich ergebende mittlere Spannung Sdav wird an die Wellenform- Formungsschaltung 104 und den Wähler 107 ausgegeben. Die Wellenform-Formungsschaltung 104 verwendet die mittlere Spannung Sdav als eine Bezugsspannung zum Formen von Wellenformen.
Der Wähler 107 wählt das erfaßte Signal Sd oder den Mittelwert Sdav entsprechend dem Auswahlsignal Ss aus und gibt ein ausgewähltes Signal an einen Analog-Digital-Wandler (A/D-Wandler) 108 aus. Wenn das Auswahlsignal Ss insbesondere auf einen niedrigen Pegel "0" gesetzt ist, wählt der Wähler 107 das erfaßte Signal Sd aus, während der Wähler 107 den Mittelwert Sdav auswählt, wenn das Auswahlsignal Ss auf einen hohen Pegel "1" gelegt ist. Jedes ausgewählte Signal S wird durch den A/D-Wandler 108 in ein digitales Signal umgewandelt und an eine Codeunterscheidungsschaltung 109 ausgegeben.
Die Codeunterscheidungsschaltung 109 arbeitet nach dem Zeitsignal Ck und dem Auswahlsignal Ss. Wenn das Auswahlsignal auf einem niedrigen Pegel "0" liegt oder wenn das ausgewählte Signal S das erfaßte Signal Sd ist, führt die Codeunterscheidungsschaltung 109 eine Codeunterscheidung aus und gibt einen demodulierten Digitalcode aus. Wenn das Auswahlsignal Ss dagegen auf einem hohen Pegel "1" liegt oder wenn das ausgewählte Signal S der Mittelwert Sdav ist, verwendet die Codeunterscheidungsschaltung 109 den Mittelwert Sdav, um einen Bezugspegel zum Erzeugen der Codeunterscheidungspegel festzulegen.
Ein Vorspanndetektor 110 gibt den demodulierten Digitalcode von der Codeunterscheidungsschaltung 109 ein und erfaßt einen Vorspann im Format des empfangenen Signals. Sobald der Vorspanndetektor 110 den Vorspann erfaßt, gibt er ein Vorspannerfassungssignal Spr mit einer vorgegebenen Impulsbreite an ein UND-Gatter 111 aus.
Das UND-Gatter 111 empfängt das Zeitsignal Csk vom Zeitsignalgenerator 105 und gibt das Zeitsignal Csk nur dann aus, wenn der Impuls des Vorspannerfassungssignals Spr auf einem hohen Pegel liegt. Das Ausgangssignal des UND-Gatters 111 wird als das Auswahlsignal Ss zum Wähler 107 und zur Codeunterscheidungsschaltung 109 und auch zu einem ODER-Gatter 112 übertragen. Das ODER-Gatter 112 gibt an den A/D-Wandler 108 das vom Zeitsignalgenerator 105 empfangene Zeitsignal Ck und das vom UND-Gatter 111 empfangene Zeitsignal aus.

Mittelwertbildungsschaltung

In Fig. 3 sind die Wellenform-Formungsschaltung 104 und die Mittelwertbildungsschaltung 106 beispielhaft dargestellt. Die Mittelwertbildungsschaltung 106 besteht aus einem Pufferverstärker 113 und einer aus einem Widerstand R und einem Kondensator C bestehenden Glättungsschaltung (oder einem Tiefpaßfilter). Die Wellenform-Formungsschaltung 104 besteht aus einem Vergleicher 114, der den Mittelwert Sdav von der Mittelwertbildungsschaltung 106 als eine Bezugsspannung eingibt.
Das erfaßte Signal Sd mit vier Spannungspegeln wird mit dem Tiefpaßfilter der Mittelwertbildungsschaltung 106 zur mittleren Spannung Sdav gemittelt, die im wesentlichen der zentralen Spannung gleicht. Der Vergleicher 114 führt unter, Verwendung des Mittelwerts Sdav als Bezugsspannung ein Formen der Wellenform des erfaßten Signals Sd aus. Der Vergleicher 224 gibt insbesondere ein auf einem hohen Pegel liegendes Signal aus, wenn die Spannung des erfaßten Signals Sd größer ist als der Mittelwert Sdav, während er ein auf einem niedrigen Pegel liegendes Signal ausgibt, wenn diese niedriger ist als der Mittelwert Sdav. Der Vergleicher 114 gibt daher eine Rechteckwelle Sds aus, die zum Extrahieren des Zeitsignals geeignet ist.
Es sei bemerkt, daß eine Glättungsschaltung, die einen Widerstand und einen Kondensator aufweist, wie in Fig. 3 dargestellt ist, bei tragbaren Funkgeräten zum Erreichen eines geringen Gewichts und einer Energieeinsparung geeignet ist, wenngleich die Mittelwertbildungsschaltung 106 leicht mit einer Digitalschaltung hergestellt werden kann.

Codeunterscheidungsschaltung

In Fig. 4 ist die Codeunterscheidungsschaltung 109 detailliert dargestellt. Ein Schalter 401 schaltet die Übertragungsrichtungen des ausgewählten Signals S entsprechend dem vom UND-Gatter 111 empfangenen Auswahlsignal Ss. Wenn das Auswahlsignal Ss insbesondere auf einem niedrigen Pegel liegt, überträgt der Schalter 101 das ausgewählte Signal S, also das erfaßte Signal Sd, zur Unterscheidungsschaltung 402, während er das ausgewählte Signal S. also den Mittelwert Sdav zum Bezugspegelspeicher 403 überträgt, wenn das Auswahlsignal Ss auf einem hohen Pegel liegt.
Der Bezugspegelspeicher 403 speichert einen Digitalwert des Mittelwerts Sdav als einen Bezugspegel zur Erzeugung der Codeunterscheidungspegel. Ein Codeunterscheidungspegel-Generator 404 erzeugt unter der Annahme des Bezugspegels als zentraler Unterscheidungspegel (CL2) drei Unterscheidungspegel CL1 - CL3 und gibt sie an die Unterscheidungsschaltung 402 aus. Die Unterscheidungsschaltung 402 bestimmt unter Verwendung der Unterscheidungspegel CL1 - CL3, welcher Codepegel von der Spannung des erfaßten Signals Sd angezeigt, wird, und gibt nach dem Zeitsignal Ck ein binäres Signal aus, das dem angegebenen Codepegel entspricht.
In Fig. 5A ist eine Konfiguration des Codeunterscheidungspegel-Generators 404 beispielhaft dargestellt, und in Fig. 5B ist ein Funktionsblockdiagramm dargestellt, das die Arbeitsweise des Codeunterscheidungspegel-Generators 404 angibt. Eine Berechnungsschaltung 501 schätzt unter der Annahme, daß der Bezugspegel (Sdav) der zentrale Unterscheidungspegel CL2 ist, unter Verwendung einer zuvor im Speicher 502 gespeicherten Unterscheidungspegeldifferenz (h) die Unterscheidungspegel CL1 - CL3. Genauer gesagt erzeugt die Berechnungsschaltung 501, wie in Fig. 5B dargestellt ist, den Unterscheidungspegel CL1 durch Subtrahieren der Pegeldifferenz (h) vom Bezugsunterscheidungspegel CL2 und erzeugt den Unterscheidungspegel CL3 durch Addieren der Pegeldifferenz (h) zum Unterscheidungspegel CL2. Die zuvor im Speicher 502 gespeicherte Unterscheidungspegeldifferenz (h) ist ein einer Augenöffnung (h) in einem Augenmuster des Erfassungssignals Sd entsprechender Idealwert.
In Fig. 6 ist eine Beziehung zwischen Pegelpositionen der vom Codeunterscheidungspegel-Generator 404 erzeugten Unterscheidungspegel CL1 - CL3 und Augenmustern des erfaßten Signals Sd dargestellt. Die Unterscheidungsschaltung 402 vergleicht das erfaßte Eingangssignal Sd mit den Unterscheidungspegeln CL1 - CL3, wobei die Unterscheidungspegel CL1 und CL3 die Pegeldifferenz (h) vom Unterscheidungspegel CL2 aufweisen.
In Fig. 7 ist eine Beziehung zwischen Pegelpositionen der von der Unterscheidungsschaltung 402 erzeugten Codepegel VL1 - VL4 und Augenmustern des erfaßten Signals Sd dargestellt. Wie in den Fig. 6 und 7 dargestellt ist, urteilt die Unterscheidungsschaltung 402, daß das erfaßte Signal Sd, das eine niedrigere Spannung als der Unterscheidungspegel CL1 aufweist, der Codepegel VL1 ist (Code "00"), daß das erfaßte Signal Sd zwischen den Unterscheidungspegeln CL1 und CL2 der Codepegel VL2 (Code "01") ist, daß das erfaßte Signal Sd zwischen den Unterscheidungspegeln CL2 und CL3 der Codepegel VL3 ist (Code "11") und daß das erfaßte Signal Sd, das höher als der Unterscheidungspegel CL3 ist, der Codepegel VL4 ist (Code "10"), und die Schaltung 402 gibt einen einem Beurteilungsergebnis entsprechenden Code aus, der mit dem Zeitsignal Ck synchron. ist. Es sei bemerkt, daß der hier verwendete Code der Grey-Code ist.

Vorspanndetektor

Wie in Fig. 8 dargestellt ist, gibt der Vorspanndetektor 110 einen von der Codeunterscheidungsschaltung 109 wiederhergestellten Code ein und erfaßt einen Vorspannabschnitt in einem empfangenen Signal. Eine binäre Ausgabe der Codeunterscheidungsschaltung 109 wird in einem Pufferspeicher 601 mit vorgegebener Kapazität gespeichert. Eine Koinzidenzerfassungsschaltung 602 liest die gleiche Länge aufweisende Daten aus einem Vorspannmusterspeicher 603 und einem Pufferspeicher 601 aus und bestimmt, ob sie übereinstimmen oder nicht. Im Vorspannmusterspeicher 603 wurde zuvor ein Vorspannmuster, beispielsweise "001000100010", gespeichert.
Wenn das Vorspannmuster mit den aus dem Pufferspeicher 601 ausgelesenen Daten mit der gleichen Länge übereinstimmt, gibt die Koinzidenzerfassungsschaltung 602 ein Koinzidenzsignal an einen Impulsgenerator 604 aus. Der Impulsgenerator 604 erzeugt ein Vorspannerfassungssignal Spr, sobald das Koinzidenzsignal eingegeben wurde. Das Vorspannerfassungssignal Spr wird während eines Zeitintervalls, das von der abfallenden Flanke eines Impulses des Zeitsignals Ck bis zur ansteigenden Flanke des nachfolgenden Impulses reicht, erzeugt, wie in Fig. 10 dargestellt ist.

Vorspannmuster und Mittelwert Sdav

Wie in Fig. 9 dargestellt ist, weist ein empfangenes Signal mit einem bestimmten Format einen Vorspann PR auf, der ein vorgegebenes Muster, hier ein wiederholtes Muster von, "0010", aufweist. Beim Gray-Code entspricht ein Code "00" dem niedrigsten Spannungspegel VL1 und ein Code "10" dem höchsten Spannungspegel VL4, wie in Fig. 7 dargestellt ist. Daher ermöglicht das Codemuster im Vorspann das abwechselnde Auftreten des höchsten und des niedrigsten Pegels, was zu einem erfaßten Signal Sd führt, das keine Vorspannung aufweist.
Dieses nicht vorgespannte erfaßte Signal Sd des Vorspanns wird durch die Mittelwertbildungsschaltung 106 gemittelt, wodurch ein gemittelter Wert Sdav zu einer zentralen Spannung des erfaßten Signals Sd wird, die für einen Bezug der Codeunterscheidung geeignet ist. Weiterhin weist ein erfaßtes Signal eines Vorspanns bei jedem anderen Mehrwert-Modulationssystem außer dem Vierwert-FSK-System im allgemeinen ein wiederholtes Muster des höchsten und des niedrigsten Pegels auf, so daß eine zentrale Spannung eines empfangenen Datensignals leicht erfaßt werden kann, indem ein erfaßtes Signal des wiederholten Musters gemittelt wird. Der gemittelte Spannungswert Sdav weist durch Änderungen der erwähnten Übertragungsbedingungen usw. hervorgerufene Änderungen des erfaßten Signals auf, so daß die gemittelte Spannung Sdav als ein Bezug von Codeunterscheidungspegeln verwendbar ist, um zu gewährleisten, daß die Codeunterscheidung nicht durch die Änderungsfaktoren beeinflußt wird.

ARBEITSWEISE DER DEMODULATIONSSCHALTUNG

Nachfolgend wird die Arbeitsweise der vorliegenden Ausführungsform mit Bezug auf ein Zeitablaufdiagramm in Fig. 10 beschrieben. In Fig. 10 ist eine Wellenform eines erfaßten Signals dargestellt, wenn der Vorspann empfangen wird.
Das vom Detektor 103 emittierte erfaßte Signal Sd ist eine kontinuierliche Welle, deren Amplitude zwischen den vier Spannungspegeln VL1 - VL4 geändert wird. Das erfaßte Signal Sd des Vorspanns weist insbesondere eine Wellenform auf, die abwechselnd zwischen dem niedrigsten Pegel VL1 und dem höchsten Pegel VL4 geändert wird, wie zuvor beschrieben wurde. Die Mittelwertbildungsschaltung 106 mittelt diese Spannungsänderungen des erfaßten Signals Sd und erzeugt die mittlere Spannung Sdav.
Die Wellenform-Formungsschaltung 104 formt die Wellenform des erfaßten Signals Sd unter Verwendung des Mittelwerts Sdav als Bezug zum Erzeugen eines Rechtecksignals Sds. Das Rechtecksignal Sds ist ein Impulssignal mit einer Periode, die im wesentlichen einer Amplitudenänderung im erfaßten Signal Sd entspricht, wie in Fig. 10 dargestellt ist. Der Zeitsignalgenerator 105 erzeugt die zwei Zeitsignale Csk und Ck synchron mit dem Rechtecksignal Sds. Das Zeitsignal Csk ist mit der ansteigenden Flanke des Rechtecksignals Sds synchron, und das Zeitsignal Ck weist im Zentrum eines Impulses des Rechtecksignals Sds einen Zeitpunkt auf, und die Zeitsteuerung von Ck wird mit anderen Worten durch Verschieben des Zeitsignals Csk um eine halbe Periode erhalten.
Das Zeitsignal Ck wird über das ODER-Gatter 112 vom Zeitsignalgenerator 105 an den A/D-Wandler 108 ausgegeben. Entsprechend dem Zeitsignal Ck wandelt der A/D-Wandler 108 ein vom Wähler 107 ausgewähltes Signal von analog zu digital um.
Wenn das Vorspannerfassungssignal Spr einen niedrigen Pegel "0" aufweist, liegt auch das Auswahlsignal Ss des UND- Gatters 111 auf einem niedrigen Pegel. Dementsprechend wählt der Wähler 107 das erfaßte Signal Sd aus und wandelt der A/D- Wandler 108 das erfaßte Signal Sd um und gibt die sich ergebenden digitalen Signale 5 (D1, D2, D3, ...) an die Codeunterscheidungsschaltung 109 aus. In der Codeunterscheidungsschaltung 109 überträgt der Schalter 401 das digital umgewandelte Signal S zur Unterscheidungsschaltung 402, wo der ursprüngliche Digitalcode wiederhergestellt wird.
Sobald der Vorspanndetektor 110 den Vorspann unter Verwendung der von der Codeunterscheidungsschaltung 109 wiederhergestellten Daten erfaßt hat, kommt das Vorspannerfassungssignal Spr auf einen hohen Pegel "1". Wie in Fig. 10 dargestellt ist, ist die ansteigende Flanke des Vorspannerfassungssignals Spr mit der abfallenden Flanke des Zeitsignals Ck synchron und existiert der Zeitpunkt der ansteigenden Flanke des Zeitsignals Csk innerhalb der Impulsbreite des Vorspannerfassungssignals Spr. Die Zeitsteuerung und die Impulsbreite des Vorspannerfassungssignals Spr werden durch den Impulsgenerator 604 gesteuert.
Wenn das Vorspannerfassungssignal Spr auf einen hohen Pegel gelangt, wird das Zeitsignal Csk als das Auswahlsignal Ss vom UND-Gatter 111 an den Wähler 107, den A/D-Wandler 108 und die Codeunterscheidungsschaltung 109 ausgegeben. Hierdurch wählt der Wähler 107 den Mittelwert Sdav aus, der durch den A/D-Wandler 108 in den digitalen Mittelwert Dav umgewandelt wird, und der Schalter 401 der Codeunterscheidungsschaltung 109 überträgt den digitalen Mittelwert Dav zum Bezugspegelspeicher 403. Der Mittelwert Sdav zu dieser Zeit wird durch Mitteln von Spannungsänderungen des erfaßten Signals im Vorspannzeitraum erhalten, weil er die zentrale Spannung eines Augenmusters des erfaßten Signals Sd darstellt. Unter Verwendung eines solchen neu eingeführten Mittelwerts Dav erzeugt der Codeunterscheidungspegel-Generator 404 die Codeunterscheidungspegel CL1 - CL3.
Wenn das Vorspannerfassungssignal Spr danach absinkt, gelangt das Auswahlsignal Ss auf einen niedrigen Pegel, und der Wähler 107 wählt das erfaßte Signal Sd aus, wodurch der erwähnte gewöhnliche Datenwiederherstellungsvorgang unter Verwendung der neuen Unterscheidungspegel CL1 - CL3 fortgesetzt wird.
Die oben beschriebene Arbeitsweise wird jedesmal dann wiederholt, wenn der Vorspann erfaßt wird. Selbst wenn die zentrale Spannung eines erfaßten Signals Sd infolge von Änderungen der Übertragungsfrequenz und der Ausbreitungsbedingungen von Funkwellen oder Temperaturänderungen und Änderungen der Versorgungsspannung in einem Empfänger geändert wird, können die Codeunterscheidungspegel diesen Änderungen folgen, wodurch die Möglichkeit von Codeunterscheidungsfehlern verringert wird. Weil sich die Bezugsspannung der Wellenform-Formungsschaltung 104 weiterhin nach Änderungen der zentralen Spannung des erfaßten Signals Sd ändert, wird bewirkt, daß die Zeitsignale immer genau sind.
In Fig. 11 ist eine zweite Ausführungsform der vorliegenden Erfindung dargestellt. Gemäß der vorliegenden Ausführungsform weist eine Mittelwertbildungsschaltung 701 zum Mitteln der Spannungen des erfaßten Signals Sd eine Digitalschaltung auf. Ein A/D-Wandler 702, ein Mittelwertberechner 703 und ein D/A-Wandler 705 werden nach dem Zeitsignal Ck betätigt, und eine Latch-Schaltung 704 wird nach dem Auswahlsignal Ss betätigt.
Der A/D-Wandler 702 wandelt das erfaßte Signal Sd um und gibt das digitale erfaßte Signal Sd an die Codeunterscheidungsschaltung 109 und den Mittelwertberechner 703 aus. Der Mittelwertberechner 703 berechnet den mittleren Spannungswert Sdav des erfaßten Signals Sd. Der mittlere Spannungswert Sdav wird zum Zeitpunkt des Auswahlsignals Ss in einer Latch- Schaltung 704 gespeichert. Die Codeunterscheidungsschaltung 109 erzeugt die Codeunterscheidungspegel CL1 - CL3 ebenso wie oben beschrieben unter Verwendung des zwischengespeicherten Mittelwerts Sdav und führt die Codeunterscheidung des über den Wähler 107 vom A/D-Wandler 702 empfangenen digitalen erfaßten Signals Sd aus. Weiterhin wird der zwischengespeicherte Mittelwert Sdav durch den D/A-Wandler 705 analog umgewandelt und als Bezugsspannung der Wellenform-Formungsschaltung 104 verwendet. Es sei bemerkt, daß der Schalter 401 und der Bezugspegelspeicher 403 in der Codeunterscheidungsschaltung 109 bei der vorliegenden Ausführungsform nicht erforderlich sind.
In Fig. 12 ist die Codeunterscheidungsschaltung 109 gemäß einer dritten Ausführungsform der vorliegenden Erfindung dargestellt. Die Codeunterscheidungsschaltung 109 gemäß der vorliegenden Ausführungsform führt eine Fehlerkorrektur für das erfaßte Signal Sd aus. In der gleichen Figur wird das erfaßte Signal Sd über eine Fehlerkorrekturschaltung 801 vom Schalter 401 zur Unterscheidungsschaltung 402 übertragen.
Ein Idealwertgenerator 802 in der Fehlerkorrekturschaltung 801 gibt den Bezugspegel (Sdav) vom Bezugspegelspeicher 403 ein und erzeugt vier ideale Pegel VL1 - VL4 (siehe Fig. 7). Der Idealwertgenerator 802 ist so wie im in Fig. 5A dargestellten Codeunterscheidungsgenerator 404 aufgebaut. Eine Berechnungsschaltung schätzt (1/2)h und (3/2)h, die wiederum zum Bezugspegel addiert oder von diesem abgezogen werden, um die idealen Pegel VL1 - VL4 zu erzeugen, wie in Fig. 7 dargestellt ist.
Ein die idealen Pegel VL1 - VL4 empfangender Fehlerdetektor 803 erfaßt einen Fehler (e) zwischen dem erfaßten Signal Sd und dem entsprechenden idealen Pegel und gibt den Fehler (e) an einen Multiplizierer 804 aus. Der Multiplizierer 804 multipliziert den Fehler (e) mit einem in einem Speicher 805 gespeicherten Gewichtskoeffizient α und gibt das Ergebnis αe an einen Sammeladdierer 806 aus. Der Sammeladdierer 806 addiert αe sooft wie vorgegeben und gibt einen addierten Wert als einen Korrekturwert E an einen Addierer 807 aus. Der Addierer 807 korrigiert das erfaßte Signal Sd unter Verwendung des Korrekturwerts E und gibt das korrigierte erfaßte Signal Sd an die Unterscheidungsschaltung 402 aus. Selbst dann, wenn im erfaßten Signal Sd viel Rauschen vorhanden ist, wird der Korrekturwert E durch sooft wie vorgegeben erfolgendes sammelndes Addieren von αe erzeugt, was zu einem verringerten Einfluß dieses Rauschens führt.

Claims

1. Demodulationsschaltung zum Demodulieren eines anhand einer empfangenen mehrwertigen Digitalmodulationswelle erfaßten Erfassungssignals (Sd) zu einem digitalen Signal, mit:

(a) einer Mittelwertbildungseinrichtung (106, 703) zum Mitteln der Amplitude des Erfassungssignals (Sd), um einen gemittelten Amplitudenwert (Sdav) zu erzeugen,

(b) einer Speichereinrichtung (403) zum Speichern des mittleren Amplitudenwerts und

(c) einer Unterscheidungspegel-Erzeugungseinrichtung (404) zum Erzeugen mehrerer Unterscheidungspegel (CL1 - CL3) unter Verwendung des mittleren Amplitudenwerts als Bezugspegel,

gekennzeichnet durch:

(d) eine Idealwert-Erzeugungseinrichtung (802) zum Erzeugen mehrerer idealer Amplitudenpegel des Erfassungssignals auf der Grundlage des mittleren Amplitudenwerts,

(e) eine Fehlererfassungseinrichtung (803) zum Erfassen eines Amplitudenfehlers des Erfassungssignals unter Verwendung der idealen Amplitudenpegel,

(f) eine Sammeladditionseinrichtung (804, 805, 806) zum sammelnden Addieren des Amplitudenfehlers mit einem vorgegebenen Intervall,

(g) eine Korrektureinrichtung (801) mit einem Addierer (807) zum Korrigieren des Erfassungssignals (Sd) unter Verwendung eines Ergebniswerts (E) der Sammeladditionseinrichtung, wobei der Addierer dafür ausgelegt ist, ein korrigiertes Erfassungssignal zu erzeugen, das als das Erfassungssignal zur Fehlererfassungseinrichtung (803) übertragen wird, und

(h) eine Unterscheidungseinrichtung (402) zum Vergleichen der Amplitude des korrigierten Erfassungssignals mit den mehreren Unterscheidungspegeln, um das digitale Signal wiederherzustellen.

2. Demodulationsschaltung nach Anspruch 1, wobei die empfangene mehrwertige Digitalmodulationswelle mehrere Rahmen aufweist, die jeweils ein vorgegebenes Zeitintervall haben.

3. Demodulationsschaltung nach Anspruch 2, wobei jeder der Rahmen einen ersten Signalabschnitt (PR) aufweist, der so moduliert ist, daß die Amplitude des Erfassungssignals abwechselnd zwischen zwei Pegeln geändert wird, die jeweils bei einer vorgegebenen Zeitsteuerung eine vorgegebene Pegeldifferenz von einem zentralen Pegel der größten Amplitude des Erfassungssignals aufweisen.

4. Demodulationsschaltung nach Anspruch 3, gekennzeichnet durch:

eine Erfassungseinrichtung (110) zum Erfassen des ersten Signalabschnitts des Rahmens anhand des von der Unterscheidungseinrichtung (109) wiederhergestellten digitalen Signals und

eine Auswahleinrichtung (107) zum Auswählen eines Ausgangssignals der Mittelwertbildungseinrichtung, wenn der erste Signalabschnitt als der mittlere Amplitudenwert von der Erfassungseinrichtung (110) erfaßt wird.

5. Demodulationsschaltung nach Anspruch 3 oder 4, wobei der erste Signalabschnitt einen Vorspann (PR) in einem Format des Rahmens aufweist.

6. Demodulationsschaltung nach einem der Ansprüche 1-5, gekennzeichnet durch eine Wellenform-Formungseinrichtung (104) zum Formen des Erfassungssignals (Sd) unter Verwendung des gemittelten Amplitudenwerts (Sdav) als Bezugspegel.

7. Demodulationsschaltung nach einem der Ansprüche 1-5, wobei die Unterscheidungspegel-Erzeugungseinrichtung (403, 404) durch folgendes gekennzeichnet ist:

eine erste Speichereinrichtung (403) zum Speichern des mittleren Amplitudenwerts,

eine zweite Speichereinrichtung (502) zum Speichern einer Unterscheidungspegeldifferenz entsprechend einer idealen Öffnung des Erfassungssignals und

eine Berechnungseinrichtung (501) zum Schätzen mehrerer Unterscheidungspegel (CL1 - CL3) auf der Grundlage der Unterscheidungspegeldifferenz und des mittleren Amplitudenwerts.