DE69408063T2 - Verbesserungen in Synchronisationsschaltungen - Google Patents

Description

[Gebiet der Erfindung]
• Diese Erfindung bezieht sich auf elektronische Schaltungen und insbesondere auf Synchronisierungsschaltungen in Videopalettenanwendungen.
[Hintergrund der Erfindung]
• Da die Betriebsfrequenz von Videosystemen ständig ansteigt, ergeben sich für einzelne integrierte Schaltungen Synchronisierungsprobleme. Fig. 1 ist ein Blockschaltbild des Standes der Technik, das dieses Problem darstellt. In Fig. 1 besitzt eine Videoschaltung 10 einen Steuerchip 12, der mit einem Videofarbenpalettenchip 14 verbunden ist. Der Steuerchip 12 sendet Daten zur Farbenpalette 14 mit einer ersten Frequenz, wobei die Farbenpalette 14 die Daten mit einer zweiten Frequenz manipuliert, die höher ist als die erste Frequenz. Typische Beispiele sind eine erste Frequenz von 50 MHz und eine zweite Frequenz von 200 MHz Aufgrund der hohen internen Betriebsfrequenz der Farbenpalette 14 ist es sehr schwierig, eine Synchronisierung zwischen der Farbenpalette 14 und dem Steuerchip 12 zu erreichen. Da die Periode der Videopalette 14 5 ns beträgt und die Verzögerung des Taktes durch den Steuerchip 12 10-20 ns betragen kann (CLKout-CLKin), ist offensichtlich, daß die Synchronisierung zwischen den zwei Schaltungen ein Problem darstellen kann.
• Fig. 2 ist eine Lösung des Standes der Technik, um eine Synchronisierung zwischen den Daten des Steuerchips 12 und einem Referenztaktsignal CLKref der Farbenpalette 14 zu erreichen. In Fig. 2 speichern die Signale, die sich in der Verzögerung voneinander unterscheiden, jeweils inkrementell Daten in die Flip- Flops 16a-16d ein, so daß die Daten mit Clkref der Farbenpalette 14 synchronisiert werden. Diese Lösung ist beschränkt durch die Tatsache, daß geschätzt werden muß, welche Verzögerung zur geeigneten Synchronisierung der Daten mit CLKref erforderlich ist. Ferner ist die Verzögerung durch den Steuerchip 12 eine strenge Funktion der Temperatur-, Versorgungsspannungs- und der Prozeßschwankungen, weshalb sich die Verzögerung ständig ändern kann. Ein zweiter Nachteil besteht darin, daß für jedes Datenbit viele Flip-Flops 16a-16d erforderlich sind. Wenn daher 64 Datenbits empfangen werden, sind 256 Flip-Flops erforderlich; wenn 128 Datenbits empfangen werden, werden 512 Flip-Flops benötigt. Die große Anzahl an Flip-Flops erfordert offensichtlich eine große Fläche in der Farbenpalette 14 und ergibt einen unerwünschten Leistungsverbrauch.
• Es ist daher eine Aufgabe dieser Erfindung, ein Verfahren zum Synchronisieren eines Steuerchips und einer Videopalette mit variablen Verzögerungen in den Taktsignalen zu schaffen, während gleichzeitig die Schaltungsfläche und der Leistungsverbrauch verringert werden. Weitere Aufgaben und Vorteile der Erfindung werden Fachleuten deutlich beim Lesen der folgenden Beschreibung in Verbindung mit den beigefügten Zeichnungen.
[Zusammenfassung der Erfindung]
• Ein Verfahren zum Synchronisieren eines Datensignals eines Steuerchips 12 mit einem Referenztaktsignal eines Farbenpalettenchips 14 in einem Videoansteuerungssystem 10 enthält die Schritte des Änderns der Referenztaktsignalfrequenz, des Einstellens der Phase eines Ausgangstaktsignals eines Palettenchips 12, wobei das mit der verzögerung vom Steuerchip 12 gekoppelte Ausgangstaktsignal ein Rückkopplungstaktsignal erzeugt, das mit dem Taktsignal mit geänderter Frequenz synchronisiert ist, und des Zwischenspeicherns des Datensignals mit dem Rückkopplungstaktsignal, wodurch das Datensignal mit dem Referenztaktsignal synchronisiert wird.
• Gemäß der Erfindung sind unterschiedliche Aspekte durch die Ansprüche 1 bis 10 definiert.
[Kurzbeschreibung der Zeichnungen]
• Fig. 1 ist ein Blockschaltbild des Standes der Technik, das eine Videoschaltung 10 zeigt.
• Fig. 2 ist ein schematisches Schaubild, das ein Synchronisierungsverfahren des Standes der Technik zeigt.
• Fig. 3 ist ein schematisches Schaubild, das die bevorzugte Ausführungsform der Erfindung zeigt, nämlich eine Synchronisierungsschaltung 30 innerhalb der Videopalette 14 für eine Videoschaltung 10, die unabhängig von Prozeß-, Temperatur- oder Versorgungsspannungsschwankungen ist.
[Genaue Beschreibung bevorzugter Ausführungsformen]
• Fig. 3 ist ein schematisches Schaubild, das die bevorzugte Ausführungsform der Erfindung zeigt, nämlich eine Synchronisierungsschaltung 30 innerhalb einer Farbenpalette 14, die für die Synchronisierung zwischen einem Referenztakt (CLKref) und einem Rückkopplungstakt (CLKin) sorgt, die unabhängig von Prozeß-, Temperatur- oder Versorgungsspannungsschwankungen ist und weniger Fläche belegt sowie weniger Leistung verbraucht als Synchronisierungslösungen des Standes der Technik. Der Synchronisierungsrückkopplungstakt CLKin wird anschließend verwendet, um Daten (DATin) vom Steuerchip 12 zwischenzuspeichern, wodurch die Daten mit CLKref synchronisiert werden. Die Synchronisierungsschaltung 30 enthält eine Teilerschaltung 32, die ein Referenztaktsignal Clkref empfängt. Die Teilerschaltung 32 ist mit einer Phasenverriegelungsschaltung (PLL) 34 verbunden. Die PLL 34 empfängt das Rückkopplungstaktsignal CLKin vom Steuerchip 12 (nicht gezeigt) und ein Signal von der Teilerschaltung 32 und gibt ein Taktsignal Clkout aus. Das Rückkopplungstaktsignal CLKin ist ferner mit einem D-Typ-Flip- Flop 36 verbunden. Das Flip-Flop 36 empfängt ein externes Datensignal (DATAin) vom Steuerchip 12 als Dateneingang und das Rückkopplungstaktsignal CLKin als Takteingang und gibt ein Datensignal (DATAout) aus.
• Die Ausführungsform der Fig. 3 funktioniert auf folgende Weise. Die Synchronisierungsschaltung 30 empfängt das Referenztaktsignal CLKref, das in dieser besonderen Ausführungsform mit 200 MHz schwingt, und teilt es mittels der Teilerschaltung 32 herunter auf 50 MHz Es ist klar, daß auch andere Betriebsfrequenzen verwendet werden können und daß die Betriebsfrequenz von CLKref nicht auf die Frequenz dieses Beispiels beschränkt ist. Die Teilerschaltung 32 kann ein Standardzähler sein, wie er Fachleuten wohlbekannt ist, und kann in alternativen Ausführungsformen den Referenztakt CLKref durch irgendeinen beliebigen Wert wie z. B. durch 8 oder durch 16 teilen. Die Teilerschaltung 32 gibt ein 50-MHz-Signal (das als geändertes Signal CLKref bezeichnet werden kann) an die PLL 34 aus. Die PLL 34 empfängt den Ausgang der Teilerschaltung 32 und das Rückkopplungstaktsignal CLKin, das ebenfalls mit 50 MHz schwingt, und synchronisiert CLKin mit dem Ausgang der Teilerschaltung 32. Die PLL 34 erreicht die Synchronisierung zwischen dem geänderten CLKref und CLKin durch Einstellen der Frequenz des Ausgangstaktsignals CLKout, wodurch die Phase von CLKin angepaßt wird. Die Synchronisierung über die Einstellung der Frequenz in Phasenverriegelungsschaltungen ist Fachleuten für den Schaltungsentwurf allgemein bekannt. CLKout wird anschließend zum Steuerchip 12 zurückgeführt (wie in Fig. 1 gezeigt), wo eine weitere Verzögerung aufgrund verschiedener Standardoperationen des Steuerchips 12 hinzugefügt wird. Der Ausgangstakt des Steuerchips 12 ist das Rückkopplungstaktsignal CLKin, das anschließend (aufgrund der hinzugefügten oder entfernten Verzögerung von CLKout über PLL 34) mit dem geänderten CLKref synchronisiert ist. Somit ist der Eingang von PLL 34, der CLKin ist, mit dem Referenztakt CLKref synchronisiert. CLKin dient ferner als Takteingang für das Flip-Flop 36, das die Daten mit der steigenden Flanke von CLKin speichert. Somit sind die Daten mit dem Referenztaktsignal CLKref synchronisiert. Genauer sind die Daten mit dem Ausgangssignal der Teilerschaltung 32 synchronisiert, der dem geänderten Signal CLKref entspricht. Wenn jedoch das geänderte Taktreferenzsignal (geändertes CLKref) um weniger als einen halben Taktzyklus von CLKref verzögert wird, wird die Synchronisierung zwischen den Daten und CLKref als eng genug betrachtet, um als "effektiv" synchronisiert zu gelten.
• Die Synchronisierung des Datensignals vom Steuerchip 12 mit CLKref der Farbenpalette 14 in Fig. 1 ist kritisch, da mit zunehmender Leistungsfähigkeit die Farbenpalette 14 intern mit immer weiter ansteigenden Frequenzen operiert. Da der Steuerchip 12 und die Farbenpalette mit unterschiedlichen Frequenzen arbeiten und unterschiedliche interne Zeitverzögerungen aufweisen, unterscheiden sich die Taktsignale, die die Zeitsteuerung der unterschiedlichen Operationen innerhalb der Verzögerungen zwischen dem Steuerchip 12 und der Farbenpalette 14 bestimmen. Da ferner die Verzögerungen Funktionen der Temperatur-, Versorgungsspannungs- und Prozeßschwankungen sind, ist klar, daß sich die Verzögerungen zwischen dem Steuerchip 12 und der Farbenpalette 14 ständig ändern. Die Synchronisierungsschaltung 3 innerhalb der Farbenpalette 14 bewirkt vorteilhaft eine Synchronisierung der Daten mit CLKref, die unabhängig von Temperatur- und Versorgungsspannungsschwankungen sowie Unterschieden in den Prozeßbedingungen ist. Ferner ersetzt die Synchronisierungsschaltung 30 mehrere Flip-Flops (wie in Fig. 2 gezeigt) durch eine einzelne Phasenverriegelungsschaltung 34, wodurch die Fläche und der Leistungsverbrauch der Farbenpalette 14 erheblich reduziert werden.
• Obwohl die Erfindung hier mit Bezug auf die bevorzugte Ausführungsform beschrieben worden ist, ist diese Beschreibung nicht im einschränkenden Sinn aufzufassen. Verschiedene Abwandlungen der offenbarten Ausführungsform sowie andere Ausführungsformen der Erfindung sind für Fachleute beim Lesen der Beschreibung der Erfindung offensichtlich. Die beigefügten Ansprüche sollen daher alle solchen Abwandlungen oder Ausführungsformen abdekken, die in den wahren Umfang der Erfindung fallen.

Claims (10)

1. Verfahren zum Synchronisieren eines Datensignals eines Controller-Chips mit einem Referenztaktsignal eines Farbpaletten- Chips in einem Videotreibersystem, mit den folgenden Schritten: Verändern der Referenztaktsignalfrequenz in der Weise, daß die veränderte Frequenz des Referenztaktsignals gleich der Frequenz eines Rückkopplungstaktsignals des Controller-Chips ist;

Einstellen der Phase eines Ausgangstaktsignals, wobei das Rückkopplungstaktsignal und das geänderte Referenztaktsignal synchronisiert sind; und

Verriegeln des Taktsignals mit dem Rückkopplungstaktsignal, wodurch die Daten mit dem Referenztaktsignal synchronisiert werden.

2. Verfahren nach Anspruch 1, ferner mit dem Erzeugen des Rückkopplungstaktsignals durch Koppeln des Ausgangstaktsignals mit einer Verzögerung vom Controller-Chip.

3. Verfahren nach Anspruch 1 oder Anspruch 2, bei dem das Einstellen der Phase des Ausgangstaktsignals die folgenden Schritte enthält:

Vergleichen der Phase des Rückkopplungstaktsignals mit der Phase des geänderten Referenztaktsignals; und

Einstellen der Frequenz des Ausgangstaktsignals, bis die Phasen des Rückkopplungstaktsignals und des geänderten Referenztaktsignals synchronisiert sind.

4. Schaltung zum Synchronisieren eines Datensignals eines Controller-Chips mit einem Referenztaktsignal eines Farbpaletten- Chips in einem Videotreibersystem, mit:

einer Einrichtung zum Verändern der Referenztaktsignalfrequenz in der Weise, daß die veränderte Frequenz des Referenztaktsignals gleich der Frequenz eines Rückkopplungstaktsignals des Controller-Chips ist;

einer Phaseneinstelleinrichtung zum Einstellen der Phase eines Ausgangstaktsignals; und

einer Verriegelungseinrichtung zum Verriegeln des Datensignals mit dem Rückkopplungstaktsignal in der Weise, daß die Daten dadurch mit dem Referenztakt synchronisiert werden, wobei der Rückkopplungstakt und das veränderte Referenztaktsignal synchronisiert sind.

5. Schaltung nach Anspruch 4, ferner mit:

einer Teilungsschaltung, für die das Referenztaktsignal einen Eingang bildet und das veränderte Referenztaktsignal einen Ausgang bildet, wobei die Frequenz des veränderten Referenztaktsignals ein Bruchteil der Frequenz des Referenztaktsignals ist;

wobei die Phaseneinstelleinrichtung eine an die Teilungsschaltung angeschlossene Phaseneinstellschaltung enthält, für die das geänderte Referenztaktsignal einen ersten Eingang bildet und das Rückkopplungstaktsignal einen zweiten Eingang bildet, wobei die Frequenz des geänderten Referenztaktsignals und des Rückkopplungstaktsignals gleich sind, wobei das Rückkopplungstaktsignal durch Verzögerung aus dem Ausgangstaktsignal hervorgeht, wobei die Verzögerung zwischen dem Ausgangstaktsignal und dem Rückkopplungstaktsignal in Abhängigkeit von der Temperatur, der Speisespannung und der Prozeßschwankung variiert, wobei die Phaseneinstellschaltung als Antwort auf die Phasenbeziehung zwischen dem geänderten Taktsignal und dem Rückkopplungstaktsignal zum Ausgangstaktsignal eine Verzögerung hinzufügt oder von diesem eine Verzögerung abzieht, so daß durch die Addition bzw. die Subtraktion der Verzögerung zu dem bzw. von dem Ausgangstaktsignal das Rückkopplungssignal mit dem geänderten Referenztaktsignal synchronisiert ist;

und die Verriegelungseinrichtung ein Datenspeicherelement enthält, das einen an das Rückkopplungstaktsignal angeschlossenen Freigabeeingang, den an das Datensignal angeschlossenen Dateneingang und den Ausgang besitzt, wobei das Rückkopplungstaktsignal das Datensignal mit dem Ausgang des Datenspeicher elements verriegelt, wodurch das Datensignal mit dem Referenztaktsignal synchronisiert wird.

6. Schaltung nach Anspruch 5, bei der die Teilungsschaltung einen Zähler enthält.

7. Schaltung nach Anspruch 6, bei der der Zähler einen programmierbaren Zähler enthält.

8. Schaltung nach irgendeinem der Ansprüche 5 bis 7, bei der die Phaseneinstellschaltung eine Phasenregelschleife enthält.

9. Schaltung nach irgendeinem der Ansprüche 5 bis 8, bei der das Datenspeicherelement einen Zwischenspeicher enthält.

10. Schaltung nach irgendeinem der Ansprüche 5 bis 9, bei der das Datenspeicherelement ein Flipflop enthält.