DE69331027T2

DE69331027T2 - Drehungsschaltung für numerische Bilder

Info

Publication number: DE69331027T2
Application number: DE69331027T
Authority: DE
Inventors: Vinod K. Kadakia; Christine H. Kang
Original assignee: Xerox Corp
Current assignee: Xerox Corp
Priority date: 1992-05-04
Filing date: 1993-05-04
Publication date: 2002-03-21
Anticipated expiration: 2013-05-05
Also published as: JPH0696196A; EP0569218A3; DE69331027D1; EP0569218B1; US5361339A; JP3222979B2; EP0569218A2

Description

Die vorliegende Erfindung betrifft eine Schaltung zum Adressieren einer Zufallszugriffs- Speichereinheit mit x Adressleitungen, die in Spaltenadressleitungen und Reihenadressleitungen unterteilt sind, gemäss dem Oberbegriff des Anspruchs 1.
Die grundlegende Schaltung ist in EP-A-0 433 645 beschrieben worden. Das grundlegende System, einen Block eines Bildes zu rotieren, bedingt zunächst, dass jede Zeile jedes Blocks des Bildes um die Zeilennummer innerhalb des Blocks zirkulär verschoben und dann in einem Pufferspeicher gespeichert wird. Beispielsweise Zeile 0 wird zirkulär um 0 Bits geschiftet, Zeile 1 um 1 Bit etc. An diesem Punkt kann das Bild entweder unrotiert aus dem Puffer ausgelesen werden oder derart ausgelesen werden, dass das endgültige Bild um ein Vielfaches von 90º gedreht ist, einschließlich aller gespiegelter Bilder.
Um die ursprüngliche Orientierung zurückzuerhalten, wird das Bild zeilenweise ausgelesen und einfach in seine ursprüngliche Form zurückverschoben. Um das rotierte Bild zu erhalten, wird der Bildblock entlang diagonaler Linien aus dem Puffer ausgelesen und wiederum zirkulär verschoben.
Beim Einlesen von Bilddaten in den Puffer kann ein Modus mit schnellem Seitenzugriff (fast page mode) verwendet werden. Dies ist ein Merkmal, welches in Speichereinheiten realisiert ist, und ermöglicht, dass die Daten mit einer schnelleren Geschwindigkeit gelesen oder gespeichert werden können, vorausgesetzt, dass die Reihenadresse sich von einem Zugriff zum nächsten nicht ändert. Beispielsweise beim Lesen von Wörtern in den Puffer ist anzunehmen, dass die Daten in Reihe 0 Spalte 0, Reihe 0 Spalte 1, Reihe 0 Spalte 2 etc. gelesen werden. Da die Reihenadresse sich nicht ändert, kann der schnelle Seitenzugriffsmodus verwendet werden, und der gesamte Datentransfer kann in einem Bruchteil der Zeit, den er ansonsten benötigen würde, erledigt werden. Die Spaltenadressen müssen nicht sequentiell sein, solange die Reihenadresse konstant ist.
Ähnlich ist um Daten aus dem Puffer in nicht gedrehter Form zu entnehmen, die Prozedur einfach die Umkehrung der Ladeprozedur, und diese kann ebenso im schnellen Seitenzugriffsmodus erfolgen.
Ein Problem entsteht beim Auslesen aus dem Puffer im gedrehten Modus. Hier werden die Bits von Reihe 0 Spalte 0, dann Reihe 1 Spalte 0, dann Reihe 2 Spalte 0, etc. genommen. Der schnelle Seitenzugriffsmodus kann nicht verwendet werden, weil die Reihenadresse für jedes Lesen unterschiedlich ist, und daher benötigt die Erzeugung eines rotierten Bildes wesentlich länger als die Produktion eines nicht rotierten. Es gibt daher einen Bedarf für eine verbesserte Schaltung, die sowohl gedrehte als auch nicht gedrehte Bilder mit einer Geschwindigkeit hervorbringen, die sich der Geschwindigkeit des schnellen Seitenzugriffsmodus annähert.
EP-A-0 276 110 offenbart eine Halbleiterspeichereinheit mit einer Adressverschlüsselungseinheit und einer multidirektionalen Datenselektionseinheit, in der eine Datenauswahl auf 16 kontinuierliche Bits einer Rasterabtastung auf jede der x-,y- und s-Richtungszugriffe erfolgen kann. Die Adressverschlüsselungseinheit formt eine externe Adresse, bestehend aus einer externen Spaltenadresse und einer externen Zeilenadresse in eine interne gerichtete Adresse, bestehend aus einer Reihenadresse, einer Segmentbestimmungsadresse und einer segmentinternen Adresse.
Bei einem üblichen Drucker überwacht, wenn ein Bild erhalten wird, ein Wortzähler die Zahl der Worte und wird schließlich die Gesamtzahl der Worte in dem Bild enthalten. Beispielsweise wenn ein rechteckiges Bild mit seinen Abtastlinien in der vertikalen Richtung erhalten wird, wird üblicherweise die niederwertige Hälfte des Zählers verwendet, um das Bild in der vertikalen Richtung zu adressieren und die höchstwertige Hälfte des Zählers verwendet, um das Bild in der horizontalen Richtung zu adressieren. Dieses Bild wird temporär in einem Seitenspeicher gespeichert, der Speichereinheiten mit Spalten- und Reihen-Adressleitungen umfasst. Üblicherweise wird die niederwertige Hälfte des Bildzählers, der das Bild in der vertikalen Richtung adressiert, mit den Spaltenadressleitungen der Speichereinheiten verbunden und die höchstwertige Hälfte des Bildzählers, der das Bild in der horizontalen Richtung adressiert, wird mit den Reihenadressleitungen der Speichereinheit verbunden. Das Ergebnis ist, dass, wenn die Daten aus dem Speicher in der vertikalen Richtung ausgelesen werden (die Daten werden in der gleichen Weise ausgelesen wie sie gespeichert worden sind), ein schneller Seitenzugriffsmodus verwendet werden kann, aber wenn die Daten in der horizontalen Richtung ausgelesen werden (die Daten werden vom Speicher in einer um 90º gedrehten Richtung ausgelesen), der schnelle Seitenzugriffsmodus nicht verwendet werden kann.
Es ist die Aufgabe der vorliegenden Erfindung, eine Schaltung bereitzustellen, die einen schnellen Speicherzugriff in vertikaler und horizontaler Richtung ermöglicht.
Diese Aufgabe wird gelöst durch den Gegenstand des Anspruchs 1.
Entsprechend einem Aspekt der vorliegenden Erfindung wird eine Schaltung bereitgestellt zum Adressieren einzelner Bits in einer Zufallszugriffsspeichereinheit mit x Adressleitungen, die in Spaltenadressleitungen und Reihenadressleitungen aufgeteilt sind. Die Schaltung umfasst: einen x Bit Zähler mit y niederwertigen Bits, z höchstwertigen Bits und n Zwischenbits, wobei y + z + n = x und x, y, z und n positive ganze Zahlen sind, einen ersten Multiplexer, der mit dem Zähler verbunden ist und Eingänge A und B sowie einen Ausgang hat, die Eingänge A und B sind verbunden mit dem Zähler, wobei Eingang A mit den y niederwertigen Bits und Eingang B mit den z höchstwertigen Bits verbunden ist; ein zweiter Multiplexer, der mit dem Zähler verbunden ist, und Eingänge A' und B' sowie einen Ausgang hat, wobei die Eingänge A' und B' mit dem Zähler verbunden sind und A' mit den z höchstwertigen Bits und B' mit den y niederwertigsten Bits gekoppelt ist; ein Register mit y + z + n Eingangs- und Ausgangsleitungen, wobei die y niederwertigen der Eingangsleitungen mit dem Ausgang des ersten Multiplexers gekoppelt sind, die n Zwischeneingangsleitungen sind mit den n Zwischenbits des Zählers und die z höchstwertigen der Eingangsleitungen mit dem Ausgang des zweiten Multiplexers gekoppelt sind, wobei die Multiplexer in einem ersten Zustand die Eingänge A und A' mit dem Register koppeln und in einem zweiten Zustand die Eingänge B und B' mit dem Register koppeln; dadurch gekennzeichnet, dass die y niederwertigen Bits der Ausgangsleitungen des Registers aufgeteilt werden in untere niederwertige Bits der Ausgangsleitungen und obere niederwertige Bits der Ausgangsleitungen, die z höchstwertigen Bits der Ausgangsleitungen des Registers werden unterteilt in die unteren höchstwertigen Bits der Ausgangsleitungen und die oberen höchstwertigen Bits der Ausgangsleitungen, die unteren niederwertigsten Bits der Ausgangsleitungen und die unteren höchstwertigen Bits der Ausgangsleitungen sind mit den Spaltenadressleitungen der Zufallszugriffsspeichereinheit gekoppelt, die unteren niederwertigsten Bits der Ausgangsleitungen, die Zwischenbits der Ausgangsleitungen und die oberen höchstwertigen Bits der Ausgangsleitungen des Registers sind gekoppelt mit den Reihenadressleitungen der Zufallszugriffs- Speichereinheit.
Um ein numerisches Beispiel zu verwenden, nimmt man einen Speicher nach dem Stand der Technik an, der 16 Einheiten verwendet, um 512 Wörter (16 Bits pro Wort) durch 8k Linien zu speichern. In diesem Fall wird der Wortzähler, der 22 Bits zum Zählen der angegebenen Wörter verwendet, die niederwertigen 9 Bits des Zählers verwenden, um das Bild in der vertikalen Richtung zu adressieren und die höchstwertigen 13 Bits des Zählers verwenden, um das Bild in der horizontalen Richtung zu adressieren. Üblicherweise wird die niederwertige Hälfte des Bildzählers verbunden mit den Spaltenadressleitungen der Speichereinheit und die höherwertige Hälfte mit den Reihenadressleitungen. Daher kann der schnelle Seitenzugriffsmodus nur in einer Richtung verwendet werden, wenn auf die Daten in der vertikalen Richtung zugegriffen wird.
Eine bevorzugte Ausführungsform der vorliegenden Erfindung verwendet die niederwertigen 6 Bits des Zählers, um die Adresse des Bildes in der vertikalen Richtung, und die niederwertigen 5 Bits des Zählers, um das Bild in der horizontalen Richtung zu adressieren, und verwendet diese als Spaltenadresseingänge der Speichereinheiten des Seitenspeichers. Ähnlich werden alle verbleibenden höherwertigen Bits der Adressen für die vertikale Richtung und die horizontale Richtung mit den Reihenadressleitungen der Speichereinheiten des Seitenspeichers verbunden.
Jetzt können, wenn Daten in vertikalen Abtastlinien gespeichert oder ausgelesen werden (keine 90º-Drehung), 63 Auslesevorgänge (für 6 Adressleitungen) in dem schnellen Seitenzugriffsmodus erfolgen, bevor 1 Bit in der Reihenadresse der Speichereinheit geändert wird, und ein Auslesevorgang mit einem langsamen Seitenzugriffsmodus für diesen einen Vorgang notwendig wird. Danach geht das System wieder zu 63 schnellen Auslesevorgängen über. Ähnlich kann, wenn der Speicher in der horizontalen Richtung ausgelesen wird (90º Drehung), 31 Auslesevorgänge (für 5 Adressleitungen) in dem schnellen Seitenzugriffsmodus erfolgen, bevor sich 1 Bit in der Reihenadresse ändern wird und ein Auslesevorgang in einem langsamen Seitenzugriffsmodus notwendig wird für den einen Vorgang. Danach geht das System wieder über zu 31 schnellen Auslesevorgängen. In beiden Fällen wird die durchschnittliche Auslesezeit nahezu gleich einer Zeit für den schnellen Zugriffsmodus sein. Auf diese Art sind Zugriffsgeschwindigkeiten möglich, die sich dem schnellen Zugriffsmodus annähern, unabhängig, ob ein Auslesen in einer vertikalen oder horizontalen Richtung des Bildes erfolgt und daher unabhängig, ob das Bild gedreht wird oder nicht.
Eine Schaltung gemäss der Erfindung wird nun beispielhaft beschrieben mit Bezug auf die beiliegenden Zeichnungen, in denen:
Fig. 1 ein Diagramm des ursprünglichen Bildes ist,
Fig. 2 zeigt, wie das Bild im Stand der Technik in den Speicher geladen wird,
Fig. 3 zeigt ein Verfahren nach dem Stand der Technik zum Adressieren des Seitenspeichers während des Ladens,
Fig. 4 zeigt die Anordnung der Daten in dem Seitenspeicher,
Fig. 5 zeigt ein übliches Verfahren zum Adressieren des Seitenspeichers, wenn ein gedrehtes Bild ausgelesen wird,
Fig. 6 zeigt ein vereinfachtes schematisches Diagramm einer Schaltung nach dem Stand der Technik,
Fig. 7 zeigt ein vereinfachtes schematisches Diagramm einer erfindungsgemäßen Schaltung.
Das ursprüngliche Bild ist dargestellt in Fig. 1. Jede Abtastlinie besteht aus 512 Wörtern aus jeweils 16 Bits, für eine Summe von 8k Bits. Es gibt 8k Abtastlinien in der Seite. In Fig. 1 ist die erste Scannlinie in Schwarz und die zweite Scannlinie gekreuzt dargestellt. Daher gibt es 8k vertikale Reihen und 512 horizontale Spalten in dem Bild. Diese sind dann, wie gezeigt, in Blocks aus 16 · 16 Bits gruppiert.
Fig. 2 zeigt, wie diese Linien angeordnet nach dem Stand der Technik in einen Seitenspeicher geladen werden. Jede Abtastlinie wird, wenn nötig, verschoben, und dann, wie dargestellt, in die 512 Wörter des Speichers geladen. Das Ergebnis ist eine Reihe für jede Abtastlinie.
Zum Auslesen in der nicht gedrehten Form werden die Daten ausgelesen, wie sie abgespeichert wurden, und dann zurück verschoben, um das ursprüngliche Bild wiederherzustellen. Dieses System zum Laden oder Lesen nach dem Stand der Technik ist in den Fig. 3 und 4 dargestellt. Der 8k · 8k-Speicher ist segmentiert in 16 Bit große Wörter mit einer Gesamtzahl von 4.194.304 Wörtern, was einen 22 Bit großen Wortzähler bedingt. Die niederwertigen 9 Leitungen, C0 bis C8, zählen die Wörter in den vertikalen Zeilen des Blocks in dem Bild (512), die Bits C9 bis C12 zählen die Reihenlinien innerhalb des Blocks (16 · 16 Bit Block), und die verbleibenden 9 Adressleitungen C13 bis C21 zählen die Blöcke in der horizontalen Richtung des Bildes. Die Zählerbits C9 bis C12 sind in ihrem Wert identisch mit der Zahl der Bits, um die die Daten verschoben werden müssen, bevor sie geladen werden, und daher werden sie verwendet sowohl um das Verschieben zu steuern als auch zum Adressieren des Speichers.
Während des Auslesens eines nicht gedrehten Bildes werden diese Zählerbits verwendet, wie in Fig. 3 dargestellt. C0 bis C8 sind verbunden mit A0 bis A8 der Speichereinheiten und werden verwendet, um die Blöcke in vertikaler Richtung zu adressieren. C13- C21 sind verbunden mit A13-A21 der Speichereinheiten und werden verwendet zum Adressieren der Blöcke in der horizontalen Richtung. C9 bis C12 sind verbunden mit A9 bis A12 und werden verwendet zum Adressieren der Linien innerhalb der Blöcke und ebenfalls zum Steuern des Verschiebens, um die Daten zurück in ihre ursprüngliche Position zu verschieben.
Fig. 4 zeigt die Anordnung von Daten in dem Seitenspeicher. Wie gezeigt, ist das Bild unterteilt in 16 Linien (in der horizontalen Richtung) mit 16 Bit (pro Wort) Blöcken. Für den ersten Block sind die Adressleitungen A0-A8 und A13-A21 alle gleich Null. Für den zweiten Block in der Abtastlinienrichtung sind die Adressleitungen A0-A8 gleich 1 und die Adressleitungen A13 bis A21 gleich Null. Innerhalb des Blocks werden einzelne Wörter adressiert durch die Adressleitungen A9-A12.
Während des Ladens oder Lesens eines nicht gedrehten Bildes im Stand der Technik wird eine ganze Abtastlinie aus 512 Wörtern komplett aus- oder eingelesen, bevor die nächste Abtastlinie gestartet wird. Für ein gedrehtes Bild ist der Einlesevorgang identisch, aber beim Auslesen liest der Prozess dieselbe diagonale Linie von jedem Block in der horizontalen Linie der Blöcke, bevor er zur nächsten diagonalen Linie in jedem der Blöcke derselben horizontalen Linie übergeht, bis auf alle diagonalen Linien in dem 16 Bit Block zugegriffen wird. Dann liest der Prozess die diagonalen Linien von jedem Block in dem nächsten Satz von 16 Bit Blöcken in der horizontalen Richtung. Daher stammt für jeden Zufallszugriffsspeicher (RAM) jeder folgende Lesevorgang von einer unterschiedlichen Reihe und der langsame Seitenzugriffsmodus muss verwendet werden. Dieses Adressierungssystem nach dem Stand der Technik ist in Fig. 5 dargestellt. Die Adressleitungen A13-A21 der Speichereinheiten zum Adressieren der 16 Bit Blöcke in der horizontalen Richtung werden von dem Zähler C0-C8 genommen. Die Leitungen A0- A8 der Speichereinheiten zum Adressieren der 16 Bit Blöcke in der vertikalen Richtung stammen von dem Zähler C13-C21. Für jedes Bit innerhalb des Blocks sind die Adressleitungen A9-A12 für jede RAM-Einheit eine Funktion der Zählerbits C9-C12. Hier hat der Prozess dieselben diagonalen Linien, wie festgelegt durch die Bits 9-12, in jedem der 512 Blocks in der horizontalen Richtung auszulesen, bevor er zu der nächsten diagonalen Linie weitergeht.
Fig. 6 ist eine Schaltung der Adressanordnung gemäß dem Stand der Technik nach Fig. 3 und 5. An dieser Stelle sollte erwähnt werden, dass, während das Bild aus 512 Wörtern · 8k-Bits besteht, der Speicher in seiner Anordnung mit 2k · 2k angelegt ist, wodurch 11 Adressleitungen für Reihen- und Spaltenadressen notwendig werden. Daher werden für nicht gedrehte Bilder die Bits C0-C10 verwendet zur Adressierung der Spalten und C11-C21 für die der Reihen.
Für gedrehte Bilder koppeln die Mulitplexer 12, 13, wie dargestellt, die Bits C0-C8 mit den Adressleitungen A13-A21 und C13-C21 mit den Adressleitungen A0-A8. Im Ergebnis schaltet das Auslesen von entlang der vertikalen Richtung zu entlang der horizontalen Richtung. Die zentralen 4 Bits bleiben wie gezeigt unverändert. Diese Bits bestimmen die Linie innerhalb des Blocks und diese Zahl ändert sich nicht abhängig vom Auslesen entlang einer Spalte oder einer Reihe. Wie bereits beschrieben, ist das Auslesen für gedrehte Bilder in der horizontalen Richtung (der Zähler erhöht die Reihenadressen A13-A21 einmal für jeden Auslesevorgang) und muss daher mit der langsamen Geschwindigkeit des Seitenzugriffsmodus fortschreiten.
Fig. 7 ist eine schematische Darstellung der vorliegenden Erfindung. Hier ist die Anordnung des Zählers 10 und der Multiplexer 12, 13 identisch zu dem aus dem Stand der Technik. Jedoch werden die Spaltenadressleitungen für das RAM von den Bits A0-A5 und A13-A17 der Adressleitungen des Registers 11 genommen, welche die niederwertigen Bits der Reihen- und Spaltenzähler sind. Daher können entweder 31 oder 63 Auslesevorgänge entlang einer Reihe oder Spalte in dem schnellen Seitenzugriffsmodus erfolgen, bevor ein Auslesevorgang im langsamen Seitenzugriffsmodus notwendig wird.
Wenn auf Daten mit einer Zugriffsrate von 200 Megabits pro Sekunde (Mbits/sec) für ein nicht gedrehtes Bild bei Verwendung des schnellen Seitenzugriffsmodus und 80 Mbits/sec für ein gedrehtes Bild ohne Verwendung des schnellen Seitenzugriffsmodus zugegriffen werden kann, dann können in Bezug auf die Gesamtgeschwindigkeit mit der Erfindung auf Daten mit 191,3 Mbits/sec für ein ungedrehtes Bild und 183,8 Mbits/sec für ein gedrehtes Bild zugegriffen werden. Demnach sind mit dieser Erfindung Geschwindigkeiten nahe des schnellen Seitenzugriffsmodus unter allen Umständen möglich.

Claims

1. Eine Schaltung zur Adressierung jeweils eines Bits in einer Zufallszugriffs- Speichereinheit (14) mit x Adressleitungen, die in Spalten- und Reihenadressleitungen aufgeteilt sind, wobei die Schaltung umfasst:

einen x Bit großen Zähler (10) mit y niederwertigen Bits, z höchstwertigen Bits und n Zwischenbits, wobei y + z + n = x ist, und x, y, z + n positive ganze Zahlen sind,

ein erster Multiplexer (12), der mit dem Zähler (10) verbunden ist und der Eingänge A und B, und einen Ausgang hat, die Eingänge A und B sind so mit dem Zähler (10) verbunden, dass der Eingang A mit den y niederwertigen Bits und der Eingang B mit den z höchstwertigen Bits gekoppelt ist;

ein zweiter Multiplexer (13), der mit dem Zähler (10) verbunden ist und Eingänge A' und B' sowie einen Ausgang hat, die Eingänge A' und B' sind so mit dem Zähler (10) verbunden, dass der Eingang A' mit den z höchstwertigen Bits und der Eingang B' mit den y niederwertigsten Bits gekoppelt ist;

ein Register (11), das y + z + n Eingangs- und Ausgangsleitungen hat, wobei die y niederwertigsten von den Eingangsleitungen (A0-A8) mit dem Ausgang des ersten Multiplexers (12) gekoppelt ist, die n Zwischeneingangsleitungen (A9-A12) mit den n Zwischenbits (C9-C12) des Zählers (10) gekoppelt sind und die z höchstwertigen Eingangsleitungen (A13 bis A21) mit dem Ausgang des zweiten Multiplexers (13) gekoppelt sind, wobei die Multiplexer (12, 13) in einem ersten Zustand die Eingänge A und A' mit dem Register 11 und in einem zweiten Zustand die Eingänge B und B' mit dem Register 11 koppeln;

dadurch gekennzeichnet, dass die Ausgangsleitungen der y niederwertigsten Bits (A0-A8) des Registers (11) unterteilt sind in Ausgangsleitungen der unteren niederwertigsten Bits (A0-A5) und der oberen niederwertigsten Bits (A6-A8),

die z Ausgangsleitungen der höchstwertigen Bits (A13-A21) des Registers (11) unterteilt sind in Ausgangsleitungen der unteren höchstwertigen Bits (A13 bis A17) und der oberen höchstwertigen Bits (A18-A21),

die Ausgangsleitungen der unteren niederwertigsten Bits (A0-A5) und der unteren höchstwertigen Bits (A13-A17) mit den Spalten-Adressleitungen der Zufallszugriffs-Speichereinheit (14) gekoppelt sind,

die Ausgangsleitung der oberen niederwertigsten Bits (A6-A8), der Zwischenbits (A9-A12) und der oberen höchstwertigen Bits (A18-A21) des Registers (11) mit den Reihenadressleitungen der Zufallszugriffs-Speichereinheit (14) gekoppelt sind.