DE69303011T2 - Anordnung und verfahren zur rückstellung eines microprozessorsystems. - Google Patents
Anordnung und verfahren zur rückstellung eines microprozessorsystems.Info
- Publication number
- DE69303011T2 DE69303011T2 DE69303011T DE69303011T DE69303011T2 DE 69303011 T2 DE69303011 T2 DE 69303011T2 DE 69303011 T DE69303011 T DE 69303011T DE 69303011 T DE69303011 T DE 69303011T DE 69303011 T2 DE69303011 T2 DE 69303011T2
- Authority
- DE
- Germany
- Prior art keywords
- buffer
- processor
- reset
- reset signal
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 6
- 239000000872 buffer Substances 0.000 claims description 44
- 230000002093 peripheral effect Effects 0.000 claims description 23
- 238000002955 isolation Methods 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Electronic Switches (AREA)
- Power Sources (AREA)
Description
- Die vorliegende Erfindung bezieht sich allgemein auf das Gebiet der Mikroprozessorsysteme und insbesondere auf eine Rücksetzschaltung für ein Mikroprozessorsystem.
- Alle Computersysteme besitzen irgendeine Art von Rücksetzschaltung. Der Zweck der Rücksetzschaltung ist es, die internen Speicherplätze einer CPU zu initialisieren, d.h. den allgemeinen Zustand der Maschine zu erreichen. Typischerweise werden während eines Rücksetzens alle Register auf Null gesetzt, das Interrupt-System gesperrt, das Input/Output-Interface wird initialisiert und der Programmzähler wird auf einen Anfangswert gesetzt. Die Ausdrücke Rücksetzen, Einschalten (aus einem kalten oder warmen Zustand) und Booten werden austauschbar in dieser Beschreibung verwendet. Typischerweise wird das Rücksetzsignal extern der CPU erzeugt.
- Es ist sehr wichtig, daß der Systemdesigner das System so auslegt, daß sichergestellt ist, daß die CPU als letztes startet, nachdem der Rücksetzanschluß inaktiviert wird. Wenn die Rücksetzfunktionen der CPU beginnen, wird die CPU in einen vorbestimmten Zustand initialisiert und eine definierte Sequenz von Ereignissen beginnt. Es ist wichtig, daß alle Chips, die sich peripher zur CPU befinden, initialisiert werden, bevor die CPU die Erlaubnis erhält, ihre Speicherplätze anzusprechen, da sonst die CPU auf ungültige Daten zugreifen wird.
- Die vorliegende Erfindung stellt eine Rüoksetzschaltung mit den Merkmalen des Patentanspruchs 1 bereit. Die Rücksetzschaltung der vorliegenden Erfindung besitzt zwei verschiedene Schwellwerteingangsspannungen und dient dazu, die Rücksetzfunktionen von zwei verschiedenen Geräten zu steuern. Gemäß einem bevorzugten Ausführungsbeispiel ist das zweite Gerät ein Prozessor und das erste Gerät ist peripher zu dem Prozessor angeordnet. Die Rücksetzschaltung stellt sicher, daß der Prozessor zu arbeiten beginnt, nachdem die Peripheriegeräte hochgelaufen sind.
- Weiterhin stellt die vorliegende Erfindung ein Verfahren bereit, zum Rücksetzen eines Systems mit einer Rücksetzschaltung, wie im Patentanspruch 5 definiert.
- Die Erfindung ist insbesondere in den Ansprüchen niedergelegt. Die oben genannten und weitere Vorteile der Erfindung können besser verstanden werden, unter Bezugnahme auf die folgende Beschreibung des bevorzugten Ausführungsbeispiels zusammen mit den begleitenden Zeichnungen, welche zeigen:
- Fig. 1 eine allgemeine Illustration einer herkömmlichen Einrichtung zum Rücksetzen einer Systemarchitektur umfassend eine CPU 105 und eine Vielzahl von Chips 110, die peripher zur CPU 105 angeordnet sind;
- Fig. 2 eine detaillierte schematische Ansicht einer Rücksetzschaltung 200 der vorliegenden Erfindung;
- Fig. 3 ein Timingdiagramm, welches die Schaltkennlinien zweier verschiedener Schwellwerteingangsspannungen illustriert, welche zu den Puffern 250 und 260 gehören;
- Fig. 4 ein schematisches Diagramm des Puffers 250; und
- Fig. 5 ein schematisches Diagramm des Puffers 260.
- Fig. 1 illustriert eine herkömmliche Einrichtung zum Rücksetzen einer Systemarchitektur umfassend eine CPU 105 und eine Vielzahl von Chips 110a, 110b und 110c, die peripher zur CPU 105 angeordnet sind. Die CPU 105 besitzt nur einen Rücksetzanschluß 115, der eine einzelne Schwellwerteingangsspannung besitzt. Die Chips 110 peripher zur CPU 105 besitzen einen einzelnen Rücksetzanschluß 115 mit einer einzelnen Schwellwertspannung. Jedoch besitzt jeder periphere Chip 110 einen Puffer 125 mit einer Schwellwerteingangsspannung, die geringer ist als die Schwellwerteingangsspannung, die dem Puffer 120 zugeordnet ist. Dieser herkömmliche Aufbau erlaubt es, daß die peripheren Chips 110 zurückgesetzt werden, bevor die CPU 105 zurückgesetzt wird. Wenn die peripheren Chips 110 ersetzt werden oder eine Designänderung erforderlich ist, dann kann nur ein Chip mit einer Rücksetzschaltung mit einer niedrigeren Schwellwertspannung als die CPU an das System gekoppelt werden. Jedoch kann nicht garantiert werden, daß tatsächlich ein handelsüblicher Chip verwendet wird, um einen Chip 110 zu ersetzen, der eine Rücksetzschaltung mit einer Schwellwertspannung besitzt, die geringer ist als die Schwellwertspannung der CPU ist.
- Fig. 2 zeigt eine Rücksetzschaltung 200 der vorliegenden Erfindung, die in dem Prozessor 210 angeordnet ist. Die Rücksetz schaltung 200 startet oder setzt den Prozessor 210 zurück. Die vorliegende Erfindung verwendet ein Paar von Puffern, die zwei verschiedene Schwellwerteingangsspannungen besitzen. Die Schwellwertspannung ist definiert als die Spannung, bei der die Transistoren zu leiten beginnen (Einschalten), um elektrische Leistung an ihren Ausgängen für die Initialisierung zu liefern.
- Für die nähere Beschreibung von Schwellwenspannungen und/oder Transistorkennlinien sei auf "Weste u.a., Principles of CMOS VLSI Design a Systems Perspectice, Addison-Wesley, Kap. 2, 1988" verwiesen.
- RESET_IN 220 ist der Eingangsanschluß für das Rücksetzsignal Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung ist das Rücksetzsignal aktiv-low. RESET_CPU ist das Signal, das den Prozessor 210 selbst initialisiert. RESET_OUT 230 ist das Ausgangssignal des Prozessors 210, um den Chip (die Chips) peripher zum Prozessor 210 zu initialisieren. Die Chips sind beispielsweise ein Druck-Video-Controller (PVP), ein Interrupt Controller, eine Cashe-Steuereinheit (CCU) , eine I/O-Steuereinheit (IOU). Um ein späteres Einschalten des Prozessors 210 sicherzustellen, besitzt der Puffer 250 eine geringere Schwellwertspannung als der Puffer 260. Da die Schwellwertspannung des Puffers 250 geringer ist als diejenige des Puffers 260, wird RESET_OUT 230 früher aktiv als RESET_CPU 270. Folglich werden die außenliegenden peripheren Chips früher zurückgesetzt als der Prozessor 210.
- Die Schaltung 290, die extern zum Prozessor 210 angeordnet ist, umfaßt einen 100µF Kondensator 245, einen 50KΩ Widerstand 238 und eine Diode 237. Der Betrieb der Schaltung 290 ist dem Fachmann bekannt, der Betrieb wird jedoch weiter unten beschrieben, soweit er direkt die Erfindung betrifft.
- Wenn ein Startvorgang ausgeführt wird, nimmt Vdd 225 den Spannungspegel high an. Die Spannung, welche anfänglich an einem Knoten 235 auftritt, ist relativ gering aufgrund des Kondensators 245. Wenn der Kondensator sich langsam entlädt, wird der Spannungspegel am Knoten 235 langsam erhöht. Die Spannung 235 ist gleich dem Spannungspegel an den Eingängen der Puffer 250 und 260.
- Dies ist in Fig. 3 allgemein illustriert. Wenn die Spannung am Knoten 235 ansteigt, triggert sie die Puffer 250 und 260, was wiederum die peripheren Chips und den Prozessor 210 entsprechend rücksetzt. Wenn die Spannung den Punkt A erreicht, ist der Schwellwertspannungspegel des Puffers 250 erreicht. Daher wird der Puffer 250 aktiv und RESET_OUT 230 nimmt den Spannungspegel bw an, um den (die) peripheren Chip(s) zu initialisieren. Wenn die Spannung den Punkt B erreicht, ist die Schwellwertspannung im Puffer 260 erreicht, und der Puffer 260 wird aktiviert. RESET_CPU 270 nimmt an diesem Punkt den Spannungspegel bw an, um den Prozessor 210 zu initialisieren.
- Das bevorzugte Ausführungsbeispiel erlaubt eine minimale Zeitdauer von 100 µSek. zwischen dem Aktivieren des Puffers 250 und dem Aktivieren des Puffers 260. Die vorliegende Erfindung ist jedoch keinesfalls auf das Timing beschränkt, welches in Verbindung mit diesem Beispiel gezeigt ist. Wie oben ausgeführt, ist das bevorzugte Ausführungsbeispiel aktiv-low. Wenn daher einmal RESET_OUT 230 und RESET_CPU 270 den Wert low annehmen, beginnen die Rücksetzfunktionen der peripheren Chips und des Prozessors 210 entsprechend zu arbeiten.
- Der Puffer 240 dient der Isolation und einem erhöhten Ausgangslastfaktor, so daß der Puffer 250 mehr Chips treiben kann, die an den Anschluß 230 angeschlossen sind. Der Aufbau und der Betrieb des Puffers 240 ist dem Fachmann bekannt.
- Da zusätzlich die gesamte Rücksetzschaltung in dem Prozessor 210 angeordnet ist, stellt das System sicher, daß der Prozessor 210 als letzter rückgesetzt wird. Die Schwellwertspannungen der Puffer 250 und 260 werden während der Herstellung eingestellt und daher beeinträchtigt ein Ersetzen eines Chips (mehrerer Chips) peripher zum Prozessor 210 keinesfalls den Betrieb der Rücksetzschaltung 200.
- Es sollte betont werden, daß wenngleich die obige Diskussion in bezug auf einen Prozessor 210 und periphere Chips, welche mit einem Rücksetzanschluß 230 verbunden sind, geführt wurde, die Lehre der Erfindung angewandt werden kann auf jedes System, welches erfordert, daß ein erster Satz eines oder mehrerer Geräte (d.h. Chips oder architektonische Blöcke) ein- oder ausgeschaltet werden, vor einem zweiten Satz eines oder mehrerer Geräte.
- Obwohl der Aufbau und der Betrieb der Puffer 250 und 260 dem Fachmann bekannt sind, ist ein schematisches Diagramm der zwei Puffer, welche gemäß einem bevorzugten Ausführungsbeispiel verwendet werden, in den Fig. 4 bzw. 5 gezeigt.
Claims (7)
1. Schaltung (200) zum Rücksetzen wenigstens eines ersten und
zweiten Geräts, wobei die Schaltung umfaßt:
(a) einen ersten Puffer (250) mit einem
Schwellwertspannungspegel, wobei der Eingang des ersten Puffers mit einem
Rücksetzsignal verbunden ist und der Ausgang des ersten Puffers
(250) verbunden ist, um die Rücksetzfunktion wenigstens des
ersten Geräts auszulösen, und
(b) ein zweiter Puffer (260) mit einem zweiten
Schwellwertspannungspegel, der größer ist als der erste
Schwellwertspannungspegel, wobei der Eingang des zweiten Puffers mit dem
Rücksetzsignal verbunden ist und der Ausgang des zweiten Puffers
(250) verbunden ist, um die Rücksetzfunktion eines zweiten
Geräts (210) auszulösen,
worin der erste Puffer (250) und der zweite Puffer (260) in dem
zweiten Gerät (210) angeordnet sind.
2. Schaltung nach Anspruch 1, worin das zweite Gerät eine
zentrale Verarbeitungseinheit (210) ist.
3. Schaltung nach Anspruch 2, worin das erste Geräts eine Gerät
ist, das peripher zu der zentralen Verarbeitungseinheit (210)
ist.
4. Schaltung nach Anspruch 3, weiterhin umfassend einen dritten
Puffer (240), der zwischen dem Ausgang des ersten Puffers (250)
und wenigstens einem Peripheriegerät verbunden ist, wobei der
dritte Puffer eine Isolation und einen erhöhten
Ausgangslastfaktor bereitstellt, so daß der erste Puffer mehr
Peripheriegeräte treiben kann.
5. Verfahren zum Rücksetzen eines Mikroprozessorsystems,
umfassend die folgenden Schritte:
(1) Empfangen eines einzelnen Rücksetzsignals; und
(2) Erzeugen eines Peripheriegerät-Rücksetzsignals (230)
innerhalb eines Prozessors (210) und eines
Prozessorrücksetzsignals (270) aus dem einzelnen Rücksetzsignal, worin das
Peripheriegerät-Rücksetzsignal (230) für das die
Rücksetzschaltung der Geräte aktiviert, die peripher zu dem Prozessor (210)
sind, bevor es die Rücksetzschaltung des Prozessors aktiviert.
6. Verfahren nach Anspruch 5, worin der Erzeugungsschritt
weiterhin folgende Schritte umfaßt:
(a) Bereitstellen des Ausgangssignals eines ersten Puffers
(250) mit einem ersten Schwellwertspannungspegel für die
Peripheriegeräte des Prozessors (210), wobei das Ausgangssignal des
ersten Puffers (250) das Peripheriegerät-Rücksetzsignal ist;
und
(b) Bereitstellen des Ausgangssignals eines zweiten Puffers
(260) mit einem zweiten Schwellwertspannungspegel für den
Prozessor (210), worin der zweite Schwellwertspannungspegel höher
als der erste Schwellwertspannungspegel ist und das
Ausgangssignal
des zweiten Puffers das Prozessor-Rücksetzsignal 270>
ist.
7. Verfahren nach Anspruch 6, weiterhin umfassend folgende
Schritte:
(1) Anlegen des Rücksetzsignals (220) an den ersten Puffer
(250) und dem zweiten Puffer (260),
(2) Ausgeben des Peripheriegerät Rücksetzsignals (230) aus
dem ersten Puffer (250) zu einem ersten Zeitpunkt, um die
Peripheriegeräte zu initialisieren; und
(3) Ausgeben des Prozessorrücksetzsignals (270) aus dem
zweiten Puffer (270) zu einem zweiten, späteren Zeitpunkt, um
den Prozessor (210) zu initialisieren.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/844,494 US5297287A (en) | 1992-03-02 | 1992-03-02 | System and method for resetting a microprocessor system |
PCT/JP1993/000258 WO1993018447A1 (en) | 1992-03-02 | 1993-03-02 | System and method for resetting a microprocessor system |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69303011D1 DE69303011D1 (de) | 1996-07-11 |
DE69303011T2 true DE69303011T2 (de) | 1996-10-02 |
Family
ID=25292867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69303011T Expired - Lifetime DE69303011T2 (de) | 1992-03-02 | 1993-03-02 | Anordnung und verfahren zur rückstellung eines microprozessorsystems. |
Country Status (7)
Country | Link |
---|---|
US (1) | US5297287A (de) |
EP (1) | EP0629301B1 (de) |
JP (1) | JPH07505241A (de) |
KR (1) | KR950700568A (de) |
CA (1) | CA2130935C (de) |
DE (1) | DE69303011T2 (de) |
WO (1) | WO1993018447A1 (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5758185A (en) * | 1992-10-01 | 1998-05-26 | Hudson Soft Co. Ltd. | Method for resetting a system controlled by a CPU and having a semi-autonomous IC unit |
JP3355879B2 (ja) * | 1995-08-01 | 2002-12-09 | 株式会社デンソー | 制御回路 |
KR100201418B1 (ko) * | 1996-05-11 | 1999-06-15 | 이계철 | 자동 리셋 회로 |
DE19627362C2 (de) * | 1996-07-06 | 1998-11-26 | Bosch Gmbh Robert | Schaltung zur Initialisierung und Überwachung eines Mikroprozessors |
US5825708A (en) * | 1997-11-18 | 1998-10-20 | Western Digital Corporation | Control system for allowing multiple chips of a disk drive to safely assert and de-assert a reset signal on a reset line |
US6924901B1 (en) * | 1999-05-10 | 2005-08-02 | Canon Kabushiki Kaisha | Communication system, image forming apparatus, initialization method, trouble compensation method and storage medium |
US6691146B1 (en) | 1999-05-19 | 2004-02-10 | International Business Machines Corporation | Logical partition manager and method |
US6681240B1 (en) | 1999-05-19 | 2004-01-20 | International Business Machines Corporation | Apparatus and method for specifying maximum interactive performance in a logical partition of a computer system independently from the maximum interactive performance in other partitions |
US6467007B1 (en) * | 1999-05-19 | 2002-10-15 | International Business Machines Corporation | Processor reset generated via memory access interrupt |
US6959291B1 (en) | 1999-05-19 | 2005-10-25 | International Business Machines Corporation | Management of a concurrent use license in a logically-partitioned computer |
JP4817490B2 (ja) * | 2000-12-19 | 2011-11-16 | 株式会社ニューギン | パチンコ遊技機 |
JP4698854B2 (ja) * | 2001-02-20 | 2011-06-08 | 株式会社ニューギン | パチンコ遊技機 |
JP4353081B2 (ja) * | 2004-11-29 | 2009-10-28 | セイコーエプソン株式会社 | 電子機器及びその制御方法 |
CN109361368A (zh) * | 2018-12-14 | 2019-02-19 | 无锡思泰迪半导体有限公司 | 一种带复位功能的集成比较器的滤波器及其控制方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4228496A (en) * | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
US4403288A (en) * | 1981-09-28 | 1983-09-06 | International Business Machines Corporation | Methods and apparatus for resetting peripheral devices addressable as a plurality of logical devices |
US4799140A (en) * | 1986-03-06 | 1989-01-17 | Orbital Sciences Corporation Ii | Majority vote sequencer |
-
1992
- 1992-03-02 US US07/844,494 patent/US5297287A/en not_active Expired - Lifetime
-
1993
- 1993-03-02 EP EP93904370A patent/EP0629301B1/de not_active Expired - Lifetime
- 1993-03-02 WO PCT/JP1993/000258 patent/WO1993018447A1/en active IP Right Grant
- 1993-03-02 CA CA002130935A patent/CA2130935C/en not_active Expired - Fee Related
- 1993-03-02 JP JP5515522A patent/JPH07505241A/ja active Pending
- 1993-03-02 DE DE69303011T patent/DE69303011T2/de not_active Expired - Lifetime
-
1994
- 1994-08-30 KR KR1019940703043A patent/KR950700568A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
US5297287A (en) | 1994-03-22 |
KR950700568A (ko) | 1995-01-16 |
EP0629301A1 (de) | 1994-12-21 |
CA2130935C (en) | 1998-06-16 |
JPH07505241A (ja) | 1995-06-08 |
EP0629301B1 (de) | 1996-06-05 |
CA2130935A1 (en) | 1993-09-03 |
DE69303011D1 (de) | 1996-07-11 |
WO1993018447A1 (en) | 1993-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69303011T2 (de) | Anordnung und verfahren zur rückstellung eines microprozessorsystems. | |
DE69023018T2 (de) | Prozessor-Unterbrechungssteuerung. | |
DE3588009T2 (de) | Vorrichtung und Verfahren zum Rekonfigurieren eines Speichers in einer Datenverarbeitungsanordnung. | |
DE60125112T2 (de) | PCI-Arbiter mit unter Spannung stellbarer Steuerungsunterstützung | |
DE4010384C2 (de) | Verfahren zur Burst-Datenübertragung | |
DE3914265C2 (de) | ||
DE60016371T2 (de) | Vorrichtung und verfahren um die übereinstimmung der daten in einer gruppe von einspiegelungseinrichtungen gespeichert zu behalten | |
DE19900345B4 (de) | Schnittstellenmodul für einen Universellen Seriellen Bus (USB) zur Verbindung mit einem USB über eine Programmierschnittstelle für eine USB-Funktion und Vorrichtung zum Anschluß an einen universellen seriellen Bus | |
DE3876415T2 (de) | Dynamischer direktzugriffsspeicher. | |
DE69817170T2 (de) | Emulation von unterbrechungsmechanismus in einem multiprozessorsystem | |
DE69016837T2 (de) | VME-Multibus II-Schnittstellen-Anpassungsbaustein. | |
DE3721931A1 (de) | Ein-ausgabesteuerschaltung und verfahren zum steuern des logischen zustands des ausgangs derselben | |
DE2851628A1 (de) | Digitalrechner | |
DE60224438T2 (de) | Aggregation von hardwareereignissen in mehrfach knotensystemen | |
DE3854212T2 (de) | Signalgenerator für die Umlaufadressierung. | |
EP0978047B1 (de) | Kommunikationssystem mit einer meisterstation und mindestens einer sklavenstation | |
EP0892952B1 (de) | Kommunikationssystem mit einer meisterstation und mindestens einer sklavenstation | |
DE3786973T2 (de) | Semaphorschaltung für gemeinsam genutzte Speicherzellen. | |
DE68924368T2 (de) | Datenverarbeitungssystem mit verzögertem Cache-Schreibvorgang. | |
DE19800187A1 (de) | Verfahren und Vorrichtung zum Einstecken und sofortigen Betreiben einer CPU | |
DE19782017B4 (de) | Verfahren und Computersystem zur Durchführung einer Burst-Leseoperation eines Bus-Masters aus einem Systemspeicher | |
DE10197143B4 (de) | Verfahren und Einrichtung zum gemeinsamen Benutzen eines Interrupts durch Plattenlaufwerksschnittstellen | |
EP0347970B1 (de) | Verfahren zum Prüfen eines Festwertspeichers und Anordnung zur Durchführung des Verfahrens | |
DE69031768T2 (de) | Zweifachbus-Mikrorechneranordnung mit programmierbarer Sperrfunktionssteuerung | |
DE68926541T2 (de) | Adressenmodifizierungsschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |