DE69233203T2 - Verfahren zum selektiven Abscheiden von Aluminium enthaltenden Schichten - Google Patents

Verfahren zum selektiven Abscheiden von Aluminium enthaltenden Schichten Download PDF

Info

Publication number
DE69233203T2
DE69233203T2 DE69233203T DE69233203T DE69233203T2 DE 69233203 T2 DE69233203 T2 DE 69233203T2 DE 69233203 T DE69233203 T DE 69233203T DE 69233203 T DE69233203 T DE 69233203T DE 69233203 T2 DE69233203 T2 DE 69233203T2
Authority
DE
Germany
Prior art keywords
aluminum
gallium arsenide
layer
workpiece
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69233203T
Other languages
English (en)
Other versions
DE69233203D1 (de
Inventor
Cammy Renee' Scotch Plains Abernathy
Stephen John Summit Pearton
Fan Warren Ren
Patrick William Greenbrook Wisk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Application granted granted Critical
Publication of DE69233203D1 publication Critical patent/DE69233203D1/de
Publication of DE69233203T2 publication Critical patent/DE69233203T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/6631Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318Heterojunction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02395Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02543Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

  • Gebiet der Erfindung
  • Diese Erfindung betrifft Verfahren zur Herstellung von Galliumarsenid-Halbleitervorrichtungen und insbesondere Verfahren zum selektiven Züchten von Aluminium enthaltenden Schichten wie Aluminiumgalliumarsenid.
  • Hintergrund der Erfindung
  • Wegen ihrer hohen Geschwindigkeiten und direkten Bandlücken-Fähigkeiten bieten Galliumarsenid-Vorrichtungen beträchtliche Aussichten auf Verwendung als elektronische und photonische Vorrichtungen und integrierte Leiterkreise hoher Geschwindigkeit. Derartige Vorrichtungen weisen typischerweise eine Mehrzahl von Schichten aus Galliumarsenid und Aluminiumgalliumarsenid auf, die für Leitfähigkeit vom n- oder p-Typ dotiert und dafür ausgelegt sind, als elektronische Halbleitervorrichtungen wie als bipolare oder Feldeffekt-Transistoren oder als photonische Vorrichtungen wie als Photodetektoren oder Oberflächenemissionslaser zu arbeiten.
  • Ein bevorzugtes Verfahren zur Herstellung einer Galliumarsenid-Schichtstruktur ist Molekularstrahlepitaxie wie das Verfahren der metallorganischen Molekularstrahlepitaxie (MOMBE, metalorganic molecular beam epitaxy), das beschrieben wird von G. J. Davies et al, 3 Chemtronics 3 (1988). Andere Molekularstrahl-Verfahren werden beschrieben von W. T. Tsang, Journal of Electronic Materials, S. 235 (1986).
  • Ein Molekularstrahl-Verfahren beinhaltet im wesentlichen das Anordnen eines Substrats in einer Niederdruck-Wachstumskammer, das Erhitzen des Substrats und das Lenken eines Molekularstrahls gasförmiger Moleküle, die sich unter Bildung einer gewünschten Schicht zersetzen, auf das Substrat. Als MBE bezeichnete Verfahren verwenden typischerweise nur elementare Quellen für die Elemente der Gruppe III, der Gruppe V und der Dotierungen, während MOMBE-Verfahren eine breite Vielzahl elementarer und zusammengesetzter Gasquellen, die mindestens eines der Elemente der Gruppe III oder der Dotierung liefern, verwenden. Typische MOMBE-Verfahren, die bei der Herstellung von pnp- und npn-Transistoren verwendet werden, sind beschrieben in den verwandten Anmeldungen von C. R. Abernathy et al., EP-A-O 501 686 und EP-A-O 501 684.
  • Ein unerwünschtes Merkmal von Molekularstrahlverfahren des Stands der Technik ist ihre Verwendung von Arsin (AsH3) oder Arsen als eine Quelle beim Züchten von Aluminumgalliumarsenid. Eine Anzahl von Bauelement-Herstellungsschemata erfordert selektives Neuwachstum von Aluminiumgalliumarsenid-Schichten in nicht maskierten begrenzten Bereichen maskierter Substrate. Bei den gewünschten niederen Temperaturen (≤ 600°C) ist ein Neuwachstum unter Verwendung von Arsin oder Arsen nicht selektiv, was zu einem Wachstum nicht nur an dem nicht maskierten Substrat, sondern auch auf der Maske führt.
  • Bemühungen, selektives AlGaAs-Wachstum zu erreichen, haben nur begrenzten Erfolg erzielt. As oder As2 haftet an der Maskenoberfläche und katalysiert die Zersetzung von Al-Vorläufern. Wachstumstemperaturen oberhalb 600°C sind erforderlich, um eine Kristallkernbildung von Al enthaltenden Materialien auf der Maskenoberfläche zu verhindern. Aber zur Herstellung vieler elektronischer Bauelemente sind niedrigere Wachstumstemperaturen erwünscht. Dementsprechend gibt es einen Bedarf an verbesserten Verfahren zum selektiven Züchten von Aluminium enthaltenden Schichten.
  • Zusammenfassung der Erfindung
  • Aluminiumgalliumarsenid-Schichten werden durch Molekularstrahl-Verfahren unter Verwendung von Phenylarsin (PhAs) als ein Arsen-Vorläufer gezüchtet. Weil PhAs reaktiver als Arsin und weniger reaktiv als Arsen ist, zersetzt es sich selektiv auf III-V-Oberflächen, aber nicht auf Maskenmaterialien. Daher erlaubt eine Züchtung unter Verwendung PhAs im Gegensatz zu konventionellen Verfahren ein selektives Wachstum auf nicht maskierten Galliumarsenid-Oberflächen, hemmt aber ein Wachstum auf typischen Maskenmaterialien wie Sili ziumnitrid. Die Züchtung findet bei einer Temperatur im Bereich von 500° bis 550°C statt.
  • Kurze Beschreibung der Zeichnungen In den Zeichnungen:
  • 1 ist ein Blockdiagramm, das die Schritte beim Züchten einer Aluminium enthaltenden Schicht zeigt;
  • 2 ist ein schematischer Querschnitt eines typischen Werkstücks, auf dem eine Schicht aus Aluminiumgalliumarsenid gezüchtet werden kann;
  • 3 zeigt das Werkstück von 2 nach dem Züchten;
  • 4 ist eine grafische Darstellung gemessener Konzentrationen gegen die Tiefe unter Verwendung verschiedener Vorläufer; und
  • 5 ist eine schematische Ansicht eines bevorzugten elektronischen Bauelements.
  • Genaue Beschreibung
  • Es wird nun auf die Zeichnungen Bezug genommen. 1 veranschaulicht die Schritte beim Abscheiden einer Aluminium enthaltenden Schicht und die 2 und 3 zeigen schematische Querschnitte eines typischen Werkstücks vor und nach dem Abscheidungsverfahren von 1.
  • Wie in 1A gezeigt ist, besteht der erste Schritt darin, ein Werkstück 10 bereitzustellen, das ein Substrat 9 mit einer Oberflächenschicht 13 aus III-V-Halbleiter der Galliumarsenid-Familie aufweist.
  • Wie in 2 gezeigt ist, umfasst das Werkstück 10 eine Maskierungsschicht 11 aus Siliziumnitrid, die nur einen vorbestimmten Bereich 12 einer Halblei terschicht 13 freilässt. Ein derartiges Werkstück kann das Ergebnis mehrerer vorangehender Schritte sein, die einen gewünschten Stapel unterschiedlich dotierter Halbleiterschichten (nicht gezeigt) in dem Bereich unter der Maske 11 und selbst in dem unter der Schicht 13 liegenden Bereich erzeugen. Der Halbleiter kann irgendein Material der Galliumarsenid-Familie sein, wozu Galliumarsenid, Aluminiumgalliumarsenid, Indiumgalliumarsenid, Aluminiumarsenid, Aluminiumindiumarsenid oder Aluminiumindiumphosphid gehören.
  • Der nächste in 1B gezeigte Schritt besteht darin, das Werkstück in einer evakuierten Kammer, die als Wachstumskammer bezeichnet werden kann, zu erhitzen. Das Werkstück 10 wird in einer Wachstumskammer wie einer INTE-VAC Gas Source Gen II, evakuiert auf einen niedrigen Druck von weniger als 0,013 Pa (10–4 torr), angebracht und auf eine Temperatur im Bereich von 500°C bis 550°C erhitzt. Vorteilhafterweise ist die ausgesetzte Halbleiteroberfläche, wie hergestellt, im wesentlichen frei von Verunreinigungen wie Restoxiden oder die Oberfläche wird mittels auf dem Gebiet wohlbekannter Techniken sorgfältig gereinigt.
  • Wie in 1 C gezeigt ist, besteht der nächste Schritt darin, die Halbleiteroberfläche gasförmigen Molekülen von Phenylarsin und gleichzeitig einem gasförmigen Aluminium-Vorläufer wie Trimetylaminalan (TMAAl) auszusetzen. Da das gewünschte Aluminium enthaltende Material AlGaAs ist, sollte die Oberfläche auch einem gasförmigen Gallium-Vorläufer wie Trimetylgallium (TMG) ausgesetzt werden. Phenylarsin ist erhältlich von Air Products and Chemicals, Inc., Allentown, PA. Bevorzugt werden die Vorläufer alle mittels eines H2-Trägergases, das mit einer Strömungsrate im Bereich von 0,1 – 20 Standard-cm3 auf das Substrat gelenkt wird, in die Wachstumskammer eingeführt. Das Ergebnis ist selektives epitaxiales Wachstum von Aluminiumgalliumarsenid auf der Halbleiteroberfläche mit einer Rate in der Größenordnung von 9,5 nm/min.
  • Die sich ergebende Struktur ist schematisch in 3 veranschaulicht. Wie man sehen kann, ist die Wachstumsschicht 14 selektiv auf der Halbleiterschicht 13 und nicht auf der Maskenschicht 11 gebildet. Gewünschtenfalls kann die Maskenschicht 11 durch Auflösen von Siliziumnitrid in heißer Phosphorsäure selektiv entfernt werden.
  • Dieses Verfahren unter Verwendung von PhAs hat viele Vorteile gegenüber der früheren Verwendung von Arsin als ein Arsen-Vorläufer. PhAs schafft ein selektives Wachstum über einen breiteren Bereich von Wachstumstemperaturen als Arsin. Insbesondere schafft es selektives Wachstum bei niederen Temperaturen (500°C–550°C), die für die Herstellung von elektronischen und photonischen Halbleiter-Bauelementen wünschenswert sind.
  • PhAs ist insbesondere brauchbar beim selektiven Züchten von Schichten vom p-Typ aus Aluminiumgalliumarsenid, weil es den Einbau von Kohlenstoff, der für Aluminiumgalliumarsenid ein Dotierungsmittel vom p-Typ ist, nicht ausschließt. Die Ergebnisse dieses Effekts sind durch Bezugnahme auf 4 ersichtlich, die für aufeinanderfolgende Schichten, die unter Verwendung verschiedener Vorläufer gezüchtet wurden, die Konzentration verschiedener Elemente gegen die Tiefe grafisch darstellt. Wie veranschaulicht, führte das Züchten mit Triethylgallium (TEG), Trimethylaminalan (TMAAl) und Arsin zu einem Kohlenstoff-Anteil von etwa 5 × 1016 cm–3. Im Gegensatz dazu erhöhte sich der Kohlenstoff-Gehalt auf etwa 1,8 × 1018 cm–3, wenn dieselben Flussmittel der Gruppe III mit Phenyarsin kombiniert wurden.
  • 5 ist eine schematische Ansicht eines Galliumarsenid-Bauelements in Form eines pnp-Transistors mit obenliegendem Emitter ("Emitter-up"), das vorteilhaft unter Verwendung des erfindungsgemäßen Verfahrens hergestellt werden kann. Das in 5 dargestellte Bauelement 40 besteht aus einem Substrat 41, das nacheinander gezüchtete Schichten 42, die als Transistor-Subkollektor dienen, trägt, einem Kollektor 43 und einem Basisbereich 44, der wiederum aus den Schichten 45, 46 und 47 besteht. Es ist passend, die Schicht 46 als die funktionelle Basisschicht mit umschließenden Schichten 45 und 47 (im allgemeinen zusammensetzungsmäßig abgestuft), die als Abstandhalter-Bereiche dienen (manche Fachleute bezeichnen die Gesamtheit des Bereichs 44 als den Basisbereich), zu beschreiben. Als nächstes folgt der Emitter-Schicht 48 eine optionale Schicht 49 und schließlich Schichten 50 und 51, wobei die drei Schichten den Emitter-Kontaktbereich darstellen.
  • Tabelle 1 unten legt detailliert die Verfahren dar, die zur Herstellung dieser Hauptschichten des Bauelements von 5 verwendet wurden. Der Begriff DMAAs bezeichnet Tris-dimethylaminoarsen, und das Verfahren der Verwendung von DMAAs zur Bildung einer Galliumarsenid-Schicht ist in der gleichfalls anhängigen Anmeldung mit dem Titel "Method for selectively growing gallium-containing layers" (EP-A-O 544 438) des Anmelders, die gleichzeitig hiermit eingereicht wurde, beschrieben.
  • Figure 00070001

Claims (3)

  1. Verfahren zum Züchten einer Schicht aus Aluminiumgalliumarsenid auf einem Werkstück, mit folgenden Schritten: es wird ein Werkstück bereitgestellt, das eine Oberflächenschicht aus III– IV-Halbleitermaterial der Galliumarsenid-Familie umfasst und ferner eine Siliziumnitridmaske aufweist, die einen Teil der Oberflächenschicht abdeckt, während ausgewählte Teile freiliegen; das Werkstück wird in einer Kammer reduzierten Druckes auf eine Temperaturs im Bereich von 500–550°C erwärmt; das Werkstück wird einem gasförmigen Aluminium-Vorläufer, einem gasförmigen Gallium-Vorläufer und PhAs ausgesetzt, um eine Schicht aus Aluminiumgalliumarsenid auf den ausgewählten Teilen des Oberflächenbereichs selektiv zu züchten.
  2. Verfahren nach Anspruch 1, bei welchem der Aluminium-Vorläufer Trimethylaminalan aufweist.
  3. Verfahren nach Anspruch 1, bei welchem das Gallium-Vorläufer Trimethylgallium aufweist.
DE69233203T 1991-11-27 1992-11-18 Verfahren zum selektiven Abscheiden von Aluminium enthaltenden Schichten Expired - Lifetime DE69233203T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US79923891A 1991-11-27 1991-11-27
US799238 1991-11-27

Publications (2)

Publication Number Publication Date
DE69233203D1 DE69233203D1 (de) 2003-10-23
DE69233203T2 true DE69233203T2 (de) 2004-05-06

Family

ID=25175389

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69233203T Expired - Lifetime DE69233203T2 (de) 1991-11-27 1992-11-18 Verfahren zum selektiven Abscheiden von Aluminium enthaltenden Schichten

Country Status (4)

Country Link
US (1) US5459097A (de)
EP (1) EP0544437B1 (de)
JP (1) JP3392888B2 (de)
DE (1) DE69233203T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009058786A1 (de) * 2009-12-18 2011-06-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V., 80686 Verfahren zur Herstellung lokal strukturierter Halbleiterschichten

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6987055B2 (en) 2004-01-09 2006-01-17 Micron Technology, Inc. Methods for deposition of semiconductor material

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553415A (en) * 1978-10-16 1980-04-18 Mitsubishi Electric Corp Selective epitaxial growing
JPH01308033A (ja) * 1988-06-07 1989-12-12 Oki Electric Ind Co Ltd 酸化膜形成方法
US5171704A (en) * 1991-02-28 1992-12-15 At&T Bell Laboratories Gaas device fabrication utilizing metalorganic molecular beam epitaxy (mombe)
CA2059408A1 (en) * 1991-02-28 1992-08-29 Cammy R. Abernathy Fabrication of aluminum-containing semiconductor devices
US5227006A (en) * 1991-11-27 1993-07-13 At&T Bell Laboratories Method for selectively growing gallium-containing layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009058786A1 (de) * 2009-12-18 2011-06-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V., 80686 Verfahren zur Herstellung lokal strukturierter Halbleiterschichten

Also Published As

Publication number Publication date
JPH05226248A (ja) 1993-09-03
US5459097A (en) 1995-10-17
JP3392888B2 (ja) 2003-03-31
EP0544437A3 (en) 1993-09-01
DE69233203D1 (de) 2003-10-23
EP0544437A2 (de) 1993-06-02
EP0544437B1 (de) 2003-09-17

Similar Documents

Publication Publication Date Title
DE69203736T2 (de) Kristallzuchtverfahren für Halbleiter auf Galliumnitrid-Basis.
DE68911322T2 (de) Epitaxiales Substrat für hochintensive LEDS und Herstellungsverfahren.
DE68918135T2 (de) Methode zur Erzeugung einer halbleitenden Dünnschicht.
DE19734034C2 (de) Epitaxiewafer für Licht emittierende Vorrichtung, Verfahren zum Bilden des Wafers und den Wafer verwendende, Licht emittierende Vorrichtung
DE112006000433T5 (de) Einzelschritt, hochtemperatur Keimbildung für ein Gitterfehlerträgermaterial
DE112007002162T5 (de) Verfahren zur Herstellung eines Halbleiterepitaxialkristallsubstrats
DE69012520T2 (de) Halbleiterheterostruktur und Verfahren zu ihrer Herstellung.
EP0544438A2 (de) Verfahren zum selektiven Niederschlag von Gallium enthaltenden Schichten
DE69218022T2 (de) Lichtemittierende Vorrichtung unter Verwendung von polykristallinem Halbleitermaterial und Herstellungsverfahren dafür
DE2449305A1 (de) Verfahren zur herstellung von defektlosen epitaxialschichten
DE3526824C2 (de)
DE3526889C2 (de) Vorrichtung zum Züchten von III-V-Verbindungshalbleitern
DE69806054T2 (de) Verfahren zur züchtung einer pufferschicht durch molekularstrahlenepitaxie
DE3687354T2 (de) Verfahren zur dotierungsdiffusion in einem halbleiterkoerper.
DE69320540T2 (de) Herstellungsverfahren von Verbindungshalbleitern
DE2814245A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE69233203T2 (de) Verfahren zum selektiven Abscheiden von Aluminium enthaltenden Schichten
DE2819781A1 (de) Verfahren zur herstellung eines epitaktischen iii-v- halbleiterplaettchens
DE19635571A1 (de) Verfahren zur Herstellung einer kohlenstoffdotierten Verbindungshalbleiterschicht
DE69228631T2 (de) Verfahren zur Kristallzüchtung eines III-V Verbindungshalbleiters
DE2253109B2 (de) Verfahren zum zink-Diffusionsdotieren von epitaktisch auf Germaniumsubstrat aufgewachsenem Ill/V-Halbleitermaterial
US5479028A (en) III-V system compound semiconductor device and method for manufacturing the semiconductor device
DE112011105130T5 (de) Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen
DE3689387T2 (de) Verfahren zur Herstellung einer Dünnschicht aus GaAs.
DE112007000059T5 (de) Verfahren zum Ausbilden einer Verbindungshalbleiterschicht von P-Typ

Legal Events

Date Code Title Description
8364 No opposition during term of opposition