DE69220715T2

DE69220715T2 - Eingebaute Selbsttestschaltung

Info

Publication number: DE69220715T2
Application number: DE69220715T
Authority: DE
Inventors: Kenneth David Mozingo; Charles Eugene Stroud
Original assignee: AT&T Corp
Current assignee: AT&T Corp
Priority date: 1991-04-25
Filing date: 1992-04-14
Publication date: 1998-01-29
Anticipated expiration: 2012-04-15
Also published as: EP0510862B1; DE69220715D1; EP0510862A1; US5230000A; JP2504892B2; JPH05107320A

Description

Die Erfindung betrifft Verfahren zum Prüfen einer elektronischen Schaltung und Schaltungen zum Einsetzen in eine elektronische Einrichtung um diese zu prüfen.
Zur Zeit gibt es bei vielen Herstellern von integrierten Schaltungen den Trend, die Anzahl (d.h. die Dichte) der Schaltungen auf einem einzelnen Chip zu erhöhen, um einen höheren Leistungsgrad und eine größere Funktionalität zu erreichen. Da die Dichte integrierter Schaltungen immer größer wurde, wurde es auch immer schwieriger, solche integrierte Schaltungen durch herkömmliche Techniken zu prüfen. Um diese Schwierigkeit zu überwinden, wurden Anstrengungen unternommen, um einen Selbsttest für solche integrierten Schaltungen zu verwirklichen, indem diese mit einer Schaltungsanordnung für diese Zwecke ausgestattet sind.
Heutzutage gibt es einige bekannte Typen von eingebauten Selbsttest-Schaltungen (built-in-self-test (BIST) circuits), die einen BILB0 (Built-In-Logic Block Observer) und einen "Kreis"-BIST ("circular" BIST) umfassen. Diese Ansätze sind nicht ohne Nachteile. Ein kritischer Nachteil besteht darin, daß aktuelle BIST-Schaltungen häufig einen Kompromiß zwischen Fehlererfassungsbereich (der durch den prozentualen Anteil der gesamten möglichen Fehler, die diagnostiziert werden können, definiert ist) und einem Zusatzbereich (Overhead Penalty) (der durch den prozentualen Anteil der Gesamtfläche der integrierten Schaltung definiert ist, die für die BIST-Schaltung bereitstehen muß) verlangt. Es ist offensichtlich, daß, je größer der Platz des Schaltkreises wird, der für eine BIST-Schaltung vorgesehen werden muß, um so weniger Raumsteht für die Implementierung der normalen oder eigentlichen Funktion des Chips zur Verfügung. Deswegen sind BIST-Schaltungen, die einen großen Zusatzbereich belegen, sagen wir einmal etwa 20 % der gesamten Chipfläche, nicht vorteilhaft, selbst wenn solche BIST-Schaltungen einen hohen Fehlererfassungsbereich besitzen.
Ein weiterer Nachteil heutiger BIST-Schaltungen besteht jedoch darin, daß, wenn überhaupt, einige wenige die Fähigkeit besitzen mehr als die integrierten Schaltungen zu testen, in die sie selbst eingebaut sind. Die fehlende Flexibilität heutiger BIST-Schaltungen Prüfungen an der Schaltungsplatine oder sogar auf der Systemebene auszuführen, verursacht häufig eine gewisse Unzulänglichkeit während des Testens.
Folglich besteht der Bedarf an einer BIST-Schaltung zur Einbindung in einem Bauelement, das die oben aufgezählten Nachteile überwindet.
EP-A-0 188 076 beschreibt eine Selbsttest-Schaltung, die eine erste Registerbank (BN) zum Erzeugen von Testsignalen, die von einem kombinatorischen Logikblock einer integrierten Schaltung empfangen werden und eine zweite Registerbank (BT) zum Analysieren der Antwortsignale, die durch den kombinatorischen Logikblock unter Ansprechen auf die Testsignale erzeugt werden, umfaßt.
EP-A-0 190 494 beschreibt eine Selbsttest-Schaltung, die ein Steuergatter in Form eines UND-Gatters zum Steuern der durchlaufenden Eingangs- und Ausgangsdaten zu einem Flipflop umfaßt. Es wird ferner ein strukturiertes Testregister (STR) in Fig. 4a (oder eine Schaltungsanordnung nach Fig. 3) beschrieben, das acht Funktionen ausführen kann und eine Testmuster-Generatorfunktion sowie eine Betriebskennzeichnungs-Analysefunktion umfaßt. Dabei wird der Gebrauch von zwei getrennten Mechanismen (eine Vielzahl von STRs, wie in Fig. 4b gezeigt) zum Erzeugen von Testsignalen bzw. Analysieren von Prüfantwortsignalen offenbart, wenn der kombinatorische Logikblock getestet wird. Insbesondere befinden sich nach der EP-A-0 190 494 die STRs am Eingang und am Ausgang der kombinatorischen Logik, bei der das STR am Eingang der kombinatorischen Logik als Testmustergenerator, und das STR am Ausgang der kombinatorischen Logik als ein Kennzeichnungsanalysator ausgebildet ist.
Gemäß einem Gesichtspunkt der Erfindung wird ein Verfahren, wie in Anspruch 1 beansprucht, geschaffen.
Gemäß einem weiteren Aspekt der Erfindung wird eine Schaltung, wie in Anspruch 5 beansprucht, geschaffen.
Kurz zusammengefaßt wird in einer bevorzugten Ausführungsform der Erfindung eine Technik zum Prüfen einer Schaltung in einem elektronischen Bauelement (z.B. eine integrierte Schaltung) offenbart. Ein solches Prüfen wird zuerst durch Multiplexen eines Testsignals von einem Kennzeichnungsanalyseregister (Signature Analysis Register, SAR) mit mehreren Eingängen in dem elektronischen Bauelement ausgeführt, wobei normalerweise die Eingangsdaten der zu prüfenden Schaltung geführt werden, so daß während eines ausgewählten Intervalls die Testdaten von dem SAR zu der zu prüfenden Schaltung geführt werden. Beim Empfang eines ersten Testsignals gibt die zu prüfende Schaltung in dem zu prüfenden Bauelement ein erstes Antwortsignal zurück. Das erste Antwortsignal wird mit den Eingangsdaten der zu prüfenden Schaltungsanordnung gemultiplext, damit entweder das Antwortsignal oder die Eingangsdaten (welche die Form eines Antwortsignals von einem anderen Bauelement annehmen können) zu dem SAR zurückgeführt werden können. Das dem SAR zugeführte erste Antwortsignal, das der Erzeugung des vorhergehenden Prüfsignals folgt, wird am Einführen in das SAR für ein vorbestimmtes Zeitintervall gehindert, um eine ausreichende Zeit für das erste Testsignal, das durch das SAR erzeugt wird, zur verfügung zu haben, damit sich dieses innerhalb der zu prüfenden Schaltung ausbreiten kann.
Das nach dem Verzögerungsintervall dem mehrere Eingänge aufnehmende SAR zugeführte erste Antwortsignal ist mit dessen vorhergehenden Inhalt (der anfangs die Form eines gesetzten Wertes annimmt, der in das SAR beim Aussetzen des Betriebs geschrieben wird) verknüpft (logisch zusammengefügt) Jedesmal wenn das mehrere Eingänge aufnehmende SAR nachfolgend getaktet wird, erzeugt das SAR ein weiteres Testsignal, welches wiederum veranlaßt, daß ein weiteres Antwortsignal von der zu prüfenden Schaltung erzeugt wird. Jedes nachfolgend erzeugte Antwortsignal wird zu dem mehrere Eingänge aufnehmenden SAR zurückgeführt, ohne es für ein Verknüpfen mit dem Inhalt des SAR zu sperren. Dieser Prozeß wird für eine vorbestimmte Anzahl von Zyklen wiederholt, wobei nach dieser Zeit ein Vergleich zwischen den verknüpften Inhalten des mehrere Eingänge aufnehmenden SARs (d.h. dessen Kennzeichnung) und der Kennzeichnung ausgeführt wird, die für eine fehlerfreie Schaltung erhalten wird. Durch Vergleichen der aktuellen Kennzeichnung des SAR mit der Kennzeichnung, die man für einen fehlerfreien Zustand erhält, wird ein Fehler in der zu prüfenden Schaltung gefunden. Des weiteren kann durch das Multiplexen der Testdaten mit den Eingangsdaten der zu prüfenden Schaltung und durch das Multiplexen der Antwortdaten mit solchen Eingangsdaten eine Vielzahl von miteinander verdichteten zu prüfenden Schaltungen wie ein System getestet werden.

Beschreibung der Zeichnungen

Es zeigen:
Fig. 1 ein Blockschaltbild einer darin eingebetteten integrierten Schaltung, welche eine die Erfindung verkörpernde Einbau-Selbsttest-Schaltung (BIST- Schaltung) ist;
Fig. 2 ein Blockschaltbild der BIST-Schaltung nach Fig. 1;
Fig. 3 ein Blockschaltbild, das einen Abschnitt der BIST- Schaltung nach Fig. 2 in Verbindung mit einer einzelnen Datenleitung zeigt;
Fig. 4 ein Blockschaltbild mit einer Vielzahl von integrierten Schaltungen des in Fig. 1 gezeigten Typs, das den Zustand, bei dem jede integrierte Schaltung nur sich selbst prüft, darstellt;
Fig. 5 den Zustand, bei dem eine einzelne Schaltung nach Fig. 1 so betrieben wird, daß sie alle anderen dieser Schaltungen diagnostiziert; und
Fig. 6 den Zustand, bei dem zwei Schaltungen nach Fig. 1 betrieben werden können, um eine Verbindung zwischen diesen zu prüfen.

Detaillierte Beschreibung

Unter Bezugnahme auf Fig. 1 wird ein Blockschaltbild einer höchst-integrierten Schaltung 10 gezeigt, die im wesentlichen eine Daten-Pfad-Schaltungsanordnung 12 und eine Steuerschaltungsanordnung 14 umfaßt. Die Daten-Pfad- Schaltungsanordnung 12 enthält im wesentlichen einer Vielzahl von Schaltungselementen (nicht gezeigt), z.B. logische Gatter, Multiplexer, Addierer oder dergleichen, an denen Eingangsdaten über einen Eingangsbus 16, der eine Vielzahl von einzelnen Datenleitungen, wie sie durch die Datenleitung 16i in Fig. 3 dargestellt werden, angelegt werden. Die Daten-Pfad- Schaltungsanordnung 12 manipuliert die auf dem Eingangsbus 16 empfangenen Daten unter Ansprechen auf die Steuersignale der Steuerschaltungsanordnung 14, die typischerweise Logikgatter, Flipflops und/oder Datenspeicherelemente (nicht gezeigt) umfaßt, um Ausgangsdaten auf einen Ausgangsbus 18 zu geben. Die Steuersignale, die von der Steuerschaltungsanordnung 14 der Daten-Pfad-Schaltungsanordnung 12 zugeführt werden, werden durch die Steuerschaltungsanordnung gemäß den Eingangsbefehlen erzeugt, die von einem externen System (nicht gezeigt) über einen Steuerbus 20 empfangen werden. Der Steuerbus 20 wird bidirektional betrieben, um den Empfang von Statusinformationen durch das externe System von der Steuerschaltungsanordnung 14 zu ermöglichen.
Eine eingebaute Selbsttest-Schaltung (built-in-selftest, BIST) 22, die besser unter Bezugnahme auf die Figuren 2 und 3 beschrieben wird, ist in der integrierten Schaltung 10 so eingebettet, daß wenigstens ein Abschnitt der Schaltung zwischen dem Eingangsbus 16 und dee Daten-Pfad- Schaltungsanordnung 12 geschaltet ist. Wie nachfolgend im einzelnen beschrieben, dient die BIST-Schaltung 22 zum Prüfen der Daten-Pfad-Schaltungsanordnung 12, indem Signale an diese gelegt werden und indem Antwortsignale, die über eine Vielzahl von Rückschleifen-Datenleitungen 24 von der Daten-Pfad- Schaltungsanordnung zur BIST-Schaltung zurückgeführt werden, verdichtet werden.
Kommen wir nun zur Fig. 2. Hier ist ein Blockschaltbild der BIST-Schaltung 22 nach der Erfindung gezeigt. Die BIST-Schaltung 22 umfaßt eine Vielzahl von Rückschleifen-Multiplexeinrichtungen 26, wobei jede einen ersten Eingang, der mit einer separaten Leitung der Rückschleifen-Datenleitungen 24 verbunden ist, und einen zweiten Eingang hat, der mit einer separaten Leitung der Eingangsdatenleitungen 16i (siehe Fig. 3) des in Fig. 1 gezeigten Datenbus 16 verbunden ist. Jeder Rückschleifen- Multiplexer 26 spricht auf ein Steuersignal von der Steuerschaltungsanordnung 14 an, wobei jeder Multiplexer gemäß dem Zustand eines solchen Signais entweder das über die Rückschleifen-Datenleitung 24 oder das auf dem Datenbus 16 empfangene Signal an seinen Ausgang durchleitet. Wie nachfolgend noch darauf eingegangen wird, sollte jeder Rückschleifen-Multiplexer 26 zwischen den Eingangsbus 16 und die Daten-Pfad-Schaltungsanordnung 12 nach Fig. 1 geschaltet werden.
Das Ausgangssignal jedes Rückschleifen-Multiplexers 26 wird einem separaten Eingang eines Satzes von Eingängen einer Sperrschaltung 28 zugeführt, dessen Ausgänge jeweils mit einem separaten Eingang aus einem Satz von Eingängen eines mehrere Eingänge aufweisenden Kennzeichnungs-Analyseregisters (multiple-input Signature Analysis Register (SAR)) 30 verbunden sind, wobei dieses Register typischerweise ein lineares rückgekoppeltes Schieberegister ist, welches so wie mit Bezug auf Fig. 3 beschrieben aufgebaut ist. Die im einzelnen in Fig. 3 beschriebene Sperrschaltung 28 dient zum Sperren des Ausgangssignals jedes Rückschleifen-Multiplexers 26, unter Ansprechen auf ein Steuersignal, das von einer BIST- Steuereinrichtung 32 empfangen wird, die typischerweise einen Zähler umfaßt, damit es nicht an einem entsprechenden Eingang des mehrere Eingänge aufweisenden SARs 30 empfangen wird. Die Sperrschaltung 28 und das SAR 30 müssen nicht, obwohl sie so dargestellt sind, so angeordnet sein, daß sie zwischen dem Eingangsbus 16 und der Daten-Pfad-Schaltungsanordnung 12 geschaltet sind, sondern können irgendwo angeordnet werden.
Das SAR 30 erfüllt zwei verschiedene Funktionen. Die erste ist das Erzeugen aufeinanderfolgender Testsignalströme. Jedes Signal in jedem nachfolgenden Strom wird durch das SAR 30 unter Ansprechen auf ein Taktsignal (nicht gezeigt) erzeugt und an einen ersten Eingang eines separaten Umgehungs-Multiplexers, auch Bypass-Multiplexer genannt, von mehreren Bypass-Multiplexern 34 angelegt, wobei der zweite Eingang eines jeden Multiplexers mit einer entsprechenden Leitung 16i (s. Fig. 3) des Datenbusses 16 verbunden ist. Jeder Bypass-Multiplexer 34 wird durch die BIST-Steuereinrichtung 32 derart gesteuert, daß jeder Multiplexer wahlweise entweder ein vom SAR 30 kommendes Testsignal oder die Daten von einer entsprechenden Leitung des Datenbusses 16 zu der Daten-Pfad- Schaltungsanordnung 12 nach Fig. 1 durchläßt.
Zusätzlich zum Erzeugen der Testsignale dient das SAR 30 auch zum Verdichten (d.h. logisch zusammenfügen) der durch die Daten-Pfad-Schaltung 12 erzeugten Antwortsignale, gefolgt vom Empfang der Testsignale, die zu dem SAR zurückgeführt werden. Die durch das SAR 30 verdichteten Antwortsignale erhalten eine Kennzeichnung (d.h. ein Bitmuster, das den Inhalt des SAR darstellt), die den Betriebszustand der Daten- Pfad-Schaltungsanordnung 12 wiedergibt, d.h. ob die Daten- Pfad-Schaltungsanordnung irgend einen Fehler beinhaltet. Vergleicht man die Kennzeichnung des SAR 30, die sich aus dem Verdichten der Antwortsignale ergibt, die während der Prüfung daran angelegt werden, mit einer fehlerfreien Kennzeichnung, d.h. mit einer Kennung, die man erhält, wenn keine Fehler vorhanden sind, so kann das Vorhandensein von Fehlern in der Daten-Pfad-Schaltungsanordnung erfaßt werden.
Die Sperrschaltungsanordnung 28 und das SAR 30 mit Mehrfacheingängen empfangen eine Vielzahl von individuellen Signalen, wobei die Anzahl der separaten Signale der Anzahl der einzelnen Datenleitungen 16i des Datenbusses 16 nach Fig. 1 entspricht. Praktisch kann sowohl die Sperrschaltung 28 als auch das SAR 30 mit Mehrfacheingängen so betrachtet werden, als würden sie mehrere Kanäle umfassen, die jeweils einer separaten Leitung der Datenleitung 16i entsprechen. Die Kanäle 28i und 30i der Sperrschaltung 28 bzw. des SAR 30 werden stellvertretend in Fig. 3 gezeigt. Jeder Sperrschaltungskanal 28i enthält ein UND-Gatter 36, an dessen erstem Eingang das Ausgangssignal eines entsprechenden Rückschleifen-Multiplexers 26 anliegt, und zwar entweder direkt oder über ein optionales Flipflop 38 (durch gestrichelte Linien gezeigt), das zwischen dem UND-Gatter und dem Rückschleifen-Multiplexer zum Zwecke einer zeitlichen Steuerung angeschlossen ist. Das UND-Gatter 36 besitzt einen zweiten Eingang, dem ein erstes Steuersignal B0 von der BIST-Steuereinrichtung 28 nach Fig. 2 zugeführt wird. Da das Steuersignal B0 einen logischen Pegel von "Low" oder NULL hat, wird das vom Rückschleifen-Multiplexer 26 kommende Signal (wenn vorhanden, das Flipflop 38 durchläuft) von dem UND-Gatter 36 gesperrt, damit es nicht zum Kanal 30i des SAR 30 gelangt. Wenn das Signal B0 auf einen logischen Pegel von "High" oder 1 geht, legt das UND-Gatter 36 ein vom Rückschleifen-Multiplexer 26 kommendes Signal an den Kanal 30i des SAR an.
Der SAR-Kanal 30 umfaßt ein Exklusiv-ODER- (EXOR) Gatter 40 mit einem ersten Eingang, der mit dem Ausgang des UND-Gatters 36 des entsprechenden Sperrschaltungskanals 28i verbunden ist, und zwar entweder direkt oder wahlweise über ein fakultatives Flipflop 42 (in gestrichelten Linien gezeigt), das zum Zwecke einer zeitlichen Steuerung verwendet werden kann. An den zweiten Eingang des EXOR-Gatters 40 wird das Ausgangssignal des vorhergehenden SAR-Kanals 30i-1 angelegt. Der Ausgang des EXOR-Gatters 40 ist mit einem ersten Eingang eines Multiplexers 44 verbunden, dessen zweiter Eingang mit dem Ausgang eines anderen Multiplexers 46 verbunden ist, dessen erster Eingang mit einem "Schreib- Daten"-Bus 47 verbunden ist, auf den Daten angelegt sind, die auf den SAR-Kanal 30i gehen, um das SAR auf einen Anfangswert zu "setzen". Der Multiplexer 46 wird durch das von der in Fig. 1 gezeigten BIST-Steuereinrichtung 32 kommende Steuersignal B0 gesteuert. In Abhängigkeit von dem Zustand des Steuersignals B0 läßt der Multiplexer 46 das Eingangssignal von einem ausgewählten Eingang seiner beiden Eingänge zu seinen Ausgang durch.
Das Ausgangssignal des Multiplexers 44 wird an ein Flipflop 48 angelegt, dessen Ausgang zu dem zweiten Eingang des Multiplexers 46 zurückgeführt wird. Das Flipflop 48 speist auch einen der Eingänge des Bypass-Multiplexers 34. Obwohl, wie in Fig. 2 gezeigt, jeder Bypass-Multiplexer 34 direkt einen separaten Eingang der Daten-Pfad-Schaltungsanordnung 12 nach Fig. 1 speist, kann es jedoch wünschenswert sein, ein Flipflop 50 (durch gestrichelte Linien gezeigt) zwischen den Bypass-Multiplexer und die Daten-Pfad-Schaltungsanordnung zu schalten, um den Zeitablauf der daran angelegten Signale zu steuern. Sowohl der Bypass-Multiplexer 34 als auch der Multiplexer 44 werden durch ein Steuersignal B1 gesteuert, das durch die BIST-Steuereinrichtung 32 nach Fig. 2 erzeugt wird. In Abhängigkeit vom Zustand des Steuersignals B1 läßt jeder der Multiplexer 44 und 34 das Signal an einem ausgewählten Eingang der beiden Eingänge an dessen Ausgang durch.
Neben dem Speisen des Bypass-Multiplexers 34 und des Multiplexers 46 legt das Flipflop 48 sein Ausgangssignal auch an den ersten Eingang eines Multiplexers 52 an. Der zweite Eingang des Multiplexers 52, der als "Lese-Multiplexer" bezeichnet wird, ist mit einem oder mehreren Registern (nicht gezeigt) in der Daten-Pfad-Schaltungsanordnung 12 und/oder der Steuerschaltungsanordnung 14, die Daten zur Ausgabe speichert, verbunden. Der Lese-Multiplexer 52 gibt unter Ansprechen auf ein von den Multiplexern empfangenes Steuersignal (nicht gezeigt) wahlweise entweder das Signal, das von dem Flipflop 48 empfangen wurde, oder die Ausgangssignale der Daten-Pfad- Schaltungsanordnung 12 und der Steuerschaltungsanordnung 14 (beide in Fig. 1 gezeigt) aus. Auf diese Weise ermöglicht der Lese-Multiplexer 52, daß der Inhalt des Flipflops 48 des SAR- Kanals 30i gelesen werden kann.
Obwohl bereits die Betriebsweise der BIST-Schaltung 22 nach Fig. 1 vorher kurz beschrieben worden ist, erfolgt nun eine ausführlichere Beschreibung unter Bezugnahme auf Fig. 3. Während des normalen Betriebsmodus (ohne Prüfung) der Schaltung 10 in Fig. 2, wird das Steuersignal B1 an jedem Bypass-Multiplexer 34 nach Fig. 3 in einem solchen Zustand, daß die Daten auf einer entsprechenden Datenleitung 16i (siehe Fig. 3), die an einem ersten Eingang des Nultiplexers empfangen werden, zur Daten-Pfad-Schaltungsanordnung 12 nach Fig. 2 durchgelassen werden. Folglich wird die BIST-Schaltung 22 tatsächlich umgangen. Obwohl die BIST-Schaltung 22 weiterhin umgangen wird, kann das Flipflop 48 durch das Anlegendes geeigneten Daten-Bits über den Multiplexer 46 in jedem SAR-Kanal 30i beschrieben werden. Auf diese Weise kann das SAR 30 nach Fig. 2 auf einen Anfangsprüfwert gesetzt werden. Alternativ dazu kann während dieses Intervalls das Flipflop 48 in jedem SAR-Kanal 30i über den Lese-Multiplexer 52 ausgelesen werden.
Der Beginn des "Selbsttest"-Modus der Schaltung 10 nach Fig. 1 wird durch Eingabe eines "BIST-Start" von der Steuerschaltungsanordnung 14 nach Fig. 2 in die BIST-Steuerung 32 nach Fig. 2 eingeleitet. Als Antwort darauf, beginnt die BIST-Steuereinrichtung 32 ein Steuersignal B0 zu erzeugen, dessen Zustand so ist, daß das UND-Gatter 36 nach Fig. 3 des Sperrschaltungskanals 28i alle Daten daran hindert in den entsprechenden SAR-Kanal 30i zu gelangen. Unter dem gleichen Vorzeichen ist das Signal B1 der BIST-Steuereinrichtung 32 nach Fig. 2 nun auf einem solchen Pegel, daß jeder Bypass- Multiplexer 34 das Ausgangssignal von dem Flipflop 48 (das auf einen geeigneten Wert gesetzt worden ist) an die Daten-Pfad- Schaltungsanordnung 12 nach Fig. 2 durchläßt, anstatt das Signal von dem entsprechenden Rückschleifen-Multiplexer 26 durchzulassen.
Beim Empfang eines ersten Prüfsignals von dem SAR 30 erzeugt die Daten-Pfad-Schaltungsanordnung 12 ein erstes Antwortsignal, das zu der BIST-Schaltung 22 über die Rückschleifen-Datenleitungen 24 zurückgeführt wird. Das erste Antwortsignal wird nicht sofort von dem SAR 30 empfangen. Stattdessen wird das B0-Steuersignal auf einem solchen Pegel gehalten, daß das UND-Gatter 36 in jedem entsprechenden Sperrschaltungskanal 28i nach Fig. 3 das von dort empfangene erste Antwortsignal für eine vorbestimmte Zeitdauer sperrt. Die Verzögerungsdauer ist lang genug, damit die Testsignale die Daten-Pfad-Schaltungsanordnung 12 nach Fig. 2 initialisieren und die Schaltungsanordnung veranlassen können, die bekannten Daten zu dem Eingang an jeden Rückschleifen- Multiplexer 26 zurückzugeben. Typischerweise wird die Länge des Verzögerungsintervalls so gewählt, daß es wenigstens so lange wie das Verzögerungsintervall des längsten Pfades in der Daten-Pfad-Schaltungsanordnung 12 nach Fig. 2 ist.
Nur nach dem vorbestimmten Verzögerungsintervall ändert die BIST-Steuereinrichtung 32 nach Fig. 2 den Zustand des Steuersignals B0. Wenn das Steuersignal B0 den Zustand ändert, ermöglicht jeder Sperrschaltungskanal 28i nach Fig. 3, daß das entsprechende Antwortsignalbit, das aus der Daten- Pfad-Schaltungsanordnung 12 nach Fig. 2 auf die SAR-Kanäle 30i gelangt, um dort mit dem Antwortsignalbit des vorhergehenden SAR-Kanals verdichtet zu werden. Nach der Verdichtung ändert die BIST-Steuereinrichtung 32 nach Fig. 2 den Zustand des Steuersignals B1, wobei als Folge jeder Multiplexer 48 für jeden SAR-Kanal 30i nun ein Testsignal an die Daten-Pfad- Schaltungsanordnung 12 ausgibt. Unter Ansprechen auf jedes nachfolgend erzeugte Testsignal des SAR 30, erzeugt Testsignals erzeugt die Daten-Pfad-Schaltungsanordnung 12 nach Fig. 1 ein weiteres Antwortsignal. Jedes im Anschluß an das erste Antwortsignal erzeugte Antwortsignal wird direkt dem SAR 30 ohne Verzögerung zugeführt.
Die folgenden Schritte (a) Ausgabe des Testsignals an die Daten-Pfad-Schaltungsanordnung 12 und (b) Verdichten der von der Daten-Pfad-Schaltungsanordnung kommenden Antwortsignale werden für eine vorbestimmte Anzahl von Taktsignalen, die durch einen globalen Takt (nicht gezeigt) auf der integrierten Schaltung 10 nach Fig. 1 erzeugt werden, wiederholt. Sollte die Daten-Pfad-Schaltungsanordnung 12 nach Fig. 1 einen oder mehrere Fehler enthalten, weicht die sich nach dem Verdichten ergebende Kennzeichnung (d.h. die Inhalte) des SAR 30 von der entsprechenden Kennzeichnung bei einer fehlerfreien Prüf folge ab. Je größer die Anzahl der Fehler, desto schneller wird die Kennzeichnung, die in dem SAR 30 nach jeder Verdichtung gespeichert wird, von einer fehlerfreien Kennzeichnung abweichen, da jedes aufeinanderfolgende Testsignal, das an der Daten-Pfad-Schaltungsanordnung 12 anliegt, aus dem Antwortsignal, das durch die Daten-Pfad- Schaltungsanordnung nach dem Empfang des vorhergehenden Testsignals abgeleitet wird, ein Ändern des Satzes von Testsignalen, die am Anfang in das SAR 30 eingegeben worden sind, die sich ergebenden Antwortsignale beeinflußt. Das bietet die Möglichkeit, einen oder mehrere gesetzte Werte zu verwenden, welche die höchste Fehlererfassung ermöglichen.
Die BIST-Schaltung 22 nach Fig. 2 ermöglicht das Prüfen bei unterschiedlichen Pegeln. Unter Bezugnahme auf Fig. 4 wird eine Vielzahl von integrierten Schaltungen 10 nach Fig. 1 gezeigt (die auf einer Schaltungsplatine 53 angeordnet sind, wobei jede integrierte Schaltung die BIST-Schaltung 22 nach Fig. 2 umfaßt). Wenn die BIST-Schaltung 22 nach Fig. 2 in jeder integrierten Schaltung nach Fig. 4 ihre "Rückschleifen"- Funktion aktiviert hat (wie durch das Rückschleifen-Symbol 54 angezeigt), so daß die Ausgangsdaten von jedem integrierten Schaltkreis während der Prüfung zu dessen Eingang zurückgeführt werden, führt jede integrierte Schaltung separat einen Selbsttest durch. Unter Bezugnahme auf Fig. 5 kann die gesamte Schaltungsplatine 53, welche die Verbindungen zwischen den integrierten Schaltungen 10 umfaßt, dadurch geprüft werden, daß eine erste integrierte Schaltung 10, welche alle anderen integrierten Schaltungen auf der Platine ansteuert (ihnen Daten zuführt), veranlaßt wird, ihre Rückschleifen- Funktionen zu aktivieren, wie es durch das Vorhandensein des Rückschleifen-Symbols 54 in dieser integrierten Schaltung angezeigt wird. Auf diese Weise breitet sich ein Prüfsignal von der ansteuernden integrierten Schaltung 10 über jede der nachfolgenden integrierten Schaltungen auf der Schaltungsplatine zur Fehlerquelle aus.
Wenn ein Fehler erfaßt worden ist, kann er durch das Auswählen von nachfolgenden Bereichen von zwei oder mehreren integrierten Schaltungen 10 lokalisiert werden, wobei die Rückschleifen-Funktion jeder integrierten Schaltung, wie in Fig. 6 gezeigt, aktiviert wird. Falls der Fehler in einem Verbindungspfad zwischen zwei integrierten Schaltungen 10 liegt, kann eine Analyse des Fehlers durch geeignetes gruppenweises übertragen der Daten zu dem Rückschleifen- Multiplexer 26 (siehe Fig. 2 und 3) in jeder integrierten Schaltung vorgenommen werden, um einen solchen Fehler zu isolieren. Dieser Ansatz zum Erfassen von Verbindungsfehlern kann ganz einfach auf das Erfassen von Verbindungsfehlern zwischen zwei Schaltungsplatinen 52, die durch eine Rückwandplatine (nicht gezeigt) verbunden sind, erweitert werden.
Ein entscheidender Vorteil der BIST-Schaltung 22 besteht darin, daß die Schaltung einen viel kleineren Zusatzbereich als die Schaltungen nach dem Stand der Technik erfordert. Nimmt man an, daß jeder der Multiplexer 26, 34, 44, 46 und 52 und das EXOR-Gatter 40 nach Fig. 3 äquivalent durch drei einzelne Logikgatter (UND, ODER, NICHTODER oder NAND) (nicht gezeigt) dargestellt werden kann und daß jedes Flipflop 38, 42, 48 und 50 durch fünf einzelne Logikgatter (nicht gezeigt) dargestellt werden kann, so beträgt die Gesamtzahl der äquivalenten Gatter (Gdp), die jeder Datenleitungen 16i hinzugefügt werden, 39. Auch wenn die entsprechende Anzahl von Gattern, die zur Steuerung notwendig sind, dem Wert Gdp zugefügt werden müssen, erhöht sich die maximale Anzahl gleichwertiger Gatter pro Datenleitung auf nur 51, was immernoch ein recht wenig ist.
Das oben Beschriebene offenbart eine Prüfschaltung 22 zum Einbauen in eine integrierte Schaltung 10, um wenigstens einen Abschnitt der integrierten Schaltung 10 zu testen, indem Testsignale über ein Kennzeichnungs-Analyseregister 30 in der Prüfschaltung erzeugt und die Antwortsignale, die unter Ansprechen auf die Testsignale von der integrierten Schaltung erzeugt werden, im Kennzeichnungs-Adreßenregister verdichtet werden.
Es ist verständlich, daß die oben beschriebenen Ausführungsformen lediglich einen beispielhaften Charakter der Erfindung haben. Verschiedene Modifikationen und Änderungen können daran durch Fachleute vorgenommen werden.

Claims

1. Verfahren zum Prüfen einer elektronischen Schaltung (10), der normalerweise Eingangsdaten zugeführt werden, gekennzeichnet durch folgende Verfahrensschritte:

a) Multiplexen von Eingangsdaten, die normalerweise der zu prüfenden elektronischen Schaltung (10) zugeführt werden, mit wenigstens einem Prüfsignal von einem Kennzeichnungsanalyseregister (30), so daß während eines vorausgewählten Intervals das Prüfsignal an der elektronischen Schaltung anliegt und sie veranlaßt, ein Antwortsignal bekannten Zustands zu erzeugen, wenn die elektronische Schaltung richtig arbeitet, während die Eingangsdaten während anderer Intervalle als dem vorausgewälten Intervall der elektronischen Schaltung zugeführt werden,

b) Zuführen jedes Antwortsignals über eine Sperrschaltung (28) zum Kennzeichnungsanalyseregister,

c) für ein vorgeschriebenes Intervall wird in der Sperrschaltung (28) ein Anfangs-Antwortsignal der Antwortsignale vor einer Übertragung zum Kennzeichnungsanalyseregister (30) blockiert,

d) Verdichten in dem Kennzeichnungsanalyseregister (30) jedes nachfolgende Antwortsignal mit den Antwortsignalen, die vorher an das Kennzeichnungsanalyseregister angelegt werden, um eine Kennzeichnung zu erzeugen, die den Zustand der verdichteten Signale darstellt,

e) Wiederholen der Schritte a), b) und d) für eine vorbestimmte Anzahl von Malen, und

f) Vergleichen der Kennzeichnung der verdichteten Antwortsignale mit einer Kennzeichnung, die einen fehlerfreien Zustand darstellt, zum Erfassen, ob irgendwelche Fehler vorhanden sind.

2. Verfahren nach Anspruch 1, gekennzeichnet durch den Schritt:

Multiplexen der Antwortsignale, die an das Kennzeichnungsanalyseregister (30) angelegt werden, mit den Eingangssignalen, die der integrierten Schaltung (10) zugeführt werden.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Anfangsantwortsignal an das Kennzeichnungsanalyseregister (30) erst nach einem Intervall, das wenigstens so lang ist, wie jenes, das das Testsignal zum Durchlaufen der zu prüfenden elektronischen Schaltung (10) benötigt, angelegt wird.

4. Verfahren nach Anspruch 1, gekennzeichnet durch den Schritt:

Setzen des Kennzeichnungsanalyseregisters mit einem Anfangswert, bevor die elektronische Schaltung (10) geprüft wird.

5. Einbau-Selbsttest-Schaltung zum Einsetzen in ein elektronisches Bauelement (10), um das Bauelement zu prüfen, mit folgenden Merkmalen:

ein Kennzeichnungsanalsyseregister (30) zum Erzeugen von Prüfsignalen, die an das elektronische Bauelement anlegbar sind und dieses veranlassen, Antwortsignale zu erzeugen, sowie zum Verdichten solcher Antwortsignale, um eine Kennzeichnung zu erzeugen, die den Betriebszustand des Bauelements anzeigt;

eine Bypass-Multiplexeinrichtung (34), die zwischen dem Kennzeichnungsanalyseregister (30) und dem elektronische Bauelement geschaltet ist, um die normalerweise dem elektronischen Bauelement zugeführten Eingangsdaten mit Prüfsignalen vom Kennzeichnungsanalysereglster zu multiplexen, so daß während vorausgewählter Intervalle die Prüfsignale vom Kennzeichnungsanalyseregister dem elektronischen Bauelement zugeführt werden, während die Eingangsdaten während anderer als den vorausgewählten Intervallen zum elektronischen Bauelement geführt werden;

eine Rückschleifen-Multiplexeinrichtung (26) zum Nultiplexen der normalerweise dem elektonischen Bauelement zugeführten Eingangsdaten mit Antwortsignalen, die vom elektronischen Bauelement erzeugt werden, so daß während ausgewählter Intervalle die Antwortsignale die Rückschleifen- Multiplexeinrichtung durchlaufen, während die Eingangsdaten während anderer als den ausgewählten Intervallen die Rückschleifen-Multiplexeinrichtung durchlaufen;

eine Sperreinrichtung (28), die zwischen der Rückschleifen-Multiplexeinrichtung und dem Kennzeichnungsanalyseregister geschaltet ist, um für ein vorbestimmtes Intervall die Übertragung eines Anfangsantwortsignals der Antwortsignale zum Kennzeichnungsanalyseregister für ein vorbestimmtes Intervall zu blockieren, und

eine Steuereinrichtung (32) zum Steuern des Kennzeichnungsanlyseregisters (30), der Rückschleifen- Multiplexeinrichtung (26), der Bypass- Multiplexeinrichtung (34) und der Sperreinrichtung (28).

6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Steuereinrichtung einen Zähler enthält.

7. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß das elektronische Bauelement n getrennte Dateneingänge aufweist und das Kennzeichnungsanalyseregister n Kanäle enthält, die jeweils umfassen:

einen Multiplexer (44) mit einem ersten Eingang und einem zweiten Eingang,

ein Flipflop (48) zum Erzeugen eines Ausganssignals gemäß einem Signal, das vom Multiplexer geliefert wird, wobei das Ausgangssignal des Flipflop dem ersten Eingang des Multiplexers zugeführt wird, und

ein EXOR-Gatter (40), dessen Ausgang mit einem zweiten Eingang der Multiplexer verbunden ist, und dessen erster Eingang einem getrennten der n Dateneingänge des elektronischen Bauelements und dessen zweiter Eingang mit dem Ausgang des Flipflops, der dem Kanal n-1 zugeordnet ist, verbunden ist.

8. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Rückschleifen-Multiplexeinrichtung n separate Multiplexer (26) umfaßt, die jeweils einen ersten Eingang, der mit einem separaten Dateneingang der n Dateneingänge mit einer Datenpfadschaltungsanordnung verbunden ist, und einen zweiten Eingang, der mit einem Ausgang des elektronischen Bauelements verbunden ist, aufweisen.

9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß die Sperreinrichtung n separate UND-Gatter (36) aufweist, die jeweils einen ersten Eingang, der mit dem Ausgang eines separaten Multiplexers der Rückschleifen- Multiplexer verbunden ist, und einen zweiten Eingang, an dem ein Steuersignal von der Steuereinrichtung anliegt, aufweisen.