DE69209387T2 - Versiegelte Flip-Chip-Halbleiteranordnung - Google Patents

Versiegelte Flip-Chip-Halbleiteranordnung

Info

Publication number
DE69209387T2
DE69209387T2 DE69209387T DE69209387T DE69209387T2 DE 69209387 T2 DE69209387 T2 DE 69209387T2 DE 69209387 T DE69209387 T DE 69209387T DE 69209387 T DE69209387 T DE 69209387T DE 69209387 T2 DE69209387 T2 DE 69209387T2
Authority
DE
Germany
Prior art keywords
substrate
semiconductor chip
semiconductor device
chip
metallic pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69209387T
Other languages
English (en)
Other versions
DE69209387D1 (de
Inventor
Tatsuya Hashinaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE69209387D1 publication Critical patent/DE69209387D1/de
Application granted granted Critical
Publication of DE69209387T2 publication Critical patent/DE69209387T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

    Technischer Hintergrund der Erfindung Technisches Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft allgemein eine Halbleitereinrichtung. Insbesondere betrifft die vorliegende Erfindung einen verbesserten Aufbau von einer Halbleitereinrichtung, bei dem ein Halbleiterchip unter Verwendung eines Flip-Chip-Verfahrens auf einem Substrat angebracht wird und danach der Halbleiterchip und das Substrat beide mit einem synthetischen Harz verschlossen werden, während sie in der Halbleitereinrichtung enthalten sind.
    • Stand der Technik
  • Herkömmlicherweise sind bislang verschiedene Arten von Halbleitereinrichtungen erzeugt und verschickt worden, derart, daß eine Vielzahl von Halbleitereinheiten, die auf Halbleiter-Wafern oder dergleichen gebildet sind, unter Verwendung eines Schneideverfahrens in eine Anzahl von Halbleiterchips geschnitten werden, wobei danach jeder Halbleiterchip individuell in einer Packung verschlossen wird. Eine elektrische Verbindung von dem Halbleiterchip nach außen wird unter Verwendung von äußeren Anschlüssen, die an einem Substrat für den Halbleiterchip befestigt sind, oder von Leiterrahmen erreicht.
  • Fig. 1 ist eine Schnittansicht, die einen typischen Aufbau von einer Halbleitereinrichtung der herkömmlichen Art zeigt. Wie in Fig. 1 gezeigt ist, ist die Halbleitereinrichtung derart aufgebaut, daß äußere Anschlüsse 1 über Drähte 3, die an diese gebondet sind, mit einem Halbleiterchip 2 verbunden werden, wobei danach eine Anordnung von den äußeren Anschlüssen 1, dem Halbleiterchip 2 und den Drähten 3 mit einem synthetischen Harz 4 verschlossen werden.
  • Fig. 2 ist eine Schnittansicht, die den Aufbau von einer anderen Art von der herkömmlicher Haibleitereinrichtung darstellt. Wie es in Fig. 2 gezeigt ist, ist die Haibleitereinrichtung derart aufgebaut, daß, nachdem ein Halbleiterchip 2 einmal unter Verwendung eines Flip-Chip-Verfahrens auf einem Substrat 5 angebracht worden ist, eine Anordnung von dem Halbleiterchip 2 und dem Substrat 5 mit einem synthetischen Harz verschlossen wird, während sie in der Halbleitereinrichtung enthalten sind. Äußere Anschlüsse 1 werden vorher an dem Substrat 5 befestigt. Somit wird in diesem Fall keinen Bonden von Draht für die Halbleitereinrichtung verwendet. Das Flip-chip-Verfahren ist zum Beispiel in "LSI Assembly Technique", (Silver Series No. 12, Seiten 63 bis 82, herausgegeben am 31. März 1987) beschrieben.
  • In bezug auf die Halbleitereinrichtungen, die wie oben aufgebaut sind, wird der synthetische Harz 4, der den Halbleiterchip 2 in der Halbleitereinrichtung verschließt, für den Zweck des physikalischen und chemischen Schutzes des Halbleiterchip 2 verwendet. Beim praktischen Gebrauch werden jedoch die Eigenschaften von der Halbleitereinrichtung im Zeitverlauf verschlechtert. Außerdem ist bekannt geworden, daß eine Verschlechterung von den Eigenschaften von der Halbleitereinrichtung schnell in einer feuchten Atmosphäre fortschreitet, die eine erhöhte Temperatur aufweist.
  • Die Druckschrift JP-A-59 088 864 beschreibt eine LSI-Vorrichtung, die ein Hauptsubstrat (sogenanntes "Master-Substrat") und ein untergeordnetes Substrat (sogenanntes "Slave-Substrat") umfaßt, dessen Hauptoberfläche kleiner als die von dem Master- Substrat ist. Beide Substrate werden in einer entgegengesetzten Beziehung plaziert und die Funktionselementteile umgebend durch Lötperlen gemeinsam mit einem Lötmittel verbunden, so daß solche Elementteile hermetisch verschlossen sind. Laminierte Schichten aus Ti und Pt werden verwendet, um ein Muster auf jedem Substrat bereitzustellen, dem das Lötmittel in Folge zugeführt wird.
    • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung wurde in Anbetracht der obige Probleme erarbeitet, die dem herkömmlichen Stand der Technik inhärent sind, und dementsprechend ist eine Aufgabe von der Erfindung, einen verbesserten Aufbau von einer Halbleitereinrichtung bereitzustellen, die zur Verbesserung der Dauerhaftigkeit in der Lage ist, d.h. die sicherstellt, daß eine Verschlechterung von den Eigenschaften von der Halbleitereinrichtung im Zeitverlauf wirksam verringert werden kann.
  • Diese Aufgabe wird durch eine Haibleitereinrichtung gelöst, die die Merkmale von Anspruch 1 umfaßt.
  • Vorteilhafte Ausführungsformen sind in den abhängigen Ansprüchen definiert.
  • Entsprechend einer Ausführungsform der vorliegenden Erfindung wird eine Halbleitereinrichtung bereitgestellt, die umfaßt ein Substrat, das Anschlüsse zum elektrischen Verbinden mit der Außenseite aufweist, einem Halbleiterchip, der unter Verwendung eines Flip-Chip-Verfahrens auf dem Substrat angebracht ist, und einen synthetischen Harz zum Verschluß des Substrates und des Halbleiterchips in der Halbleitereinrichtung, wobei die Halbleitereinrichtung ein metallisches Muster enthält, das rechtwinklig auf der funktionellen Oberfläche von dem Halbleiterchip gebildet ist, um den funktionellen Bereich auf dem Halbleiterchip vollständig zu umgeben, und ein metallisches Muster entsprechend dem metallischen Muster auf dem Halbleiterchip rechtwinklig auf dem Substrat gebildet ist, und wobei eine Lücke zwischen dem Halbleiterchip und dem Substrat mit beiden metallischen Mustern durch Miteinanderverbinden von beiden metallischen Mustern luftdicht verschlossen wird, wenn das Halbleiterchip auf dem Substrat angebracht wird.
  • Ein Merkmal von der Halbleitereinrichtung gemäß der vorliegenden Erfindung besteht darin, daß das metallische Muster auf der Oberfläche von dem Halbleiterchip angeordnet ist, das auf der Basiskarte angebracht ist, so daß das Substrat und der Halbleiterchip unter Verwendung des obigen metallischen Musters luftdicht miteinander verbunden werden.
  • In bezug auf die herkömmliche Halbleitereinrichtung wird eine Abschirmung von dem Halbleiterchip gegenüber der umgebenden Umwelt bloß durch Verlassen auf einen verschließenden synthetischen Harz erreicht. Die Dinge sind in dem Fall dieselben, in dem ein Flip-Chip-Verfahren zur Anbringung des Halbleiterchips auf dem Substrat verwendet wird, wobei eine Lücke zwischen dem Halbleiterchip und dem Substrat mit einem verschließenden synthetischen Harz gefüllt wird. Da jedoch der verschließende synthetische Harz erlaubt, daß eine kleine Menge von Feuchtigkeit oder Gas praktisch hindurchtritt, werden jedoch integrierte Schaltungen und Verbindungsanschlußflächen, die auf das Substrat von dem Halbleiterchip gebaut sind, unvermeidbar wegen der Anwesenheit von Feuchtigkeit oder dergleichen in der Umgebungsatmosphäre verschlechtert.
  • Im Gegensatz zu der herkömmlichen Halbleitereinrichtung, wie sie oben erwähnt wurde, ist die Halbleitereinrichtung gemäß einer Ausführungsform von der vorliegenden Erfindung derart aufgebaut, daß das metallische Muster, welches rechtwinklig mit einer geschlossen linien-geformten Kontur gebildet ist, auf der funktionellen Oberfläche von dem Halbleiterchip (gleichzeitig mit der unteren Oberfläche desselben, wenn der Halbleiterchip unter Verwendung eines Flip-Chip-Verfahrens auf dem Substrat angebracht wird) derart angeordnet wird, daß der funktionelle Bereich auf dem Halbleiterchip umgeben wird. Andererseits wird das rechtwinklige metallische Muster auf der Oberfläche von dem Substrat entsprechend dem rechtwinkligen metallischen Muster auf dem Halbleiterchip angeordnet. Wenn der Halbleiterchip auf dem Substrat angebracht wird, werden beiden rechtwinkligen metallischen Muster auf dem Substrat und dem Halbleiterchip miteinander verbunden, wodurch der funktionelle Bereich auf dem Halbleiterchip vollständig mit beiden rechtwinkligen metallischen Mustern auf dem Substrat und dem Halbleiterchip verschlossen wird. Folglich können Feuchtigkeit oder Gas ungeachtet der Tatsache, daß es der verschließende synthetische Harz erlaubt, daß Feuchtigkeit oder Gas durch diesen hindurchtreten, nicht den funktionellen Bereich auf dem Halbleiterchip erreichen.
    • Kurzbeschreibung der Zeichnungen
  • Es zeigen:
  • Fig. 1 eine Schnittansicht, die einen typischen Aufbau von einer Halbleitereinrichtung des herkömmlichen Typs darstellt;
  • Fig. 2 eine Schnittansicht, die den Aufbau eines anderen Typ von der herkömmlichen Halbleitereinrichtung darstellt;
  • Fig. 3 eine Schnittansicht von einer Halbleitereinrichtung entsprechend einer Ausführungsform von der vorliegenden Erfindung;
  • Fig. 4A einen Halbleiterchip, der für die herkömmliche Halbleitereinrichtung verwendet wird;
  • Fig. 4B einen Halbleiterchip, der für die Halbleitereinrichtung der vorliegenden Erfindung verwendet wird;
  • Fig. 5 eine perspektivische Ansicht des Aufbaus von dem Substrat zur Anbringung des Halbleiterchips entsprechend der Erfindung; und
  • Fig. 6 eine vergrößerte Schnittansicht eines Aufbaus von den metallischen Mustern 21 und 51 entlang einer Bondverbindung zwischen diesen.
    • Beschreibung der bevorzugten Ausführungsformen
  • Jetzt wird im folgenden die vorliegende Erfindung im einzelnen unter Bezug auf die beigefügten Zeichnungen beschrieben, welche beispielhaft den Aufbau von einer Halbleitereinrichtung entsprechend einer Ausführungsform von der vorliegenden Erfindung darstellen. Es sollte jedoch festgestellt werden, daß diese Ausführungsform, welche in der folgenden Weise offenbart wird, lediglich darstellend ist und der technische Umfang der vorliegenden Erfindung nicht durch die Beschreibung auf die vorhergehende Ausführungsform beschränkt werden sollte.
  • Fig. 3 ist eine Schnittansicht von einer Halbleitereinrichtung entsprechend einer Ausführungsform der vorliegenden Erfindung, die beispielhaft den Aufbau von der Haibleitereinrichtung darstellt. Es sollte festgestellt werden, daß dieselben oder ähnliche Teile oder Komponenten, wie diejenigen, die in Fig. 2 gezeigt sind, durch dieselben Bezugszeichen vorgestellt werden.
  • Wie in der Zeichnung gezeigt ist, ist die Halbleitereinrichtung hauptsächlich aus einem Substrat 5a, einem Halbleiterchip 2a, der auf dem Substrat 5a angebracht ist, und einem synthetischen Harz 4 zusammengesetzt, mit dem eine integrale Anordnung aus dem Substrat 5a und dem Halbleiterchip 2a in der Halbleitereinrichtung verschlossen wird. Ein rechtwinklig sich erstreckendes metallisches Muster 21, das später beschrieben werden soll, ist auf der Anbringungsoberfläche von dem Halbleiterchip 2a gebildet. Ein metallisches Muster 51 ist auch auf der Anbringungsoberfläche von dem Substrat 5a entsprechend dem metallischen Muster 21 des Halbleiterchips 2a gebildet. Somit wird eine Lücke zwischen dem Halbleiterchip 2a und dem Substrat 5a luftdicht durch beide metallische Muster 21 und 51 auf dem Halbleiterchip 2a und dem Substrat 5a verschlossen. Äußere Anschlüsse 1 werden vorher an dem Substrat 5a befestigt.
  • Fig. 4 ist eine diagrammartige Ansicht, die die funktionelle Oberfläche von dem Halbleiterchip 2a in der Halbleitereinrichtung darstellt, die in Fig. 3 im Vergleich mit dem Halbleiterchip 2a gezeigt ist, der für die herkömmliche Einrichtung verwendet wird.
  • Wie in Fig. 4B gezeigt ist, enthält der herkömmliche Halbleiterchip 2 einen funktionellen Bereich 23, der integrierte Schaltungen und anderes, vier Anschlußflächen 22, mit denen der funktionelle Bereich 23 elektrisch mit den Anschlußflächen 52 auf dem Substrat 5a verbunden ist, und eine Rißlinie 24 zum Schneiden des Halbleiterchips 2 von einem Halbleiterwafer aufweist.
  • Im Gegensatz zu dem herkömmlichen Halbleiterchip 2, wie er in Fig. 4A gezeigt ist, enthält der Halbleiterchip 2a, welcher für die Halbleitereinrichtung der vorliegenden Erfindung verwendet wird, einen funktionellen Bereich 23, der vier Anschlußflächen 22 und ein metallisches Muster 21 aufweist, welches sich rechtwinklig zwischen dem funktionellen Bereich 23 und der Rißlinie 24 erstreckt. Wie es aus der Zeichnung ersichtlich ist, wird der funktionelle Bereich 23 vollständig durch das metallische Muster 21 umrundet.
  • Fig. 5 ist eine perspektivische Ansicht, die den Aufbau von dem Substrat zur Anbringung des Halbleiterchips 2a in einem auseinandergenommenen Zustand zeigt, welches in der oben beschriebenen Weise aufgebaut ist.
  • Wie es in Fig. 5 gezeigt ist, sind die Anschlußflächen 52 entsprechend den Anschlußflächen 22 auf dem Halbleiterchip 2a und ein sich rechtwinklig erstreckendes metallisches Muster 51 entsprechend dem metallischen Muster 21 auf der Basiskarte 5a gebildet. Die Anschlußflächen 52 sind mit den Anschlußflächen 22 von dem Halbleiterchip 2a elektrisch verbunden, so daß dadurch zwischen dem Halbleiterchip 2a und dem Substrat 5a Signale übertragen werden. Die Anschlußflächen 52 sind elektrisch mit den äußeren Anschlüssen 1 verbunden, die sich außerhalb von dem Substrat 5a erstrecken.
  • Da der Halbleiterchip 2a auf dem Substrat 5a angebracht ist, das in der oben beschriebenen Weise aufgebaut ist, während sein funktioneller Bereich zu der funktionellen Oberfläche von dem Substrat 5a weist, wird der Aufbau aufgebaut, wie er in Fig. 3 gezeigt ist. Zum Zweck des physikalischen oder elektrischen Schutzes von dem Halbleiterchip 2a und der einfachen Handhabung desselben wird die gesamten Anordnung aus dem Substrat 5a und dem Halbleiterchip 2a mit einem synthetischen Harz 4 in der Halbleitereinrichtung verschlossen.
  • Da der funktionelle Bereich von dem Halbleiterchip 2a vollständig abdichtbar durch einen Halbleiterwafer umgeben wird, der das Halbleiterchip 2a, das Substrat 5a und die metallischen Muster 21 und 51 bildet, besteht bei der Halbleitereinrichtung, die wie oben beschrieben aufgebaut ist, keine Möglichkeit, daß der funktionelle Bereich 23 auf dem Halbleiterchip 2a in der Gegenwart von Dampf oder dergleichen verschlechtert wird.
  • Fig. 6 ist eine vergrößerte Schnittansicht, die einen Aufbau von den metallischen Mustern 21 und 51 entlang einer Bondverbindung zwischen diesen zeigt.
  • Wie es in Fig. 6 gezeigt ist, ist das metallische Muster 21 von dem Halbleiterchip 2a durch drei Schichten gebildet, die aus einer ersten Schicht 21A, die aus Ti gebildet ist, einer zweiten Schicht 21B, die aus Pt gebildet ist, und einer dritten Schicht 21C besteht, die aus Au gebildet ist. Andererseits ist das metallische Muster 51 von dem Substrat 5a durch drei Schichten gebildet, die aus einer ersten Schicht 51A, die aus Ti gebildet ist, einer zweiten Schicht 51B, die aus Pd gebildet ist, und einer dritten Schicht 51C besteht, die aus Au gebildet ist. Wie in der Zeichnung gezeigt ist, weist die dritte Schicht 21C von dem Halbleiterchip 2a zu der dritten Schicht 51 von dem Substrat 5a, wobei sie durch ein Haftmittel 205 gebondet sind, das durch AuSn gebildet wird, welches 80% Au und 20% Sn enthält. Die metallischen Muster 21, 51, die so gebildet sind, bilden wegen einer guten Dauerhaftigkeit und Haftfähigkeit die beste Ausführungsform für einen praktischen Gebrauch. Die Erfindung ist jedoch nicht darauf oder dadurch beschränkt. Für jede Schicht kann ein anderes Material anwendbar sein, falls es geeignet ist.
  • Da, wie oben beschrieben, gemäß der vorliegenden Erfindung die Halbleitereinrichtung derart aufgebaut ist, daß eine Lücke zwischen dem Substrat und dem Halbleiterchip, das unter Verwendung eines Flip-Chip-Verfahrens auf dem Substrat angebracht ist, vollständig durch das metallische Muster, das auf dem Substrat gebildet ist, und das metallische Muster verschlossen ist, das auf dem Halbleiterchip gebildet ist, gibt es keine Möglichkeit, daß der funktionelle Bereich auf dem Halbleiterchip wegen der Gegenwart von Feuchtigkeit oder Gas verschlechtert wird, welches durch den verschließenden synthetischen Harz hindurchtritt. Folglich besitzt die Halbleitereinrichtung eine lange Lebensdauer, wobei es darüber hinaus unter sehr verschiedenen Umgebungsbedingungen, wie einer feuchten Arbeitsumgebung, welche eine erhöhte Temperatur aufweist, praktisch verwendet werden kann.

Claims (3)

1. Halbleitereinrichtung, die umfaßt:
ein Substrat (5a), das umfaßt:
mindestens einen äußeren Anschluß (1), der sich zu der Außenseite von der Halbleitereinrichtung erstreckt;
mindestens eine Anschlußfläche (52), die auf einer Oberfläche von dem Substrat (5a) zur elektrischen Verbindung mit dem äußeren Anschluß gebildet ist; und
ein erstes metallisches Muster (51) zum Umgeben von der mindestens einen Anschlußfläche, wobei ein Halbleiterchip (2a) auf dem Substrat (5a) mittels eines Flip-Chip-Verfahrens angebracht ist, welches Halbleiterchip umfaßt:
einen funktionellen Bereich (23), der zum Substrat weist;
mindestens eine Anschlußfläche (22), die an einer Position auf dem Chip entsprechend der Anschlußfläche (52) von dem Substrat vorgesehen ist, so daß Signale über die Anschlußflächen (22, 52) zwischen dem Halbleiterchip (2a) und dem Substrat (5a) übertragen werden, wenn der Chip auf dem Substrat angebracht ist; und
ein zweites metallisches Muster (21) zum Umgeben von der Anschlußfläche, welches zweite metallische Muster (21) vollständig und luftdicht mit dem ersten metallischen Muster (51) von dem Substrat verbunden ist, um den funktionellen Bereich (23) von dem Chip (2a) zu umgeben und hermetisch zu verschließen; wobei das erste metallische Muster (51) eine erste Substratschicht (51A) umfaßt, die aus Ti gebildet ist und mit der Oberfläche von dem Substrat (5a) verbunden ist,
das zweite metallische Muster (21) eine erste Chip-Schicht (21A), die aus Ti gebildet ist und mit der einen Oberfläche von dem Halbleiterchip (2a) verbunden ist, und eine zweite Chip- Schicht (21B) umfaßt, die aus Pt gebildet ist, und
eine Haftschicht (205) die ersten und zweiten metallischen Muster verbindet,
dadurch gekennzeichnet, daß
das erste metallische Muster (51) ferner eine zweite Substratschicht (51B), die aus Pd gebildet ist, und eine dritte Substratschicht (51C) umfaßt, die aus Au gebildet ist,
das zweite metallische Muster (21) ferner eine dritte Chip- Schicht (21C) umfaßt, die aus Au gebildet ist, und zu der dritten Substratschicht (51C) weist, und
die Haftschicht (205) aus AuSn gebildet ist.
2. Halbleitereinrichtung gemäß Anspruch 1, wobei das Substrat (5a) und das Halbleiterchip (2a) durch einen synthetischen Harz (4) verschlossen sind.
3. Halbleitereinrichtung gemäß Anspruch 1, wobei das Haftmittel (205) AuSn 80% Au und 20% Sn enthält.
DE69209387T 1991-07-10 1992-07-03 Versiegelte Flip-Chip-Halbleiteranordnung Expired - Fee Related DE69209387T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3195818A JPH0521654A (ja) 1991-07-10 1991-07-10 半導体デバイス

Publications (2)

Publication Number Publication Date
DE69209387D1 DE69209387D1 (de) 1996-05-02
DE69209387T2 true DE69209387T2 (de) 1996-08-29

Family

ID=16347508

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69209387T Expired - Fee Related DE69209387T2 (de) 1991-07-10 1992-07-03 Versiegelte Flip-Chip-Halbleiteranordnung

Country Status (6)

Country Link
EP (1) EP0522461B1 (de)
JP (1) JPH0521654A (de)
KR (1) KR950014118B1 (de)
AU (1) AU653610B2 (de)
CA (1) CA2072734A1 (de)
DE (1) DE69209387T2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2705832B1 (fr) * 1993-05-28 1995-06-30 Commissariat Energie Atomique Procédé de réalisation d'un cordon d'étanchéité et de tenue mécanique entre un substrat et une puce hybridée par billes sur le substrat.
US5578874A (en) * 1994-06-14 1996-11-26 Hughes Aircraft Company Hermetically self-sealing flip chip
KR100241592B1 (ko) * 1998-10-28 2000-02-01 박대인 세라믹소재 보차도용 조립식 블록의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3591839A (en) * 1969-08-27 1971-07-06 Siliconix Inc Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
JPS5988864A (ja) * 1982-11-12 1984-05-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH01238148A (ja) * 1988-03-18 1989-09-22 Fuji Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
DE69209387D1 (de) 1996-05-02
CA2072734A1 (en) 1993-01-11
KR950014118B1 (ko) 1995-11-21
JPH0521654A (ja) 1993-01-29
AU653610B2 (en) 1994-10-06
AU1957292A (en) 1993-01-14
EP0522461A1 (de) 1993-01-13
EP0522461B1 (de) 1996-03-27
KR930003333A (ko) 1993-02-24

Similar Documents

Publication Publication Date Title
DE2843144C2 (de)
DE2752438C2 (de) Träger für eine integrierte Schaltung
DE69834561T2 (de) Halbleiteranordnung und herstellungsverfahren dafür
DE69233063T2 (de) Packung für elektronische Schaltung
DE3786861T2 (de) Halbleiteranordnung mit Gehäuse mit Kühlungsmitteln.
DE69727373T2 (de) Halbleitervorrichtung
DE10392158B4 (de) Oberflächenwellenbauelement
DE10130836B4 (de) Oberflächenwellenbauelement und Verfahren zum Herstellen desselben
DE3850224T2 (de) Verbindungstechnik mit dielektrischen Schichten.
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE68926652T2 (de) Halbleiterpackung ohne Montierungsfläche
DE19827237A1 (de) Substrat für Halbleiterbauelementgehäuse und Halbleiterbauelementgehäuse unter Verwenden desselben, sowie Herstellungsverfahren für diese
DE2536270A1 (de) Mii oeffnungen versehene halbleiterscheibe
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE69313062T2 (de) Chip-Direktmontage
DE69111022T2 (de) Eine Halbleiteranordnung mit zwei integrierten Schaltungspackungen.
DE69738146T2 (de) In Keramikpackung eingekapseltes akustisches Oberflächenwellenfilter mit darin eingebauter Kapazität
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE10053532A1 (de) Elektronikkomponente und Herstellungsverfahren für eine Elektronikkomponente
DE69728648T2 (de) Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE69209387T2 (de) Versiegelte Flip-Chip-Halbleiteranordnung
DE68908222T2 (de) Vorrichtung für die selektive Verzinnungen der Leiterbahnen eines Trägers einer integrierten Schaltung mit hoher Dichte und ein eine derartige Vorrichtung verwendendes Verzinnungsverfahren.
DE10022271A1 (de) Piezoelektrisches Bauteil

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee