DE69128860D1 - Integrierte Schaltungsanordnung mit einem Leitersubstrat und Verfahren zum Verbinden logischer Schaltungen in einer integrierten Schaltungsanordnung - Google Patents

Integrierte Schaltungsanordnung mit einem Leitersubstrat und Verfahren zum Verbinden logischer Schaltungen in einer integrierten Schaltungsanordnung

Info

Publication number
DE69128860D1
DE69128860D1 DE69128860T DE69128860T DE69128860D1 DE 69128860 D1 DE69128860 D1 DE 69128860D1 DE 69128860 T DE69128860 T DE 69128860T DE 69128860 T DE69128860 T DE 69128860T DE 69128860 D1 DE69128860 D1 DE 69128860D1
Authority
DE
Germany
Prior art keywords
integrated circuit
circuit arrangement
logic circuits
conductor substrate
connecting logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69128860T
Other languages
English (en)
Other versions
DE69128860T2 (de
Inventor
Keiichirou Nakanishi
Minoru Yamada Minoru Yamada
Tatsuya Saitoh
Kazumichi Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE69128860D1 publication Critical patent/DE69128860D1/de
Application granted granted Critical
Publication of DE69128860T2 publication Critical patent/DE69128860T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
DE69128860T 1990-09-10 1991-09-04 Integrierte Schaltungsanordnung mit einem Leitersubstrat und Verfahren zum Verbinden logischer Schaltungen in einer integrierten Schaltungsanordnung Expired - Fee Related DE69128860T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2236958A JP3002512B2 (ja) 1990-09-10 1990-09-10 集積回路装置

Publications (2)

Publication Number Publication Date
DE69128860D1 true DE69128860D1 (de) 1998-03-12
DE69128860T2 DE69128860T2 (de) 1998-10-08

Family

ID=17008288

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69128860T Expired - Fee Related DE69128860T2 (de) 1990-09-10 1991-09-04 Integrierte Schaltungsanordnung mit einem Leitersubstrat und Verfahren zum Verbinden logischer Schaltungen in einer integrierten Schaltungsanordnung

Country Status (4)

Country Link
US (1) US5212403A (de)
EP (1) EP0475269B1 (de)
JP (1) JP3002512B2 (de)
DE (1) DE69128860T2 (de)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618744A (en) * 1992-09-22 1997-04-08 Fujitsu Ltd. Manufacturing method and apparatus of a semiconductor integrated circuit device
US5501006A (en) * 1993-09-22 1996-03-26 Motorola, Inc. Method for connection of signals to an integrated circuit
US5512765A (en) * 1994-02-03 1996-04-30 National Semiconductor Corporation Extendable circuit architecture
EP0698294A1 (de) * 1994-03-15 1996-02-28 National Semiconductor Corporation Dreidimensionale logische verbindungen zwischen integrierten schaltungschips mit zweidimensionaler multichip-modulverpackung
US5543640A (en) * 1994-03-15 1996-08-06 National Semiconductor Corporation Logical three dimensional interconnections between integrated circuit chips using a two dimensional multi-chip module
US6687842B1 (en) 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
US6365975B1 (en) 1997-04-02 2002-04-02 Tessera, Inc. Chip with internal signal routing in external element
US6020633A (en) * 1998-03-24 2000-02-01 Xilinx, Inc. Integrated circuit packaged for receiving another integrated circuit
US6548907B1 (en) * 1998-04-28 2003-04-15 Fujitsu Limited Semiconductor device having a matrix array of contacts and a fabrication process thereof
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US8178435B2 (en) * 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US7416971B2 (en) * 2004-09-23 2008-08-26 Megica Corporation Top layers of metal for integrated circuits
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
SG93278A1 (en) 1998-12-21 2002-12-17 Mou Shiung Lin Top layers of metal for high performance ics
US6936531B2 (en) * 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US6869870B2 (en) * 1998-12-21 2005-03-22 Megic Corporation High performance system-on-chip discrete components using post passivation process
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
JP2001168227A (ja) * 1999-12-08 2001-06-22 Mitsubishi Electric Corp 多ピン・ボールグリッドアレイ・パッケージ用の基板、多ピン・ボールグリッドアレイ・パッケージ及び半導体装置
US6759275B1 (en) * 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6515369B1 (en) * 2001-10-03 2003-02-04 Megic Corporation High performance system-on-chip using post passivation process
US6798073B2 (en) 2001-12-13 2004-09-28 Megic Corporation Chip structure and process for forming the same
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US7279787B1 (en) * 2001-12-31 2007-10-09 Richard S. Norman Microelectronic complex having clustered conductive members
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US7459790B2 (en) 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US7423346B2 (en) * 2004-09-09 2008-09-09 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US8384189B2 (en) 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
CN1901163B (zh) 2005-07-22 2011-04-13 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
US7833840B2 (en) * 2006-08-03 2010-11-16 Stats Chippac Ltd. Integrated circuit package system with down-set die pad and method of manufacture thereof
US8749021B2 (en) * 2006-12-26 2014-06-10 Megit Acquisition Corp. Voltage regulator integrated with semiconductor chip
KR101332228B1 (ko) 2008-12-26 2013-11-25 메키트 에퀴지션 코포레이션 전력 관리 집적 회로들을 갖는 칩 패키지들 및 관련 기술들
US8648449B2 (en) * 2009-01-29 2014-02-11 International Rectifier Corporation Electrical connectivity for circuit applications
US9070670B2 (en) * 2009-01-29 2015-06-30 International Rectifier Corporation Electrical connectivity of die to a host substrate
US8692360B1 (en) 2010-07-06 2014-04-08 International Rectifier Corporation Electrical connectivity for circuit applications

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634731A (en) * 1970-08-06 1972-01-11 Atomic Energy Commission Generalized circuit
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
JPS59182540A (ja) * 1983-04-01 1984-10-17 Hitachi Ltd 半導体装置における配線パタ−ンの設計方法
DE3680336D1 (de) * 1985-12-20 1991-08-22 Hughes Aircraft Co Zusammenpressender sockel fuer mikro-verbindungen.
GB2215121B (en) * 1988-02-10 1991-03-13 Plessey Co Plc Multi-layer integrated circuit devices
US5021869A (en) * 1988-12-27 1991-06-04 Hewlett-Packard Company Monolithic semiconductor chip interconnection technique and arrangement
US5055907A (en) * 1989-01-25 1991-10-08 Mosaic, Inc. Extended integration semiconductor structure with wiring layers

Also Published As

Publication number Publication date
EP0475269A2 (de) 1992-03-18
EP0475269B1 (de) 1998-02-04
US5212403A (en) 1993-05-18
EP0475269A3 (en) 1992-10-14
JP3002512B2 (ja) 2000-01-24
DE69128860T2 (de) 1998-10-08
JPH04118957A (ja) 1992-04-20

Similar Documents

Publication Publication Date Title
DE69128860D1 (de) Integrierte Schaltungsanordnung mit einem Leitersubstrat und Verfahren zum Verbinden logischer Schaltungen in einer integrierten Schaltungsanordnung
DE69128140T2 (de) Halbleiteranordnung mit einer Schaltungsplatte zum Zusammenschalten und Verfahren zur Herstellung
DE69426347T2 (de) Verfahren zum Montieren einer Halbleiteranordnung auf einer Schaltungsplatte und eine Schaltungsplatte mit einer Halbleiteranordnung darauf
DE69119871D1 (de) Verfahren zum Ätzen von Schichten mit vorgegebener Tiefe in integrierten Schaltungen
DE69429047T2 (de) Isolierungsverfahren von vertikalen Kurzschlüssen in einer elektronischen Anordnung
DE69301225T2 (de) Verfahren und Schaltung zum Durchbrennen von Sicherung in einen integrierten Schaltkreis
GB8900594D0 (en) Knowledge based method and apparatus for designing integrated circuits using functional specifications
DE69726668D1 (de) Verfahren und Vorrichtung zur Prüfung einer Speicherschaltung in einer Halbleitereinrichtung
DE69126599D1 (de) Verfahren und Anordnung zum Verbinden integrierter Schaltungen in drei Dimensionen
DE69431330D1 (de) Integrierte Schaltung mit einer leitfähigen Überkreuzung und Verfahren zu deren Herstellung
DE69401291T2 (de) Integrierte Schaltung für Speicherkarte und Verfahren zum Abzählen der Einheiten in einer Speicherkarte
DE69220709D1 (de) Prüfmustererzeugungseinrichtung für sequentielle Logikschaltung einer integrierten Schaltung und Verfahren dazu
DE68921550T2 (de) Verfahren und Gerät zur Bildung eines Pattern-Layouts einer integrierten Halbleiterschaltung.
DE69324980T2 (de) Anschlussrahmen mit Schlitzen und Verfahren zum Spritzgiessen von Gehäusen für integrierte Schaltungen
DE69325751T2 (de) Verfahren zum Testen des Kontakts zwischen einem integrierten Baustein und einer Leiterplatte
DE59208900D1 (de) Leiterplatten mit lokal erhöhter Verdrahtungsdichte und Herstellungsverfahren für solche Leiterplatten
DE68928748T2 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit einem in einer Schutzschicht integrierten Verbindungsleiter
DE69215090T2 (de) Verfahren und System zum Testen eines integrierten Schaltkreises mit Abfragedesign
DE3777164D1 (de) Verfahren und anordnung zum pruefen elektronischer schaltungen und integrierter schaltungschips mit einer loesbaren bedeckungsschicht.
DE69632661D1 (de) Verfahren zum Trimmen einer Sicherung in einer integrierten Halbleiterschaltung
DE69332817T2 (de) Verfahren und Gerät zum automatischen Entwurf logischer Schaltung und Multiplikator
DE69107763D1 (de) Mehrschichtige leiterplatte und verfahren zum aufbau in einer vorherbestimmten reihenfolge.
DE69401227D1 (de) Verfahren und Vorrichtung zum Zusammenschalten von elektrischen Schaltungen
DE68928308D1 (de) Verfahren zum Herstellen von integrierten Halbleiterschaltungen in der Universalschaltkreistechnik
DE69227231D1 (de) Verfahren und Einrichtung zum Aufspüren einer vorspezifizierten Teilschaltung in einer elektrischen Schaltung, Verfahren zum Erstellen von Masken für Integrierte Schaltungen unter Benutzung des Verfahrens

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee