DE69127544T2

DE69127544T2 - System zur kodierten quadraturamplitudenmodulation

Info

Publication number: DE69127544T2
Application number: DE69127544T
Authority: DE
Inventors: John David 25 Naverne Meadows Suffolk Ip12 1Hu Brownlie; Richard Guy Carrington Suffolk Ip3 8Bz Williams
Original assignee: British Telecommunications PLC
Current assignee: British Telecommunications PLC
Priority date: 1990-07-26
Filing date: 1991-07-26
Publication date: 1998-02-05
Anticipated expiration: 2011-07-27
Also published as: JPH06501348A; WO1992002092A1; DE69127544D1; US5448592A; CA2088062A1; GB9016420D0; HK1002843A1; GB2263213B; CA2088062C; EP0540636B1; GB2263213A; AU8305891A; GB9302389D0; AU656908B2; JP3242914B2; HK133796A; EP0540636A1

Description

Die vorliegende Erfindung bezieht sich auf Phasen-Amplituden-Modulation, insbesondere, jedoch nicht ausschließlich, auf Blockcodierung.
Bei der digitalen Phasen-Amplituden-Modulation besteht das modulierte Signal aus einer Folge von Symbolen, wobei für jedes ein Träger eine bestimmte Phase und Amplitude hat. Lediglich bestimmte Phasen/Ampl ituden- Kombinationen sind zulässig. Diese Kombinationen können in einem Diagramm mit einer In-Phasen-Achse und einer Quadratur-Achse bzw. um 90º verschobenen Achse als Muster dargestellt werden. Der Satz zulässiger Punkte in diesem Muster wird üblicherweise als Konstellation bezeichnet. Wenn man beispielsweise eine Konstellation mit 16 Punkten hat, ist es einfach, das Signal mit einem zu übertragenden 4-Bitwort zu modulieren, indem jeder Punkt als jeweils einem der 16 möglichen Kombinationen von 4 Bits zugeordnet angesehen wird.
Es zeigt sich jedoch, daß durch Verwendung einer größeren Konstellation (z.B. 32 Punkte) und einer geeigneten Codierung der 4 Bits die entstehende inhärente Redundanz in der modulierten Symbolfolge durch einen Decoder mit bewerteten Entscheidungen ausgenützt werden kann, so daß sich die Decodierzuverlässigkeit beim Vorliegen von Rauschen über das Maß hinaus verbessert werden kann, das sich als Verschlechterung aufgrund der höheren Anzahl von Punkten ergibt, so daß sich insgesamt ein Codiergewinn ergibt. Der Codiergewinn wird definiert als Differenz (in dB) zwischen dem Signal-Rausch-Abstand, den ein codiertes Schema braucht, um mit einer bestimmten Fehlerrate betrieben werden zu können, und dem vom äquivalenten uncodierten System benötigten.
Ein Verfahren, mit dem man Codiergewinn erhält, ist die Verwendung von Faltungscodierung. Es betrifft jedoch hauptsächlich Blockcodierung, wenngleich die zu beschreibenden Synchronisationsvorkehrungen nicht auf solche Fälle beschränkt sind.
Es ist eine Eigenschaft der Blockcodierung, daß Ausgabesymbole blockweise erzeugt werden. Wenn somit eine 16-Punkt- Konstellation zur Modulation mit einer Rate von 3 Bits/Symbol verwendet wird, muß der Codiervorgang 4n Bits (zur Auswahl eines Punkts in der Konstellation) für jeweils 3n empfangene Datenbits (wobei n die Länge eines Blocks eines Symbols ist) erzeugen.
Es wird nun das Konzept der Satzunterteilung betrachtet: Die Signalkonstellation wird fortwährend in Untersätze unterteilt, die zwischen den Punkten eines jeden Untersatzes einen zunehmenden minimalen euklidischen Abstand haben, siehe Δ&sub0; ( Δ&sub1; ( Δ&sub2; ... wie in Fig. 1 für Quadratur-Amplituden-Modulation bzw. Phasen-Amplituden-Modulation mit 16 Punkten gezeigt. Der euklidische Abstand ist ganz einfach der lineare Abstand im Phasendiagramm zwischen benachbarten Punkten eines Untersatzes. Wenn man dann die 16 Punkte als auf einem Einheitsgitter liegend ansieht, ergibt sich
Δ&sub0; = 1 Δ&sub0;² = 1
Δ&sub1; = 2 Δ&sub1;² = 2
Δ&sub2; = 2 Δ&sub2;² = 4
Δ&sub3; = 2 2 Δ&sub3;² = 8.
Dieser Abstand ist insofern signifikant, als er ein Maß für die Fähigkeit eines Decoders mit nicht bewerteter Entscheidung ist, beim Vorhandensein von Rauschen zwischen Punkten im Untersatz zu unterscheiden. Indem jede Teilung mit einer binären Ziffer wie gezeigt ausgezeichnet wird, ergibt sich ein Teilungsbaum. In Fig. 1 ergibt sich die Auszeichnung für jeden Punkt aus den Bits, die die Teilungen auszeichnen, die man nehmen muß, um ihn zu erreichen. Es ist praktisch, das dem ersten Teilungsniveau entsprechende Bit als das rechteste Bit der Punktauszeichnung darzustellen, usw. Man sieht dann, daß Punkte, deren Auszeichnungen sich als erstes in der i-ten Position (von rechts nach links gelesen) unterscheiden (wobei das rechteste Bit die erste Position ist), um einen euklidischen Abstand von zumindest Δi-1 voneinander entfernt liegen.
Dieses Konzept der Satzunterteilung ist in der Veröffentlichung von G. Unterboeck "Channel coding with multilevel/phase signals", IEEE Trans IT-28, 5. 55-67, Januar 1982, beschrieben.
Ein anderer wichtiger Aspekt beim Codiervorgang ist der Hammingabstand eines verwendeten Codes. Fig. 2 zeigt den Codiervorgang in Form eines Feldes. Aus einer Gesamtheit von Σki eingegebenen Bits werden k&sub1; Bits mittels eines (N, k&sub1;, d&sub1;)-Codes codiert, um eine erste Zeile von Bits a&sub1;&sub1; ... a1N zu bilden, k&sub2; Bits werden mittels eines (N, k&sub2;, d&sub2;)- Codes codiert, um eine zweite Zeile von Bits a&sub2;&sub1; ... a&sub2;N zu bilden, usw. Das Feld hat N Spalten, wobei die Bits jeder Spalte eine Punktauszeichnung L&sub1; ... LN bilden.
Ein (n, k, d)-Code ist ein Code, bei dem k eingegebene Bits in u Bits codiert werden, wobei der minimale Hammingabstand d ist.
Für die 16-Punkt-Konstellation in Fig. 1 können die unten gezeigten Codes gewählt werden, wobei die Blockgröße 8 Symbole ist.
Die Gesamtzahl der Eingabebits = Σ ki = 20.
Der quadratische euklidische Abstand Δ²i-1 nimmt in der Spalte nach unten zu, wobei sich der Hammingabstand d in der Spalte nach unten verringert. Der Minimalwert des Produkts di Δ²i-1 ist für eine gute Leistung vorzugsweise groß. Es sei darauf hingewiesen, daß, wenngleich die vierte Zeile eigentlich uncodiert ist - die 8 Bits sind lediglich unverändert die 8 eingegebenen Bits, es sinnvoll ist, dies als einen (n, n, 1)-"Code" anzusehen.
Das Codewort-Feld-Konzept wird in der Veröffentlichung von Imai & Hirakawa: "A new multilevel coding method using error-correcting codes", IEEE Trans IT-23, 5. 371-377, Mai 1977, sowie in Verbindung mit Reed-Muller-Codes von E. Cusack, "Error control codes for QAM signalling", Elec. Letts., 20, 5. 62-63, 19. Januar 1984, beschrieben.
Außerdem beschreibt die europäische Patentveröffentlichung Nr. 0 282 298 A ein kombiniertes Codier- und Modulationsschema, das aus verfügbaren Amplituden- und Phasenmodulationen Signalsätze erzeugt, indem geordnete Unterräume indiziert werden, wobei Fehlerkorrekturcodes so gewählt werden, daß minimale Hammingabstände vorliegen, die sich in etwa invers zum quadratischen euklidischen Abstand der Unterräume ändern.
In diesem Zusammenhang wird ausdrücklich darauf hingewiesen, daß die Auszeichnung der Bits in Fig. 1 vollständig systematisch geschieht. In den meisten Fällen ist dies die einfachste Vorgehensweise, es ist jedoch nicht immer notwendig. Insbesondere dann, wenn zwei Zeilen des Felds mit Codes codiert werden, die den gleichen Hammingabstand haben (oder uncodiert bleiben), kann der tieferen der beiden Zeilen ein größerer euklidischer Abstand belassen werden, ohne daß sich dadurch der Codiergewinn verringert, so daß die Bedeutung der zwei Bits für diese Zeilen für beliebige Symbole ohne Auswirkung umgesetzt werden kann, wenn beispielsweise die zwei untersten Zeilen uncodiert sind, kann die Zuordnung der entsprechenden Auszeichnungsbits zu den Signalpunkten der Konstellation vollständig frei erfolgen (wenngleich diese Zuordnung anderen Randbedingungen unterworfen sein kann, beispielsweise um Unempfindlichkeit gegenüber einem 90º-Phasensprung zu erreichen, was weiter unten beschrieben wird). Ein Abweichen von der strukturierten Unterteilung, was zu einer Verringerung des minimalen diΔ²i-1-Produkt führt, führt zu einer Leistungsverschlechterung, kann aber immer noch zu einer besseren Leistung führen als der uncodierte Fall. Tatsächlich schließt zufällige Auszeichnung einen gewissen Codiergewinn nicht notwendigerweise aus, aber wenn man dann die euklidische Signifikanz eines Auszeichnungsbits als die kleinste Änderung des euklidischen Abstands definiert, die eine Änderung dieses Bits hervorrufen kann, ist es für gute Ergebnisse vorzuziehen, daß die Auszeichnungsbits nicht alle die gleiche euklidische Signifikanz haben.
In der nachfolgenden Beschreibung wird der Begriff "Signifikanz" im Sinne der oben definierten euklidischen Signifikanz gebraucht, und Auszeichnungen werden so geschrieben, daß die Signifikanzen der Bits von rechts nach links (entsprechend der herkömmlichen Darstellung binärer Ziffern) zunimmt. Diese Übereinkunft kann zu Zweideutigkeiten führen, weil zwei Bits einer bestimmten Auszeichnung die gleiche Signifikanz haben können, es treten jedoch keine Verwechslungen auf, weil es in diesen Situationen es nicht darauf ankommt, welches Bit welches ist.
Eine Abänderung dieses Verfahrens wurde von GC Williams und PG Farrell in "Combined Coding and Modulation with decreased decoding Complexity", IEEE ISIT 88, Kobe, Japan, Juni 1988, vorgeschlagen. Sie sehen das modulierte Signal an als Summe zweier amplitudenmodulierter Signale, die in Phasenquadratur zueinander stehen bzw. um 90º phasenverschoben sind und die in den zwei Dimensionen getrennt codiert sind. Die zweidimensionale Konstellation wird damit als zwei eindimensionale Konstellationen angesehen, die in Quadratur bzw. um 90º phasenverschoben übertragen werden. Daraus ergibt sich, daß der Bezug nehmend auf Fig. 1 beschriebene Satzunterteilungsvorgang getrennt in den zwei Dimensionen vorgenommen wird. In Fig. 2A ist dies für die x-Dimension gezeigt. Es sei darauf hingewiesen, daß die Auszeichnung tatsächlich der x-Koordinate entspricht, wenn sie von links aus gemessen wird; legt man für die 0/1- Unterteilung an einer Aufteilung unterschiedliche Sinne bzw. Vorzeichen fest, führt dies einfach dazu, daß ein oder mehrere Bits der Auszeichnung bezüglich dem Koordinatenbit invertiert sind.
Für dem allgemeinen Fall wird die Codierung in Fig. 3 gezeigt. Hier stellen as und bs Codeelemente wie oben dar. Es hat jetzt jede Dimension ihr eigenes Codewortfeld, so daß sich Auszeichnungen Lx1 ... LxN; Ly1 ... LyN ergeben. Dabei können auch unterschiedliche Codes für die Felder in den einzelnen Dimensionen verwendet werden, wenn Unempfindlichkeit gegenüber Phasenquadratur bzw. 90º-Phasenverschiebung nicht benötigt wird.
Fig. 4 zeigt ein spezielles Beispiel eines solchen Schemas, wobei angenommen wird, daß 3 Bits/Symbol über eine 16- Punkt-QAM-Signalkonstellation gesendet werden sollen, wobei die Blockgröße N 8 beträgt. In jeder Dimension werden 2 Bits/Symbol benötigt (=4 Bits/Symbol); für einen Block werden 4N = 32 Bits aus m = 24 eingegebenen Bits erzeugt (die Codierrate des Codes ist damit 24/32 = 3/4). Die 24 eingegebenen Bits werden in zwei Gruppen von 12 unterteilt (wobei darauf hingewiesen wird, daß diese Schemen die Bedeutung der eingegebenen Bits nicht berücksichtigt und es unbeachtlich ist, ob die 24 Bits acht 3-Bitworte oder drei 8-Bitworte sind, so daß die Unterteilung in zwei Gruppen beliebig erfolgt). In jeder Gruppe von 12 Bits werden vier in die 8 Bits der ersten Zeile des entsprechenden Feldes codiert, wobei der (8, 4, 4)-Reed-Muller-Code verwendet wird, und die verbleibenden 8 gelangen unverändert in die zweite Zeile. Legt man die Unterteilung der Fig. 2A zugrunde, bildet jede Spalte die x- oder y-Koordinate eines zu übertragenden Symbols.
Die oberste Zeile bildet wiederum das am wenigsten signifikante Bit.
Fig. 5 zeigt eine 16-Punkt-Konstellation, wobei die Auszeichnungen aus der Unterteilung in Fig. 2A abgeleitet wurden. Das zum Decodieren dieses Felds verwendete Verfahren greift auf getrenntes Decodieren der zwei Dimensionen zurück. Es sei angenommen, daß ein Demodulator die acht Punkte (bezogen auf den unteren linken Punkt der Konstellation) eines Blocks empfangen hat und daß die x-Koordinaten der empfangenen Punkte (1,02, 2,94, 0,23, 2,53, 3,23, 0,45, 2,03, 1,24) sind.
Im ersten Schritt wird die erste Zeile der Codiermatrix wiederhergestellt. Diese Bits zeigen an, ob die Koordinate gerade oder ungerade ist; der empfangene Vektor wird somit in einen Vektor mit Werten zwischen 0 und 1 umgewandelt, die den Abstand der empfangenen x-Koordinate von der nächsten geraden Zahl anzeigen, also (0,98, 0,94, 0,23, 0,53, 1,0, 0,45, 0,03, 0,76).
Es sei darauf hingewiesen, da 3,23 der Wert 1,0 zugeordnet wird, da die größte gerade Koordinate in der Konstellation 2 ist.
Die Anwendung eines Decodieralgorithmus mit bewerteten Entscheidungen liefert Informationsziffern 1010, die auf ein übertragenes Codewort der obersten Zeile von 11001100 hinweisen. Diese Art der Decodierung mit bewerteter Entscheidung ist bekannt; für eine genauere Beschreibung bezüglich der Decodierung in getrennten Dimensionen wird auf R.G.C. Williams: "Low Complexity Block Coded Modulation", Doktorarbeit der Victoria University in Manchester, GB, August 1988, verwiesen.
Wenn das am wenigsten signifikante Bit eines jeden Symbols bekannt ist (also ob das Symbol gerade (0) oder ungerade (1) ist), zeigt eine Untersuchung der empfangenen Koordinaten, daß der übertragene Vektor (1, 3, 0, 2, 3, 1, 2, 2) ist und daß die verbleibenden acht Informationsbits (0, 1, 0, 1, 1, 0, 1, 1) sind. Wenn mehr als zwei Zeilen vorhegen, kann der Algorithmus natürlich progressiv angewendet werden; in einem ausgefeilteren System können die Ergebnisse späterer Entscheidungen zurückgeführt werden, um frühere Entscheidungen zu modifizieren (abermals bei Williams beschrieben).
Wenn für die Felder in den einzelnen Dimensionen die gleichen Codes gewählt werden, werden weniger unterschiedliche Decoder zum Decodieren benötigt, da jedes Feld lediglich die halbe Anzahl von Zeilen des äquivalenten zweidimensionalen Feldes hat. Eine andere Eigenschaft dieses Schemas ist es, daß die Decoder mit eindimensionalen Abständen arbeiten und damit nicht so komplex sind wie die im ursprünglichen Schema verwendeten Decoder, die aufgrund der Eigenschaften der Signalkonstellationen mit zweidimensionalen Abständen arbeiten.
Gemäß einem erfindungsgemäßen Aspekt wird eine Vorrichtung zum Modulieren eines digitalen Signals auf einen Träger angegeben, mit
einer Einrichtung zum Empfangen eines Blocks von zu übertragenden Bits;
einer Codier- und Unterteilungseinrichtung zum Unterteilen eines jeden Blocks in Bitgruppen, wobei jede Gruppe die gleiche Anzahl von Bits hat, und wobei zumindest eine Gruppe durch einen einzigen redundanten Code mit einem Hammingabstand größer als 1 codiert ist und zumindest eine andere Gruppe entweder uncodiert oder codiert ist, wobei ein Code mit einem Hammingabstand verwendet wird, der kleiner ist als der des redundanten Codes;
einer Einrichtung zum Zusammensetzen mehrerer digitaler Worte aus den Bits der Gruppen; und
einer Einrichtung zur QA-Modulation (Quadratur-Amplituden- Modulation bzw. Phasen-Amplituden-Modulation) eines Trägers, um mehrere aufeinanderfolgende Ausgabesymbole zu bilden, wobei die zwei Quadraturkomponenten (phasenverschobenen Komponenten) eines jeden Symbols durch ein entsprechendes Paar der digitalen Worte bestimmt sind, wobei die Modulationseinrichtung so ausgelegt ist, daß jedes Bit, das ihr als Teil eines Paars digitaler Worte, das von der anderen Gruppe abgeleitet wird, zugeführt wird, einen minimalen euklidischen Abstand erzeugt, der größer ist als derjenige, der durch ein beliebiges Bit erzeugt wird, das aus der Gruppe abgeleitet wird, die durch den einzigen redundanten Code codiert ist;
dadurch gekennzeichnet, daß jedes digitale Wort ein Bit aus jeder Gruppe aufweist, wodurch die zumindest eine durch den einzigen redundanten Code codierte Gruppe Bits erzeugt, die beide Quadraturkomponenten (phasenverschobenen Komponenten) eines jeden Symbols beeinflussen.
Vorzugsweise wird die zumindest eine codierte Gruppe unter Verwendung eines Codes codiert, der einen Hammingabstand hat, der größer als derjenige ist, den man erhalten kann, indem die Gruppe in zwei Untergruppen unterteilt wird und jede Untergruppe unabhängig in die gleiche Gesamtzahl von Bits codiert wird.
Wenn gewünscht, kann die Vorrichtung zur Erhöhung der Unempfindlichkeit gegenüber Phasensprüngen von 90º mit einer Einrichtung versehen sein zum Untersuchen von Bits, die ein vorbestimmtes Symbol eines Blocks bestimmen, sowie derjenigen eines vorbestimmten Symbols des vorhergehenden Blocks, um den Winkelunterschied zwischen den von diesen Symbolen eingenommenen Quadranten zu bestimmen, sowie einer Einrichtung zum Drehen der Phase der übertragenen Symbole des betrachteten Blocks um den gleichen Winkelunterschied, wobei die Einrichtung für die QA-Modulation (Phasen-Amplituden- Modulation) dazu ausgelegt ist, den Träger mit einer den Winkelunterschied darstellenden Information zu modulieren.
Gemäß einem weiteren Aspekt gibt die Erfindung eine Vorrichtung an zum Demodulieren von einem Träger auf modulierten digitalen Signalen unter Verwendung dieser Vorrichtung, mit
einem Demodulator zum Empfangen eines Blocks von Symbolen sowie zum Erzeugen von Koordinatenwerten, die hierzu die zwei Quadraturkomponenten (phasenverschobenen Komponenten) darstellen;
einer Einrichtung zum Zusammensetzen von Bitgruppen fur jeden Block, wobei jede Gruppe ein Bit von jedem der Koordinatenwerte enthält;
und einer Decodiereinrichtung, die zum Decodieren der Gruppen ausgelegt ist, wobei die Decodiereinrichtung zumindest einen Decoder aufweist, der dazu ausgelegt ist, eine Gruppe entsprechend dem einzigen redundanten Code mit einem Hammingabstand größer als 1 zu decodieren.
Weitere bevorzugte Merkmale der Erfindung sind in den Unteransprüchen genannt.
Einzelne Ausführungsformen der Erfindung werden nun beispielhaft Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, es zeigen
Fig. 1 ein Phasendiagramm, das einen bekannten Weg des Unterteilens einer 16-Punkt-QAM-Konstellation zeigt;
Fig. 2 anhand eines Felds ein bekanntes Verfahren der Blockcodierung;
Fig. 2A ein Diagramm, das die Unterteilung in einer Dimension zeigt;
Fig. 3 in ähnlicher Weise ein zweites bekanntes Verfahren zur Blockcodierung;
Fig. 4 ein Feld, das ein spezielles Beispiel des Felds in Fig. 3 zeigt;
Fig. 5 ein Phasendiagramm, das die Auszeichnung der Punkte einer 16-Punkt-QAM-Konstellation zeigt, wie sie als erste erfindungsgemäße Ausführungsform verwendet wird;
Fig. 6 ein Feld, das die Wirkungsweise der ersten erfindungsgemäßen Ausführungsform zeigt;
Fig. 7 das bereits in Fig. 4 gezeigte Feld, das für Vergleichszwecke nochmals dargestellt ist;
Fig. 8 ein eine zweite erfindungsgemäße Ausführungsform darstellendes Feld;
Fig. 9 ein eine dritte erfindungsgemäße Ausführungsform darstellendes Feld;
Fig. 10 ein Blockdiagramm eines entsprechend dem Feld in Fig. 9 arbeitenden Codierers;
Fig. 11 ein Blockdiagramm eines entsprechenden Decodierers;
Fig. 12 ein Blockdiagramm einer modifizierten Form eines Codierers und Decodierers;
Fig. 13 und 14 Phasendiagramme, die vergrößerte Konstellationen zeigen, die in einer weiteren erfindungsgemäßen Ausführungsform verwendet werden;
Fig. 15 ein Blockdiagramm eines Teils des Codierers in Fig. 10, das zur Synchronisation modifiziert ist; und
Fig. 16 ein Blockdiagramm einer modifizierten Form des Decoders in Fig. 11, wobei Synchronisationsschaltungen hinzugefügt sind.
Das vorgeschlagene Modulationsschema verwendet lediglich ein Feld von eindimensionalen Komponenten, wobei die ausgegebene Information zwischen den zwei QAM-Signal-Koordinaten geteilt wird.
Fig. 6 zeigt eine Anordnung, die in etwa die Hälfte der Fig. 4 ist. Obwohl die Anzahl der Spalten im Feld immer noch 8 ist, ist die Blockgröße jetzt 4, da für die x- und y-Koordinaten eines Symbols zwei Spalten benötigt werden. Die Anzahl von Bits, die pro Symbol übertragen werden, und der Codiergewinn ändern sich damit nicht, aber die Blockgröße halbiert sich.
Es ist wichtig, den fundamentalen Unterschied zwischen diesem Schema und dem vorherigen eindimensionalen Schema zu erkennen und dies nicht durch eine bestimmte Weise der Darstellung des zur Verdeutlichung des Schemas verwendeten Diagramms zu verhindern. In den Fig. 7 und 8 zeigt die Fig. 7 ein Schema ähnlich dem in Fig. 4 gezeigten (mit acht Symbolen pro Block), jedoch mit einer Rate von 1/2, so daß pro Block nur 16 eingegebene Bits aufgenommen werden. Fig. 8 zeigt ein hypothetisches Schema, das im Rahmen der Erfindung liegt, das ebenfalls eine Blockgröße von 8 hat.
Es müssen wiederum insgesamt 32 Bits (16 in jeder Zeile erzeugt werden. Nimmt man an, daß von 16 eingegebenen Bits 2 Bits in die erste Zeile mit einem (16, 2, 8)-Code und 14 in die zweite Zeile mit einem (16, 14, 2)-Code codiert werden, ergibt sich kein Vorteil. Es existieren aber sowohl ein (16, 5, 8)-Code und ein (16, 15, 2)-Code (Reed-Muller- Codes), und wenn diese (wie in Fig. 8 gezeigt) verwendet werden, hat das Schema eine erhöhte übertragungskapazität von 20 im Vergleich zu vorher 16 Bits, obwohl sich Blockgröße und Codierungsgewinn nicht geändert haben.
Dieses Beispiel leistet das gleiche wie das eingangs beschriebene herkömmliche 20-Bit-Schema, es hat jedoch den Vorteil verringerter Codierkomplexität.
Es ist eine bekannte Eigenschaft redundanter Codes, daß der für eine Code mit gegebener Rate maximal erhältliche Hammingabstand d mit der Länge des Codes zunimmt. Erfindungsgemäß wird diese Tatsache ausgenützt, indem für zumindest eine Zeile des Felds die die x- und y-Koordinaten der Konstellationssymbole bestimmenden Bits zusammen codiert werden, indem ein einziger Code verwendet wird.
Dies hat den Vorteil, daß (für eine gegebene Signalkonstellation) im Vergleich zur Verwendung vollständig getrennter Codierung der zwei Dimensionen eine oder mehrere der folgenden Verbesserungen erreicht werden können:
(a) Verbesserung der Blockgröße,
(b) Verbesserung der Codierrate (also der Bits/Symbol),
(c) Verbesserung des Codiergewinns.
Die Verbesserung (a) ergibt sich als Vergleich zwischen den Fig. 4 und 6, während sich die Verbesserung (b) aus den Fig. 7 und 8 ergibt.
Die aussagekräftige Darstellung der Verbesserung des Codiergewinns durch einen solchen direkten Vergleich ist schwieriger, da hierzu für ein gegebenes erfindungsgemäßes Codierschema ein äquivalentes Schema mit entkoppelter Codierung mit gleicher Rate und Blockgröße dargestellt werden müßte. Eine Verbesserung des Codiergewinns benötigt immer eine Verbesserung des Hammingabstands Di für alle Zeilen mit minimalem Produkt di Δ²i-1, so daß für ein Schema, das solch eine Zeile mit di = 1 hat, ein direkt äquivalentes, entkoppeltes Schema nicht existiert, da dies einen Hammingabstand von 1/2 haben müßte.
Ein besser anwendbares Schema, das eine größere Blockgröße verwendet, wird nun zusammen mit Besonderheiten bei seiner Umsetzung beschrieben. Das Schema wird in gleicher Weise wie bisher in Fig. 9 gezeigt.
Es werden 4 Bits/Symbol auf eine 64-Punkt-Konstellation codiert, wobei eine Blockgröße von 16 verwendet wird. Die Codierrate ist 2/3. Die erste Zeile des Felds verwendet den (32, 6, 16)-Reed-Muller-Code, den (32, 26, 4)-erweiterten- Hamming-Code, und eine uncodierte (32, 32, 1)-Zeile.
Im mittleren Bereich der Fig. 13 ist eine geeignete Konstellation dargestellt, bei der Punktauszeichnungen (die die gleichen sind wie die x- und y-Koordinaten) oktal niedergeschrieben sind. Die äußeren (unterstrichenen) 64 Punkte werden später beschrieben.
Fig. 10 zeigt ein Blockdiagramm eines Codierers zum Umsetzen dieses Schemas. Am Eingang 1 liegen serielle Daten mit 9,6 kbit/s an, die gesteuert von einem 9,6 kHz-Taktsignal Φ&sub1; aus einem Master-Taktgenerator 3, der mit dem eingegebenen Bitstrom (durch nicht dargestellte Einrichtungen) synchronisiert wird, in ein 64-Bit seriell-ein/parallel-out- Register 2 getaktet. nach jedem 64sten Bit wird die parallele Ausgabe auf ein zweites Taktsignal hin (mit 9600/64 = 150 Hz) in ein Register 4 geladen. 6 Bits dieser 64 Bits dieses Registers werden in einen Codierer 5 eingespeist, der den (32, 6, 16)-Reed-Muller-Code implementiert und 32 Bits a1j erzeugt, während 26 Bit einem Codierer 6 zugeführt werden, der den (32, 26, 4)-erweiterten-Hamming-Code implementiert und 32 Bits a2j erzeugt. Die verbleibenden 32 Bits sind uncodiert und bilden die in Fig. 9 gezeigten 32 a3j. Wie vorher erwähnt ist die Zuordnung, welche Bits zu welchem Codierer gelangen, frei wählbar.
Die 96 Bits a1j, a2j, a3j werden nun sechs 16-stufigen Schieberegistern 7 bis 12 zugeführt. Die Register 7, 8 und 9 werden mit den x-Koordinaten der Ausgabesymbole belegt, die Register 11, 12 und 13 mit den y-Koordinaten. Sechzehn der stark codierten Bits a1j vom Codierer 5 werden parallel in das Schieberegister 7 geladen, die anderen sechzehn in das Register 10. In ähnlicher Weise werden die weniger stark codierten Bits a2j vom Codierer 6 in die Register 8 und 11 geladen, nämlich in jeden sechzehn, und die uncodierten Bits a3j werden zwischen den Registern 9 und 12 gleich aufgeteilt. Das Laden geschieht gesteuert durch ein 150 Hz Taktsignal Φ2', das bezogen auf das Signal Φ&sub2; verzögert ist, um Verzögerungen in den Codierern 5, 6 aufzufangen.
Die sechs Register 7 - 12 enthalten nun die x- und y-Koordinaten der sechzehn zu übertragenden Symbole; wenn sie geladen sind, werden ihre Inhalte mit einem Takt eines 2,4 kHz Takts Φ&sub3; (also mit einer Baud-Rate von 2400) ausgelesen. Somit ist für jede Symbolperiode ein Drei-Bitwort, das die x-Koordinate des zu übertragenden Symbols darstellt, am Ausgang der Register 7, 8, 9 verfügbar, wobei Register 9 das höchstwertige Bit und Register 7 das niederwertigste Bit liefert. In ähnlicher Weise ist die y-Koordinate am Ausgang der Register 10, 11 und 12 verfügbar.
Diese Ausgaben werden zur Steuerung der Modulation eines Trägers verwendet; im Diagramm ist dieser Vorgang durch zwei Amplituden-Modulatoren 13, 14 dargestellt, denen jeweils ein Träger C&sub1; und C&sub2; in Phasenquadratur (90º phasenverschoben) zugeführt wird und deren Ausgänge im Addierer 15 addiert werden, um am Ausgang 16 eine modulierte Ausgabe zu liefern. Zum Vermeiden von Phasen- oder Neigungsdiskontinuierlichkeiten im modulierten Signal können bekannte und üblicherweise verwendete Techniken eingesetzt werden, wenngleich dies nicht gezeigt ist. Wenngleich hier Koordinaten als relativ zum Punkt links unten ausgedrückt gezeigt sind, ist eine symmetrische Darstellung üblicher. Dies stellt lediglich eine Umsetzung von (-3,5, -3,5) dar, die man sich als in den Modulatoren 13, 14 vorzunehmend denken kann.
Ein dem in Fig. 9 gezeigten ähnliches Schema verwendet die folgenden Codes:
(32, 16, 8)-Reed-Muller für a1j
(32, 31, 2) Parity Check für a2j
(32, 32, 1) uncodiert für a3j
Man hat hier eine geringere Rauschunempfindlichkeit im Vergleich zur Fig. 8, jedoch eine höhere Codierrate von 79/96, es wird also ein zusätzliches 15/16 Bit/Symbol übertragen. Wenn eine vierte, uncodierte Zeile hinzugefügt und eine 256-Punkt-Signal-Konstellation (wie beispielsweise im inneren Bereich der Fig. 14 gezeigt) verwendet wird, können 111 Bits pro Block übertragen werden, also 6 15/16 Bits/Symbol. Wenn dafür Sorge getragen wird (wie nachfolgend beschrieben), daß pro Block ein weiteres Bit mitgenommen werden kann, ergibt sich eine Bitrate von 19,2 kbit/s bei 2743 Baud.
Das beschriebene Schema benötigt eine geradzahlige Länge für das Codewortfeld, so daß die Spalten der Matrix gleich zwischen den Koordinatenachsen aufgeteilt werden können. Es kann jedoch auch eine ungeradzahlige Länge q verwendet werden, wenn dies notwendig ist. Hierfür ist es eine Möglichkeit, eine Koordinate anderer Blöcke zum nächsten Block hinüberzutragen, so daß abwechselnd übertragene Blöcke (q-l)/2 bzw. (q+l)/2 Symbole enthalten.
Das Decodieren dieser Signale wird in ähnlicher Weise ausgeführt wie einleitend für vollständig getrenntes Decodieren der zwei Dimensionen beschrieben, wobei der wesentliche Unterschied darin liegt, daß die vom Demodulator gewonnenen x- und y-Koordinaten in einem einzigen Vektor vereint sind (in der gleichen Reihenfolge wie im Sender) und zusammen verarbeitet sind.
Fig. 11 zeigt ein Blockdiagramm eines Decoders für den Code in Fig. 9. Ein Demodulator 20 empfängt das einlaufende Signal und weist eine Trägersynchronisationswiedergewinnung sowie eine Symbolsynchronisation auf; er demoduliert das Signal, um in digitaler Form die x- und y-Koordinaten zu ermitteln. Nimmt man den üblichen Fall an, daß diese Koordinaten bezogen auf den Symmetriepunkt der Konstellation vorliegen, addieren Addierer 21, 22 3,5 zu jedem Koordinatenwert, um die x- und y-Koordinaten bezogen auf die Ecke unten links der Konstellation zu erzeugen. Wie gezeigt, haben die Ausgänge der Addierer eine 8-Bit-Genauigkeit (3 Bits vor dem Dezimalpunkt, da die höchste Koordinate 7 ist). Der Demodulator erzeugt außerdem an einem Ausgang 23 das Symboltaktsignal Φs.
Gesteuert vom Symboltakt Φs werden die ausgegebenen Koordinaten in 16-stufige Schieberegister 24, 25 getaktet (wobei 16 die Blockgröße ist), und in jeder Blockperiode parallel gesteuert durch ein Blocksynchronisationssignal ΦB in einen 32 x 8-Bit-Puffer 26 geladen. Die 7 niederwertigsten Bits eines jeden Worts durchlaufen eine Einheit 27, die den Abstand jeder Koordinate von der nächsten geraden Zahl im Bereich zwischen 0 und 6 ermittelt und diesen dem Decodierer 28 mit bewerteter Entscheidung für den (32, 6, 16)-Reed- Muller-Code zuführt. Dieser Decoder gibt 6 Datenbits aus sowie das gültige 32-Bit-Wort, das nach Beurteilung des Decoders der Sender in der ersten Zeile des Felds verwendet hat.
Erstere werden einem Ausgaberegister 30 zugeführt, letztere einer Einheit 31, die die Werte der (7 niederwertigsten Bits der) nächsten 32 Koordinaten vom Register 26 einstellt (also sie entsprechend dem Ausgang des Decoders 28 auf die nächste ungerade oder gerade Zahl bringt), bevor sie an einen Decoder 32 für eine bewertete Entscheidung für den (32, 26, 4) Extended-Hamming-Code weitergeleitet werden. Dieser Decoder liefert weitere 26 Datenbits an das Ausgaberegister 30. Der Decoder 32 hat auch eine Ausgabe für die 32 Bits, die nach seiner Beurteilung der Sender gesendet hat; sie werden zusammen mit den entsprechenden Bits vom Decoder 28 einer Einheit 33 zugeführt, die notwendige Anpassungen an die verbleibenden 32 (höchstwertigen) Bits vom Register 26 vornimmt. Da diese Bits nicht codiert sind, gelangen sie dann direkt zum Ausgaberegister 30. Die Gesamtheit von 64 Bits vom Register 30 wird dem Empfängerausgang 34 zugeführt. Die 32 Bitausgaben der Decoder 28, 32 werden zusammen mit den angepaßten, uncodierten Bits der Einheit 33 einem Hilfsausgang 35 zugeleitet.
Wenn Signalkonstellationen verwendet werden, die eine Rotationssymmetrie aufweisen, besteht die Gefahr, daß ein nicht erfaßter Phasensprung auftritt. Wenn während der Übertragung im Kanal durch irgendein Ereignis die Konstellationspunkte um einen ihrer Symmetriewinkel gedreht werden, werden die Trägerverfolgungsschaltungen des Empfängers getäuscht. Der Empfänger meint, absolut zuverlässige Punkte zu empfangen und erzeugt Daten, wobei diese Daten jedoch auf Auszeichnungen falscher Punkte beruhen. Wenn beispielsweise eine QAM-Signalkonstellation während der Übertragung um 90º gedreht wird, wird der Empfänger Daten auf der Grundlage von Auszeichnungen von Punkten im Quadranten erzeugen, der neben denen liegt, die die übertragenen Daten ausgewählt haben. Wenn man hier nicht vorsichtig ist, werden falsche Daten ausgegeben. Es ist somit eindeutig notwendig, Maßnahmen zu ergreifen, um ernsthafte Fehlerausbreitung zu verhindern. Seit jeher wird dieses Problem für den Fall gefalteter Codierung dadurch gelöst, daß zuerst ein Vorgang der Differenzcodierung verwendet wird.
Im Falle von Blockcodierung wurde von Brownlie und Williams vorgeschlagen, eine Differenzcodierung zwischen Blöcken vorzunehmen. Eine Quadrantendrehung ermittelt man durch Vergleichen der Quadrantenbits (also des höchstwertigen x- Bits und des höchstwertigen y-Bits) des ersten Symbols eines Blocks mit den Quadrantenbits des ersten Symbols des vorherigen Blocks. Das erste Symbol wird der Einfachheit halber gewählt, wenngleich eine beliebige andere durchgängige Wahl ebenso zufriedenstellend wäre. Diese Quadrantendrehung wird dann auf alle Symbole im übertragenen Block angewendet.
Dies bedeutet, daß die Quadrantenbits des ersten Symbols Null werden; sie werden nicht übertragen: statt dessen wird die Differenz gesetzt.
Nach dem Decoder im Empfänger werden die Differenzbits im ersten Symbol differenz-decodiert. Die Differenzbits werden auch verwendet, um die umgekehrte Rotation für alle Symbole des Blocks zu verwenden, und die Ausgabe des Differenz- Decodierers ersetzt die Quadrantenbits des Blocks. Ein systematischer Quadrantenphasenfehler im ertragungspfad wird somit eliminiert, da dadurch sowohl die Phase der empfangenen Differenz als auch die Phase des empfangenen Symbols in gleicher Weise beeinflußt werden.
Bei diesem Verfahren ist es notwendig, daß die höchstwertigen Bits des ersten Symbols auch den Quadranten angeben: für die Unterteilung aus Fig. 1 ist dies gegeben, es müssen jedoch Vorkehrungen getroffen werden, wenn weniger systematische Bitzuordnungen - oder Konstellationen anders als diejenige, die 2n Punkte in einem quadratischen Feld haben - verwendet werden.
Ein Codierer sowie ein Decodierer, mit denen dieses Verfahren für den Code in Fig. 9 implementiert wird, sind in Fig. 12 gezeigt. Die Teile 2 bis 6 der Fig. 10 sind als Codierer 50 gezeigt. Die höchstwertigen Bits a3,1 und a3,17 des zuerst codierten Symbols des Blocks werden abgetrennt und einer Differenzphaseneinheit zugeführt, die die Differenz bildet zwischen ihrer Ausgabe einen Block vorher (über eine Verzögerung 52) und ihrer Eingabe. Es sei darauf hingewiesen, daß diese Einheit nicht die Differenz zwischen den Bits bildet, sondern eine Ausgabe liefert, die die Phasendifferenz angibt (beispielsweise mittels einer Nachschlagetabelle). Alle Bits werden einer Drehung 53 zugeführt, die eine Phasenverschiebung von 0º, 90º, 180º oder 270º entsprechend der Ausgabe der Differenzeinheit 51 vornimmt. Dies umfaßt Invertierung der Bits und/oder Austauschen von x- und y- Werten, nämlich:
Für das erste Symbol werden die von der Drehung ausgegebenen Quadrantenbits durch die differentialcodierten Quadrantenbits ersetzt. Sie werden dann einem Modulator 54 zugeführt, der die Teile 7 bis 16 der Fig. 10 aufweist.
Nach der Übertragung über eine Verbindung 55 werden die Eingaben in einem Demodulator 56, der die Einheiten 20 bis 26 aus Fig. 11 aufweist, demoduliert und dann einem Decoder 57 zugeführt. Er weist die Einheiten 27 bis 32 aus Fig. 11 auf; die von den Decodern 30, 32 benötigte Ausgabe sind jedoch nicht die Datenbits, sondern die Bits, von denen der Decoder annimmt, daß sie vom Sender empfangen wurden - also die Hilfsausgabe 35 in Fig. 11.
Die differentiell codierten Quadrantenbits des ersten Symbols werden einem Differentialdecodierer zugeführt, der eine Ein-Block-Verzögerung 58 aufweist sowie eine Phasendifferenzeinheit 59 (beispielsweise eine Nachschlagetabelle ähnlich der in der Einheit 51 verwendeten), um empfangene Bits (a'3,1, a'3,17) zu erzeugen; sie steuern auch die Drehung 60, die die verbleibenden Bits vom Decoder 57 empfängt und (unter der Annahme, daß auf der Verbindung keine Phasenverschiebung stattgefunden hat) eine Phasendrehung entgegengesetzt zu derjenigen vornimmt, die in der Senderdrehung 53 vorgenommen wurde. Wenn auf der Verbindung eine Phasenverschiebung von n x 90º im Uhrzeigersinn auftritt, wird der Drehbetrag (im Gegenuhrzeigersinn) in der Drehung 60 um n erhöht, um dadurch die n x 90º-Drehung im Uhrzeigersinn der empfangenen Symbole zu kompensieren (nicht für die Quadrantenbits des ersten Symbols, die durch die Differentialcodierung kompensiert sind).
Die von den Einheiten 59 und der Drehung 60 ausgegebenen Bits sind nun richtig, und eine vergleichsweise einfache Datenextrahierungseinheit 61 leitet aus den Reed-Mullerund Extended-Hamming-codierten Bits Datenbits ab und leitet diese zusammen mit den uncodierten Bits zu einem Ausgang 62.
Dieses Verfahren, mit dem man eine Unempfindlichkeit gegenüber von Phasenprüngen von 90º erhält, hat einige Auswirkungen auf die verwendeten Codes. Da die im Sender vorgenommenen Phasendrehungen erst nach dem Decodierer 57 mit bewerteter Entscheidung entfernt werden kann, ist es wichtig, daß die Anderungen, die diese Drehungen für die Bits des übertragenen Felds bewirken, so sind, daß jede codierte Zeile des Felds ein gültiges Codewort bleibt - beispielsweise dürfen die an den Bits a1j vorgenommenen Änderungen nicht zu einem Codewort führen, das der Reed-Muller-Code nicht erzeugen kann.
Alle Bits außer den Quadrantenbits des ersten Symbols erfahren die gleiche Phasendrehung. Es ist deshalb wichtig, daß (wie hier) diese Bits aus einer uncodierten Zeile gewonnen werden.
Im Falle der Codes, die in der bereits erwähnten Williams- Doktorarbeit beschrieben sind, führt in den Codezeilen die Umsetzung von x und y zu keinen Einschränkungen für die Codes, da die zwei Koordinaten getrennt codiert sind, während die Tatsache, daß x oder y invertiert werden können, bedeutet, daß der Code so sein muß, daß dann, wenn er ein Codewort A enthält, er ebenso das Komplement A enthalten
In der vorliegenden Ausführungsform können zwei Fälle auftreten, nämlich Invertieren von x und y; oder Austauschen von x und y und das Invertieren eines von ihnen. Die erste Situation wird durch die eben erwähnte Randbedingung aufgefangen. Die zweite führt dazu, daß (sofern, wie in Fig. 9 gezeigt, die x-Koordinaten aus der ersten Hälfte des Codeworts und y aus der zweiten gewonnen werden) dann, wenn BC ein gültiges Codewort ist, wobei B und C seine zwei Hälften sind, dann CB und CB ebenso gültige Codeworte sind. Sowohl die Reed-Muller- als auch die Extended-Hamming-Codes haben diese Eigenschaft.
Bei der obigen Beschreibung von Codierer und Decodierer wurde angenommen, daß eine Koordinate (bezogen auf den Punkt unten links) und eine Punktauszeichnung synonym verwendet werden, wenngleich - wie bereits bei der Besprechung der Fig. 2A angedeutet - dies nicht zwingend ist; die einzige Anderung aber, die bei den codierten Bits auftreten kann ist, daß ein oder mehrere Auszeichnungsbits bezüglich der Koordinatenbits komplementär sind. Im Codierer aus Fig. 10 ist hierfür lediglich notwendig, die Umwandlung von Auszeichnungen in Koordinaten in den Modulatoren 13, 14 vorzunehmen. Im Decoder ist die Situation etwas komplexer. Wenn in x- und y-Richtung die gleiche Unterteilung verwendet wird, so daß für alle Bits einer bestimmten Zeile des Codewortfelds eine relative Komplementierung auftritt, stellt die vorher erwähnte Randbedingung des Codes, daß sowohl A als auch A beides gültige Codeworte sind, sicher, daß die Funktion der Reed-Muller- und der Extended-Hamming-Decoder unbeeinflußt bleibt. Wenn unterschiedliche Unterteilungen verwendet werden, ergeben sich weitere Randbedingungen (beispielsweise das BC und BC beides gültige Codeworte sind).
Wenn diese Randbedingungen erfüllt sind, ist es ein einfacher Vorgang, decodierte Bits, die in Fig. 11 ausgegeben werden, zu invertieren.
Es zeigt sich, daß es für alle Verfahren des Blockcodierens notwendig ist, die Blocksynchronisation aufrecht zu erhalten. Die anfängliche Synchronisation kann zufriedenstellend durch herkömmliche Anfangsprozeduren erreicht werden, es müssen jedoch Vorkehrungen getroffen werden, um Synchronisationsverluste zu erkennen und zu korrigieren. Durch die vorher beschriebene Vorrichtung können beliebige Blocksynchronisationsverfahren verwendet werden.
Das nun zu beschreibende Verfahren (das auch in anderen Systemen verwendet werden kann, die Blocksynchronisation benotigen) umfaßt die Verwendung einer erweiterten Signalkonstellation einmal pro Block, die doppelt so viele Punkte hat (wobei die zusätzlichen Punkte die "normale" Konstellation umgeben). Die Bitzuordnungen der erweiterten Konstellation bleibt für diejenigen Punkte, die für beide gleich sind, die gleiche wie für die normale Konstellation während an die Bitzuordnungen der in der größeren Konstellation hinzugefügten Punkte eine "1" hinzugefügt ist. Fig. 13 zeigt zusätzlich zur grundlegenden 64-Punkt-Konstellation, wie sie für das Schema aus Fig. 9 verwendet werden kann, 64 zusätzliche Punkte. Punktauszeichnungen - die als (x, y) Koordinaten in oktaler Darstellung gezeigt sind - die Bezug nehmen auf die Ecke der Grundkonstellation - sind angegeben; für die inneren Punkte gehorchen diese der gleichen Übereinkunft wie in Fig. 1. Fig. 14 zeigt eine ähnliche 256+256-Konstellation (die mit hexadezimaler Schreibweise ausgezeichnet ist), die mit dem oben beschriebenen modifizierten 256-Punkt-Schema aus Fig. 9 verwendet werden kann.
Die erweiterte Konstellation kann auch öfters als einmal pro Block verwendet werden, es muß aber auf eine Minderheit der übertragenen Symbole begrenzt sein, wenn die mittlere Signalleistung nicht unnötig zunehmen soll.
Das vorgeschlagene Verfahren der Blocksynchronisation umfaßt die Verwendung einer vergrößerten Konstellation zur Übertragung eines speziellen (z.B. des letzten) Symbols in jedem Block.
Im Empfänger wird diese Tatsache erfaßt; wenn der Empfänger die Anzahl der Symbole zwischen Erfassungen des "letzten Symbols" zählt, kann er die Blocksynchronisation durch Überprüfen, ob die Zählung ein ganzzahliges Mehrfaches der Blocklange ist, bestätigen. Wenn die Blocksynchronisation verlorengegangen ist, kann der Empfänger bis zur nächsten Erfassung von zwei Erfassungen des letzten Symbols warten, die ein ganzzahliges Mehrfaches von Blocklängen voneinander entfernt liegen, und dann seine Blocksynchronisation auf diese empfangenen Symbole wieder ausrichten.
Die erweiterte Konstellation kann auch dazu dienen, die Übertragung eines zusätzlichen Bits pro Block zu erlauben, um entweder einen Sekundärkanal vorzusehen oder um die Hauptkanalkapazität zu erhöhen (beispielsweise um die Kapazität des modifizierten Fig. 9-Schemas mit 256 Punkten von 111 auf 112 Bits pro Block zu erhöhen). Auf diese Weise kann ein Symbol pro Block sowohl für zusätzliche Kapazität als auch für Blocksynchronisation verwendet werden, es ergibt sich jedoch ein Nachteil hinsichtlich Blocksynchronisations-Wiedergewinnungszeit, da tatsächlich nicht alle Blöcke eine Blocksynchronisationsmarkierung tragen.
Die Randbedingungen für die Auszeichnung der zusätzlichen Punkte müssen erwähnt werden.
(1) Die Randbedingungen im Hinblick auf die euklidische Signifikanz müssen eingehalten werden. Wenn - wie vorher vorgeschlagen - eine Konstellation verwendet wird, die zwei codierte Zeilen und zwei uncodierte Zeilen hat, müssen die zwei niedrigstwertigen Bits der Auszeichnung der zusätzlichen Punkte dem gleichen Muster folgen wie die ursprünglichen Punkte; In den Fig. 13 und 14 folgt damit das niederwertigste Bit einer jeden Koordinate dem Muster 0, 1, 0, 1, 0, 1, 0 usw. über das gesamte Diagramm, während das zweitniederwertigste Bit das Muster 0, 0, 1, 1, 0, 0, 1, 1 usw. hat. Es wurde bereits gesagt, daß die zwei aus den uncodierten Gruppen abgeleiteten Bits frei wählbar den zwei höchstwertigen Bitpositionen der Auszeichnung zugeordnet werden können (soweit Überlegungen betreffend den euklidischen Abstand betroffen sind).
(2) Das Verfahren, das beschrieben wurde, um Unempfindlichkeit gegenüber Phasensprüngen von 90º zu erhalten, nimmt an, daß das höchstwertige Bit jeder Koordinate den Quadranten angibt, der durch den relevanten Punkt eingenommen wird. Wenn dies auch für die Auszeichnung der äußeren Punkte gilt, treten keine Schwierigkeiten auf; wenn - wie in den Fig. 13 und 14 - dies nicht gilt, ergeben sich zwei Konsequenzen: erstens dürfen die erweiterten Symbole nicht in der ersten (oder einer anderen) Position verwendet werden, die die Rotationsinformation trägt, und zweitens benötigen die Drehungen 53 und 60 eine Nachschlagetabelle, um die benötigte Rotation vorzunehmen.
Das vorgeschlagene Blocksynchronisationsverfahren kann für eine grundlegende 64-Punkt-Konstellation mit 64 zusätzlichen Punkten unter Verwendung der Schaltung aus Fig. 15 implementiert werden, die die Teile 13 bis 16 in Fig. 10 ersetzt. Die x- und y-Auszeichnungen aus den Registern 7, 8, 9 und 10, 11, 12 werden an die Adreßeingänge eines Lesespeichers 17 geleitet, der eine Nachschlagetabelle enthält: deren Datenausgabe bedient die Eingänge der Modulatoren 13', 14', die nun natürlich jeweils vier Eingangsbits haben. Eine siebte Adressenleitung wird mit einem Blocksynchronisationssignal Φ&sub2;" mit 150 Hz aus der Taktschaltung 3 bereitgestellt. Diese erscheint (also wird zu "1") eine Symbolperiode früher als das Signal Φ&sub2;' und tritt damit während des letzten Symbols eines Blocks auf - wie in der obigen Darlegung ausgeführt (wenngleich es natürlich zeitlich so gelegt werden kann, daß es an einer beliebigen gewünschten Blockposition auftritt).
Die Inhalte des Speichers 17 sind so, daß dann, wenn das Synchronisationssignal Φ&sub2;" inaktiv ist (= "0"), die Datenausgabe identisch zu den niedrigen sechs Adreßeingängen ist, aber wenn das Signal Φ&sub2;" hoch ist, ist die Ausgabe die Kennzeichnung desjenigen der 64 zusätzlichen Punkte der Konstellation, der dieselbe Auszeichnung hat wie der innere Punkt, der die dem Adreßeingang zugeführten Koordinaten hat.
Der Decoder aus Fig. 11 ist in modifizierter Form in Fig. 16 nochmals gezeichnet. In dieser Version werden die (herkömmlichen) x- und y-Koordinaten, die vom Demodulator 20 ausgegeben werden, durch Komparatoren 100, 101 überwacht, deren Ausgaben in einem oder-Gatter 102 kombiniert werden, so daß letzteres eine Ausgabe erzeugt, wenn das Modul einer Koordinate 4 überschreitet, was das Vorliegen eines Synchronisationssymbols anzeigt. Ein Zähler 103, der vom Symboltakt Φs betrieben wird, zählt die Anzahl der Symbolperioden zwischen aufeinanderfolgenden Synchronisationssymbolen, und ein Komparator 104 überprüft, ob diese Zählung das ganzzahlige Vielfache der Blocklänge (in diesem Beispiel 16) ist. Ist dies nicht der Fall, erzeugt er eine Ausgabe zur Neusynchronisation (falls notwendig) eines Blocktaktgenerators 105, der Blocksynchronisationsimpulse ΦB erzeugt.
Da dann, wenn die äußeren 64 Punkte der Konstellation verwendet werden, die (verschobenen) Koordinaten, die von den Adressen 21 bis 22 ausgegeben wurden, einen Bereich zwischen -2 und +9 haben, werden zwei zusätzliche Zeilen benötigt - ein Vorzeichenbit und ein zusätzliches (höchstwertiges) Bit. In dieser Ausführungsform wird die Zweierkomplementdarstellung verwendet, so daß die zwei niederwertigsten Bits der Koordinaten den Auszeichnungen entsprechen und im Decoder 28, 30 keine Veränderungen notwendig sind. Die zwei zusätzlichen Bits gelangen genauso wie das ursprüngliche höchstwertige Bit vom Register 26 zur Einstellung 33, und die 32-Bit-Ausgaben der Decoder 28, 32 und die 96 Bits aus der Einstellung 33 werden durch ein parallel-ein/seriellaus-Schieberegister 106 - 115 in serielle Form umgewandelt. Jedes Koordinatenpaar wird dann als Adresse für den Zugriff auf einen Lesespeicher 116 verwendet, der dazu dient, die Koordinaten des äußeren Punkts in entsprechende Kennzeichnungen umzuwandeln, die dann durch einen Extraktor 61' entsprechend dem Extraktor 101 in Fig. 12 in an einem Ausgang 34 auszugebende Ausgaben umgewandelt werden.
Wenn das Synchronisationssymbol auch für Sekundärkanaldaten dienen soll, reicht man dies im Codierer, indem der Blocksynchronisationsimpuls Φ&sub2;" durch ein Und-Gatter 200 (in Fig. 15 gepunktet gezeigt) geleitet wird. Im Decoder werden die Daten extrahiert, indem das Vorzeichenbit und das (neue) höchstwertige Bit für beide Koordinaten für das letzte Bit des Blocks aus der Ausgabe der Einstellung 33 genommen werden und in einem oder-Gatter 201 (in Fig. 16 gepunktet gezeigt) kombiniert werden. Die Synchronisationsanordnungen ändern sich dadurch nicht, da der Zähler 103 und der Komparator 104 sowieso dazu ausgelegt sind, mit dem Fehlen erwarteter Synchronisationssymbole zurechtzukommen.
Eine weitere Situation, in der die Synchronisationsvorkehrungen wertvoll sind, ist die Anderung der Datenrate während der Übertragung. Wenn ein erstes Modem an ein zweites Modem überträgt und vorgeschlagen wird (entweder wegen eines manuellen Eingriffs oder aufgrund einer automatischen Funktion), die Datenrate zu ändern, wird üblicherweise ein Escape-Code übertragen, so daß der Kanal frei wird, um die Übertragung von Ratenbefehlen zu erlauben.
Im vorliegenden Vorschlag ergibt sich die Synchronisation in der oben beschriebenen Weise, und ein Sekundärkanal ist vorgesehen - entweder, indem das Synchronisationssymbol wie vorher dargelegt verwendet wird, oder indem der Sekundärkanal mit den zu übertragenden Daten gemultiplext wird. Die Synchronisationssignale erlauben es, die Sekundärkanalbits an der Empfangsstelle herauszutrennen.
Dieser Sekundärkanal wird für die Übertragung von Rateninformation verwendet. Als Beispiel kann angenommen werden, daß sich ein erstes und ein zweites Modem im Duplexkommunikation befinden und daß im zweiten Modem eine Entscheidung dahingehend gefällt wird, daß (beispielsweise aufgrund geänderter Empfangsbedingungen) das erste Modem seine Datenrate erhöhen soll. Das zweite Modem überträgt dann über den Sekundärkanal an das erste ein diese Tatsache anzeigendes Signal.
Wenn das erste Modem - auf die Anfrage oder auf manuellen Eingriff hin oder aus anderen Gründen - seine Übertragungsdatenrate ändert, überträgt es auf dem Sekundärkanal ein Signal, das die Rate anzeigt, zu der hin eine Veränderung folgen wird, und ein Signal, das den Zeitpunkt anzeigt, zu dem dies der Fall sein wird. Das zweite Modem wird, nachdem diese Information decodiert wurde, dann in der Lage sein, seine Empfangsschaltungen zum geeigneten Augenblick so umzuschalten, daß kontinuierlicher Empfang auftritt.
Alle in dieser Beschreibung angesprochenen Codes sind bekannt; für weitere Einzelheiten kann auf "The Theory of Error Correcting Codes", F.J. Mcwilliams und N.J.A. Sloane, North Holland Publishing Co. 1978, Bezug genommen werden.

Claims

1. Vorrichtung zum Modulieren eines digitalen Signals auf einen Träger, mit:

einer Einrichtung (2, 4) zum Empfangen eines Blocks von zu übertragenden Bits;

einer Codier- und Teilungseinrichtung (5, 6) zum Teilen eines jeden Blocks in Bitgruppen (a1j, a2j, a3j), wobei jede Gruppe die gleiche Anzahl von Bits hat, und wobei zumindest eine Gruppe (a1j) durch einen einzigen redundanten Code mit einem Hamming-Abstand größer als 1 codiert wird und zumindest eine andere Gruppe entweder (a3j) uncodiert oder (a2j) codiert ist, wobei ein Code mit einem Hamming-Abstand verwendet wird, der kleiner ist als der des redundanten Codes;

einer Einrichtung (7-12) zum Zusammensetzen mehrerer digitaler Worte aus den Bits der Gruppen; und

einer Einrichtung (13, 14, 15) zur QA-Modulation (Quadratur-Amplituden-Modulation) eines Trägers, um mehrere aufeinanderfolgende Ausgabesymbole zu bilden, wobei die zwei Quadraturkomponenten eines jeden Symbols durch ein entsprechendes Paar des digitalen Worts bestimmt sind, und wobei die Modulationseinrichtung so ausgelegt ist, daß jedes Bit, das ihr als Teil eines Paars digitaler Worte, das von der anderen Gruppe abgeleitet wird, zugeführt wird, einen minimalen Euclidischen Abstand erzeugt, der größer als derjenige ist, der durch ein beliebiges Bit erzeugt wird, das aus der Gruppe abgeleitet wird, die durch den einzigen redundanten Code codiert ist;

dadurch gekennzeichnet, daß jedes digitale Wort ein Bit aus jeder Gruppe aufweist, wodurch die zumindest eine durch den einzigen redundanten Code codierte Gruppe Bits erzeugt, die beide Quadraturkomponenten eines jeden Symbols beeinflussen.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zumindest eine Gruppe unter Verwendung eines Codes codiert wird, der einen Hamming-Abstand hat, der größer als derjenige ist, den man erhalten kann, indem die Gruppe in zwei Untergruppen unterteilt wird und jede Untergruppe unabhängig in die gleiche Gesamtzahl von Bits codiert wird.

3. Vorrichtung nach Anspruch 1 oder 2, mit einer Einrichtung (51, 52) zum Untersuchen von Bits, die ein vorbestimmtes Symbol eines Blocks bestimmen, sowie derjenigen eines vorbestimmten Symbols des vorhergehenden Blocks, um den Winkelunterschied zwischen den von diesen Symbolen eingenommenen Quadranten zu bestimmen, sowie einer Einrichtung (53) zum Drehen der Phase der übertragenen Symbole des betrachteten Blocks um den gleichen Winkelunterschied, wobei die Einrichtung (54) für die QA-Modulation dazu ausgelegt ist, den Träger mit einer den Winkelunterschied darstellenden Information zu modulieren.

4. Vorrichtung nach Anspruch 3, in der dasjenige der Paare von digitalen Worten, das das vorbestimmte Symbol bestimmt, zwei Bits enthält, die aus einer Gruppe abgeleitet werden, die nicht codiert ist und die alleine den Phasenquadranten definieren, in dem das Symbol liegt, wobei die Modulationseinrichtung so betrieben werden kann, daß zur Modulation des Trägers mit einer den Winkelunterschied darstellenden Information anstelle der zwei quadrantendefinierenden Bits des vorbestimmten Symbols zwei Bits übertragen werden, die den Winkelunterschied darstellen.

5. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der die Anzahl der Bits in jeder Gruppe ungerade ist, und die eine Einrichtung aufweist zum Speichern eines der digitalen Worte, wenn ein erster Block eines Paars von Blöcken verarbeitet wird, sowie zum Zuführen während der Verarbeitung des zweiten Blocks eines Paars des gespeicherten Worts zur Einrichtung für die QA-Modulation, wodurch solche zweiten Blöcke eine um 1 größere Anzahl von Symbolen enthalten als die ersten Blökke.

6. Vorrichtung nach einem der vorhergehenden Ansprüche, mit einer Blockzeitbestimmungseinrichtung, die so wirkt, daß sie ein Blocksynchronisationssignal (Φ&sub2;") während einer vorbestimmten Symbolperiode des Blocks erzeugt, wobei die Einrichtung (17, 13') für die QA- Modulation auf den Empfang des Synchronisationssignals anspricht, indem ein modulierter Träger erzeugt wird, dessen Amplitude größer ist als diejenige, die ohne einen solchen Empfang erzeugt werden kann.

7. Vorrichtung nach Anspruch 6, mit einer Gattereinrichtung zum Steuern des Empfangs oder sonstwie des Blocksynchronisationssignals, wodurch pro Block zusätzliche Information übertragen werden kann.

8. Modulationsvorrichtung nach Anspruch 6 oder 7, mit einer Zeitteilungs-Multiplexeinrichtung, die mit der Blockzeitsteuerungseinrichtung synchronisiert ist, zum Kombinieren der in die Vorrichtung eingegebenen Daten mit zusätzlicher Information, um den zu übertragenden Block von Bits zu erzeugen.

9. Modulationsvorrichtung nach einem der vorhergehenden Ansprüche, die mit zumindest zwei unterschiedlichen Datenraten arbeiten kann, mit einer Steuerungseinrichtung&sub1; die nach Maßgabe eines Signals arbeiten kann, das eine Ratenänderungsanforderung darstellt:

(a) indem zuerst für die Übertragung als zusätzliche Information Signale erzeugt werden, die eine Datenrate nach der Änderung sowie den Zeitpunkt, zu dem die Änderung auftritt, identifizieren; und

(b) zur identifizierten Zeit die Übertragung auf die identifizierte Rate geändert wird.

10. Vorrichtung zum Demodulieren von einem Träger aufmodulierten digitalen Signalen unter Verwendung der Vorrichtung nach einem der vorhergehenden Ansprüche, mit:

einem Demodulator (20) zum Empfangen eines Blocks von Symbolen sowie zum Erzeugen von Koordinatenwerten (X, Y), die hierzu die zwei Quadraturkomponenten darstellen;

einer Einrichtung (24, 25, 26) zum Zusammensetzen von Bitgruppen für jeden Block, wobei jede Gruppe ein Bit von jedem der Koordinantenwerte enthält; und einer Decodiereinrichtung (27-32), die zur Decodierung der Gruppen ausgelegt ist, wobei die Decodiereinrichtung zumindest einen Decoder (28) aufweist, der dazu ausgelegt ist, eine Gruppe entsprechend dem einzigen redundanten Code mit einem Hamming-Abstand größer als 1 zu decodieren.