DE69111010T2 - Secam Decoder. - Google Patents

Description

• Die vorliegende Erfindung betrifft Schaltungen für Farbfernsehgeräte und insbesondere eine SECAM-Decoderschaltung.
• Bei dem SECAM-System wird die Chrominanzinformation durch Modulation eines Chrominanzhilfsträgers vorgesehen. Zwei aufeinanderfolgende Zeilen enthalten jeweils R-Y-Informationen, welche Rot darstellt, und B-Y-Informationen, welche Blau darstellt. Die Information ist in der Frequenzmodulation des Hilfsträgers enthalten, welche für zwei aufeinanderfolgende Zeilen eindeutig ist (4,406 MHz für Rot und 4,250 MHz für Blau). Man kann sagen, daß das Signal eine Reihe roter und blauter modulierter Zeilen enthält. Selbstverständlich werden die Begriffe "rote Zeile" und "blaue Zeile" hier im Sinne einer Vereinfachung verwendet, und man kann auf die herkömmliche Literatur über SECAM-Systeme zurückgreifen, um den Inhalt der Chrominanzinformation, welche von aufeinanderfolgenden Zeilen übertragen wird, präziser zu definieren.
• Bei einem Fernsehgerät ist es also notwendig, die blauen und roten Zeilen auf zwei Kanälen zu trennen, welche jeweils nur blaue Zeilen bzw. nur rote Zeilen zu enthalten, und diese Zeilen zu demodulieren. Demgemäß werden für jeden Kanal jeweils eine Folge von blauen demodulierten Zeilen und weißpegel der Dauer einer Zeile (im allgemeinen 64 Microsekunden) und eine Folge von demodulierten roten Zeilen und Weißpegeln der Dauer einer Zeile erhalten. Jeder dieser Weißpegel wird nachfolgend von der vorhergehenden blauen oder roten Zeile gefüllt, indem diese um die Dauer einer Zeile verzögert wird. Es werden also zwei Kanäle erhalten, welche jeweils eine Folge: blaue Zeile - verzögerte blaue Zeile und eine Folge: rote Zeile - verzögerte rote Zeile liefern. Das zwischen den Zeilen verbleibende Intervall, der Zeilenrücklauf, wird auf einen Bezugspegel (im allgemeinen Null) eingestellt, der schwarz darstellt. Diese Folge von Operationen bildet die SECAM-Decodierung.
• Fig. 1 zeigt einen ersten SECAM-Decoder nach dem Stand der Technik. Eine Zweikanal-Permutierungsschaltung 10 empfängt auf einem direkten Kanal den Chrominanzhilfsträger SP und auf einem verzögerten Kanal den Hilfsträger SP, welcher um eine Verzögerungszeile 11 mit einer Zeilenperiode TH verzögert wurde. Die Permutierungsschaltung wird von einem logischen Signal mit der Frequenz FH/2 (halbe Zeilenfrequenz) mit einem zyklischen Verhältnis von 50% aktiviert, welche sie bei jedem Durchgang einer Zeile kippen (umschalten) läßt. An einem ersten Ausgangskanal BO wird eine Folge: verzögerte Zeile - direkte Zeile erhalten, die nicht anders als beispielsweise die Folge: blaue Zeile - verzögerte blaue Zeile ist, und bei einem zweiten Ausgangskanal RO wird eine Folge: direkte Zeile - verzögerte Zeile erhalten, die nicht anders als beispielsweise die Folge: rote Zeile - verzögerte rote Zeile ist. Danach geht der Kanal BO bzw. RO durch einen herkömmlichen Demodulator 12 bzw. 13, dessen mittlere Demodulationsfrequenz FOB für Blau bzw. FOR für Rot durch eine einstellbare LC-Schaltung eingestellt wird. Nach der Demodulation wird das Signal BO bzw. RO einer Dunkeltastschaltung 14 bzw. 15 zugeführt, welche von einem Dunkeltastsignal BLK angesteuert wird, welches während der Zeilenrücklaufperioden einen aktiven Zustand annimmt, um den Schwarzpegel wiederherzustellen.
• Die Dunkeltastschaltungen, welche normalerweise aus einem analogen Schalter bestehen, der das Ausgangssignal auf null einstellt, sind unvermeidbar, insbesondere nach einem Demodulator, weil der Schwarzpegel zwischen den Zeilen normalerweise nach der Verarbeitung der Zeilen eine unfreiwillige Gleichpegelverschiebung erfährt. Die Permutierungsschaltung, die Demodulatoren und die Dunkeltastschaltungen eines derartigen Decoders sind normalerweise in bipolarer Technologie in derselben integrierten Schaltung integriert. Um diese integrierte Schaltung herum müssen also eine Verzögerungsleitung und zwei LC- Schaltungen vorgesehen werden, die man nicht integrieren kann. Die Verzögerungsleitung, welche vor der Demodulation liegt, muß eine Hochfrequenz-Verzögerungsleitung sein, weil sie die hohen Modulationsfrequenzen durchlassen muß. Sie besteht im allgemeinen aus einem Quarzkristall. Die Permutierungs- und die Dunkeltastschaltungen sind komplex, weil es schwierig ist, analoge Schalter in bipolarer Technologie zu realisieren.
• Fig. 2 gibt die Fig. 1 der EP-A-0 009 204 wieder, welche einen Chrominanzdecoder beschreibt, welcher grundsätzlich für die PAL-Norm vorgesehen ist. Der Hilfsträger SP wird an zwei Demodulatoren 21 und 22 gegeben, deren Ausgänge B1 bzw. R1 jeweils direkt mit einem Eingang und über eine Verzögerungsleitung 23, 24 mit einem anderen Eingang eines Addierers 25, 26 verbunden sind. Die Ausgänge dieser Addierer bilden die decodierten Ausgänge B2 und R2. Die Demodulatoren, die Verzögerungsleitung und die Addierer sind ladungsgekoppelte Bausteine (CCD; Charge Coupled Device). Die CCD-Elemente 21, 23 und 25 des blauen Kanals sowie die CCD-Elemente 24 und 26 des roten Kanals werden von der PAL-Bezugsfrequenz FB gesteuert, welche von einem Teiler 27 durch 2 geteilt wird. Der CCD-Demodulator 22 wird von einer Frequenz FR gesteuert, welche von einem Teiler 28 durch 2 geteilt wird. Die Phase eines Signals FR relativ zu der eines Signals FB wird beim Durchgang jeder Zeile zwischen + 90º und - 90º umgeschaltet.
• Bei diesem Aufbau wird am Ausgang des Demodulators 21 ein Signal B1 erhalten, welches während der roten Zeilen ungefähr null ist und welches die demodulierte Blau-Information während der blauen Zeilen enthält. Auf dieselbe Weise wird bei dem Ausgang des Demodulators 22 ein Signal R1 erhalten, welches während der blauen Zeilen ungefähr null ist und welches während der roten Zeilen die demodulierte Rot-Information enthält. Die Addierer und die Verzögerungsleitungen ermöglichen das Auffüllen der Weißpegel an den Ausgängen der Demodulatoren mit der demodulierten Information der vorherigen Zeile.
• Ein Nachteil dieser Schaltung ist, daß der Ausgang der Demodulatoren nicht genau null ist, wenn diese eine Zeile empfangen, welche nicht zu ihnen gehört. Am Ausgang der Addierer werden also die verzögerten Zeilen mit einer Information kombiniert, die nicht null ist und die Rauschen darstellt, welches das Bild stören kann. Ferner müssen Dunkeltastschaltungen an dem Ausgang der Addierer vorgesehen werden, wie bei der Schaltung von Fig. 1, um den Schwarzpegel während des Zeilenrücklaufs wiederherzustellen.
• Die Patentanmeldung EP-A-0 009 204 sieht den Einsatz dieser Schaltung als einen SECAM-Decoder vor, die Modifikationen, welche vorgenommen werden müssen, insbesondere die zusätzlichen Bauteile, welche vorgesehen werden müssen, sind jedoch so zahlreich, daß der Decoder unnötig kompliziert wird.
• Eine Aufgabe der vorliegenden Erfindung ist daher, einen SECAM-Decoder einer ähnlichen Architektur wie der von Fig. 2 vorzusehen, welcher nur externe Signale benötigt, die in einem Fernsehgerät vorhanden sind.
• Eine weitere Aufgabe der vorliegenden Erfindung ist, einen SECAM-Decoder vorzusehen, der keine externen Komponenten, insbesondere keine Dunkeltastschaltungen und auch keine Einstellungen benötigt.
• Zur Lösung dieser sowie anderer Aufgaben sieht die vorliegende Erfindung einen SECAM-Decoder vor, mit zwei Demodulatoren, welche einen Chrominanzhilfsträger empfangen, der Information überträgt, welche alternativ einer blauen Zeile und einer roten Zeile entspricht, wobei die Ausgänge der Demodulatoren jeweils direkt mit einem Eingang und über eine Verzögerungsleitung mit einem anderen Eingang eines Addierers verbunden sind. Jeder Demodulator ist ein phasenstarrer (PLL)-Demodulator, mit folgenden Merkmalen: einem Phasenvergleicher, der an einem Eingang den Hilfsträger empfängt, einen Steuerstrom an einen stromgesteuerten Oszillator abgibt und an einem anderen Eingang das Ausgangssignal des Oszillators empfängt; ein ohmsches Element, das in den gesteuerten Strompfad eingefügt ist, und über dem eine Spannung abgegriffen wird, welche repräsentativ für den demodulierten Hilfsträger ist; und einem Schalter, der parallel zu dem ohmschen Element geschaltet ist, wobei dieser Schalter nur während Zeilen derselben Farbe geöffnet wird.
• Gemäß einer Ausführungsform der vorliegenden Erfindung wird der Schalter durch ein Dunkeltastsignal gesteuert, welches während der Zeilenrücklaufperioden und während der Zeilen, die der anderen Farbe entsprechen, auf einem aktiven logischen Pegel ist.
• Gemäß einer Ausführungsform der vorliegenden Erfindung wird abhängig von einem periodischen Sperrsignal der Ausgangsstrom des Vergleichers unterdrückt und ein Einstellstrom am Oszillator vorgesehen.
• Gemäß einer Ausführungsform der vorliegenden Erfindung weist der Schalter mindestens einen MOS-Transistor auf.
• Gemäß einer Ausführungsform der vorliegenden Erfindung umfaßt der Decoder eine Vorrichtung zum Vorsehen des Einstellstroms mit einem ersten konstanten Wert, der eine Einstellung des Oszillators auf den Ruhezustand entspricht, wenn das Sperrsignal auf einem vorgegebenen Wert ist, und zum Vorsehen des Einstellstroms mit einem zweiten Wert, der eine Funktion der Phasendifferenz zwischen dem Ausgangssignal des Oszillators und einer Bezugsfrequenz ist, wenn das Sperrsignal das logische Komplement des vorgegebenen logischen Zustands annimmt.
• Gemäß einer Ausführungsform der vorliegenden Erfindung weist diese Vorrichtung die folgenden Merkmale auf: einen zweiten Phasenvergleicher, der eine Spannung vorsieht, die eine Funktion der Phasendifferenz zwischen dem Ausgangssignal des Oszillators und der Bezugsfrequenz ist, und das Sperrsignal empfängt, dessen komplementärer Zustand die Spannung unterdrückt, einen Spannungs-Strom-Wandler, der die Spannung in einen zweiten Steuerstrom des Oszillators umwandelt; eine Vorrichtung zum Speichern des zweiten Steuerstromes; und eine Stromquelle, welche einen konstanten Strom vorsieht, der den Oszillator steuert, wenn das Sperrsignal auf dem vorgegebenen logischen Pegel ist.
• Gemäß einer Ausführungsform der vorliegenden Erfindung weist die Vorrichtung zum Speichern des zweiten Steuerstroms folgende Merkmale auf: eine Kapazität, die zwischen dem Ausgang des zweiten Vergleichers und Masse angeschlossen ist; und einen Spannungs-Strom-Wandler, der zwischen dem Ausgang des zweiten Vergleichers und dem Steuereingang des Oszillators angeschlossen ist.
• Gemäß einer Ausführungsform der vorliegenden Erfindung geht das Sperrsignal während des Zeilenrücklaufs auf den komplementären logischen Zustand.
• Obige sowie weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung sind in der folgenden Beschreibung spezieller Ausführungsformen mit Bezug auf die Zeichnung mit weiteren Einzelheiten erläutert. In den Figuren zeigen:
• Fig. 1 und 2 den vorstehend beschriebenen Stand der Technik,
• Fig. 3 einen vereinfachten SECAM-Decoderaufbau gemäß der vorliegenden Erfindung,
• Fig. 4 ein schematisches Diagramm eines PLL-Demodulators des Decoders gemäß der vorliegenden Erfindung, und
• Fig. 5 unterschiedliche Signale, welche an verschiedenen Stellen des Decoders nach dem Stand der Technik und des Decoders gemäß der vorliegenden Erfindung erhalten werden.
• Fig. 3 zeigt einen SECAM-Decoderaufbau gemäß der vorliegenden Erfindung, der in Verbindung mit den Signalen von Fig. 5 besser verstanden werden kann. Der Decoder umfaßt zwei phasenstarre (PLL)-Demodulatoren 30 und 31, welche jeweils den Chrominanzhilfsträger, eine in dem Fernsehgerät vorliegende Bezugsfrequenz F&sub0; (beispielsweise die PAL-Frequenz von 4,43 MHz in einem Multinormdecoder), ein Sperrsignal INH und entsprechende Dunkeltastsignale EF1 bzw. EF2 empfangen und jeweils die Signale B1 bzw. R1 abgeben. Der Demodulator 30 demoduliert beispielsweise die blauen Zeilen des Hilfsträgers SP, und abhängig von dem Signal EF1 wird das Signal des Ausgangs B1 während der Intervalle: blaue Zeile - rote Zeile und rote Zeile - blaue Zeile unterdrückt, um den Schwarzpegel in diesen Intervallen wiederherzustellen, sowie während der gesamten Dauer der roten Zeilen. Der Demodulator 31 arbeitet auf dieselbe Weise, um die roten Zeilen zu demodulieren, den Schwarzpegel wiederherzustellen und die blauen Zeilen abhängig von dem Signal EF2 zu unterdrücken.
• Die Signale B1 und R1, welche am Ausgang der Demodulatoren 30 und 31 anstehen, entsprechen denen der Fig. 2, und sie werden auf dieselbe Weise durch eine Schaltung mit zwei Addierern 32 und 33 und zwei Verzögerungsleitungen 34 und 35 behandelt. Diese Verzögerungsleitungen sind beispielsweise Signalabtastschaltungen oder CCD, welche in der integrierten Schaltung des Decoders gemäß der vorliegenden Erfindung in bipolarer CMOS- Technologie (BICMOS) vollständig integrierbar sind; in diesem Fall werden an den Verzögerungsleitungen Abtastimpulse E vorgesehen. Die Demodulatoren 30 und 31 werden periodisch gesperrt, beispielsweise während des Zeilenrücklaufs, abhängig von dem Signal INH, um eine erneute Einstellung der Ruhefrequenz der Demodulatoren auf die Frequenz F&sub0; zu bewirken.
• Fig. 4 zeigt mit weiteren Einzelheiten einen PLL-Demodulator, der in dem Decoder gemäß der vorliegenden Erfindung verwendet wird. Ein stromgesteuerter Oszillator 40 (ICO) wird durch zwei PLL-Schleifen getriggert. Die erste Schleife bildet den Phasendemodulator, und die zweite Schleife dient zum Festlegen und periodischen Neueinstellen der Ruhefrequenz oder Leerlauffrequenz des Oszillators.
• Die erste Schleife umfaßt einen Phasenvergleicher 41, der durch das Signal INH gesperrt werden kann, den Hilfsträger SP und das Ausgangssignal F des Oszillators 40 empfängt und über einen Widerstand R einen Strom I1 an den Steuereingang des Oszillators abgibt. Ein durch das Signal EF1 (oder EF2) gesteuerter Schalter ist über dem Widerstand R angeschlossen, und ein Differentialverstärker 43 verstärkt die Spannung über dem Widerstand und gibt das Signal B1 (oder R1) aus. Der Schalter 42 ist vorzugsweise aus MOS-Transistoren aufgebaut.
• Die zweite Schleife weist einen Phasenvergleicher 44 auf, der durch das Komplement INH* des Signals INH gesperrt werden kann, eine Bezugsfrequenz F&sub0; und das Signal F empfängt und eine Spannung V, welche in einem Kondensator C gespeichert wird, an einen Spannungs-Strom-Wandler 45 abgibt, der einen zu V proportionalen Strom 13 an den Steuereingang des Oszillators 40 abgibt. Eine Stromquelle 46, welche einen konstanten Strom I4 vorsieht, wird abhängig von dem Signal INH* an den Steuereingang des Oszillators angeschlossen.
• In einer Phase der Neueinstellung während eines Bildrücklaufs ist das Signal INH auf einem logischen Pegel "1", wodurch der Komperator 41 gesperrt und der Strom I1 unterdrückt und die Quelle 46 abgetrennt wird. Die zweite PLL-Schleife arbeitet, und die Frequenz F des Oszillators 40 wird abhängig von dem Strom I3 auf die Frequenz F&sub0; eingestellt.
• Während einer Demolationsphase außerhalb der Bildrücklaufperioden, geht das Signal INH auf einen logischen Pegel "0", der Komperator 44 wird gesperrt, sein Ausgang wird hochohmig, und die Spannung V, welche an dem Ausgang anlag, wird in dem Kondensator C gespeichert. Dadurch bleibt der Strom I3 bis zur nächsten Einstellphase im wesentlichen konstant. Diesem Strom I3, der die hohe Frequenz des Oszillators 40 auf F&sub0; festsetzt, wird der Strom I4 überlagert, welcher von der Stromquelle 46 kommt, die durch den logischen Zustand "1" des Signals INH* aktiviert wird.
• Der Strom I4 ist in jedem Demodulator anders, und er ist so, daß dann, wenn er dem Strom I3 überlagert wird, unter der Annahme daß I1 Null ist, die hohe Frequenz des Oszillators praktisch auf die Modulationsfrequenz (FOB oder FOR) der betreffenden Farbe einstellt&sub1; die in der Nähe von F&sub0; liegt. Die Werte von I4 werden bei der Herstellung erhalten, weil sie nicht präzise sein müssen, da es sich nur um einfache Korrekturströme handelt (bei dem obigen Beispiel gilt: F&sub0; = 4,43 MHz, FOB = 4,25 MHz und FOR = 4,406 MHz).
• Während dieser Demodulationsphase wird der erste Phasenvergleicher 41 aktiviert, und sein Ausgangsstrom I1 wird zu den Strömen I3 und I4 am Steuereingang des Oszillators addiert, so daß die Frequenz des letzteren auf die Frequenz des Hilfsträgers SP eingestellt wird. Der Strom I1 gibt dann die Phasenvariationen wieder, welche tatsächlich die Frequenzunterschiede zwischen den Hilfsträgern SP und F darstellen. Der Strom I1 wird in eine Spannung umgewandelt, indem er durch den Widerstand R geleitet wird. Diese Spannung wird von dem Differentialverstärker 43 verstärkt, der das Signal B1 (oder R1) ausgibt.
• Abhängig von dem Dunkelsignal EF1 (oder EF2) wird der Widerstand R durch den Schalter 42 kurzgeschlossen, der das Ausgangssignal B1 (oder R1) unterdrückt, und den Schwarzpegel wieder herstellt.
• Das Dunkelsignal EF1 kann aus den oben genannten herkömmlichen Signalen FH/2 und BLK erhalten werden, und das Signal EF2 kann aus dem Komplement des Signals FH/2 und dem Signal BLK erhalten werden.
• Alle oben beschriebenen Elemente können in derselben integrierten Schaltung in BICMOS-Technologie integriert werden, w und insbesondere die CCD-Verzögerungsleitungen und alle verwendeten Schalter sind in CMOS-Technologie ausgeführt, wodurch ein sehr einfacher Aufbau letzterer möglich ist. Die Ströme I4 jedes Demodulators werden bei der Herstellung erhalten, wodurch die aufwendigen Frequenzeinstellungen überflüssig werden, welche bei Verwendung herkömmlicher integrierter Schaltungen notwendig waren.

Claims (8)

1. SECAM-Dekoder mit zwei Demodulatoren (30, 31), welchen einen Chrominanz-Hilfsträger (SP) empfangen, der Information überträgt, welche alternativ einer blauen Zeile und einer roten Zeile entspricht, wobei die Ausgänge der Demodulatoren jeweils direkt mit einem Eingang und über eine Verzögerungsleitung (34, 35) mit einem anderen Eingang eines Addierers (32, 33) verbunden sind, dadurch gekennzeichnet, daß jeder Demodulator ein phasenstarrer (PLL)-Demodulator ist und folgende Merkmale aufweist: einen Phasenvergleicher (41), der an einem Eingang den Hilfsträger empfängt, einen Steuerstrom (I1) an einen stromgesteuerten Oszillator (40) abgibt und an einem anderen Eingang das Ausgangssignal (F) des Oszillators empfängt,

ein ohmsches Element (R), das in den gesteuerten Strompfad eingefügt ist und über dem eine Spannung äbgegriffen wird, welche repräsentativ für den demodulierten Hilfsträger ist, und

einen Schalter (42), der parallel zu dem ohmschen Element geschaltet ist, wobei dieser Schalter nur während Zeilen derselben Farbe geöffnet wird.

2. SECAM-Dekoder nach Anspruch 1, dadurch gekennzeichnet, daß der Schalter (42) durch ein Austastsignal (EF1, EF2) gesteuert wird, welches während der Zeilenrücklauf-Perioden und während der Zeilen, die der anderen Farbe entsprechen, auf einem aktiven Pegel ist.

3. SECAM-Dekoder nach Anspruch 1, dadurch gekennzeichnet, daß abhängig von einem periodischen Sperrsignal (INH) der Ausgangsstrom (I1) des Vergleichers (41) unterdrückt wird und ein Einstellstrom (I2) am Oszillator (40) vorgesehen wird.

4. SECAM-Dekoder nach Anspruch 1, dadurch gekennzeichnet, daß der Schalter (42) mindestens einen MOS-Transistor aufweist.

5. SECAM-Dekoder nach Anspruch 3, dadurch gekennzeichnet, daß er eine Vorrichtung zum Vorsehen des Einstellstromes mit einem ersten konstanten Wert (I3 + I2), der einer Einstellung des Oszillators (40) auf den Ruhezustand entspricht, wenn das Sperrsignal (INH) auf einem vorgegebenen Wert (0) ist, und zum Vorsehen des Einstellstromes (I2) mit einen zweiten Wert (I3), der eine Funktion der Phasendifferenz zwischen dem Ausgangssignal (F) des Oszillators (40) und einer Bezugsfrequenz (F&sub0;) ist, wenn das Sperrsignal (INH) das Komplement (1) des vorgegebenen logischen Zustandes annimmt, aufweist.

6. SECAM-Dekoder nach Anspruch 5, dadurch gekennzeichnet, daß diese Vorrichtung folgende Merkmale aufweist:

einen zweiten Phasenvergleicher (44), der eine Spannung (V) vorsieht, die eine Funktion der Phasendifferenz zwischen dem Ausgangssignal (F) des Oszillators (40) und der Bezugsfrequenz (F&sub0;) ist, und das Sperrsignal (INH) empfängt, dessen komplementärer Zustand (1) die Spannung (V) unterdrückt,

einen Spannungs-Strom-Wandler (45), der die Spannung (V) in einen zweiten Steuerstrom (I3) des Oszillators (40) umwandelt,

eine Vorrichtung (C, 45) zum Speichern des zweiten Steuerstromes (I3) und

eine Stromquelle (46), welche einen konstanten Strom (I4) vorsieht, der den Oszillator (40) steuert, wenn das Sperrsignal (INH) auf dem vorgegebenen Pegel (0) ist.

7. SECAM-Dekoder nach Anspruch 5, dadurch gekennzeichnet, daß die Vorrichtung zum Speichern des zweiten Steuerstromes (I3) folgende Merkmale aufweist:

eine Kapazität (C), die zwischen dem Ausgang des zweiten Vergleichers und Masse angeschlossen ist, und

einen Spannungs-Strom-Wandler (45), der zwischen dem Ausgang des zweiten Vergleichers (44) und dem Steuereingang des Oszillators (40) angeschlossen ist.

8. SECAM-Dekoder nach Anspruch 5, dadurch gekennzeichnet, daß das Sperrsignal während der Bildrücklaufperioden auf den komplementären logischen Pegel (1) geht.