JPH04263594A - Ｓｅｃａｍ方式デコーダ - Google Patents
Ｓｅｃａｍ方式デコーダInfo
- Publication number
- JPH04263594A JPH04263594A JP3265431A JP26543191A JPH04263594A JP H04263594 A JPH04263594 A JP H04263594A JP 3265431 A JP3265431 A JP 3265431A JP 26543191 A JP26543191 A JP 26543191A JP H04263594 A JPH04263594 A JP H04263594A
- Authority
- JP
- Japan
- Prior art keywords
- current
- oscillator
- signal
- comparator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 claims abstract description 9
- 239000003990 capacitor Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 5
- 230000001105 regulatory effect Effects 0.000 claims description 5
- 239000003086 colorant Substances 0.000 claims description 2
- 230000001276 controlling effect Effects 0.000 claims description 2
- 230000000737 periodic effect Effects 0.000 claims description 2
- 230000005764 inhibitory process Effects 0.000 claims 1
- 230000003111 delayed effect Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 2
- 101000799969 Escherichia coli (strain K12) Alpha-2-macroglobulin Proteins 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/18—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous and sequential signals, e.g. SECAM-system
- H04N11/186—Decoding means therefor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明はカラーテレビ回路、と
りわけＳＥＣＡＭ方式デコーダ回路に関する。
りわけＳＥＣＡＭ方式デコーダ回路に関する。
【０００２】
【従来の技術】ＳＥＣＡＭ方式においては、色情報は色
副搬送信号を変調することにより与えられている。２つ
の連続したラインはそれぞれ赤を示すＲ−Ｙ情報と青を
示すＢ−Ｙ情報を含んでいる。これらの情報には副搬送
信号の周波数変調が含まれており、２つの連続したライ
ンとして互いに異なっている（赤に対しては４．４０６
ＭＨｚで青に対しては４．２５０ＭＨｚ）。信号は赤お
よび青で変調された連続したラインを含んでいると言わ
れている。勿論、用語の“赤ライン”と“青ライン”は
ここでは簡略化のため用いており、更にＳＥＣＡＭ方式
に関する従来の文献を参照すると連続したラインにより
運ばれた色情報の内容をより正確に定めることができる
。
副搬送信号を変調することにより与えられている。２つ
の連続したラインはそれぞれ赤を示すＲ−Ｙ情報と青を
示すＢ−Ｙ情報を含んでいる。これらの情報には副搬送
信号の周波数変調が含まれており、２つの連続したライ
ンとして互いに異なっている（赤に対しては４．４０６
ＭＨｚで青に対しては４．２５０ＭＨｚ）。信号は赤お
よび青で変調された連続したラインを含んでいると言わ
れている。勿論、用語の“赤ライン”と“青ライン”は
ここでは簡略化のため用いており、更にＳＥＣＡＭ方式
に関する従来の文献を参照すると連続したラインにより
運ばれた色情報の内容をより正確に定めることができる
。
【０００３】テレビ装置においては、青ラインのみと赤
ラインのみからそれぞれ成る２つのチャネルの上に青ラ
インと赤ラインをこのように分離し、更にこれらのライ
ンを復調する必要がある。上述の通り、各チャネルには
それぞれ青で復調された連続ラインと１ラインの長いブ
ランク（約６４マイクロセカンド）と、赤で復調された
連続ラインと１ラインの長いブランクが得られる。これ
らのブランクのそれぞれには１ライン周期だけ遅らせた
前の青および赤ラインがつまっている。このように連続
した青ラインと遅延された青ライン、更に連続した赤ラ
インと遅延した赤ラインの２つのチャネルがそれぞれ得
られる。ラインの間にあるインターバル、すなわち帰線
は黒を示す基準レベル（ほぼゼロ）の所に設定されてい
る。この設定によりＳＥＣＡＭ方式のデコーディングが
行われる。
ラインのみからそれぞれ成る２つのチャネルの上に青ラ
インと赤ラインをこのように分離し、更にこれらのライ
ンを復調する必要がある。上述の通り、各チャネルには
それぞれ青で復調された連続ラインと１ラインの長いブ
ランク（約６４マイクロセカンド）と、赤で復調された
連続ラインと１ラインの長いブランクが得られる。これ
らのブランクのそれぞれには１ライン周期だけ遅らせた
前の青および赤ラインがつまっている。このように連続
した青ラインと遅延された青ライン、更に連続した赤ラ
インと遅延した赤ラインの２つのチャネルがそれぞれ得
られる。ラインの間にあるインターバル、すなわち帰線
は黒を示す基準レベル（ほぼゼロ）の所に設定されてい
る。この設定によりＳＥＣＡＭ方式のデコーディングが
行われる。
【０００４】図１には従来の技術による１番目のＳＥＣ
ＡＭ方式デコーダを示している。２チャネル切替え回路
１０は直接のチャネルを通して色副搬送信号ＳＰを受け
、更に１ライン周期ＴＨ の遅延線１１により遅延され
た副搬送信号ＳＰを遅延チャネルを通して受けている。 切替え回路はライン周波数の半分ＦＨ ／２の矩形信号
により動作しており、各ラインを切替える。１番目の出
力チャネルＢ０において連続した遅延のラインと直接の
ラインが得られるが、それは例えば連続した青ラインと
遅延した青ラインであり異っておらず、更に２番目の出
力チャネルＲ０において連続した直接のラインと遅延の
ラインが得られるが、それは例えば連続した赤ラインと
遅延した赤ラインであり異っていない。その後チャネル
Ｂ０，Ｒ０はそれぞれ従来の復調器１２，１３を通るが
、それぞれの復調器で青の中心復調周波数Ｆ０Ｂと赤の
中心復調周波数Ｆ０Ｒが調整可能なＬＣ回路により得ら
れる。 復調後、信号Ｂ０とＲ０は帰線消去信号により制御され
ている帰線消去回路１４，１５にそれぞれ加えられるが
、この帰線消去信号は帰線の期間は動作レベルを取り黒
レベルとなる。
ＡＭ方式デコーダを示している。２チャネル切替え回路
１０は直接のチャネルを通して色副搬送信号ＳＰを受け
、更に１ライン周期ＴＨ の遅延線１１により遅延され
た副搬送信号ＳＰを遅延チャネルを通して受けている。 切替え回路はライン周波数の半分ＦＨ ／２の矩形信号
により動作しており、各ラインを切替える。１番目の出
力チャネルＢ０において連続した遅延のラインと直接の
ラインが得られるが、それは例えば連続した青ラインと
遅延した青ラインであり異っておらず、更に２番目の出
力チャネルＲ０において連続した直接のラインと遅延の
ラインが得られるが、それは例えば連続した赤ラインと
遅延した赤ラインであり異っていない。その後チャネル
Ｂ０，Ｒ０はそれぞれ従来の復調器１２，１３を通るが
、それぞれの復調器で青の中心復調周波数Ｆ０Ｂと赤の
中心復調周波数Ｆ０Ｒが調整可能なＬＣ回路により得ら
れる。 復調後、信号Ｂ０とＲ０は帰線消去信号により制御され
ている帰線消去回路１４，１５にそれぞれ加えられるが
、この帰線消去信号は帰線の期間は動作レベルを取り黒
レベルとなる。
【０００５】帰線消去回路は出力信号をゼロに設定する
アナログスイッチにより構成されており、これが特に復
調後に不可欠であるのはラインの間の黒レベルがライン
処理後に偶然に直流のオフセットを受けるからである。 切替え回路、復調器およびデコーダのような帰線消去回
路は一般にはバイポーラ技術により同じ集積回路にまと
められている。この集積回路の回りには遅延線と２つの
ＬＣ回路を加えることが必要であり、これらは集積化さ
れていない。遅延線は復調の前に置かれており、高周波
用遅延線とする必要があるのは変調高周波を通過させる
必要があるからである。遅延線は一般には水晶で構成さ
れている。切替および帰線消去回路が複雑であるのは、
バイポーラ技術でアナログスイッチを実現することが難
しいからである。
アナログスイッチにより構成されており、これが特に復
調後に不可欠であるのはラインの間の黒レベルがライン
処理後に偶然に直流のオフセットを受けるからである。 切替え回路、復調器およびデコーダのような帰線消去回
路は一般にはバイポーラ技術により同じ集積回路にまと
められている。この集積回路の回りには遅延線と２つの
ＬＣ回路を加えることが必要であり、これらは集積化さ
れていない。遅延線は復調の前に置かれており、高周波
用遅延線とする必要があるのは変調高周波を通過させる
必要があるからである。遅延線は一般には水晶で構成さ
れている。切替および帰線消去回路が複雑であるのは、
バイポーラ技術でアナログスイッチを実現することが難
しいからである。
【０００６】図２はヨーロッパ特許出願第０００９２０
４号の図１を再現したものであり、基本的にはＰＡＬ規
格に対する色デコーダを示している。副搬送信号ＳＰに
は２つの復調器２１，２２があり、それぞれの出力Ｂ１
，Ｒ１は加算器の１つの入力に直接に、更に遅延線２３
，２４を通して他の入力に接続されている。これらの加
算器の出力は復調出力Ｂ２，Ｒ２となっている。復調器
と遅延線と加算器は電荷結合素子（ＣＣＤ）である。 青チャネルのＣＣＤ素子２１，２３，２５は赤チャネル
のＣＣＤ素子２４，２６と同じく分割器２７で２分割さ
れたＰＡＬ基準周波数ＦＢにより制御されている。ＣＣ
Ｄ復調器２２は分割器２８で２分割された周波数ＦＲに
より制御されている。信号ＦＢの位相に対する信号ＦＲ
の位相は各ラインにおいて＋９０°と−９０°の間で切
替えられる。
４号の図１を再現したものであり、基本的にはＰＡＬ規
格に対する色デコーダを示している。副搬送信号ＳＰに
は２つの復調器２１，２２があり、それぞれの出力Ｂ１
，Ｒ１は加算器の１つの入力に直接に、更に遅延線２３
，２４を通して他の入力に接続されている。これらの加
算器の出力は復調出力Ｂ２，Ｒ２となっている。復調器
と遅延線と加算器は電荷結合素子（ＣＣＤ）である。 青チャネルのＣＣＤ素子２１，２３，２５は赤チャネル
のＣＣＤ素子２４，２６と同じく分割器２７で２分割さ
れたＰＡＬ基準周波数ＦＢにより制御されている。ＣＣ
Ｄ復調器２２は分割器２８で２分割された周波数ＦＲに
より制御されている。信号ＦＢの位相に対する信号ＦＲ
の位相は各ラインにおいて＋９０°と−９０°の間で切
替えられる。
【０００７】このような構成により、復調器２１の出力
は赤ラインの間はほぼゼロとなり、青ラインの間は復調
された青情報からなる信号Ｂ１が得られる。同様に復調
器２２の出力は青ラインの間はほぼゼロであり、赤ライ
ンの間は復調された赤情報からなる信号Ｒ１が得られる
。加算器と遅延線は前のラインの復調情報により復調器
の出力をブランクで満たす。
は赤ラインの間はほぼゼロとなり、青ラインの間は復調
された青情報からなる信号Ｂ１が得られる。同様に復調
器２２の出力は青ラインの間はほぼゼロであり、赤ライ
ンの間は復調された赤情報からなる信号Ｒ１が得られる
。加算器と遅延線は前のラインの復調情報により復調器
の出力をブランクで満たす。
【０００８】
【発明が解決しようとする課題】この回路の欠点は復調
器の出力が復調器に対応しないラインを受ける時、復調
器の出力が正確にはゼロにならないことである。このよ
うに加算器の出力で遅延線と一緒にされる非ゼロ情報は
映像を悪化する雑音を生ずる。さらに帰線消去回路は図
１で行ったように加算器の出力に加える帰線の期間に黒
レベルを再度作る必要がある。
器の出力が復調器に対応しないラインを受ける時、復調
器の出力が正確にはゼロにならないことである。このよ
うに加算器の出力で遅延線と一緒にされる非ゼロ情報は
映像を悪化する雑音を生ずる。さらに帰線消去回路は図
１で行ったように加算器の出力に加える帰線の期間に黒
レベルを再度作る必要がある。
【０００９】特許出願第０００９２０４号によりＳＥＣ
ＡＭ方式のデコーダとしてこの回路を使用することが与
えられているが、変更がかなり行われているので、すな
わちコンポーネントがかなり加えられているので、デコ
ーダは使用できない程複雑となっている。
ＡＭ方式のデコーダとしてこの回路を使用することが与
えられているが、変更がかなり行われているので、すな
わちコンポーネントがかなり加えられているので、デコ
ーダは使用できない程複雑となっている。
【００１０】この発明の目的はテレビ装置内にある外部
信号だけを必要とする図２と同様なアーキテクチャのＳ
ＥＣＡＭ方式デコーダを提供することである。
信号だけを必要とする図２と同様なアーキテクチャのＳ
ＥＣＡＭ方式デコーダを提供することである。
【００１１】この発明の他の目的は外部のコンポーネン
トを必要としない、すなわち帰線消去回路を必要とせず
調整が不要なＳＥＣＡＭ方式デコーダを提供することで
ある。
トを必要としない、すなわち帰線消去回路を必要とせず
調整が不要なＳＥＣＡＭ方式デコーダを提供することで
ある。
【００１２】
【課題を解決するための手段】これらの目的を達成する
ため、この発明は２つの復調器を有するＳＥＣＡＭ方式
デコーダを与えているが、この２つの復調器は青ライン
と赤ラインを交互に対応している情報を運ぶ色副搬送信
号を受け、その出力は加算器の１つの入力に直接、更に
遅延線を通して加算器の他の入力にそれぞれ接続されて
いる。各復調器はフェイズロックドループ復調器であり
これは入力で副搬送信号を受け、制御電流を電流制御発
振器に送りしかも他の入力で発振器の出力信号を受ける
位相比較器を有している；制御電流通路内に置かれた抵
抗装置を横切り復調副搬送信号を示す電圧が取出される
；抵抗装置に平行に接続されたスイッチが同じ色のライ
ンの間のみ開かれている。
ため、この発明は２つの復調器を有するＳＥＣＡＭ方式
デコーダを与えているが、この２つの復調器は青ライン
と赤ラインを交互に対応している情報を運ぶ色副搬送信
号を受け、その出力は加算器の１つの入力に直接、更に
遅延線を通して加算器の他の入力にそれぞれ接続されて
いる。各復調器はフェイズロックドループ復調器であり
これは入力で副搬送信号を受け、制御電流を電流制御発
振器に送りしかも他の入力で発振器の出力信号を受ける
位相比較器を有している；制御電流通路内に置かれた抵
抗装置を横切り復調副搬送信号を示す電圧が取出される
；抵抗装置に平行に接続されたスイッチが同じ色のライ
ンの間のみ開かれている。
【００１３】この発明の実施例によれば、スイッチを制
御する帰線消去信号は帰線時間と他の色に対応したライ
ンの間は動作レベルにある。
御する帰線消去信号は帰線時間と他の色に対応したライ
ンの間は動作レベルにある。
【００１４】この発明の実施例によれば、周期的禁止信
号の動きにより比較器の出力電流は打消され、更に調整
電流は発振器に加えられている。
号の動きにより比較器の出力電流は打消され、更に調整
電流は発振器に加えられている。
【００１５】この発明の実施例によれば、スイッチは少
なくとも１つのＭＯＳトランジスタから成る。
なくとも１つのＭＯＳトランジスタから成る。
【００１６】この発明の実施例によれば、禁止信号が所
定のレベルの時は発振器のアイドル調整に対応した１番
目の一定値を有する調整電流を与え、更に禁止信号が所
定の論理状態の相補状態をとる時は、発振器の出力信号
と基準周波数の間の位相差の関数である２番目の値を有
する調整電流を与える装置がデコーダにある。
定のレベルの時は発振器のアイドル調整に対応した１番
目の一定値を有する調整電流を与え、更に禁止信号が所
定の論理状態の相補状態をとる時は、発振器の出力信号
と基準周波数の間の位相差の関数である２番目の値を有
する調整電流を与える装置がデコーダにある。
【００１７】この発明の実施例によれば、前記装置にあ
る２番目の位相比較器には発振器の出力信号と基準周波
数の間の位相差の関数である電圧が与えられ、相補状態
が電圧を打消す禁止信号を受けている；更に前記装置に
は電圧を発振器の２番目の制御電流に変える電圧対電流
変換器があり；禁止信号が所定の状態にある時発振器を
制御する一定電流を与える電流源がある。
る２番目の位相比較器には発振器の出力信号と基準周波
数の間の位相差の関数である電圧が与えられ、相補状態
が電圧を打消す禁止信号を受けている；更に前記装置に
は電圧を発振器の２番目の制御電流に変える電圧対電流
変換器があり；禁止信号が所定の状態にある時発振器を
制御する一定電流を与える電流源がある。
【００１８】この発明の実施例によれば、２番目の制御
電流を記憶する装置には２番目の比較器の出力と接地の
間に接続されたコンデンサがある；更に２番目の比較器
の出力と発振器の制御入力の間に接続された電圧対電流
変換器がある。
電流を記憶する装置には２番目の比較器の出力と接地の
間に接続されたコンデンサがある；更に２番目の比較器
の出力と発振器の制御入力の間に接続された電圧対電流
変換器がある。
【００１９】この発明の実施例によれば、禁止信号はフ
レーム帰還時間の間相補状態をとる。
レーム帰還時間の間相補状態をとる。
【００２０】
【実施例】以下、図面に基づきこの発明を更に詳しく説
明する。
明する。
【００２１】図３にはこの発明によるＳＥＣＡＭ方式デ
コーダの構成を示しており、図５の波形を参照すること
により一層良く理解できる。デコーダには２つのフェー
ズロックドループ（ＰＬＬ）復調器３０，３１がありそ
れぞれ色副搬送信号ＳＰと、テレビ装置で利用される基
準周波数Ｆ０ （例えば多規格デコーダの場合ＰＡＬ基
準周波数は４．４３ＭＨｚ）と、禁止信号ＩＮＨと、帰
線消去信号ＥＦ１とＥＦ２を受け、更にそれぞれ信号Ｂ
１とＲ１を出力する。復調器３０は例えば副搬送信号Ｓ
Ｐの青ラインを復調し、信号ＥＦ１に対応して出力信号
Ｂ１は２つの青ラインの間の時間に打消され、これらの
時間の間に黒レベルを再度作る。復調器３１は同様に動
作し赤ラインを復調し、黒レベルを作り信号ＥＦ２に対
応して青ラインを抑圧する。
コーダの構成を示しており、図５の波形を参照すること
により一層良く理解できる。デコーダには２つのフェー
ズロックドループ（ＰＬＬ）復調器３０，３１がありそ
れぞれ色副搬送信号ＳＰと、テレビ装置で利用される基
準周波数Ｆ０ （例えば多規格デコーダの場合ＰＡＬ基
準周波数は４．４３ＭＨｚ）と、禁止信号ＩＮＨと、帰
線消去信号ＥＦ１とＥＦ２を受け、更にそれぞれ信号Ｂ
１とＲ１を出力する。復調器３０は例えば副搬送信号Ｓ
Ｐの青ラインを復調し、信号ＥＦ１に対応して出力信号
Ｂ１は２つの青ラインの間の時間に打消され、これらの
時間の間に黒レベルを再度作る。復調器３１は同様に動
作し赤ラインを復調し、黒レベルを作り信号ＥＦ２に対
応して青ラインを抑圧する。
【００２２】復調器３０と３１の出力で得られる信号Ｂ
１とＲ１は図２の信号に対応しており、２つの加算器３
２と３３および２つの遅延線３４と３５から成る回路に
より同様に処理される。これらの遅延線はこの発明によ
るデコーダの集積回路においてバイポーラＣＭＯＳ（Ｂ
ＩＣＭＯＳ）技術で完全に集積化できる電荷結合素子で
ある；この場合遅延線にはサンプリングパルスＥが加え
られている。復調器３０と３１は例えばフレーム帰還の
間周期的に禁止され、信号ＩＮＨに対応して復調器のア
イドル周波数を周波数Ｆ０ に対し再調整する。
１とＲ１は図２の信号に対応しており、２つの加算器３
２と３３および２つの遅延線３４と３５から成る回路に
より同様に処理される。これらの遅延線はこの発明によ
るデコーダの集積回路においてバイポーラＣＭＯＳ（Ｂ
ＩＣＭＯＳ）技術で完全に集積化できる電荷結合素子で
ある；この場合遅延線にはサンプリングパルスＥが加え
られている。復調器３０と３１は例えばフレーム帰還の
間周期的に禁止され、信号ＩＮＨに対応して復調器のア
イドル周波数を周波数Ｆ０ に対し再調整する。
【００２３】図４はこの発明のデコーダに用いたＰＬＬ
復調器をより詳細に示している。電流制御発振器４０（
ＩＣＯ）は２つのＰＬＬループによりサーボ制御されて
いる。１番目のループは位相復調器を形成し、２番目の
ループは発振器のアイドル周波数を作り周期的に再調整
する役目をしている。
復調器をより詳細に示している。電流制御発振器４０（
ＩＣＯ）は２つのＰＬＬループによりサーボ制御されて
いる。１番目のループは位相復調器を形成し、２番目の
ループは発振器のアイドル周波数を作り周期的に再調整
する役目をしている。
【００２４】１番目のループにある位相比較器４１は信
号ＩＮＨにより禁止され、副搬送信号ＳＰと発振器４０
の出力信号Ｆを受け、抵抗Ｒを通して発振器の制御入力
に電流Ｉ１を送る。信号ＥＦ１（またはＥＦ２）により
制御されるスイッチは抵抗Ｒを横切り接続されており、
差動増幅器４３は抵抗を横切る電圧を増幅し信号Ｂ１（
またはＲ１）を出力する。スイッチ４２はＭＯＳトラン
ジスタで構成されることが好ましい。
号ＩＮＨにより禁止され、副搬送信号ＳＰと発振器４０
の出力信号Ｆを受け、抵抗Ｒを通して発振器の制御入力
に電流Ｉ１を送る。信号ＥＦ１（またはＥＦ２）により
制御されるスイッチは抵抗Ｒを横切り接続されており、
差動増幅器４３は抵抗を横切る電圧を増幅し信号Ｂ１（
またはＲ１）を出力する。スイッチ４２はＭＯＳトラン
ジスタで構成されることが好ましい。
【００２５】２番目のループにある２番目の位相比較器
４４は信号ＩＮＨの相補信号ＩＮＨ＊ により禁止され
、基準信号Ｆ０ と信号Ｆを受け、コンデンサＣに蓄え
られた電圧を電圧対電流変換器４５に送るが、この変換
器は電圧Ｖに比例した電流Ｉ３を発振器４０の制御入力
に出力する。一定電流Ｉ４を出力する電流源４６は信号
ＩＮＨ＊ の働きにより発振器の制御入力に接続されて
いる。
４４は信号ＩＮＨの相補信号ＩＮＨ＊ により禁止され
、基準信号Ｆ０ と信号Ｆを受け、コンデンサＣに蓄え
られた電圧を電圧対電流変換器４５に送るが、この変換
器は電圧Ｖに比例した電流Ｉ３を発振器４０の制御入力
に出力する。一定電流Ｉ４を出力する電流源４６は信号
ＩＮＨ＊ の働きにより発振器の制御入力に接続されて
いる。
【００２６】フレーム帰還の間における再調整段階にお
いて、信号ＩＮＨは“高”であり、これは比較器４１を
禁止状態にし電流Ｉ１を打消し、更に電流源４６との接
続を断にする。２番目のＰＬＬは動作状態であり発振器
４０の周波数Ｆは電流Ｉ３の働きによりＦ０ に調整さ
れる。
いて、信号ＩＮＨは“高”であり、これは比較器４１を
禁止状態にし電流Ｉ１を打消し、更に電流源４６との接
続を断にする。２番目のＰＬＬは動作状態であり発振器
４０の周波数Ｆは電流Ｉ３の働きによりＦ０ に調整さ
れる。
【００２７】フレーム帰還外における復調において、信
号ＩＮＨは“低”となり、比較器４４は禁止状態であり
更にその出力はハイインピーダンスに設定されしかも出
力に生じた電圧ＶはコンデンサＣに蓄積される。このよ
うに次の調整段階まで電流Ｉ３はほぼ一定値を保つ。発
振器４０のアイドル周波数をＦ０ に固定する電流Ｉ３
に対し加えられる電流Ｉ４は、“高”となる信号ＩＮＨ
＊ により動作状態にある電流源４６から与えられてい
る。
号ＩＮＨは“低”となり、比較器４４は禁止状態であり
更にその出力はハイインピーダンスに設定されしかも出
力に生じた電圧ＶはコンデンサＣに蓄積される。このよ
うに次の調整段階まで電流Ｉ３はほぼ一定値を保つ。発
振器４０のアイドル周波数をＦ０ に固定する電流Ｉ３
に対し加えられる電流Ｉ４は、“高”となる信号ＩＮＨ
＊ により動作状態にある電流源４６から与えられてい
る。
【００２８】電流Ｉ４は各復調器で異なっており、電流
Ｉ４をＩ１がゼロとしてＩ３に加える時この電流Ｉ４に
より発振器のアイドル周波数をほぼＦ０ に近い該当色
の実際の変調周波数（Ｆ０ＢまたはＦ０Ｒ）に固定され
るようになる。複数のＩ４の値が製造段階で得られるの
はそれらが校正用の電流として正確にする必要がないか
らである（上記の例では、Ｆ０ ＝４．４３ＭＨｚ，Ｆ
０Ｂ＝４．２５ＭＨｚ，Ｆ０Ｒ＝４．４０６ＭＨｚ）。
Ｉ４をＩ１がゼロとしてＩ３に加える時この電流Ｉ４に
より発振器のアイドル周波数をほぼＦ０ に近い該当色
の実際の変調周波数（Ｆ０ＢまたはＦ０Ｒ）に固定され
るようになる。複数のＩ４の値が製造段階で得られるの
はそれらが校正用の電流として正確にする必要がないか
らである（上記の例では、Ｆ０ ＝４．４３ＭＨｚ，Ｆ
０Ｂ＝４．２５ＭＨｚ，Ｆ０Ｒ＝４．４０６ＭＨｚ）。
【００２９】この復調段階において、１番目の位相比較
器４１は動作状態となり、出力電流Ｉ１は発振器の制御
入力で電流Ｉ３，Ｉ４に加えられＩ４の周波数は副搬送
信号ＳＰの周波数に調整される。電流Ｉ１は位相の変化
を生じるがこれは実際には副搬送信号ＳＰとＦの間の周
波数の差を示している。電流Ｉ１は抵抗Ｒを通過するこ
とによりある電圧に変換される。この電圧は信号Ｂ１（
またはＲ１）を出力する差動増幅器４３により増幅され
る。
器４１は動作状態となり、出力電流Ｉ１は発振器の制御
入力で電流Ｉ３，Ｉ４に加えられＩ４の周波数は副搬送
信号ＳＰの周波数に調整される。電流Ｉ１は位相の変化
を生じるがこれは実際には副搬送信号ＳＰとＦの間の周
波数の差を示している。電流Ｉ１は抵抗Ｒを通過するこ
とによりある電圧に変換される。この電圧は信号Ｂ１（
またはＲ１）を出力する差動増幅器４３により増幅され
る。
【００３０】帰線消去信号ＥＦ１（またはＥＦ２）の働
きにより抵抗Ｒはスイッチ４２により短絡され、これに
より黒レベルを再度作り出す。出力信号Ｂ１（またはＲ
１）が打消される。
きにより抵抗Ｒはスイッチ４２により短絡され、これに
より黒レベルを再度作り出す。出力信号Ｂ１（またはＲ
１）が打消される。
【００３１】帰線消去信号ＥＦ１は前述の通常の信号Ｆ
Ｈ ／２とＢＬＫから得られ、信号ＥＦ２は信号ＦＨ
／２の相補信号と信号ＢＬＫから得られる。
Ｈ ／２とＢＬＫから得られ、信号ＥＦ２は信号ＦＨ
／２の相補信号と信号ＢＬＫから得られる。
【００３２】上述の素子は全てＢＩＣＭＯＳ技術により
同じ集積回路にまとめることができ、とりわけＣＣＤ遅
延線と全ての所要のスイッチは構成を非常に小さくする
ことができるＣＭＯＳ技術によることができる。各復調
器の電流Ｉ４は製造段階で得ることができ、これにより
従来の集積回路を使用する時必要となる周波数の２つの
単調な調整を少なくすることができる。
同じ集積回路にまとめることができ、とりわけＣＣＤ遅
延線と全ての所要のスイッチは構成を非常に小さくする
ことができるＣＭＯＳ技術によることができる。各復調
器の電流Ｉ４は製造段階で得ることができ、これにより
従来の集積回路を使用する時必要となる周波数の２つの
単調な調整を少なくすることができる。
【図１】従来の技術を示す。
【図２】従来の技術を示す。
【図３】この発明による簡略化したＳＥＣＡＭ方式デコ
ーダを示す。
ーダを示す。
【図４】この発明におけるデコーダのフェーズロックド
ループ復調器の概略図を示す。
ループ復調器の概略図を示す。
【図５】従来の技術とこの発明によるデコードの異なる
ノードにおける種々の波形を示す。
ノードにおける種々の波形を示す。
１０ 切換え回路
１１，２３，２４，３４，３５ 遅延線１２，１３，
２１，２２ 復調器 １４，１５ 帰線消去回路 ２５，２６，３２，３３ 加算器 ２７，２８ 分割器 ３０，３１ ＰＬＬ位相復調器 ４０ 発振器 ４１，４４ 位相比較器 ４２ スイッチ ４３ 差動増幅器 ４５ 電圧対電流変換器 ４６ 電流源
２１，２２ 復調器 １４，１５ 帰線消去回路 ２５，２６，３２，３３ 加算器 ２７，２８ 分割器 ３０，３１ ＰＬＬ位相復調器 ４０ 発振器 ４１，４４ 位相比較器 ４２ スイッチ ４３ 差動増幅器 ４５ 電圧対電流変換器 ４６ 電流源
Claims (8)
- 【請求項１】 青ラインと赤ラインに交互に対応して
情報を運ぶ色副搬送信号（ＳＰ）を受ける２つの復調器
（３０，３１）から成り、その出力が加算器（３２，３
３）の１つの入力には直接に、しかも他の入力には遅延
線（３４，３５）を通して接続されており、各復調器が
次のものから成るフェーズロックドループ復調器である
ＳＥＣＡＭ方式デコーダ： １ １つの入力で副搬送信号を入力し、制御電流（Ｉ
１）を電流制御発振器（４０）に出力し、更に他の入力
で発振器の出力信号（Ｆ）を入力する位相比較器（４１
）； ２ 制御電流の通路におかれ、それを横切り復調され
た副搬送信号を表わすある電圧が取出される抵抗装置（
Ｒ）； ３ 抵抗装置に平行に接続され同じ色のラインの間の
み開いているスイッチ（４２）。 - 【請求項２】 スイッチ（４２）を制御している帰線
消去信号（ＥＦ１，ＥＦ２）が帰線の期間および他の色
に対応したラインの間は動作レベルにある請求項１に記
載のＳＥＣＡＭ方式デコーダ。 - 【請求項３】 周期的な禁止信号（ＩＮＨ）の働きに
より、比較器（４１）の出力電流（Ｉ１）が打消され、
調整電流（Ｉ２）が発振器（４０）に出力する請求項１
に記載のＳＥＣＡＭ方式デコーダ。 - 【請求項４】 スイッチ（４２）が少なくとも１つの
ＭＯＳトランジスタから成る請求項１に記載のＳＥＣＡ
Ｍ方式デコーダ。 - 【請求項５】 次のことのための装置から成る請求項
３に記載のＳＥＣＡＭ方式デコーダ： １ 禁止信号（ＩＮＨ）が所定のレベル（低）にある
時、発振器（４０）のアイドル調整に対応した１番目の
一定値（Ｉ３＋Ｉ４）を有する調整電流を出力すること
； ２ 禁止信号（ＩＮＨ）が所定の論理状態の相補状態
（１）をとる時、発振器（４０）の出力信号（Ｆ）と基
準周波数（Ｆ０ ）との間の位相差の関数である２番目
の値（Ｉ３）を有する調整電流（Ｉ２）を出力すること
。 - 【請求項６】 前記装置が次のものから成る請求項５
に記載のＳＥＣＡＭ方式デコーダ： １ 発振器（４０）の出力信号（Ｆ）と基準周波数（
Ｆ０ ）の間の位相差の関数である電圧（Ｖ）を出力し
、相補状態が電圧（Ｖ）を打消す禁止信号（ＩＮＨ）を
受ける２番目の位相比較器（４４）； ２ 電圧（Ｖ）を発振器（４０）の２番目の制御電流
（Ｉ３）に変換する電圧対電流変換器（４５）；３
２番目の制御電流（Ｉ３）を記憶する装置（Ｃ，４５）
； ４ 禁止信号（ＩＮＨ）が所定の状態の時、発振器（
４０）を制御する一定電流を出力する電流源（４６）。 - 【請求項７】 ２番目の制御電流（Ｉ３）を記憶する
ための装置が次のものから成る請求項５に記載のＳＥＣ
ＡＭ方式デコーダ： １ ２番目の比較器の出力と接地の間を接続するコン
デンサ（Ｃ）； ２ ２番目の比較器（４４）の出力と発振器（４０）
の制御入力の間を接続する電流変換器（４５）に対する
電圧。 - 【請求項８】 禁止信号がフレーム帰還期間の間に相
補状態をとる請求項５に記載のＳＥＣＡＭ方式デコーダ
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9011826A FR2666952A1 (fr) | 1990-09-18 | 1990-09-18 | Decodeur secam. |
| FR9011826 | 1990-09-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04263594A true JPH04263594A (ja) | 1992-09-18 |
| JP2850597B2 JP2850597B2 (ja) | 1999-01-27 |
Family
ID=9400640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3265431A Expired - Lifetime JP2850597B2 (ja) | 1990-09-18 | 1991-09-18 | Ｓｅｃａｍ方式デコーダ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5194938A (ja) |
| EP (1) | EP0478473B1 (ja) |
| JP (1) | JP2850597B2 (ja) |
| DE (1) | DE69111010T2 (ja) |
| FR (1) | FR2666952A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004208314A (ja) * | 2002-12-23 | 2004-07-22 | Agilent Technol Inc | フィードフォーワード型位相変調を用いて位相ロックループのトラッキング誤差を補正するためのシステム及び方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2778051B1 (fr) * | 1998-04-23 | 2000-07-21 | Sgs Thomson Microelectronics | Systeme de lignes a retard chrominance |
| FR2778052B1 (fr) * | 1998-04-24 | 2000-07-21 | Sgs Thomson Microelectronics | Demodulateur, en particulier de signal de chrominance secam, a double ajustage en frequence |
| KR100304697B1 (ko) | 1998-11-19 | 2001-09-24 | 윤종용 | 주파수 복조 장치 및 방법 |
| US6943847B2 (en) * | 2001-08-31 | 2005-09-13 | Texas Instruments Incorporated | FM demodulator for SECAM decoder |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT342831B (de) * | 1973-04-19 | 1978-04-25 | Schiedel Kg | Aus mehreren fertigbauteilen zusammensetzbarer schacht und fertigbauteil fur den schacht |
| US4117410A (en) * | 1977-10-13 | 1978-09-26 | Motorola, Inc. | Phase locked loop signal demodulator and squelch circuit |
| EP0009204B1 (de) * | 1978-09-23 | 1983-04-13 | Licentia Patent-Verwaltungs-GmbH | Farbdecoder für einen PAL- oder SECAM- Farbfernsehempfänger |
| DE3243014C2 (de) * | 1982-11-20 | 1985-01-24 | Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen | Schaltungsanordnung zur Demodulation von SECAM-Farbdifferenzsignalen |
| FR2537818A1 (fr) * | 1982-12-10 | 1984-06-15 | Thomson Csf | Circuit et procede de decodage de chrominance a ligne a retard analogique ou numerique dans un systeme de television de type pal ou secam |
| US4631487A (en) * | 1985-09-24 | 1986-12-23 | Independent Broadcasting Authority | Phase lock loop television signal demodulator |
| FR2589303B1 (fr) * | 1985-10-25 | 1987-11-20 | Thomson Csf | Demodulateur de chrominance secam |
| NL8800557A (nl) * | 1988-03-07 | 1989-10-02 | Philips Nv | Kleurentelevisiestandaardidentificatieschakeling. |
-
1990
- 1990-09-18 FR FR9011826A patent/FR2666952A1/fr active Pending
-
1991
- 1991-09-16 EP EP91420327A patent/EP0478473B1/fr not_active Expired - Lifetime
- 1991-09-16 DE DE69111010T patent/DE69111010T2/de not_active Expired - Fee Related
- 1991-09-17 US US07/760,532 patent/US5194938A/en not_active Expired - Lifetime
- 1991-09-18 JP JP3265431A patent/JP2850597B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004208314A (ja) * | 2002-12-23 | 2004-07-22 | Agilent Technol Inc | フィードフォーワード型位相変調を用いて位相ロックループのトラッキング誤差を補正するためのシステム及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2850597B2 (ja) | 1999-01-27 |
| DE69111010T2 (de) | 1996-01-04 |
| FR2666952A1 (fr) | 1992-03-20 |
| EP0478473A1 (fr) | 1992-04-01 |
| DE69111010D1 (de) | 1995-08-10 |
| US5194938A (en) | 1993-03-16 |
| EP0478473B1 (fr) | 1995-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4533938A (en) | Color modifier for composite video signals | |
| EP0079097A1 (en) | Auto-tuned frequency discriminator | |
| EP0013596B1 (en) | Luminance delay control apparatus in pal/secam television receiver | |
| US3872497A (en) | Signal translating apparatus for composite signal subject to jitter | |
| JPH04263594A (ja) | Ｓｅｃａｍ方式デコーダ | |
| GB2106742A (en) | Clock generator for a digital color television signal processor | |
| EP0145224B1 (en) | Stabilized color television subcarrier regenerator circuit and method | |
| US3662097A (en) | Chroma processing circuitry with selectable color correction mode | |
| US4287530A (en) | Demodulator system including a tunable discriminator suitable for use in a secam television receiver | |
| US3780219A (en) | Signal processing circuit | |
| KR960016441B1 (ko) | 알지비(rgb) 인코더 | |
| JPH0748873B2 (ja) | 磁気記録再生装置 | |
| US4590513A (en) | Odd harmonic signal generator | |
| US4048652A (en) | Automatic hue control system | |
| US4625233A (en) | I-phase fleshtone correction system using R-Y, G-Y and B-Y color difference signal demodulators | |
| US6151080A (en) | Secam chrominance signal demodulator with two red-blue channels and a single oscillator | |
| US5122865A (en) | Chroma key signal generator for a video editing apparatus | |
| US3405230A (en) | Color television demodulation system | |
| KR970007810B1 (ko) | 재생 색신호 처리용 자동 위상 제어 회로 | |
| USRE31326E (en) | Signal translating apparatus for composite signal subject to jitter | |
| US5101265A (en) | Secam color signal processing device | |
| JPS6325780Y2 (ja) | ||
| US4970583A (en) | Combined video processing circuit and image enhancer | |
| JP2563812Y2 (ja) | カラーバースト信号連続化回路 | |
| Harwood et al. | Integrated NTSC Chrominance/Luminance Processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981013 |