DE69029021T2

DE69029021T2 - Datenempfängerschnittstellenschaltung

Info

Publication number: DE69029021T2
Application number: DE69029021T
Authority: DE
Inventors: Marcel Chenier; Brian Wale
Original assignee: Northern Telecom Ltd
Current assignee: Nortel Networks Ltd
Priority date: 1989-09-13
Filing date: 1990-08-16
Publication date: 1997-03-06
Anticipated expiration: 2010-08-17
Also published as: EP0417918B1; CN1050959A; DE69029021D1; JPH03117127A; CA1336103C; CN1021612C; ATE144869T1; EP0417918A2; JP2736820B2; EP0417918A3

Description

Gebiet der Erfindung

Diese Erfindung bezieht sich allgemein auf eine Datenempfänger- Schnittstellenschaltung und spezieller auf ein Verfahren und eine Vorrichtung um Daten anzunehmen, die innerhalb vorgegebener Kriterien in korrekte Datenbläcke aufgeteilt bzw. in Datenrahmen angeordnet sind.

Ausgangspunkt der Erfindung

Viele Datenübertragungssysteme senden und empfangen in Datenblöcke aufgeteilte oder in Rahmen angeordnete serielle Daten. Jeder Datenrahmen wird mit einem Rahmenimpuls identifiziert, der ihn von dem vorhergehenden Datenrahmen trennt. Diese Rahmengrenze kann zur Synchronisation der übertragenen Daten dienen. Wenn beispielsweise ein Bitstrom in einer Mehr-Kanalanordnung übertragen wird, in der jeder Kanal zehn Bit hat, stellt das erste Bit Bit 1 von Kanal 1 dar, das zweite Bit stellt Bit 2 von Kanal 1 dar, ... das zehnte Bit stellt Bit 10 von Kanal 1 dar und das elfte Bit stellt Bit 1 von Kanal 2 dar. Das erste Bit jedes Kanals ist ein Rahmenimpuls und die Bits 2 bis 10 bilden typischerweise Datenbits, obwohl einige Verfahren vorsehen können, Bit 2 jedes entsprechenden Kanals zur Überprüfung, beispielsweise der Parität, zu verwenden. Ein Empfänger, der den seriellen Bitstrom empfängt, verwendet die Rahmenimpulse, um die Datenbits mit ihren jeweiligen Kanälen auszurichten. Rahmenimpulse werden also verwendet, um die Grenzen von Datengruppen zu markieren und dem Empfänger einen Bezugs-Rahmen zu liefern.
Die Übertragung von in Rahmnen angeordneten Daten bei einer bekannnten dynamischen Speicherschaltung zur Verwendung in einem Telefonvermittlungssystem ist in dem US Patent 4 323 790 auf den Namen von Stephen C. Dunning et al beschrieben. Diese Schaltung verwendet eine Vorrichtung zur Feststellung eines FIFO- (Speicher bei dem die zuerst gespeicherten Daten auch zuerst wieder ausgegeben werden) Speicherüberlaufs oder Unterlaufs, aufgrund eines dauernden Anstiegs oder Abfalls der Frequenzrate der Daten, zu erkennen. Der FIFO-Speicher führt eine zwischenspeicherung des Datenteus eines seriellen Datenstroms durch, der zwischen Rahmenimpulsen angeordnet wurde. Diese Schaltung weist keine Einrichtung zur Überwachung von Datenverfälschungen auf.
Die US-A-3 891 971 (Hirvela et al) beschreibt eine Baugruppe zum Empfang von Daten auf einer Vielzahl von parallelen Leitungen, bei der die Daten auf bestimmten Leitungen mit unterschiedlichen Raten vorliegen. Jede Leitung wird mit einer Rate abgetastet, die mindestens so hoch ist, wie die, mit der Daten auf irgendeiner Leitung vorliegen können, wobei die abgetasteten Daten nur einmal pro Auftreten des Taktes in einem Notizblockspeicher abgelegt werden.
Die Daten werden als in korrekten Rahmen angeordnet bezeichnet, wenn die Anzahl der Taktzyklen zwischen Paaren von aufeinanderfolgenden Rahmenimpulsen gleich einer vorgegebenen Anzahl ist. Dennoch ist es nicht ungewöhnlich, daß verfälschte Daten von einem Knoten eines Übertragungssystems empfangen werden; die Ursache der Datenverfälschung kann eine unstabile Taktquelle, Rauschen im System, schlechte Verbindungen oder eine Vielzahl anderer Gründe sein. Es hat sich oft herausgestellt, daß zusätzliche Taktzyklen oder zu wenig Taktzyklen zwischen zwei aufeinanderfolgenden Rahmenimpulsen in einem System auftreten, in dem die Folge von Rahmeimpulsen periodisch sein sollte und daß somit eine vorgegebene Anzahl von Taktzyklen zwischen jedem Paar der Rahmenimpulse haben sollte. Wenn diese Situation unentdeckt bleibt, kann eine große Menge von verfälschten Daten vom Empfänger angenommen werden, bevor ein Fehlerkontrollmechanismus das Problem erkennen und Korrekturmaßnahmen einleiten kann. Die meisten der bekannten Datenempfänger verwenden eine Eingangsstufe, die einen dynamischen Puffer beinhaltet, der normalerweise in Form eines FIFO gebildet ist. Derzeit im Handel erhältliche FIFOs weisen gewöhnlich FIFO-Voll- und FIFO-Leer- Anzeigen zur Bezeichnung von Überlauf- und Unterlaufzuständen, sowie Lese- und Schreibzeiger auf. Es ist jedoch nicht möglich, die Lese- und Schreibzeiger zur Überwachung des Inhalts des FIFO's zu verwenden, weil diese bausteinintern sind.
Es ist somit ein Ziel der Erfindung, eine neue Schaltung und ein neues Verfahren zur Annahme von korrekt in Rahmen angeordneten Daten dadurch zu schaffen, daß erkannt wird, ob die Anzahl der Taktzyklen zwischen zwei aufeinanderfolgenden Rahmenimpulsen gleich einer vorgegebenen Anzahl ist, und die Daten anzunehmen, wenn die Anzahl der Taktzyklen gleich der vorgegebenen Anzahl ist.

Zusammenfassung der Erfindung

Erfindungsgemäß wird ein Verfahren zur Annahme von Daten geschaffen, die zwischen zwei aufeinanderfolgenden Rahmenimpulsen angeordnet sind, wobei die beiden Rahmenimpulse durch eine Vielzahl von Datenbits getrennt sind, von denen jedes einem Taktzyklus entspricht, wobei das Verfahren die Schritte der Speicherung der Daten in einer Speichervorrichtung und der Feststellung umfaßt, ob die gespeicherten Daten angenommen werden und dadurch gekennzeichnet ist, daß die Taktzyklen gezählt werden, die zwischen den beiden aufeinanderfolgenden Rahmenimpulsen auftreten, und daß die gespeicherten Daten angenommen werden, wenn die gezählte Anzahl von Taktzyklen gleich einer vorgegebenen Anzahl ist.
Aus einem anderen Grundgedanken ergibt die Erfindung eine Schaltung zur Annahme von Daten, die zwischen zwei aufeinanderfolgenden Rahmenimpulsen angeordnet sind, wobei die beiden Rahmenimpulse durch eine Vielzahl von Datenbits getrennt sind, von denen jedes einem Taktzyklus entspricht, wobei die Schaltung eine Speichervorrichtung zum Zwischenspeichern der Daten, eine Zählervorrichtung und eine Steuerschaltung aufweist und dadurch gekennzeichnet ist, daß die Zählervorrichtung auf Steuersignale anspricht, um die Taktzyklen zwischen den aufeinanderfolgenden Rahmenimpulsen zu zählen, und daß die Steuerschaltung Signale zur Speicherung und Zählung der Datenbits erzeugt und es ermöglicht, daß die in der Speichervorrichtung gespeicherten Daten gelesen werden, wenn die gezählte Anzahl von Taktzyklen einer vorgegebenen Anzahl entspricht.

Ausführliche Beschreibung der bevorzugten Ausführungsform

Eine Ausführungsform der Erfindung wird nun in Verbindung mit den zeichnungen beschrieben, in denen:
Fig. 1 ein Blockschaltbild der Datenannahmeschaltung nach der vorliegenden Erfindung ist, und
Fig. 2A und 2B jeweils Zustandsdiagramme einer Endlichen-Lese-Schreib-Zustandsmaschine (R/W-FSM) und einer Endlichen-Rücksetz-Zustandsmaschine (R-FSM) sind, die die Funktion der Schaltung nach Fig. 1 zeigen.
Fig. 1 zeigt eine Leitungs-Schnittstellenbaugruppe 1, die eine Dateneingangs-Anschlußklemme 2 zum Empfang eines Eingangssignals einer Daten-Zwischenleitung oder eines Daten-Links aufweist. Das Eingangssignal ist ein zweiphasencodiertes Signal, bei dem die Daten periodisch zwischen zwei aufeinanderfolgenden Rahmenimpulsen angeordnet sind. Wie allgemein bekannt, codiert ein zweiphasencodiertes Signal Daten, Rahmeninformationen und Taktinformationen, die aus dem Signal wiedergewonnen werden können. Die Codierung ist wie folgt: eine logische 1 ist als 0-1 codiert, eine logische 0 ist als 1-0 codiert und eine Zweiphasen-Regelverletzung, die einen Rahmenimpuls darstellt, wird durch drei aufeinanderfolgende Eins- oder Nullwerte codiert. Weil das Leitungs-Eingangssignal typischerweise ein serieller Bitstrom ist, der Datenbits und Rahmenbits seriell kombiniert beinhaltet, ist es notwendig, die Datenbits und die Rahmenbits zu trennen. Wie es dem Fachmann bekannt und beispielsweise in der US-PS 4 323 790 gezeigt ist, weist die in Fig. 1 gezeigte Schnittstellenbaugruppe 1 Einrichtungen zum Empfang des Zwischenleitungssignals und zur getrennten Wiedergewinnung der Daten-, Takt- und Rahmeninformation auf. Die Leitungs-Schnittstellenbaugruppe 1 hat eine erste Ausgangs-Anschlußklemme 3 zur Abgabe eines Leitungs-Datensignals, eine zweite Ausgangs- Anschlußklemme 4 zur Abgabe eines Leitungs-Taktsignals und eine dritte Ausgangs-Anschlußklemme 5 zur Abgabe eines Leitungs- Rahmensignals. Diese drei Signale werden aus dem zusammengesetzten Leitungs-Eingangssignal gewonnen.
Ein Datenempfänger 40 liest die Daten quasi-synchron. Eine quasi-synchrone Anordnung ist eine Anordnung, in der ein Empfänger und Sender Taktsignale derselben Frequenz haben, obwohl die Nachrichtenübertragung zwischen Sender und Empfänger asynchron ist. Typischerweise wird ein dynamischer Puffer, wie ein FIFO-Fuffer verwendet, um die Daten bei einem asynchronen Kommunikationsschema zwischenzuspeichern.
Ein erster FIFO-Puffer 10 (Puffer bei dem zuerst gespeicherte Daten auch zuerst wieder ausgegeben werden) hat eine Eingangs- Anschlußklemme 6, die mit der Ausgangs-Anschlußklemme 3 der Schnittstellenbaugruppe 1 verbunden ist und dient dazu, einen Teil des Leitungs-Datensignals zwischenzuspeichern, der dann über die Anschlußklemme 7 an einen Datenempfänger 40 ausgegeben werden kann. Wie dies bei derartigen Baugruppen üblich ist, weist der FIFO 10 einen FIFO-Voll-Anschluß 8 und einen FIFO- Leer-Anschluß 9, einen Rücksetz-Anschluß 11, einen Lese-Anschluß R und einen Schreib-Anschluß W auf. Eine Steuerschaltung 30 ist zur Steuerung des Betriebes des FIFO 10 in Abhängigkeit von Signalen von der Schnittstellenbaugruppe 1, einer Zählerbaugruppe 20 und des FIFO 10 ausgebildet. Die Steuerschaltung 30 ist mit den Ausgangs-Anschlußklemmen 4 und 5 der Schnittstellenschaltung 1 verbunden, um das abgeleitete Leitungs-Taktsignal bzw. das abgeleitete Leitungs-Rahmensignal zu empfangen. Damit der Datenempfänger 40 seine Funktion mit der erfindungsgemäßen Schaltung ausführen kann, liefert er der Steuerschaltung 30 ein System-Taktsignal, das dieselbe Frequenz hat, wie das Leitungs- Taktsignal sowie ein System-Rahmensignal, das dieselbe Frequenz hat, wie das Verbindungs-Rahmensignal.
Die Steuerschaltung 30 ist grundlegend ein Netzwerk aus Logikgattern, die zusammengeschaltet sind, um vorherbestimmte Steuersignale abzugeben, wenn vorherbestimmte Eingangssignale anliegen. Die Schaltung 30 kann daher als Endliche-Zustandsmaschine (FSM) betrachtet werden. Tatsächlich kann die Steuerschaltung logisch in eine Lese-/Schreib-Zustandsmaschine (R/W- FSM) und eine Rücksetz-Zustandsmaschine (R-FSM) aufgeteilet werden, wie in Fig. 1 gezeigt.
Die Zählschaltungseinrichtung 20 weist erste und zweite Zähler und 26 zur zählung von Taktzyklen innerhalb irgendeines gegebenen Datenrahmens auf. Der erste Zähler 25 spricht auf das Leitungs-Taktsignal an einer Leitung 21 und ein verzögertes Leitungs-Rahmensignal an einer ersten Rücksetzleitung 22 an, um eine Leitungs-Rahmenzählung zu erzeugen, die die Anzahl der Taktzyklen zwischen Rahmenimpulsen in dem Leitungs- Eingangssignal darstellt. Ähnlich spricht der zweite Zähler 26 auf ein System-Taktsignal an einer Eingangsleitung 23 und auf ein verzögertes System-Rahmensignal an einer Eingangsleitung 24 an, um eine System-Rahmenzählung zu erzeugen, die die Anzahl der System-Taktsignale darstellt, die zwischen System-Rahmenimpulsen im System-Rahmensignal existieren. Sowohl das verzögerte Leitungs-Rahmensignal als auch das verzögerte System-Rahmensignal wird aus dem Leitungs-Rahmensignal und dem System-Rahmensignal in der Steuerschaltung 30 abgeleitet; und diese Signale folgen zeitlich ihrem jeweiligen Originalsignal, wobei sie gegenüber diesem um einen Taktzyklus verschoben sind. Die Zähler 25 und 26 liefern ihr jeweiliges Ausgangssignal an die Steuerschaltung 30.
Der Zähler 26 und mit ihm in Verbindung stehende Schaltungen dienen dazu, die Betriebsbeziehung zwischen dem Datenempfänger 40 und dem FIFO 10 zu überwachen, in dem sichergestellt wird, daß der Empfänger dazu in der Lage ist, den Inhalt des FIFO richtig zu lesen.
Im Betrieb empfängt die Leitungs-Schnittstellenbaugruppe 1 das Leitungs-Eingangssignal, das, wie oben erwähnt, ein zusammengesetztes serielles Signal ist, das aus Daten- und Rahmenbits sowie aus Taktinformationen besteht. Die Schnittstellenbaugruppe 1 decodiert das empfangene Signal in das Leitungs-Datensignal, das Leitungs-Taktsignal und das Leitungs-Rahmensignal. Die Steuerschaltung 30 empfängt das Leitungs-Taktsignal, das Leitungs-Rahmensignal, das System-Taktsignal, das System-Rahmensignal, das FIFO-Vollsignal, das FIFO-Leersignal, die Leitungs- und Systemrahmenzählungen, und sie erzeugt das Schreib-, Lese- oder Rücksetzsignal für den FIFO 10 in Abhängigkeit vom Zustand der empfangenen Signale. Wenn das Schreibsignal anliegt, empfängt der FIFO 10 das Leitungs-Datensignal und speichert Datenbits nacheinander, bis das Lesesignal oder das Rücksetzsignal anliegt. Bei Anlegen des Lesesignals werden die Datenbits durch den Datenempfänger 40 aus dem FIFO 10 ausgelesen. Der FIFO 10 wird als Zwischenpuffer verwendet, um die Daten zu speichern, während die Steuerschaltung 30 entscheidet, ob die Daten richtig in Rahmen angeordnet sind. Wenn das Rücksetzsignal anliegt, räumt der FIFO 10 all seine Daten. Dieser Vorgang des Räumens oder Freirnachens kann einfach durch das Zurücksetzen der Lese-und Schreibzeiger innerhalb des FIFO 10 erreicht werden, anstatt die gespeicherten Daten tatsächlich zu löschen.
Die ersten und zweiten Zähler 25 und 26 arbeiten in der gleichen Weise, haben jedoch unterschiedliche Eingangs- und Ausgangssignale. Der Zählerstand des ersten Zählers 25 wird durch das Leitungs-Taktsignal erhöht und durch das Anlegen des verzögerten Leitungs-Rahmensignals, das durch die Steuerschaltung 30 erzeugt wird, zurückgesetzt. Als Antwort auf das Leitungs- Rahmensignal vergleicht die Steuerschaltung 30 den Zählerstand, der durch die Leitungs-Rahmenzählung dargestellt ist, mit einer vorgegebenen Anzahl. Wenn der Zählerstand und die vorgegebene Anzahl gleich sind&sub1; wird das Lesesignal von der Steuerschaltung 30 in Abhängigkeit davon erzeugt, ob das System- Taktsignal und das System-Rahmensignal anliegen und ob die im FIFO 10 gespeicherten Daten gelesen werden können. Der Zählerstand des zweiten Zählers 26 wird durch das Systern-Taktsignal erhöht, und der zweite Zähler wird durch das Anlegen des verzögerten System-Rahmensignals zurückgesetzt. Bevor das Lesesignal erzeugt wird, wird die Integrität des System-Rahmensignals überpfüft, indem festgestellt wird, ob das System-Rahmensignal die richtige Anzahl von Taktzyklen zwischen aufeinanderfolgenden Rahmenimpulsen aufweist. Wenn die Anzahl der Taktzyklen zwischen den Rahmenimpulsen falsch ist, erzeugt die Steuerschaltung 30 das Rücksetzsignal, um den Inhalt des FIFO 10 zu löschen.
Die folgende Beschreibung der Betriebsweise wird unter Bezugnahme auf Figur 2A, die die Funktion der R/W-FSM zeigt und auf Figur 2B, die die Funktion der R-FSM zeigt, weiterverständlich.
Der folgende Pseudokode zeigt den Betrieb der R/W-FSM:
Zustand 0: Lesesignal nicht erzeugt
Schreibsignal nicht erzeugt
LESEN = unwahr
wenn kein Zurücksetzen vorliegt
wenn Leitungs-Rahmensignal vorliegt
gehe zu Zustand 1
sonst gehe zu Zustand
Zustand 1: Lesesignal nicht erzeugt
Schreibsignal erzeugt
LESEN = unwahr
wenn kein Zurücksetzen vorliegt
wenn System-Rahmensignal vorliegt
gehe zu Zustand 2
sonst warte auf System-Rahmensignal
sonst gehe zu Zustand
Zustand 2: Lesesignal erzeugt
Schreibsignal erzeugt
LESEN = wahr
wenn kein Zurücksetzen vorliegt
gehe zu Zustand 2
sonst gehe zu Zustand
Die R/W-FSM warted im Zustand 0, nachdem das Zurücksetzsignal angelegt wurde, bis das Leitungs-Rahmensignal vorliegt. Wenn der erste Leitungs-Rahmenimpuls auftritt, legt die R/W-FSM das Schreibsignal an und die Daten werden in den FIFO geschrieben. Wenn das System-Rahmensignal erzeugt ist, wird Zustand 2 ausgehend von Zustand 1 aus ausgeführt, und das FIFO wird gelesen.
Der folgende Pseudokode zeigt den Betrieb der R-FSM:
Zustand 0: wenn LESEN = wahr und FIFO-Leer vorliegt dann
gehe zu Zustand 3
wenn FIFO-Voll gehe zu Zustand 3
wenn Leitungs-Rahmensignal vorliegt
gehe zu Zustand 1
wenn System-Rahmensignal vorliegt
gehe zu Zustand 2
gehe zu Zustand 0
Zustand 1: wenn Leitungs_Rahmen_Zählerstand nicht
gleich vorgegebener_Wert dann
gehe zu Zustand 3
sonst gehe zu Zustand 0
Zustand 2: wenn System_Rahmen_Zählerstand nicht gleich
Vorgegebener_Wert dann
gehe zu Zustand 3
sonst gehe zu Zustand 0
Zustand 3: Zurücksetzen_Lesen/Schreiben FSM = wahr
gehe zu Zustand 4
Zustand 4: Rücksetzsignal = wahr
gehe zu Zustand 5
Zustand 5: Rücksetzsignal = unwahr
gehe zu Zustand 6
Zustand 6: Zurücksetzen_lesen/schreiben_FSM = unwahr
gehe zu Zustand 7
Zustand 7: wenn Leltungs-Rahmensignal vorliegt
gehe zu Zustand 8
sonst gehe zu Zustand 7
Zustand 8: wenn System-Rahmensignal vorliegt
gehe zu Zustand 0
sonst gehe zu Zustand 8
Zustand 0 ist der Leerlauf-Zustand, indem die R-FSM jeweils die Voll- und Leer-Bedingungen überwacht. Zustand 1 und 2 gehen zu Zustand 3 über, wenn der Leitungs-Rahmen-Zählerstand nicht gleich dem vorgegebenen Wert ist. Zustand 3 und 6 sind Fehler-Zustände. Das Zurücksetzen_Lesen/Schreiben_FSM Signal setzt zuerst die R/W-FSM zurück&sub1; und das Anlegen des Rücksetzsignals setzt den FIFO zurück. Die Zustände 7 und 8 warten, bis der nächste Rahmen begonnen hat, bevor sie zum Leerlauf-Zustand 0 zurückgehen.
Normalerweise kann die Steuerschaltung 30 durch die Verwendung eines oder mehrerer programmierbarer Array-Logik-Bausteine realisiert werden, die entsprechend konfiguriert sind, um als R/W-FSM und R-FSM zu arbeiten. Ähnlich können die Zähler und 26 realisiert werden, indem sie den selben oder einen anderen programmierbaren Array-Logik-Baustein verwenden.
Die Schaltung der Erfindung ermöglicht damit eine Daten-Leitungs-Schnittstellen-Schaltung, die ein im Handel erhältliches monolitisches FIFO verwendet, um richtig eingerahmte Daten anzunehmen.
Unter Hinzufügung eines minimalen Umfangs an Schaltungen zu einer herkömmlichen Daten-Empfangs-Schnittstellen-Schaltung ermöglicht die Erfindung einen wirtschaftlichen und wirkungsvollen weg, durch falsche Anordnung in Rahmen verfälschte Daten zu verwerfen.

Claims

1. Verfahren zur Annahme von Daten, die zwischen einem Paar aufeinanderfolgender Rahmenimpulse eingerahmt sind, wobei das Paar von Rahmenimpulsen durch eine Vielzahl von Datenbits getrennt wird, von denen jedes mit einem Taktzyklus korrespondiert, wobei das Verfahren die Schritte umfaßt, die Daten in einer Speichervorrichtung (10) zu speichern und zu entscheiden, ob die gespeicherten Daten angenommen werden, dadurch gekennzeichnet, daß die Taktzyklen gezählt werden, die zwischen dem Paar der aufeinanderfolgenden Rahmenimpulse vorkommen, und daß die gespeicherten Daten angenommen werden, wenn die gezählte Anzahl (25) von Taktzyklen gleich einer vorherbestimmten Anzahl ist.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt der Annahme den Schritt umfaßt, zu gestatten, daß die gespeicherten Daten aus der Speichervorrichtung (10) ausgelesen werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Schritt des Speicherns den Schritt umfaßt, die Daten, die eine vorbestimmte Reihenfolge haben, in die Speichervorrichtung (10) zu schreiben, und daß die Reihenfolge der Bits erhalten bleibt.

4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß es den weiteren Schritt umfaßt, die Daten in der Speichervorrichtung (10) mit einer nächsten Vielzahl von Bits zu überschreiben, wenn die gezählte Anzahl (25) von Taktzyklen nicht gleich der vorherbestimmten Anzahl ist.

5. Schaltung zur Annahme von Daten, die zwischen einem Paar aufeinanderfolgender Rahmenimpulse eingerahmt sind, wobei das Paar von Rahmenimpulsen durch eine Vielzahl von Datenbits getrennt wird, von denen jedes mit einem Taktzyklus korrespondiert, wobei die Schaltung eine Speichervorrichtung (10) zum Zwischenspeichern der Daten, eine Zählervorrichtung (20) und eine Steuerschaltung (30) aufweist, dadurch gekennzeichnet, daß die Zählervorrichtung (20) auf die Kontrollsignale (21, 22) anspricht, um die Taktzyklen zwischen den aufeinanderfolgenden Rahmenimpulsen zu zählen (25), und daß die Steuerschaltung (30) Signale erzeugt, die das Speichern und Zählen der Datenbits steuern und es gestattet, daß die in der Speichervorrichtung gespeicherten Daten gelesen werden, wenn die gezählte Anzahl (25) von Taktzyklen einer vorherbestimmten Anzahl entspricht.

6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Zählervorrichtung (20) einen Dualzähler aufweist.

7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Speichervorrichtung (10) durch einen FIFO-Puffer gebildet ist.

8. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Steuerschaltung (30) ein programmierbarer Array-Logik-Baustein ist, der derart konfiguriert ist, daß er die Funktionen der Steuerschaltung aufweist.

9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß der FIFO-Puffer durch einen im Handel erhältlichen monolitischen Baustein gebildet ist.

10. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Zählervorrichtung (20) auch auf Takt- und Rahmensignale eines an die Schaltung angeschlossenen Datenempfängers (40) anspricht, um ein Zählersignal (26) zu erzeugen, das der Anzahl von Bits zwischen jedem Paar von vom Empfänger empfangenen Rahmenimpulsen entspricht, und daß die Steuerschaltung (30) weiterhin Vorrichtungen aufweist, um nachzuprüfen, daß die zeitliche Abstimmung des Empfängers der der eingerahmten Daten entspricht.