DE69009958T2 - Adhäsionsstruktur für Halbleiterbauelement und Verfahren zu ihrer Herstellung. - Google Patents

Adhäsionsstruktur für Halbleiterbauelement und Verfahren zu ihrer Herstellung.

Info

Publication number
DE69009958T2
DE69009958T2 DE69009958T DE69009958T DE69009958T2 DE 69009958 T2 DE69009958 T2 DE 69009958T2 DE 69009958 T DE69009958 T DE 69009958T DE 69009958 T DE69009958 T DE 69009958T DE 69009958 T2 DE69009958 T2 DE 69009958T2
Authority
DE
Germany
Prior art keywords
package
intermediate layer
semiconductor device
layer
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69009958T
Other languages
English (en)
Other versions
DE69009958D1 (de
Inventor
Toshio Hamano
Takekiyo Saito
Takeshi Takenaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP33758589A external-priority patent/JP2751501B2/ja
Priority claimed from JP2221809A external-priority patent/JP2788672B2/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE69009958D1 publication Critical patent/DE69009958D1/de
Publication of DE69009958T2 publication Critical patent/DE69009958T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich im allgemeinen auf eine Halbleiteranordnung, und im besonderen auf eine Verbesserung beim Aneinanderhaften von strukturellen Elementen, wie einer Packung und einer Abdeckung. Ferner betrifft die vorliegende Erfindung ein Verfahren zum Herstellen solch einer Halbleiteranordnung.
  • In jüngster Zeit wurden Halbleiterchips mit großen Abmessungen verwendet, um eine hohe Integrationsdichte zu realisieren. Da die Halbleiterchipgröße zunimmt, wird eine Packung, die einen Halbleiterchip aufnimmt, auch größer. Ein Deckel (auch als Kappe oder Abdeckung bezeichnet) haftet zum Beispiel durch ein Haftmittel an einer Stufenoberfläche der Packung. Es ist notwendig, eine ausreichende Festigkeit eines Haftabschnittes zwischen der Packung und dem Deckel zu erreichen, besonders wenn die Packung einen großen Halbleiterchip aufnimmt.
  • Unter Bezugnahme auf FIG. 1 ist eine herkömmliche Halbleiteranordnung des Fritteabdichtungstyps gezeigt. FIG. 2 ist ein vergrößertes Diagramm eines Abschnittes, der in FIG. 1 von der Strichpunktlinie umgeben ist. Die Halbleiteranordnung 1 besteht aus einer Keramikpackung 2, einem Halbleiterchip 3, auf dem integrierte Schaltungen gebildet sind, einem Deckel 4 und einer Glasschicht 5. Die Keramikpackung 2 hat einen vertieften Abschnitt, in dem der Halbleiterchip 3 untergebracht ist. Der Deckel 4 haftet durch die Glasschicht 5 an einer (oberen) Stufenoberfläche der Keramikpackung 2. Im allgemeinen wird, da die Chipgröße zunimmt, ein Gewicht, das auf den Deckel 4 angewendet wird, verändert, um die Zuverlässigkeit des Abdichtens der Halbleiteranordnung zu verbessern.
  • Die Anmelder führten auf der Grundlage eines MIL- Standards, MIL-STD-883C 1011 COND.A, eine Wärmeschockprüfung durch, bei der Muster der in FIG. 1 gezeigten Halbleiteranordnung abwechselnd in eine Kammer, die auf 0ºC gehalten wird, und in eine Kammer mit 100ºC gebracht werden. Die Resultate der Wärmeschockprüfung sind in Tabelle 1 gezeigt, die später gezeigt wird. Als der Wechsel etwa 300mal ausgeführt war, trat in einem Abschnitt der Glasschicht 5 längs eines peripheren Randes des Deckels 4 von jedem der Muster ein Riß auf. Dies bedeutet, daß die Haftfestigkeit zwischen der Glasschicht 5 und der Keramikpackung 2 nicht ausreichend ist und der Haftabschnitt bezüglich Wärmeschocks schwach ist.
  • Es wird angenommen, daß die Gründe folgendermaßen sind. Die Stufenoberfläche 2a der Keramikpackung 2 hat einen Rauhwert etwa zwischen 0,3 und 0,4, ausgedrückt als arithmetischer Mittenrauhwert Ra. Wie bekannt ist, ist der Mittellinien Mittelrauhwert Ra definiert als
  • wobei x die Richtung der Mittellinie darstellt, l eine Meßlänge ist, und f(x) (=y) eine Rauhwertkurve ist. Somit wird kein ausreichender Ankereffekt erhalten, wobei der Ankereffekt den Haftungsgrad anbigt. Der Meniskusabschnitt 5a (peripherer abgeschrägter Abschnitt) der Glasschicht 5 ist konvex. Als Resultat hat der Abschnitt der Glasschicht 5, der sich von dem Rand des Deckels 4 nach außen erstreckt, eine Länge "a", die für die Haftungszwecke unausreichend ist. Ferner beeinflußt die Differenz zwischen den Wärmeausdehnungskoeffizienten der Keramikpackung 2 und der Glasschicht 5 das Auftreten von Rissen. Ähnliche Probleme treten zwischen dem Halbleiterchip 3 und der Packung 2 auf.
  • Es ist eine allgemeine Aufgabe der vorliegenden Erfindung, eine verbesserte Halbleiteranordnung vorzusehen, bei der die obengenannten Nachteile gemindert sind.
  • Eine spezifischere Aufgabe der vorliegenden Erfindung ist es, eine Halbleiteranordnung vorzusehen, bei der ein Haftabschnitt zwischen einem Deckel und einer Packung, oder zwischen einem Halbleiterchip und seiner Packung, eine erhöhte Haftfestigkeit hat, so daß die Halbleiteranordnung gegenüber Wärmeschocks resistent ist.
  • Gemäß einem ersten Aspekt der Erfindung ist somit eine Halbleiteranordnung vorgesehen, die umfaßt: eine Packung; einen Halbleiterchip, der auf der Packung vorgesehen ist; einen Deckel, der den Halbleiterchip abdichtet; eine Haftschicht zwischen der Packung und dem Deckel; und eine Zwischenschicht zwischen der Haftschicht und entweder der Packung oder dem Deckel, und mit einer Hauptkomponente, die dieselbe wie eine Hauptkomponente jeweils der Packung oder des Deckels ist; dadurch gekennzeichnet, daß die Oberfläche der Zwischenschicht, die mit der Haftschicht in Kontakt ist, einen Rauhwert (Ra) hat, der größer als jener der Oberfläche der Packung oder des Deckels ist, an welcher auch immer sie befestigt ist.
  • Ähnlich ist gemäß einem zweiten Aspekt der Erfindung eine Halbleiteranordnung vorgesehen, die umfaßt eine Packung; eine Zwischenschicht, die auf der Packung gebildet ist; eine Haftschicht, die auf der Zwischenschicht gebildet ist; einen Halbleiterchip, der auf der Haftschicht gebildet ist; und ein Mittel zum Abdichten des Halbleiterchips, das an der Packung befestigt ist; dadurch gekennzeichnet, daß die Zwischenschicht eine Hauptkomponente enthält, die dieselbe wie eine Hauptkomponente der Packung ist, und die Oberfläche der Zwischenschicht rauher als jene der Packung ist.
  • Noch eine andere Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen einer Halbleiteranordnung vorzusehen, die eine Zwischenschicht wie die obige hat.
  • Deshalb sind gemäß einem dritten Aspekt der Erfindung entsprechende Verfahren zum Herstellen einer Halbleiteranordnung vorgesehen, wie in den Ansprüchen 16 und 17 aufgezeigt.
  • Andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung sind aus der folgenden eingehenden Beschreibung zusammen mit den beiliegenden Zeichnungen ersichtlich, in denen:
  • FIG. 1 eine Querschnittsansicht einer herkömmlichen Halbleiteranordnung ist;
  • FIG. 2 eine vergrößerte Seitenansicht eines Abschnittes ist, der in FIG. 1 von der Strichpunktlinie umgeben ist;
  • FIG. 3 eine Querschnittsansicht einer Halbleiteranordnung gemäß einer ersten Ausführungsform der vorliegenden Erfindung ist;
  • FIG. 4 eine teilweise auseinandergezogene perspektivische Ansicht der in FIG. 3 gezeigten Halbleiteranordnung ist;
  • FIG. 5 eine vergrößerte Ansicht eines Abschnittes der in FIG. 3 gezeigten Halbleiteranordnung ist;
  • FIG. 6 eine Querschnittsansicht von einer anderen Halbleiteranordnung gemäß einer Variante der ersten Ausführungsform der vorliegenden Erfindung ist;
  • FIG. 7 eine perspektivische Ansicht der in FIG. 6 gezeigten Halbleiteranordnung ist;
  • FIG. 8 eine Querschnittsansicht einer Halbleiteranordnung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung ist;
  • FIG. 9 eine vergrößerte Ansicht eines Teils der in FIG. 8 gezeigten Halbleiteranordnung ist;
  • FIG. 10 eine Querschnittsansicht einer Halbleiteranordnung gemäß einer dritten Ausführungsform der vorliegenden Erfindung ist;
  • FIG. 11 eine Querschnittsansicht einer Halbleiteranordnung gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung ist;
  • FIG. 12 eine Querschnittsansicht einer Halbleiteranordnung gemäß einer fünften bevorzugten Ausführungsform der vorliegenden Erfindung ist;
  • FIG. 13 eine perspektivische Ansicht einer in FIG. 12 gezeigten Packung ist; und
  • FIG. 14 eine Querschnittsansicht einer anderen Halbleiteranordnung gemäß der fünften bevorzugten Ausführungsform der vorliegenden Erfindung ist.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Es erfolgt nun eine Beschreibung einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung. Unter Bezugnahme auf FIG. 3 und 4 ist eine Halbleiteranordnung 10 gemäß der ersten bevorzugten Ausführungsform der vorliegenden Erfindung gezeigt. Die Halbleiteranordnung in FIG. 3 und 4 hat eine Stiftmatrix von Anschlußstiften und eine Abdichtung des Frittetyps.
  • Die Halbleiteranordnung 10 hat eine Aluminiumoxidpakkung 11, die einen vertieften Abschnitt in ihrer Stufenoberfläche hat. Ein Halbleiterchip 12 ist in dem vertieften Abschnitt der Aluminiumoxidpackung 11 untergebracht und zum Beispiel unter Verwendung von Gold, Gold-Silizium, Silber- Epoxyharz, Silber-Polyimidharz oder Silberglas daran befestigt. Wenn Gold-Silizium verwendet wird, wird Gold auf dem vertieften Abschnitt der Aluminiumoxidpackung 11 plattiert. Es ist vorzuziehen, den Halbleiterchip an der Packung 11 zu befestigen, wie später beschrieben wird. Ein Deckel 13, der aus einer Keramiksubstanz, wie Aluminiumoxid, gebildet ist, ist an einem Deckelmontageabschnitt 14 einer Stufenoberfläche 11a der Aluminiumoxidpackung 11 positioniert und dichtet den Halbleiterchip 12 hermetisch ab. In FIG. 4 ist der Deckelmontageabschnitt 14 durch die Zweipunkt-Strichlinie angegeben. Eine Schicht aus Aluminiumoxidpaste (Zwischenschicht) 15 ist auf einem Abschnitt der Stufenoberfläche 11a aufgetragen, der den Deckelmontageabschnitt 14 enthält und breiter als der Deckelmontageabschnitt 14 ist. Eine Vielzahl von Stift- (Anschluß-) Kontakten 17, die mit inneren Mustern 18 auf der Stufenoberfläche der Aluminiumoxidpackung 11 elektrisch gekoppelt sind, erstreckt sich von der Aluminiumoxidpackung 11. Die inneren Muster sind über Bonddrähte 19 mit integrierten Schaltungen, die auf dem Halbleiterchip 12 gebildet sind, elektrisch verbunden.
  • Die Schicht aus Aluminiumoxidpaste 15 wird aus einer Paste gebildet, die Aluminiumoxid (Al&sub2;O&sub3;) und Glas enthält. Eine Aluminiumoxidpaste enthält zum Beispiel eine Mischung aus Aluminiumoxidpartikeln mit Durchmessern zwischen 5um und 6um und eine Glaskomponente. Solch eine Aluminiumoxidpaste wird auf dem obengenannten Abschnitt der Stufenoberfläche 11a durch ein herkömmliches Siebdruckverfahren aufgedruckt. Die aufgedruckte Schicht aus Aluminiumoxidpaste hat eine Dicke von zum Beispiel 30um. Danach wird die aufgedruckte Schicht aus Aluminiumoxidpaste bei einer Temperatur zwischen 1500ºC und 1600ºC einige Stunden lang gesintert. Die Schicht aus Aluminiumoxidpaste ist nach dem Sintern etwa 20um dick. Die Schicht aus Aluminiumoxidpaste 15 wird auf die obengenannte Weise gebildet.
  • Die Oberfläche der Schicht aus Aluminiumoxidpaste 15 hat einen arithmetischen Mittenrauhwert Ra zwischen etwa 0,5 und 0,8. Der Rauhwert der Oberfläche der Schicht aus Aluminiumoxidpaste 15 beträgt fast das Zweifache von dem der Stufenoberfläche 11a der Packung 11. Dies resultiert aus der Tatsache, daß die Stufenoberfläche 11a der Packung 11 auf Grund der Wirkungsweise eines Drucks geglättet ist, der während eines Verfahrens angewendet wird, bei dem eine Vielzahl von Aluminiumoxidschichten der Aluminiumoxidpackung 11 gestapelt werden. Andererseits entsteht der Rauhwert der Oberfläche der Schicht aus Aluminiumoxidpaste 15 auf Grund der Verwendung einer Siebmaske während des Siebdruckverfahrens und der Tatsache, daß während der Bildung der Schicht aus Aluminiumoxidpaste 15 kein Druck angewendet wird. Es sei angemerkt, daß, selbst wenn Aluminiumoxidpartikel mit Durchmessern eingesetzt werden, die im wesentlichen mit jenen von Aluminiumoxidpartikeln identisch sind, die zum Bilden der Alumiumoxidpackung verwendet werden, die Oberfläche der Schicht aus Aluminiumoxidpaste 15 rauher als jene der Aluminiumoxidpackung 11 wird. Falls Aluminiumoxidpartikel mit Durchmessern (im Bereich von zum Beispiel 5um bis 6um), die größer als Aluminiumoxidpartikel sind, die zum Bilden der Aluminiumoxidpackung 11 verwendet werden, zum Bilden der Schicht aus Aluminiumoxidpaste 15 eingesetzt werden, wird der Oberflächenrauhwert der Aluminiumoxidpastenschicht 15 verstärkt. Obiges gilt für andere Keramikpartikel.
  • Jedoch ist es vorzuziehen, daß in den folgenden Fällen Aluminiumoxidpartikel mit Durchmessern, die größer als jene für die Aluminiumoxidpackung 11 sind, zum Bilden der Schicht aus Aluminiumoxidpaste 15 verwendet werden. Zum Beispiel in dem Fall, wenn der Deckel 13 auf einem Zwischenstufenabschnitt der Aluminiumoxidpackung 11 angeordnet wird. Die obere Oberfläche der Aluminiumoxidpackung ist über einen oder mehrere Zwischenstufenabschnitte mit ihrer Bodenoberfläche verbunden, auf der sich der Halbleiterchip 12 befindet. Es ist unmöglich, bei dem letzten Produktionsschritt eine Aluminiumoxidpaste auf dem Zwischenstufenabschnitt der Aluminiumoxidpackung 11 aufzutragen. In diesem Fall wird eine Aluminiumoxidpaste auf dem Zwischenstufenabschnitt aufgetragen, und danach wird die obere Aluminiumoxidschicht auf dem Zwischenabschnitt aufgebracht und gesintert. Während des obigen Schrittes wird auf die Schicht aus Aluminiumoxidpaste, die auf dem Zwischenabschnitt gebildet ist, ein Druck angewendet, so daß ein ausreichender Oberflächenrauhwert der Schicht aus Aluminiumoxidpaste erhalten werden kann. In diesein Fall kann durch Bilden der Schicht aus Aluminiumoxidpaste aus Aluminiumoxidpartikeln mit größeren Durchmessern ein ausreichender Oberflächenrauhwert von ihr erhalten werden. Ferner sollten im folgenden Fall Aluminiumoxidpartikel verwendet werden, die größere Durchmesser haben, um die Schicht aus Aluminiumoxidpaste zu bilden. Falls die Aluminiumoxidpackung 11 und die Schicht aus Aluminiumoxidpaste 15 aus sehr feinen Aluminiumoxidpartikeln gebildet werden, wird kein ausreichender Oberflächenrauhwert der Schicht aus Aluminiumoxidpaste 15 erhalten, selbst wenn sie durch das Siebdruckverfahren gebildet wird. In diesem Fall ist es vorzuziehen, die Schicht aus Aluminiumoxidpaste aus Aluminiumoxidpartikeln zu bilden, die Durchmesser haben, die viel größer als jene von sehr feinen Aluminiumoxidpartikeln sind.
  • Eine Glasschicht 16 wird durch Schmelzen von Glas und Verfestigen des geschmolzenen Glases gebildet. Die Glasschicht 16 dient als Abdichtungsglied und ist zwischen dem Deckel 13 und der Packung 11 angeordnet. Eine Oberfläche der Glasschicht 16 auf der Seite der Aluminiumoxidpackung 11 ist an der entsprechenden Oberfläche der Schicht aus Aluminiumoxidpaste 15 befestigt. Es hat sich bestätigt, daß Glas auf einer Schicht aus Aluminiumoxidpaste, verglichen mit einer Keramikschicht, eine gute Liquidität hat. So dehnt sich die Glasschicht 16 auf der Schicht aus Aluminiumoxidpaste 15 während des Schmelzverfahrens sehr gut aus, und ein großer Meniskusabschnitt 16a der Glasschicht 16 wird erhalten, wie in FIG. 5 gezeigt. Es sei angemerkt, daß der Meniskusabschnitt 16a, das heißt, die äußere Oberfläche der Glasschicht 16a, konkav ist. Als Resultat ist die Länge 'b' eines Abschnittes der Glasschicht 16, der sich von dem Rand des Deckels 13 nach außen erstreckt, auf Grund der Kapillarwirkung viel größer als die zuvor genannte Länge 'a', die in FIG. 2 gezeigt ist.
  • Tabelle 1 zeigt die Resultate der zuvor erwähnten Wärmeschockprüfung bei der herkömmlichen Anordnung 1 (FIG. 1) und der Anordnung 10 (FIG. 3) gemäß der ersten bevorzugten Ausführungsform der vorliegenden Erfindung. Tabelle 1 Anzahl der Anwendungen von Wärmeschocks Anordnung 10 Anordnung 1
  • In Tabelle 1 bedeutet 0/10, daß 10 Muster überhaupt keine Risse hatten, und 19/20 bedeutet, daß bei 19 von 20 Mustern Risse auftraten. Aus Tabelle 1 ist ersichtlich, daß keines der 10 Muster der Anordnung 10 überhaupt Risse hatte, selbst nachdem die Wärmeschocks mit 2000maliger Wiederholung auf sie angewendet wurden. Andererseits traten bei 19 Mustern der 20 Muster der Anordnung 1 Risse auf, nachdem die Wärmeschocks mit nur 300maliger Wiederholung auf sie angewendet wurden. Daraus kann gefolgert werden, daß die Verwendung der Schicht aus Aluminiumoxidpaste 15 die Resistenz gegenüber Wärmeschocks extrem verbessert.
  • Es wird angenommen, daß die obengenannten ausgezeichneten Vorteile der Halbleiteranordnung 10 den folgenden Gründen zuzuschreiben sind. Erstens, da die Oberfläche der Schicht aus Aluminiumoxidpaste 15 rauh ist, kann zwischen der Glasschicht 16 und der Schicht aus Aluminiumoxidpaste 15 ein großer Ankereffekt erreicht werden. Zweitens, da die Schicht aus Aluminiumoxidpaste 15 einen hohen Oberflächenrauhwert hat, ist der Haftbereich, auf dem die Glasschicht 16 und die Schicht aus Aluminiumoxidpaste 15 aneinander haften, vergrößert. Drittens, da die Länge 'b' des sich nach außen erstreckenden Abschnittes der Glasschicht 16 viel größer als die Länge 'a' des sich nach außen erstreckenden Abschnittes der Glasschicht 5 ist, wird auch der Haftbereich vergrößert, so daß der Meniskusabschnitt 16a der Glasschicht 16 konkav wird. Die Haftfestigkeit der Glasschicht 16 bezüglich der Schicht aus Aluminiumoxidpaste 15 (Aluminiumoxidpackung 11) ist auf Grund des vergrößerten Ankereffekts und des vergrößerten Haftbereichs erhöht. Zusätzlich wird es einfach, den Deckel 13 auf der Aluminiumoxidpackung 11 zu positionieren, da es ausreicht, den Deckel 13 bezüglich der peripheren Ränder der Schicht aus Aluminiumoxidpaste 15 zu positionieren. Wenn der Deckel 13 an der Aluminiumoxidpakkung 11 angeklebt wird, wird Glas erhitzt, so daß es geschmolzen wird. Während des Erhitzungsverfahrens ist die Schicht aus Aluminiumoxidpaste 15 gegenüber solch einem Erhitzen resistent, so daß darin kein Problem besteht.
  • Es wäre möglich, eine Alternative anzuwenden, bei der die Aluminiumoxidpackung 11 aus Keramikpartikeln gebildet wird, die Durchmesser haben, die größer als normale Durchmesser sind. In diesem Fall ist es möglich, einen hohen Rauhwert der Oberfläche der Aluminiumoxidpackung 11 zu erhalten, nachdem sie gesintert ist. In diesem Fall wird jedoch die Festigkeit der Aluminiumoxidpackung 11 gemindert und ihr Kontraktionsverhältnis verändert sich. Aus diesen Gründen ist die obengenannte Alternativ nicht zweckmäßig. Wenn andererseits Keramikpartikel mit Durchmessern, die kleiner als normale Durchmesser sind, zum Bilden der Aluminiumoxidpackung 11 verwendet werden, um deren Festigkeit zu erhöhen, hat die Oberfläche der Aluminiumoxidpackung 11 nach dem Sintern einen kleinen Rauhwert. In diesem Fall wirkt die Schicht aus Aluminiumoxidpaste 15, die Keramikpartikel enthält, die Durchmesser haben, die größer als jene der Aluminiumoxidpackung 11 sind, als ob die Oberfläche der Aluminiumoxidpackung 11 einen hohen Rauhwert hat.
  • Es ist möglich, die Schicht aus Aluminiumoxidpaste 15 durch eine andere Schicht zu ersetzen, die aus einer Pastensubstanz gebildet ist. In diesem Fall ist es wichtig, das Material der Pastenschicht 15 auszuwählen, so daß die Pastenschicht 15 eine Hauptkomponente hat, die dieselbe wie jene der Packung 11 ist. Wenn die Packung 11 zum Beispiel aus Aluminiumnitrid (AlN) und Glas gebildet ist, wird die Pastenschicht 15 aus einer Paste aus Aluminiumnitrid gebildet. Wenn die Packung aus Mullit (Al&sub6;Si&sub2;O&sub1;&sub3;) gebildet ist, wird die Pastenschicht 15 aus einer Mullitpaste gebildet.
  • Die Pastenschicht 15 kann aus einer Vielzahl von gestapelten Schichten bestehen, wie später beschrieben wird. Es ist möglich, eine Pastenschicht auf einem Oberflächenabschnitt des Deckels in Kontakt mit der Glasschicht 16 aufzutragen, wie später beschrieben wird. In diesem Fall nimmt die Haftfestigkeit des Deckels 13 bezüglich der Aluminiumoxidpackung 11 zu, so daß die Halbleiteranordnung gegenüber Wärmeschocks resistenter wird.
  • Unter Bezugnahme auf FIG. 6 und 7 ist eine andere Halbleiteranordnung 20 gemäß der ersten bevorzugten Ausführungsform der vorliegenden Erfindung gezeigt. Die Halbleiteranordnung 20 in FIG. 6 und 7 ist eine Halbleiteranordnung des LCC- (Chipträger ohne Anschlußstifte) Typs. Die Halbleiteranordnung 20 hat eine Glas-Epoxyharz-Packung 21 mit einem vertieften Abschnitt, der auf einer Stufenoberfläche gebildet ist, in dem ein Halbleiterchip 22 untergebracht ist. Der Halbleiterchip 22 haftet zum Beispiel durch ein Silber-Epoxyharz an der Packung 21, vorzugsweise gemäß einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung. Ein Deckel 23 ist aus Glas oder Glas-Epoxyharz gebildet. Ein Epoxy-Haftmittel 24 wird auf einem peripheren Bereich einer unteren Oberfläche des Deckels 23 aufgetragen. Eine Lötresistschicht 25 wird auf der Stufenoberfläche der Packung 21 durch Aufdrucken eines Lötresists auf Epoxybasis durch das Siebdruckverfahren und durch Aushärten bei einer Temperatur zwischen 140ºC - 150ºC gebildet. Die ausgehärtete Lötresistschicht 25 ist zum Beispiel 10 - 30um dick. Die Oberfläche der Lötresistschicht 25 hat einen arithmetischen Mittenrauhwert Ra in dem Bereich von 1,0 bis 4,0. Solch ein Rauhwert der Oberfläche ist viel größer als jener der Glas- Epoxyharz-Packung 21. Der Deckel 23 wird an der Stufenoberfläche der Packung 21 durch das Epoxy-Haftmittel 24 zum Haften gebracht. Die Verwendung der Lötresistschicht 25 verstärkt die Haftfestigkeit zwischen dem Epoxy-Haftmittel 24 und der Packung 21, so daß die Halbleiteranordnung 20 eine verbesserte Wärmeschockresistenzcharakteristik hat. Es ist ferner möglich, die Lötresistschicht 25 auf dem Abschnitt der unteren Oberfläche des Deckels 23 in Kontakt mit dem Epoxy-Haftmittel 24 aufzutragen. Dies erhöht die Haftfestigkeit und die Wärmeschockresistenz weiter.
  • Es erfolgt eine Beschreibung einer Halbleiteranordnung 30 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf FIG. 8, in der jene Teile, die dieselben wie die in FIG. 3 sind, mit denselben Bezugszeichen bezeichnet sind. Eine Schicht aus Aluminiumoxidpaste 35, die in FIG. 8 gezeigt ist, wird für die Schicht aus Aluminiumoxidpaste 15, die in FIG. 3 gezeigt ist, eingesetzt. Die Schicht aus Aluminiumoxidpaste 35 wird auf der Stufenoberfläche der Aluminiumoxidpackung 11 durch einmaliges Auftragen eines Materials gebildet, das einen Wärmeausdehnungskoeffizienten hat, der sich von dem der Packung 11 und dem der Glasschicht 16 unterscheidet. Das heißt, die Schicht aus Aluminiumoxidpaste 35 absorbiert schrittweise die Differenz zwischen dem Wärmeausdehnungs koeffizienten der Aluminiumoxidpackung 11 und dem Wärmeausdehnungskoeffizienten der Glasschicht 16.
  • Im allgemeinen wird der Wärmeausdehnungskoeffizient von Aluminiumoxid auf der Grundlage des Verhältnisses von Aluminiumoxid zu darin enthaltenem Glas bestimmt. So ist es möglich, den Wärmeausdehnungskoeffizienten von Aluminiumoxid durch Verändern des obigen Verhältnisses zu ändern. Wenn Aluminiumoxid zum Beispiel etwa 60% Aluminiumoxid und etwa 40% Borosilikatbleiglas enthält, beträgt der Wärmeausdehnungskoeffizient von solchem Aluminiumoxid etwa 5,4 x 10&supmin;&sup6;/ºC. Somit wird die Schicht aus Aluminiumoxidpaste 35 an einem schwach haftenden Abschnitt zwischen der Glasschicht 16 und der Packung 11 vorgesehen, das heißt, an einem Abschnitt mit einer großen Differenz der Wärmeausdehnungskoeffizienten. Mit anderen Worten, die Schicht aus Aluminiumoxidpaste 35 dient als Pufferschicht, die zwischen den verschiedenen Wärmeausdehnungskoeffizienten vorgesehen wird.
  • Der Wärmeausdehnungskoeffizient der Aluminiumoxidpakkung 11, α&sub1;, ist zum Beispiel gleich 7,6 x 10&supmin;&sup6;/ºC, der Wärmeausdehnungskoeffizient der Glasschicht 16, α&sub2;, ist gleich 6,9 x 10&supmin;&sup6;/ºC, und der Wärmeausdehnungskoeffizient des Deckels 13, α&sub3;, ist gleich 7,2 x 10&supmin;&sup6;/ºC. Somit beträgt die Differenz zwischen den Wärmeausdehnungskoeffizienten, die an einer Grenzfläche zwischen dem Deckel 13 und der Glasschicht 16 erhalten wird, Δ1 (= α&sub3; - α&sub2;), 0,3 x 10&supmin;&sup6;/ºC, und die Differenz zwischen den Wärmeausdehnungskoeffizienten, die an einer Grenzfläche zwischen der Glasschicht 16 und der Packung 11 erhalten wird, Δ2 (= α&sub1; - α&sub2;), beträgt 0,7 x 10&supmin;&sup6;/ºC. Das heißt, die Differenz an der Grenzfläche zwischen der Glasschicht 16 und der Packung 11 ist größer als die an der Grenzfläche zwischen dem Deckel 13 und der Glasschicht 16. Unter Berücksichtigung dessen wird der Wärmeausdehnungskoeffizient der Schicht aus Aluminiumoxidpaste 35, α&sub4;, zum Beispiel auf 7,25 x 10&supmin;&sup6;/ºC festgelegt. In diesem Fall werden die folgenden Differenzen zwischen Wärmeausdehnungskoeffizienten erhalten: Δ3 = α&sub1; - α&sub4; = 0,35 x 10&supmin;&sup6;/ºC und Δ4 = α&sub4; - α&sub2; = 0,35 x 10&supmin;&sup6;/ºC. Als Resultat wird die Resistenz gegenüber Wärmeschocks verstärkt.
  • Um die Qualität von Aluminiumoxid, das die Packung bildet, abzuwandeln, ist es im allgemeinen erforderlich, sie hinsichtlich der mechanischen Eigenschaften (wie Biegefestigkeit), elektrischen Eigenschaften (wie Dielektrizitätskonstante, dielektrischer Verlustfaktor, spezifischer Volumenwiderstand, Durchschlagspannung) und anderer Eigenschaften (wie Wärmeleitfähigkeit) an die Qualität der Glasschicht 16 anzupassen. Gemäß der zweiten Ausführungsform der vorliegenden Erfindung wird die Schicht aus Aluminiumoxidpaste 35 nur auf Abschnitte aufgetragen, die durch den Deckel 13 abgedichtet werden, und der Wärmeausdehnungskoeffizient wird zwischen der Glasschicht 16 und der Packung 11 schrittweise oder im wesentlichen allmählich verändert, so daß die Abdichtungseigenschaften, die zwischen der Packung 11 und dem Deckel 13 erreicht werden, ohne weiteres verbessert werden können.
  • Unter Bezugnahme auf FIG. 9 ist eine Variante der zweiten Ausführungsform der vorliegenden Erfindung gezeigt. Die Halbleiteranordnung in FIG. 9 hat eine Packung 11A, die aus einem Keramikmaterial mit hoher Wärmeleitfähigkeit, wie Aluminiumnitrid (AlN), gebildet ist. Zwischen dem Koeffizienten von Keramikmaterial mit einer solch hohen Wärmeleitfähigkeit und dem der Glasschicht 16, die aus Glas mit einem niedrigen Schmelzpunkt gebildet ist, besteht ein großer Unterschied, und somit tritt ein Problem bezüglich der Haftung zwischen der Packung 11A und dem Deckel 13 auf. Es sei angemerkt, daß der Wärmeausdehnungskoeffizient von Aluminiumnitrid etwa 5,0 x 10&supmin;&sup6;/ºC beträgt und jener der Glasschicht 16 etwa 6,9 x 10&supmin;&sup6;/ºC beträgt.
  • Unter Berücksichtigung dessen wird die Pufferschicht 35 zwischen der Aluminiumnitridpackung 11A und der Glasschicht 16 abgewandelt, so daß sie aus drei Schichten 35a, 35b und 35c besteht, die jeweils Aluminiumoxid und Glas enthalten. Die Schichten 35a, 35b und 35c haben wechselseitig verschiedene Wärmeausdehnungskoeffizienten wie folgt. Das heißt, der Wärmeausdehnungskoeffizient der Schicht 35a, die sich mit der Glasschicht 16 in Kontakt befindet, ist der größte, und jener der Schicht 35c, die sich mit der Aluminiumnitridpackung 11a in Kontakt befindet, ist der kleinste. Der Wärmeausdehnungskoeffizient der Schicht 35b ist ein Zwischenwert zwischen den Wärmeausdehnungskoeffizienten der Schichten 35a und 35b. Der Wärmeausdehnungskoeffizient der Schicht 35a ist kleiner als jener der Glasschicht 16, und der Wärmeausdehnungskoeffizient der Schicht 35c ist größer als jener der Aluminiumnitridpackung 11A. Die Pufferschicht 35 dient zum Absorbieren der Differenz zwischen den Wärmeausdehnungskoeffizienten der Glasschicht 16 und der Aluminiumnitridpackung 11A. Es sei angemerkt, daß die Pufferschicht 35 nicht auf die obigen drei Schichten begrenzt ist, sondern sie kann eine willkürliche Anzahl von Schichten haben. Zu erwähnen ist, daß die Schichten 35a und 35b und 35c durch dreimaliges Ausführen des Siebdruckverfahrens gebildet werden.
  • Unter Bezugnahme auf FIG. 10 ist eine Halbleiteranordnung 40 gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung gezeigt. In FIG. 10 sind jene Teile, die dieselben wie die in FIG. 3 sind, mit denselben Bezugszeichen bezeichnet. Eine Schicht aus Aluminiumoxidpaste 36 ist zwischen dem Deckel 13 und der Glasschicht 16 vorgesehen. Die Schicht aus Aluminiumoxidpaste 36 hat eine Oberfläche mit einem arithmetischen Mittenrauhwert zwischen 0,5 und 0,8. Die Schicht aus Aluminiumoxidpaste 36 enthält Aluminiumoxid und Glas, so daß der Wärmeausdehnungskoeffizient von ihr, α&sub5;, etwa gleich 7,05 x 10&supmin;&sup6;/ºC ist. Als Resultat ist Δ5 = α&sub3; - α&sub5; = 0,15 x 10&supmin;&sup6;/ºC und Δ6 = α&sub5; - α&sub2; = 0,15 x 10&supmin;&sup6;/ºC. Mit dieser Anordnung kann eine allmähliche Veränderung des Wärmeausdehnungskoeffizienten zwischen der Glasschicht 16 und dem Deckel 13 erreicht werden, so daß die Haftung zwischen ihnen verbessert werden kann.
  • Unter Bezugnahme auf FIG. 11 ist eine Halbleiteranordnung 50 gemäß einer vierten Ausführungsform der vorliegenden Erfindung gezeigt, in der jene Teile, die dieselben wie jene in den vorhergehenden Figuren sind, mit denselben Bezugszeichen bezeichnet sind. Die Halbleiteranordnung 50 entspricht der Kombination der ersten und zweiten (dritten) Ausführungsform der vorliegenden Erfindung. Die Schicht aus Aluminiumoxidpaste 15 (25, 35) ist zwischen der Packung 11 (11A) und der Glasschicht 16 vorgesehen, und die Schicht aus Aluminiumoxidpaste 36 ist zwischen der Glasschicht 16 und dem Deckel 13 vorgesehen. Die in FIG. 11 gezeigte Struktur hat die effektivste Haftung zwischen der Packung 11 (11A), der Glasschicht 16 und dem Deckel 13.
  • Es sei angemerkt, daß die in FIG. 8 bis 10 gezeigten Strukturen auf Halbleiteranordnungen angewendet werden können, die eine Glas-Epoxyharz-Packung haben, wie in FIG. 6 und 7 gezeigt. Das heißt, die Schicht aus Aluminiumoxidpaste 35, die in FIG. 8 und 9 gezeigt ist, wird durch eine Lötresistschicht 25 ersetzt, und die Schicht aus Aluminiumoxidpaste 36, die in FIG. 10 gezeigt ist, wird durch eine Lötresistschicht ersetzt.
  • Es erfolgt nun eine Beschreibung einer Halbleiteranordnung 60 gemäß einer fünften Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf FIG. 12, in der jene Teile, die dieselben wie jene sind, die in den vorhergehenden Figuren gezeigt sind, mit denselben Bezugszeichen bezeichnet sind. In FIG. 12 wird das Glied 13 als Kappe bezeichnet. Gemäß der fünften Ausführungsform der vorliegenden Erfindung ist eine Schicht aus Aluminiumoxidpaste 45 zwischen der Aluminiumoxidpackung 11 und einer Silber-(Ag)-Glasschicht 46 vorgesehen, auf der der Halbleiterchip 12 montiert ist.
  • Es sei angemerkt, daß Gold-Silizium herkömmlicherweise eine eutektische Temperatur von 370ºC hat. Die Aluminiumoxidpackung 11, auf der Gold aufgetragen ist, wird bei einer Temperatur von mehr als 370ºC erhitzt, so daß eutektisches Gold-Silizium zwischen der Goldplattierung und dem Siliziumchip gebildet wird, und der Halbleiterchip 12 ist auf der Stufenoberfläche der Aluminiumoxidpackung 11 befestigt. Es sei erwähnt, daß sich, da die Chipgröße zunimmt, der Halbleiterchip 12 außerordentlich verzieht. Ein Verziehen des Halbleiterchips 12 mindert die Haftung zwischen dem Halbleiterchip 12 und der Aluminiumoxidpackung 11. In dem Fall tritt in der Gold-Silizium-Schicht 46 leicht ein Hohlraum auf, und um den Hohlraum herum ist eine Spannungskonzentration vorhanden. Somit erhöhen sich die Restspannung und Wärmespannung. Im schlimmsten Fall tritt in dem Halbleiterchip 12 ein Riß auf.
  • Um die obengenannten Probleme zu beseitigen, wird herkömmlicherweise ein Pellet- (dünner Körper) -Glied aus Gold (Au) oder Gold-Silizium (Au-Si) zwischen dem Halbleiterchip 12 und der Aluminiumoxidpackung 11 vorgesehen, oder eine Substanz mit einem kleinen Elastizitätsmodul, wie Silber-Epoxyharz, Silber-Polyimidharz, Silberglas oder Aluminiumglas, ist dazwischen vorgesehen. Die Verwendung von solch einem Pelletglied, besonders des goldenthaltenden, erhöht jedoch die Produktionskosten, und die Verwendung der obigen Substanz ergibt keine gute Liquidität und keinen guten Meniskus. Die fünfte Ausführungsform der vorliegenden Erfindung mit Verwendung einer Keramikpastenschicht 45 überwindet diese Probleme.
  • Die Schicht aus Aluminiumoxidpaste 45 wird durch Auftragen einer Paste aus Aluminiumoxid und Glas durch das Siebdruckverfahren und durch Sintern bei einer Temperatur von etwa 1500ºC - 1600ºC gebildet. Die Schicht aus Aluminiumoxidpaste 45 ist, wie zuvor beschrieben wurde, nach dem Sintern etwa 20um dick, und eine Oberfläche hat einen Rauhwert zwischen 0,5 und 0,8. Es ist vorzuziehen, daß die Schicht aus Aluminiumoxidpaste 45 einen Wärmeausdehnungskoeffizienten hat, der zwischen dem von Silizium des Halbleiterchips 12 (der etwa gleich 3,5 - 4 x 10&supmin;&sup6; ist) und von Aluminiumoxid der Aluminiumoxidpackung 11 (der etwa gleich 7 x 10&supmin;&sup6; ist) liegt. Die Silberglasschicht 46 wird auf der Schicht aus Aluminiumoxidpaste 45 durch ein Verteilungsverfahren gebildet. Hinsichtlich der Produktionskosten ist es vorzuziehen, Silberglas zu verwenden.
  • FIG. 13 ist eine perspektivische Ansicht der Aluminiumoxidpackung 11, die in FIG. 12 gezeigt ist. Die Aluminiumoxidpackung 11 hat zum Beispiel eine Abmessung von 35mm x 35mm und eine Dicke von 2mm. Die Schicht aus Aluminiumoxidpaste 45 dient auch als Ausrichtungszeichen, das beim Chipbondingverfahren verwendet wird. Es ist möglich, die Schicht aus Aluminiumoxidpaste 45 abzuwandeln, so daß sie aus einer Vielzahl von gestapelten Schichten besteht.
  • Die Verwendung der Schicht aus Aluminiumoxidpaste 45 erhöht die Haftung zwischen dem Halbleiterchip 12 und der Aluminiumoxidpackung 11, da die Schicht aus Aluminiumoxidpaste 45 einen erhöhten Rauhwert hat, der den Ankereffekt und Meniskus vergrößert. Ferner mildert die Verwendung der Schicht aus Aluminiumoxidpaste 45 die Spannung, die auftritt, wenn der Halbleiterchip 12 an der Aluminiumoxidpakkung 11 befestigt wird, da sie einen Wärmeausdehnungskoeffizienten hat, der zwischen dem des Halbleiterchips 12 und dem der Aluminiumoxidpackung 11 liegt.
  • Unter Bezugnahme auf FIG. 14 ist eine Halbleiteranordnung des PGA-Typs 70 gemäß der fünften bevorzugten Ausführungsform der vorliegenden Erfindung gezeigt. Die Halbleiteranordnung 70 hat die Glas-Epoxyharz-Packung 21. Eine Lötresistschicht 85, die aus einem Lötresist auf Epoxybasis gebildet ist, wird auf der Packung 21 durch das Siebdruckverfahren aufgetragen und bei etwa 150ºC ausgehärtet. Die Lötresistschicht 85 hat eine Wärmeresistenz nur bis etwa 200ºC und wird somit verwendet, wenn die Packung 21 aus einem Material gebildet ist, das eine niedrige Wärmeresistenz hat, wie eine Harzpackung oder Formpackung. Die Lötresistschicht 85 hat so einen Oberflächenrauhwert, daß Ra = 1,0 - 4,0 ist. Es ist vorzuziehen, wenn die Lötresistschicht 85 solch einen Wärmeausdehnungskoeffizienten hat, der zwischen dem von Silizium und dem der Packung liegt.
  • Die vorliegende Erfindung kann auf eine Doppelreihenpackung (DIP) des Keramik- oder Harztyps und auf eine Flachpackung (FP) des Keramik- oder Harztyps angewendet werden.

Claims (22)

1. Eine Halbleiteranordnung mit:
einer Packung (11, 21);
einem Halbleiterchip (12, 22), der auf der Packung vorgesehen ist;
einem Deckel (13, 23), der den Halbleiterchip (12) abdichtet;
einer Haftschicht (16, 24) zwischen der Packung (11, 21) und dem Deckel (13, 23); und
einer Zwischenschicht (15, 25, 35, 36) zwischen der Haftschicht und entweder der Packung oder dem Deckel, und mit einer Hauptkomponente, die dieselbe wie eine Hauptkomponente jeweils der Packung oder des Deckels ist;
dadurch gekennzeichnet, daß die Oberfläche der Zwischenschicht, die mit der Haftschicht in Kontakt ist, einen Rauhwert (Ra) hat, der größer als jener der Oberfläche der Packung oder des Deckels ist, welcher auch immer, an der sie befestigt ist.
2. Eine Halbleiteranordnung nach Anspruch 1, bei der die Zwischenschicht (35) eine Folge von gestapelten Schichten (35a, 35b, 35c) umfaßt.
3. Eine Halbleiteranordnung nach Anspruch 2, bei der die aufeinanderfolgenden gestapelten Schichten (35a, 35b, 35c) Wärmeausdehnungskoeffizienten haben, die zwischen dem Wärmeausdehnungskoeffizienten der Packung (11) und dem der Haftschicht (16) liegen.
4. Eine Halbleiteranordnung nach Anspruch 3, bei der die Wärmeausdehnungskoeffizienten der genannten Schichten (35a, 35b, 35c) der Zwischenschicht (35) in der Stapelreihenfolge der Schichten zunehmen oder abnehmen.
5. Eine Halbleiteranordnung nach irgendeinem vorhergehenden Anspruch, bei der die Zwischenschicht (15, 25, 35) auf der Packung (11, 21) gebildet ist, um den Halbleiterchip (12) zu umgeben.
6. Eine Halbleiteranordnung nach irgendeinem vorhergehenden Anspruch, bei der die Zwischenschicht (15, 25, 35) zwischen der Packung (11, 21) und der Haftschicht (16, 24) angeordnet ist, und eine zweite Zwischenschicht (36) zwischen der Haftschicht (16, 24) und dem Deckel (13) vorgesehen ist, wobei diese zweite Zwischenschicht gleichfalls eine Hauptkomponente umfaßt, die dieselbe wie jene des Deckels ist.
7. Eine Halbleiteranordnung nach Anspruch 6, bei der der Wärmeausdehnungskoeffizient der zweiten Zwischenschicht (36) zwischen dem der Haftschicht (16, 24) und dem des Deckels (13) liegt.
8. Eine Halbleiteranordnung mit:
einer Packung (11, 21);
einer Zwischenschicht (45, 85), die auf der Packung gebildet ist;
einer Haftschicht (46, 84), die auf der Zwischenschicht (45, 85) gebildet ist;
einem Halbleiterchip (12), der auf der Haftschicht gebildet ist; und
einem Mittel (13, 100) zum Abdichten des Halbleiterchips, das an der Packung befestigt ist;
dadurch gekennzeichnet, daß die Zwischenschicht (45) eine Hauptkomponente enthält, die dieselbe wie eine Hauptkomponente der Packung (11) ist, und die Oberfläche der Zwischenschicht (45) rauher als die der Packung (11) ist.
9. Eine Halbleiteranordnung nach irgendeinem vorhergehenden Anspruch, bei der die Zwischenschicht (15, 25, 35, 45, 85) und die Packung (11, 11A, 21) oder, falls zutreffend, der Deckel jeweils Partikel der genannten Hauptkomponente umfassen und die Partikel der Hauptkomponente in der Zwischenschicht größer als jene in der Packung oder dem Deckel sind.
10. Eine Halbleiteranordnung nach irgendeinem vorhergehenden Anspruch, bei der der Wärmeausdehnungskoeffizient der Zwischenschicht (15, 25, 35, 45, 85) zwischen dem der Packung (11, 21) oder, falls zutreffend, des Deckels und jenem der Haftschicht (16, 24, 46, 84) liegt.
11. Eine Halbleiteranordnung nach irgendeinem vorhergehenden Anspruch, bei der die genannte Hauptkomponente der ersten Zwischenschicht (15, 35, 45) und der Packung (11) oder des Deckels ein Keramikmaterial ist.
12. Eine Halbleiteranordnung nach Anspruch 11, bei der die genannte Hauptkomponente Aluminiumoxid, Aluminiumnitrid oder Mullit ist, wobei die oder jede Zwischenschicht (15, 35, 45) eine Paste umfaßt, die dieses Keramikmaterial enthält.
13. Eine Halbleiteranordnung nach Anspruch 11 oder 12, bei der die erste Zwischenschicht (15, 35) Glas enthält.
14. Eine Halbleiteranordnung nach einem der Ansprüche 1 bis 10, bei der die genannte Hauptkomponente der ersten Zwischenschicht (25, 85) und der Packung (21) oder des Deckels ein Harz ist.
15. Eine Halbleiteranordnung nach Anspruch 14, bei der die Zwischenschicht (25, 85) ein Lötresist auf Epoxybasis umfaßt.
16. Ein Verfahren zum Herstellen einer Halbleiteranordnung, die eine Packung (11, 21), einen Halbleiterchip (12, 22), der auf der Packung montiert ist, und eine Kappe (13, 23), die den Chip abdichtet, enthält, welches Verfahren die Schritte umfaßt:
Bilden einer Paste auf einem vorbestimmten Bereich der Packung (11, 21) durch ein Siebdruckverfahren, welche Paste eine Hauptkomponente hat, die dieselbe wie jene der Packung ist;
Sintern oder Aushärten der Paste bei einer vorbestimmten Temperatur, so daß eine Zwischenschicht (15, 25, 35) auf dem vorbestimmten Bereich der Packung gebildet wird;
und Befestigen der Kappe (13, 23) an der Zwischenschicht unter Verwendung eines Haftmittels (16, 24, 84), das zwischen der Zwischenschicht und der Kappe vorgesehen ist.
17. Ein Verfahren zum Herstellen einer Halbleiteranordnung mit den Schritten:
Bilden einer Paste auf einem vorbestimmten Bereich einer Packung (11) durch ein Siebdruckverfahren, welche Paste eine Hauptkomponente hat, die dieselbe wie jene der Packung ist;
Wärmebehandlung der Paste bei einer vorbestimmten Temperatur, so daß eine Zwischenschicht (45) auf dem vorbestimmten Bereich der Packung (11) gebildet wird;
Befestigen eines Halbleiterchips (12) an der Zwischenschicht (45) unter Verwendung eines Haftmittels (46), das zwischen der Zwischenschicht (45) und dem Halbleiterchip (12) vorgesehen ist; Befestigen eines Abdichtungsmittels (13, 100) an der Packung, um den Halbleiterchip (12) abzudichten.
18. Verfahren nach Anspruch 16 oder 17, bei dem die Hauptkomponente der Paste Aluminiumoxid ist.
19. Verfahren nach Anspruch 18, bei dem die Paste zusätzlich zu dem Aluminiumoxid Glas enhält.
20. Ein Verfahren nach Anspruch 16 oder 17, bei dem die Packung (21) Glas-Epoxyharz umfaßt.
21. Ein Verfahren nach Anspruch 20, bei dem die Zwischenschicht (25, 85) eine Schicht aus Lötresist auf Epoxybasis ist.
22. Ein Verfahren nach Anspruch 21, bei dem die Wärmebehandlung der Paste ein Aushärten der Paste bei einer vorbestimmten Temperatur umfaßt.
DE69009958T 1989-12-19 1990-12-19 Adhäsionsstruktur für Halbleiterbauelement und Verfahren zu ihrer Herstellung. Expired - Fee Related DE69009958T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP32924489 1989-12-19
JP33758589A JP2751501B2 (ja) 1989-12-25 1989-12-25 半導体装置及びその製造方法
JP2221809A JP2788672B2 (ja) 1989-12-19 1990-08-23 半導体装置

Publications (2)

Publication Number Publication Date
DE69009958D1 DE69009958D1 (de) 1994-07-21
DE69009958T2 true DE69009958T2 (de) 1994-09-22

Family

ID=27330585

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69009958T Expired - Fee Related DE69009958T2 (de) 1989-12-19 1990-12-19 Adhäsionsstruktur für Halbleiterbauelement und Verfahren zu ihrer Herstellung.

Country Status (2)

Country Link
EP (1) EP0434392B1 (de)
DE (1) DE69009958T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10023980B4 (de) * 1999-05-17 2010-04-29 DENSO CORPORATION, Kariya-shi Keramikschichtkörper, Verfahren zu deren Herstellung und Verwendung bei einem Gasfühlerelement

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2970525B2 (ja) * 1996-03-28 1999-11-02 日本電気株式会社 中空パッケージの製造方法および中空パッケージ用製造装置
JPH1131751A (ja) * 1997-07-10 1999-02-02 Sony Corp 中空パッケージとその製造方法
US6531334B2 (en) 1997-07-10 2003-03-11 Sony Corporation Method for fabricating hollow package with a solid-state image device
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
WO2016024946A1 (en) * 2014-08-11 2016-02-18 Raytheon Company Hermetically sealed package having stress reducing layer
US9334154B2 (en) 2014-08-11 2016-05-10 Raytheon Company Hermetically sealed package having stress reducing layer
JP6892252B2 (ja) * 2016-11-28 2021-06-23 京セラ株式会社 電子素子実装用基板および電子装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4537863A (en) * 1983-08-10 1985-08-27 Nippon Electric Glass Company, Ltd. Low temperature sealing composition
US4704626A (en) * 1985-07-08 1987-11-03 Olin Corporation Graded sealing systems for semiconductor package
JP2579315B2 (ja) * 1987-06-17 1997-02-05 新光電気工業株式会社 セラミツクパツケ−ジ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10023980B4 (de) * 1999-05-17 2010-04-29 DENSO CORPORATION, Kariya-shi Keramikschichtkörper, Verfahren zu deren Herstellung und Verwendung bei einem Gasfühlerelement

Also Published As

Publication number Publication date
DE69009958D1 (de) 1994-07-21
EP0434392A1 (de) 1991-06-26
EP0434392B1 (de) 1994-06-15

Similar Documents

Publication Publication Date Title
DE69527330T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE69006609T2 (de) Keramischer Deckel zum Verschliessen eines Halbleiterelements und Verfahren zum Verschliessen eines Halbleiterelements in einer keramischen Packung.
DE68912932T2 (de) Glas-Keramik-Gegenstand und Verfahren zu dessen Herstellung.
DE3414065C2 (de)
DE69806193T2 (de) Kühlkörpermaterial für Halbleiterbauelemente und Verfahren zu dessen Herstellung
DE68924452T2 (de) Packungsstruktur für integrierte Schaltungen.
DE2449949C2 (de) Halbleitervorrichtung
DE69527668T2 (de) Anschlussstelle für Halbleiterbauelement
DE3880402T2 (de) Metallbeschichtungsstruktur fuer keramische materialien aus aluminiumnitrid und verfahren zu ihrer herstellung.
DE69514435T2 (de) Metallisiertes Keramiksubstrat mit glatter Plattierungsschicht und Herstellungsverfahren
DE68917231T2 (de) Sondenkarte, Verfahren zur Messung eines zu messenden Teiles mit derselben und elektrischer Schaltungsteil.
DE3856562T2 (de) Verbindungsstruktur zwischen Bauelementen für Halbleiterapparat
DE69033226T2 (de) Wärmeleitendes Mischmaterial
DE19921109A1 (de) Elektronikbauteil
DE2245140A1 (de) Einkapselung fuer elektronische bauelemente
EP3208841B1 (de) Verfahren zur herstellung einer wärmespreizplatte, wärmespreizplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE102015104518B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung mit einem Träger, der eine durch ein Aluminium-Siliziumkarbid-Metallmatrixkompositmaterial gebildete Oberfläche aufweist
DE112018001053T5 (de) Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit
DE2234461A1 (de) Metallisierungsmasse und verfahren zum metallisieren einer vertiefung in halbleiterpackungen sowie das dabei erhaltene produkt
DE69009958T2 (de) Adhäsionsstruktur für Halbleiterbauelement und Verfahren zu ihrer Herstellung.
DE102010036402A1 (de) Lufthohlraum-Baustein mit Kupferkühlkörper und keramischem Fensterrahmen
DE69417329T2 (de) In Harz versiegelte Halbleiteranordnung
DE69128601T2 (de) Verfahren zum Herstellen von wärmestrahlender Substraten zum Montieren von Halbleitern und gemäss diesem Verfahren hergestellte Halbleiterpackung
DE4133623C2 (de) Harzversiegelte Halbleitervorrichtung
DE3438435C2 (de) Gehäuse aus Metall und Kunststoff für eine Halbleiter-Vorrichtung, das zur Befestigung an einem nicht genau ebenen Wärmeableiter geeignet ist, sowie Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee