DE68925169T2

DE68925169T2 - Analog-Digitalwandler

Info

Publication number: DE68925169T2
Application number: DE68925169T
Authority: DE
Inventors: Gary Alan Herbst; David Michael Jones
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1988-09-21
Filing date: 1989-09-14
Publication date: 1996-07-04
Anticipated expiration: 2009-09-15
Also published as: DE68925169D1; JPH02123986A; EP0360499B1; EP0360499A2; EP0360499A3; US5034746A

Description

Bereich der Erfindung

Die vorliegende Erfindung betrifft Hochgeschwindigkeits- Analog/Digitalwandler.

Hintergrund der Erfindung

Plattenspeicher sind Informationsspeichervorrichtungen, die eine rotierende Platte mit konzentrischen, die Informationen enthaltenden Datenspuren, einen Kopf zum Lesen der Daten bzw. zum Schreiben derselben auf die verschiedenen Spuren, und ein Stellglied, das über eine Haltearm-Baugruppe mit dem Kopf verbunden ist, um den Kopf zu der gewünschten Spur zu führen und während des Lese- bzw. Schreibvorgangs über der Mittellinie der Spur zu halten, benutzen. Die Bewegung des Kopfes zu einer gewünschten Spur wird als Zugriff auf die Spur oder "Suchen" bezeichnet, während das Halten des Kopfs über der Mittellinie der gewünschten Spur während des Lese- bzw. Schreibvorgangs als Spur-"Folgen" bezeichnet wird.
Das Stellglied ist in der Regel ein "Schwingspulenmotor" (VCM - Voice Coil Motor), der eine Spule umfaßt, die durch das magnetische Feld eines Permanentmagnet-Stators bewegbar ist. Das Anlegen von Strom an den VCM bewirkt, daß die Spule, und damit der daran befestigte Kopf, sich im Verhältnis zur Platte radial bewegt. Die Beschleunigung der Spule ist proportional zum angelegten Strom, so daß im Idealfall in der Spule kein Strom ist, wenn der Kopf perfekt stationär über einer gewünschten Spur schwebt.
In Plattenspeichern mit einer relativ hohen Datenspurdichte auf der Platte muß ein Servosteuersystem eingebaut werden, um den Kopf während der Lese- bzw. Schreiboperation genau über der Mittellinie der gewünschten Spur zu halten. Das wird erreicht durch Benutzen einer voraufgenommenen Servo-Information entweder auf einer besonders zugeordneten Servo-Platte oder auf winkel-beabstandeten Sektoren, die zwischen die Daten auf einer Datenplatte eingefügt sind. Die vom Lese/Schreibkopf (bzw. dem besonders zugeordneten Servo-Kopf, falls eine dedizierte Servoplatte benutzt wird) erfaßten Servoinformationen werden demoduliert, um ein Positionsfehlersignal (PES - Position Error Signal) zu generieren, das den Positionsfehlers des Kopfs auf der Platte im Abstand weg von der nächsten Spurmittellinie angibt. Ein Typ eines herkömmlichen Servomusters zur Verwendung mit entweder einer Sektorservoplatte oder einer dedizierten Servoplatte ist das Quadraturmuster, das von Herrington und Mueller in IBM TECHNICAL DISCLOSURE BULLETIN, Bd. 21, Nr. 2 (Juli 1978) auf Seite 804-805 beschrieben wird. In dem Quadraturmuster gibt es vier einzigartige Spurtypen, die sich wiederholen, so daß sie sich radial wiederholende Vierspurbänder mit Servoinformationen bilden.
Beim Spursuchen, wenn der Kopf die Spuren überstreicht, wird das PES benutzt, um Spurkreuzungsimpulse zu generieren. Diese Spurkreuzungsinformation wird zusammen mit dem PES und einem Signal, das die gewünschte Spur, d.i. die Zielspur, repräsentiert, dazu benutzt, ein Gesamtfehlersignal zu erzeugen. Das Gesamtfehlersignal ist gleich der Summe des PES plus der Differenz zwischen der Position der Zielspur und der Position der augenblicklichen Spur, über der der Kopf steht. Das gesamte Fehlersignal wird dann in der Nachlaufrückführschleife benutzt zum Berechnen der gewünschten Kopfgeschwindigkeit mit Hilfe eines Bezugsgeschwindigkeitsbahngenerators, um sicherzustellen, daß der Kopf in der optimalen Geschwindigkeitsbahn an der Zielspur ankommt, um sich in Mindestzeit zur Zielspur zu bewegen. Die berechnete Geschwindigkeit wird dann mit der geschätzten Geschwindigkeit von einem elektronischen Geschwindigkeitsmesser berechnet, um ein Geschwindigkeitsfehlersignal zu einem Stromverstärker zu generieren, der seinerseits einen Steuerstrom zum VCM schickt. Ein elektronischer Geschwindigkeitsmesser zum Generieren einer Geschwindigkeitsabschätzung von Eingängen des VCN-Steuerstroms und der Quadratur-PES wird beschrieben in US-Patent Nr. 4,246,536, erteilt an Bradley et al., das auf den gleichen Inhaber übertragen wurde wie die vorliegende Anmeldung.
Wenn beim Spurfolgen der Kopf innerhalb der Grenzen der gewünschten Spur steht, wird das PES in der Servo-Nachlaufrückführschleife allein benutzt, um ein Steuersignal an den VCM zu generieren, um den Kopf zur Spurmittellinie zurückzuführen.
Eine Beschreibung des Betriebs eines allgemeinen Plattenspeicher-Steuersystems beim Spurensuchen und Spurenfolgen wird gegeben von R.K. Oswald in "Design of a Disk File Head- Positioning Servo", IBM JOURNAL OF RESEARCH AND DEVELOPMENT, Nov. 1974. S. 506-512.
In solchen herkömmlichen Plattenspeichern erfordert die Benutzung von Spurkreuzungsimpulsen zur Bestimmung des gesamten Fehlersignals bei einem Spurensuchlauf zusätzliche teuere und komplexe Analogschaltungen im Demodulator zum Erzeugen der Spurkreuzungsimpulse aus dem PES. Noch wichtiger ist bei Plattenspeichern, die Sektorservosignale benutzen, daß es nicht möglich ist, Spurkreuzungsimpulse direkt aus dem PES genau zu zählen, weil der Kopf in der Regel zwischen den PES-Proben zahlreiche Spuren gekreuzt hat.
In der Vergangenheit wurden häufig Computerplattenspeicher mit analogen Servosystemen zum Steuern der Bewegung des Kopfes und des Arms in Radialrichtung über die Plattenoberfläche benutzt. Neuere Produkte beinhalten jedoch einen digitalen Servomechanismus.
Ein digitales Servosteuersystem wird beschrieben in US-Patent Nr. 4,679,103, erteilt an Workman. Wie in diesem Patent beschrieben, nimmt das Digital-Servosteuersystem als Eingang zu diskreten Abtastzeiten das Positionsfehlersignal und eine digitale Wertedarstellung des Schwingspulenmotorstroms auf.
Integriert in das digitale Servosteuersystem ist ein digitaler Prozessor, der die allgemeine Servoleistung steuert. Im Regelfalle sind Positionsfehlersignal-(PES)-Schaltungen im Kopf- und Arm-Signalkanal analog, und stellen die Stellung des Kopfes auf der Platte dar. Zur Digitalverarbeitung wird das Analogpositionssignal unter Verwendung eines herkömmlichen Analog/Digital-Wandlers (ADC) in ein Digitalsignal umgewandelt. Das digitale PES-Signal kann dann vom Digitalprozessor gelesen werden.

Offenbarung der Erfindung

Zwar stehen verschiedene Techniken zur Verfügung, um das Analogsignal in Digitalform umzuwandeln, jedoch besteht eine fortlaufende Forderung nach Kürzung der Zeit, um ein genaues Digitalsignal zu erzeugen.
Aus dem Dokument IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, Bd. 32, Nr. 4, Nov. 1986, Seiten 734 - 741; Y.ISO et al.: "16-bit A/D Converter and D/A Converter for Digital Audio" ist ein Gerät zur Digitalisierung eines analogen Eingangssignais bekannt, das eine Ladungsspeichervorrichtung, an die das analoge Eingangssignal gelegt wird, eine Vielzahl von Komparatoren mit jeweils einer Schwellenspannung und eine Vielzahl von gewichteten Stromquellen zum Generieren eines Stroms enthält, der der höchsten von der Spannung der Ladungsspeichervorrichtung überschrittenen Schwelle entspricht.
Die vorliegende Erfindung sieht vor ein Gerät zum Digitalisieren eines analogen Eingangsservopositions-Fehlersignals enthaltend: Eine Ladungsspeichervorrichtung, an die das Signal gelegt wird und die vom Positionsfehlersignal geladen wird; eine Vielzahl von Komparatoren, von denen jeder eine Schwellenspannung aufweist und jeder ein Komparatorausgangssignal erzeugt, wenn sein Schwellenwert von der Spannung der Ladungsspeichervorrichtung überschritten wird; Zwischenspeichermittel zum Abtasten der Komparatorausgangssignale mit einer vorgegebenen Abtastrate; eine Vielzahl gewichteter Stromquellen, die auf die abgetasteten Komparatorausgangs signale ansprechen, um in jeder Abtastperiode einen Strom entsprechend dem höchsten Schwellenwert, der von der Spannung auf der Ladungsspeichervorrichtung überschritten wird, zu generieren, in der der generierte Strom an die Ladungsspeichervorrichtung gelegt wird, um Ladung aus der Speichervorrichtung abzuziehen; Decodiermittel zum Decodieren der abgetasteten Komparatorausgangssignale; und Mittel zum Integrieren der decodierten Komparatorausgangssignale über eine vorgegebene Zeitspanne zwecks Generierens eines digitalen Positionsfehlersignals.
Die von den Decodiermitteln generierten decodierten Signale stellen die Strommenge dar, die von den gewichteten Stromquellen während jeder Abtastperiode an die Ladungsspeichervorrichtung geliefert wird, und der integrierte Wert, der aus den decodierten Signalen erhalten wird, ist gleich dem Gesamtstrom, der von den gewichteten Stromquellen an die Ladungsspeichervorrichtung geliefert wird, und der gleich ist dem Gesamtstrom, der vom Eingangssignal an die Ladungsspeichervorrichtung gelegt wird.
Somit quantifiziert das System die Ladung sofort beim Generieren und ermöglicht die digitale Integration des Signalwerts, anstatt die analoge Integration vorauszusetzen. Die digitale Integration schließt die Notwendigkeit für eine umfangreiche Hardware aus, die für eine analoge Integration typisch ist.
Vorzugsweise beinhaltet das Gerät ferner einen Vorspannungsabgleichmechanismus zum Abgleichen eines DC Vorspannstroms, der von der Ladungsspeichervorrichtung aufgenommen werden kann. Auf diese Weise kann die Gleichgewichtsspannung der Ladungsspeichervorrichtung eingestellt werden. Wenn die Gleichgewichtseinstellung abgeschlossen ist und die Gleichgewichtsspannung eingestellt ist, dann wird jede Veränderung in der Spannung der Ladungsspeichervorrichtung von diesem Gleichgewichtspunkt aus notwendigerweise vom Eingangssignal verursacht.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Blockdiagramm eines digitalen Servosteuersystems, in dem ein erfindungsgemäßer A/D-Umsetzer eingesetzt werden kann;
Fig. 2 ist ein Blockdiagramm einer bevorzugten Ausführungsform einer erfindungsgemäßen A/D-Umsetzerschaltung;
Fig. 3A zeigt ein verstärktes Analogsignal;
Fig. 3B zeigt ein analoges Stromsignal, erhalten durch Demodulierung des in Fig. 3A gezeigten Signals;
Fig. 3C zeigt die Kondensatorspannung des Kondensators, der in einem erfindungsgemäßen A/D-Umsetzer eingesetzt ist;
Fig. 4 ist ein Blockdiagramm eines digitalen Integrators, der im erfindungsgemäßen A/D-Umsetzer eingesetzt werden kann.

Detaillierte Beschreibung der Erfindung

Betrieb und Konstruktion eines Analog/Digitalwandlers gemäß der vorliegenden Erfindung wird beispielhaft unter Bezugnahme auf ein digitales Servosteuersystem beschrieben. Dem Fachmann ist bewußt, daß ein erfindungsgemäßer Analog/Digitalwandler in einer ganzen Reihe unterschiedlicher Systeme Anwendung finden kann.
Fig. 1 zeigt ein vereinfachtes Blockdiagramm für ein typisches Servosteuersystem. Ein Paar Platten 10, 12 werden auf einer Spindel 14 des Plattenspeichermotors 16 gehaltert. Jede der Platten LOF 12 weist zwei Oberflächen 20, 22 bzw. 24, 26 auf. Für die Zwecke der vorliegenden Beschreibung seien die Oberfläche 20 auf der Platte 10, und die Oberflächen 24, 26 auf der Platte 12 Datenaufzeichungsflächen. Die Oberfläche 22 der Platte 10 sei eine dedizierte Servofläche und enthalte ausschließlich voraufgezeichnete Servoinformationen. Die Servoinformationen sind in konzentrischen Spuren aufgezeichnet und sind typischerweise so geschrieben, daß die Schnittpunkte nebeneinanderliegender Servospuren auf der Servofläche 22 radial ausgerichtet mit den Mittellinien der Datenspuren der Flächen 20, 24 und 26 sind. Die Servoinformationen auf der Fläche 20 können das Quadraturmuster aufweisen, wie in der obigen Literaturstelle von Mueller et al. zitiert wird.
Auf die spezifischen Spuren auf den Datenplatten und der Servoplatte wird von den Köpfen 30, 32, 34, 36 zugegriffen, die jeweils einer entsprechenden Plattenfläche zugeordnet sind und von einer ihr zugeordneten Armbaugruppe getragen werden. Die Köpfe 30, 32, 34, 36 sind an ein gemeinsames Zugriffsmittel, d.i. Stellglied, wie z.B. eine VCM 40, befestigt. Somit werden die Köpfe 30, 32, 34, 36 in einer festen Stellung zueinander relativ zur radialen Position jeweils auf ihrer zugehörigen Plattenoberfläche gehalten. Der Ausgang des dedizierten Servokopfs 32 wird an einen Verstärker 42 und dann an einen Demodulator 44 gegeben. Der Demodulator 44 verarbeitet das Servoinformationssignal von der Plattenoberfläche 22 und demoduliert es, um so ein analoges PES zu generieren. Das PES vom Demodulator 44 ist ein Hinweis auf die Position des Servokopfs 32 im Abstand von der am nähesten liegenden Servospur-Mittellinie, und damit der Position der Datenköpfe 30, 34, 36 im Abstand von der Mittellinie der jeweils am nähesten liegenden Datenspur auf der entsprechenden Plattenoberfläche 20, 24, 26.
Ein Mikroprozessor 50 ist über einen Datenbus 54 an einen Speicher mit wahlfreiem Zugriff (Random Access Memory - RAM) 52 und an einen Festwertspeicher (Read Only Memory - ROM) angeschlossen. Die Plattenspeicher-Steuereinheit 56 liegt ebenfalls am Datenbus 54. Die Steuereinheit 56 gibt zahlreiche Befehle an den Mikroprozessor 50, einschließlich eines Signals td, das die Zielspur repräsentiert, und eines Signals RZ, das ein "Re-zero" (Nullrückstell)-Signal zur Initialisierung des Servosteuersystems darstellt. Nicht gezeigt in Fig. 1 sind Adressen- und Steuerleitungen für den Mikroprozessor 50. Der Analogteil des Servosteuersystems wird in Fig. 1 im wesentlichen rechts vom Datenbus 54 gezeigt.
Das vom Servokopf 32 gelesene Signal wird in den Verstärker 42 und dann in den Demodulator 44 eingespeist. Während die Steuerschaltung mit beliebigen einer ganzen Reihe von Servomustern und Servosignaldemodulationstechniken betrieben werden kann, wird das Servosteuersystem unter Bezugnahme auf ein Quadratur-Servomuster erklärt.
Das Quadraturmuster auf der Servofläche 22 wird durch den Demodulator 44 wie folgt demoduliert. Zunächst erhält der Demodulator 44 das Quadratur-Servosignal vom Verstärker 42 und generiert zwei getrennte Analogwellenformen, die als Primär (PESP) und Quadratur (PESQ) bezeichnet werden. Die analogen PESP und PESQ Signale vom Demodulator 44 werden entsprechend zu Analog/Digital-(A/D)-Wandlern 58, 59 geschickt, die erfindungsgemäß gebaut sind. Die diskreten Werte von PESP und PESQ zu einer beliebigen Abtastzeit werden als PESP(n) bzw. PESQ(n) bezeichnet, wobei n einen Zeitindex für die einzelnen Digitalproben darstellt. Die digitalen Signalproben PESP(n) und PESQ(n) werden dann vom Mikroprozessor 50 benutzt, um festzustellen, auf welcher der vier Spuren in einer des Vierspuren-Bands des Quadraturmusters der Servokopf 32 gerade steht. Sobald das festgestellt ist, wird das richtige Signal, d.h. entweder PESP(n) oder PESQ(n) ausgewählt, um PES(n) zu bestimmen.
Die Festlegung des Spurtyps, und PES(n) und der weitere Betrieb eines digitalen Servosteuersystems wird im oben zitierten Patent von Workman beschrieben.
Wieder unter Bezugnahme auf Fig. 1 legt der Demodulator 44 auch ein Ein-Bit-Digitalsignal GBOD direkt auf den Datenbus 54, um anzuzeigen, daß der Servokopf 32 gerade über dem "Außendurchmesser-Sicherheitsband", d.i. in der radial äußersten Kopfposition im Plattenspeicher steht. Dieses Signal wird von einem Spezialcode generiert, der auf der radial äußersten Spur der Servofläche 22 aufgezeichnet ist.
Ein integrierender Leistungsverstärker (Integrating Power Amlifier - IPA) 64 liefert den Analogsteuerstrom i(t) an die VCM 40 und als Rückkopplung an den A/D-Wandler 60. Der A/D- Wandler 60 legt ein digitales Strommuster i(n), das dem Muster des Analogstroms i(t) entspricht, auf den Datenbus 54.
Wie man also aus Fig. 1 sieht, sind die Dateneingänge an den Mikroprozessor 50 des digitalen Servosteuersystems für die Zwecke dieser Erklärung die Steuereinheitbefehle für die Zielspur td und Re-zero RZ, die Kopfposition in Bezug auf die am nähesten liegende Spurmittellinie PES (n), die bestimmt wird aus PESP(n) und PESQ(n), der VCM-Steuerstrom i(n) und GBOD.
Ein digitales Steuersignal u(n) wird vom Mikroprozessor 50 an einen Digital/Analog-Wandler (DAC) 62 gegeben. Wie in Fig. 1 gezeigt wird, werden die A/D-Wandler 58, 59, 60 vom gleichen Taktgebereingang getrieben, so daß das digitale Abtasten von PESP, PESQ und i gleichzeitig erfolgt. Der Ausgang des Steuersignals u(n), berechnet aus dem digitalen Muster von PESP(n) und i(n), erfolgt nach einer festgelegten Berechnungsverzögerungszeit und vor dem Eingang des nächsten Digitalmusters PESP(n+1), PESQ(n+1) und i(n+1). Der DAC 62 liefert das Analogsteuersignal u(t) an den IPA 64.
Der Mikroprozessor 50 schickt auch ein besonderes Sperrsignal an den IPA 64. Der IPA 64 wird gesperrt, wenn das Servosteuersystem eingeschaltet wird, damit verhindert wird, daß Anfangssignalbedingungen eine unerwünschte Bewegung der VCM 40 bewirken.
Ein erfindungsgemäßer Digitalisierer, der in der digitalen Servosteuerschaltung der Fig. 1 als Analog/Digital-Wandler 58 und/oder auch 59 eingesetzt wird, ist in Fig. 2 dargestellt.
Der analoge Demodulatorstrom wird von einer Eingangsklemme an einen Summierknoten 101 gelegt. Dieser Summierknoten kann eine Ladungsspeichervorrichtung, wie z.B. ein Kondensator, sein. Zusätzliche Eingänge zum Kondensator-Summierknoten sind der Strom von den gewichteten Stromquellen 103-107, der Strom von einer Vorspann-Abgleichschaltung 109, und ein inhärenter DC-Vorspannstrom 111. Diese zusätzlichen Ströme werden nachstehend noch näher diskutiert.
Die Spannung am Kondensator 101 wird von einer Vielzahl von Komparatoren 113-117 abgetastet, die verschiedenen Spannungshöhen zugeordnet sind. Zwecks Schnelligkeit und Vereinfachung liefert einfach jeder Komparator ein Ausgangssignal, wenn die Eingangsspannung über die Bezugsspannung dieses betreffenden Komparators steigt. In der gezeigten Auführungsform werden fünf Komparatoren eingesetzt. Mehr Komparatoren bewirken eine größere Genauigkeit, machen jedoch einen größeren Hardwareaufwand erforderlich.
Die Bezugsspannung für den ersten Komparator 113 in der dargestellten Ausführungsform liegt nahe dem Erdpotential und stellt den digitalen Wert -1 dar. Die Bezugsspannung für den zweiten Komparator 114 kann etwa 50 mv über der Bezugsspannung für den ersten Komparator liegen und stellt digital 0 dar. Der Gleichgewichtspunkt für das System kann der Mittelpunkt zwischen diesen beiden Bezugsspannungen sein, z.B. etwa 25 mv über der Bezugsspannung für den ersten Komparator und 25 mv unter der Bezugsspannung für den zweiten Komparator. Wenn die Kondensatorspannung im Gleichgewicht steht, werden die Ausgänge der Komparatoren von der Decodierlogik 119, die an den Ausgangsklemmen des Komparator liegt, als 0 decodiert.
Die Bezugsspannungen für die anderen Komparatoren 115-117 sind vorzugsweise binäre Vielfache der Gleichgewichtsspannung, zwecks einfacherer Konstruktion. Die Bezugsspannung für den dritten Komparator 115 ist vorzugsweise das Vierfache des Gleichgewichtspunkts, d.i. 100 mv. Die Bezugsspannung für den vierten Komparator 116 ist vorzugsweise das 16fache der Gleichgewichtsspannung, d.i. 400 mv. Schließlich ist die Bezugsspannung für den fünften Komparator etwa das 32fache der Gleichgewichtsspannung, d.i. 800 mv. Selbstverständlich können diese Bezugsspannungen je nach Anwendung und Voraussetzungen des Digitalwandlers auch anders gewählt werden.
Jeder Komparator 113-117 gibt ein Komparator-Ausganggssignal (CMP1, ..., CMP5) aus, wenn die Kondensatorspannung über die Bezugsspannung für den betreffenden Komparator geht. Der Zwischenspeicher 120 tastet die Ausgangssignale mit einer hohen Abtastrate ab, um die Zwischensignale LCMP1-LCMP5 zu erzeugen. Die Abtastrate beeinflußt auch die Systemgenauigkeit. Eine höhere Abtastrate ergibt eine genauere Digitalisierung, erfordert jedoch eine kompliziertere Hardware. Eine Taktgeber-Abtastfrequenz vom 8fachen der Grundfrequenz des aufgenommenen Positionsfehlersignals ergibt in der Praxis eine geeignete Genauigkeit. Mit dieser Abtastrate läßt sich bei fünf Schwellenwertkomparatoren ein digitales Positionsfehlersignal von 10 (zehn) Bits Genauigkeit generieren.
Die Decodierlogik 119 decodiert die abgetasteten Vergleicherausgangssignale CMP1-CMP5, um Digitalmuster zu erzeugen. Tabelle 1 zeigt, wie die Komparatorausgangssignale von der Decodierlogik decodiert werden. Diese Decodierung entspricht der Skalierung der Bezugsspannungen der Komparatoren. TABELLE 1 BINAR-AUSGANG
Vor der Digitalisierung des PES-Stroms aus dem Demodulator muß die Gleichgewichtsspannung des Kondensators 101 initialisiert werden. Das geschieht mit dem Vorspannabgleich-Digital/ Analog-Wandler (DAC) 109. Beim Initialisieren des Kanals wird der Ausgang des Demodulators 44 unterdrückt, so daß er keinen Strom zum Kondensator-Summierknoten 101 schickt. Dann wird der Vorspannabgleich-Digital/Analog-Wandler (DAC) 109 so eingestellt, daß er genug Strom vom Kondensator-Summierknoten 101 abzieht. Daß er jeden der Eingangsfehlströme infolge des DC-Vorspannstroms 111, des Eingangsstroms der Komparatoren 113-117, und die Eingangsfehlströme infolge des Demodulators 44 und der gewichteten Stromquellen 103-107 löscht. Der Vorspannabgleich-DAC 109 wird von einem Vorwärts/Rückwärts- zähler 121 gesteuert. Der Zähler zählt vorwärts oder rückwärts je nachdem, ob der von der Komparatordecodierlogik 119 bestimmte Binärwert positiv oder negativ ist. Wenn der decodierte Wert positiv ist, zählt der Zähler vorwärts. So zieht der DAC mehr Strom aus dem Kondensatorknoten ab und zwingt die Ladung bzw. Spannung an demselben abzunehmen, bis er schließlich einen Gleichgewichtspunkt erreicht, an dem nur der erste Komparator 113 ein Komparatorausgangssignal CMP1 generiert. Sobald der Gleichgewichtspunkt erreicht ist, wird der Zähler 121 gesperrt, und so behält er die Zählung bei, die "0" d.i. den Gleichgewichtszustand geschaffen hat. Der Einsatz dieses Vorspannabgleichzählers 121 und des DAC 109 ermöglicht es, daß die Fehlströme im Wandlersystem leicht ausgeschaltet werden.
Sobald der Kanal initialisiert ist und der Vorspann-Abgleich- DAC 109 gesperrt ist, wird jede Veränderung in der Kondensatorspannung vom Gleichgewichtspunkt notwendigerweise vom Demodulatorstrom, der immer dem Kondensator-Summierknoten zugeführt wird, und den gewichteten Stromquellen 103-107, die Strom aus dem Kondensator-Summierknoten entfernen d.h. abziehen, bewirkt. Somit ist die Kondensatorspannung proportional der Kombination bzw. dem Unterschied zwischen diesen zwei Strömen. Wenn der Demodulatorstrom höher ist, als der Strom von den gewichteten Stromquellen, erhöht sich die Ladung des Kondensators und damit auch die Kondensatorspannung.
Die gewichteten Stromquellen 103-107 werden direkt gesteuert von den zwischengespeicherten Komparatorausgangs signalen LCMP1-LCMP5, die von den Komparatoren 113-117, die die Kondensatorspannung abtasten, generiert und vom Zwischenspeicher 120 abgetastet werden. Die gewichteten Stromquellen sind so skaliert, daß sie zusammen Strom in den gleichen relativen Zuwächsen wie die Bezugsspannungen für die Komparatoren produzieren.
Wenn die erste Schwellenspannung überschritten wird und der erste Komparator 113 ein Komparatorausgangssignal produziert, wird die erste Stromquelle 103 eingeschaltet, um eine entsprechende Ladung vom Kondensator 101 abzuziehen. Wie oben beschrieben, wurde das System so eingestellt, daß die Gleichgewichtsspannung des Kondensators zwischen dem Schwellenwert des ersten Komparators 113 und dem Schwellenwert des zweiten Komparators 114 liegt. Daher ist die erste Stromquelle 103 immer eingeschaltet.
Wenn die Kondensatorspannung die zweite Schwellenspannung Vr (die Bezugsspannung) übersteigt, wird das zweite Komparatorausgangssignal CMP2 vom zweiten Komparator 114 erzeugt. Beim nächsten Abtasten wird das Komparatorausgangssignal CMP2 abgetastet, um das zweite zwischengespeicherte Komparatorausgangssignal LCMP2 zu erzeugen. Das bewirkt, daß die zweite Stromquelle 104 eingeschaltet wird. Der Strom aus der zweiten Stromquelle fließt zum Kondensator 101 als Negativstrom, um Ladung aus dem Kondensator abzuziehen. Dieser Strom, der der Ladung entgegenläuft und die Kondensatorspannung auf die zweite Schwellenspannung Vr bringt, kann als Bezugsstrom bezeichnet werden.
Wenn die Kondensatorspannung die dritte Schwellenspannung 4*Vr übersteigt, erzeugt der dritte Komparator 115 sein Komparatorausgangssignal CMP3. Das Signal CMP3 wird zwischengespeichert und die dritte Stromquelle 105 wird eingeschaltet. Die erste und die zweite Stromquelle bleiben eingeschaltet. Zusammen erzeugen die zweite und die dritte Stromquelle einen Strom, der viermal so groß ist wie der Basisstrom der zweiten Stromquelle 104 (der Bezugsstrom), weil die Schwellenspannung 4*Vr des dritten Komparators viermal so hoch ist, wie die Spannung des zweiten Komparators (Bezugsspannung Vr). Die Stromquellen legen dann einen negativen Strom auf den Kondensator 101 und ziehen Ladung vom Kondensator ab.
Die vierte Stromquelle 106 erzeugt einen Strom, der zwölfmal so groß ist wie der Bezugsstrom der zweiten Stromquelle, so daß die vierte, die zweite und die dritte Stromquelle zusammen einen Strom erzeugen, der sechzehnmal so groß ist wie der Bezugsstrom, weil die Schwellenspannung des vierten Komparators 116 sechzehnmal so hoch ist wie die Bezugsspannung Vr. Auf ähnliche Weise erzeugt der fünfte Komparator 107 einen Strom, der sechzehnmal so groß ist wie der Bezugsstrom, so daß der kombinierte Strom der zweiten, dritten, vierten und fünften Stromquelle zweiunddreißigmal so groß ist wie der Bezugsstrom, entsprechend dem Verhältnis des Schwellenwerts des fünften Spannungskomparators 117 und der Bezugsspannung Vr.
Ein Servo-Großsignal für das quadratische Impuls-Servosignalformat (Quad-Burst) wird in Fig. 3A gezeigt. Der Q-Demodulator-Ausgangsstromteil PESQ als Ausgang des Demodulators 44 (Fig. 1) wird in Fig. 38 gezeigt. Die Kondensatorspannung für den Kondensator-Summierknoten 101 des Q-Teils der Schaltung wird in Fig. 3C gezeigt. Die gezeigten Signale sind für den Q-Kanal, wenn die A- und B-Impulse gleich sind, und stellen eine Spurmitte dar.
Wie aus Fig. 3C ersichtlich ist, steht die Kondensatorspannung ursprünglich auf der Gleichgewichtsspannung. Der Q- Demodulator-Ausgangsstrom für den Impuls A wird in den erfindungsgemäßen Digitalisierer eingegeben und steigert die Kondensatorspannung in diesem Fall bis auf eine Höhe, die über der Bezugsspannung CMPS REF für den fünften Komparator 117 liegt. Damit werden alle fünf Stromquellen 103-107 aktiviert und bringen die Kondensatorspannung nach unten. Die Kondensatorspannung fällt ab unter die Höhe des CMP5 REF, und beim nächsten Abtasten wird die fünfte Stromquelle abgeschaltet und reduziert so den Strom zum den Kondensator.
Da der Demodulatorstrom größer ist als der von den Stromquellen gelieferte Strom, steigt die Kondensatorspannung und aktiviert bei der nächsten Ablösung alle fünf Stromquellen. Dieser Prozeß setzt sich fort, bis der Strom des Impulses A beginnt, auf Null zurückzugehen. Wenn die Spannung am Kondensator unter das CMP5 Niveau fällt, wird die fünfte Stromquelle abgeschaltet. Die Stromquellen 1 bis 4 bleiben eingeschaltet und reduzieren die Spannung am Kondensator auf unter die Höhe CMP4, an welchem Punkt die vierte Stromquelle abgeschaltet wird. Das setzt sich fort, bis die Kondensatorspannung auf eine Höhe unter die Bezugsspannungen des ersten und des zweiten Komparators abfällt und so eine Gleichgewichtsspannung erreicht. Der gleiche Zyklus wiederholt sich dann für den Impuls B, nachdem die Digitalisierung des A- und des B-Impulses abgeschlossen ist.
Die Spannung am Kondensator wird nicht sofort auf die Gleichgewichtsspannung abgesenkt, sondern hinkt um die Zeit nach, in der der Demodulatorstrom auf 0 abfällt. Die Größe des Summier-Ladungsspeicherkondensators 101 und die Größenordnung der Ströme, die von gewichteten Stromquellen 103-107 geliefert werden, werden so ausgelegt, daß die Gleichgewichtsspannung erreicht wird bevor der nächste Stromimpuls vom Demodulator 44 in den Kondensatorknoten 101 eingegeben wird. Wenn die Gleichgewichtsspannung erreicht ist, muß der Gesamtbetrag des Stromes, der aus den gewichteten Stromquellen geliefert wird, gleich dem Gesamtbetrag der vom demodulierten Impuls gelieferten Strommenge sein. Daher kann durch Verfolgen, welche Stromquellen in jeder Abtastperiode aktiviert sind, der gesamte, während der einzelnen Impulse an den Kondensator gelegte Demodulatorstrom berechnet werden.
Die Stromquellen 103-107 werden von den abgetasteten bzw. zwischengespeicherten Komparatorausgangssignalen gesteuert. Je höher daher die Abtastrate ist, desto genauer reflektiert der von den Stromquellen 103-107 an den Kondensator 101 gelegte Strom den Stromausgang zum Kondensator 101 durch den Demodulator 44.
Die Komparatorausgangssignale werden von der Decodierlogik 119 in binäre Zahlen decodiert. Die zwischengespeicherten decodierten Werte, die den Strom repräsentieren, der von den gewichteten Stromquellen 103-107 geliefert wird, werden dann in einen digitalen Integrator 123 eingegeben, wie in Fig. 4 gezeigt wird. Der Addierer 125 summiert den Eingabewert mit der vorhergehenden Summe zu einer neuen Summe. Die Summe wird in einem Signalspeicher 127 gehalten, um dem nächsten Binäreingang aufsummiert zu werden. Da die Ladung das Integral des Stroms ist, repräsentiert der Ausgang des digitalen Integrators die gesamte Ladung, die von der Demodulatorschaltung 44 an den Kondensator 101 gegeben wurde. Sobald die gesamte Ladung digitalisiert ist, ist sie proportional zur Größenordnung dieses bestimmten Impulses.
Für ein Quad-Burst-Muster gibt es vier Signalimpulse, die als A, B, C und D bezeichnet werden. Jedes PES-Signal (PESP und PESQ) setzt sich aus zwei Dursts zusammen. Das Q-Kanal-PES (PESQ) leitet sich von der Größenordnung des B-Bursts minus der Größenordnung des A-Bursts ab. Die decodierten Werte werden daher alle vom akkumulierten Wert abgezogen. Während des B-Bursts jedoch werden die Werte alle dem akkumulierten Wert aufaddiert. Das P-Kanal-PES (PESP) leitet sich von der Größenordnung des D-Bursts minus der Größenordnung des C- Bursts ab. Daher werden während der Digitalisierung des C- Bursts die decodierten Digitalwerte der Reihe nach vom akkumulierten Wert abgezogen, während beim D-Burst die Werte der Reihe nach zum akkumulierten Wert hinzugezählt werden. Ob der Addierer 125 neue Werte addiert oder subtrahiert, wird geregelt von der ADD/SUBTRACT Steuerleitung 129.
Der schließliche digitale PES-Wert ist gleich der laufenden Summe, nachdem beide Bursts vollständig digitalisiert wurden.
Die Summe wird auf 0 rückgestellt, bevor die nächste Zelle (Signalburstsatz) berechnet wird. Eine Leitung 131 RESET SUM steuert das Rückstellen des Zwischenspeichers für die nächste Zelle. Die Anzahl der Abtastungen per Burst (im gezeigten Beispiel achtmal die Grundfrequenz) und die maximale Stromeinheit (im gezeigten Beispiel 32) bestimmen die Genauigkeit der Digitalisierung. Die nachstehend geschilderte Ausführungsform läßt 10 Bits Genauigkeit zu. Um eine höhere Genauigkeit zu erzielen muß entweder die Abtastfrequenz des Systems gesteigert werden oder die maximale Stromeinheit kann erhöht werden. Diese beiden Lösungen setzen entweder mehr oder eine teurere Hardware voraus.
Sobald beide Bursts des bestimmten Kanals (P oder Q) digitalisiert sind und die laufende Summe festgelegt ist, kann der Ausgang des digitalen Integrators in einen Digitalfilter oder in eine weitere digitalsignalverarbeitende Vorrichtung geladen werden. Zahlreiche unterschiedliche Typen von Digitalfiltern können eingesetzt werden, je nachdem, wie sie für die Signalumgebung geeignet sind.
Da der digitalisierte PES-Kanal die Digitalisierung des PES für jede Servozelle durchführt, ist die Abtastrate hoch genug, um eine effektive Digitalfilterung zu ermöglichen. Herkömmliche Analog/Digital-Umsetzertechniken sind in der Regel viel zu langsam, um ein Digitalsignal zu liefern, auf dem eine geeignete Digitalfilterung durchgeführt werden kann. Ferner sind herkömmliche Analog/Digitalwandler in der Regel zu kompliziert, um in der Praxis und kosteneffektiv in einer extremen Hochgeschwindigkeitsumgebung, wie dem PES Kanal, eingesetzt zu werden. Sowohl gefilterte PES-Werte als auch ungefilterte PES-Werte können vom Servosystem benutzt werden, wie dem Fachmann wohl bewußt ist. Die ungefilterten Werte werden während der Suchoperationen benutzt, wenn eine große Bandbreite erforderlich ist. Die gefilterten Werte können während der Spurverfolgung benutzt werden, wenn eine geringe Bandbreite gewünscht wird, um Auswirkungen wiederholbarer und auch nicht-wiederholbarer Rauschstörungen zu reduzieren.

Claims

1. Gerät zum Digitalisieren eines analogen Eingangsservopositions-Fehlersignals enthaltend:

Eine Ladungsspeichervorrichtung (101), an die das Signal gelegt wird und die vom Positionsfehlersignal geladen wird;

eine Vielzahl von Komparatoren (113, 114, 115, 116, 117), von denen jeder eine Schwellenspannung aufweist und jeder ein Komparatorausgangssignal erzeugt, wenn sein Schwellenwert von der Spannung der Ladungsspeichervorrichtung überschritten wird;

Zwischenspeichermittel (120) zum Abtasten der Komparatorausgangssignale mit einer vorgegebenen Abtastrate;

eine Vielzahl gewichteter Stromquellen (103, 104, 105, 106, 107), die auf die abgetasteten Komparatorausgangssignale ansprechen, um in jeder Abtastperiode einen Strom entsprechend dem höchsten Schwellenwert, der von der Spannung der Ladungsspeichervorrichtung überschritten wird, zu generieren, in der der generierte Strom an die Ladungsspeichervorrichtung gelegt wird, um Ladung aus der Speichervorrichtung abzuziehen;

Decodiermittel (119) zum Decodieren der abgetasteten Komparatorausgangssignale; und

Mittel (123) zum Integrieren der decodierten Komparatorausgangssignale über eine vorgegebene Zeitspanne zwecks Generierens eines digitalen Positionsfehlersignals.

2. Gerät gemäß Anspruch 1, das ferner einen Vorspannausgleichmechanismus aufweist, der beinhaltet:

einen Zähler (121), der auf decodierte Komparatorausgangssignale anspricht, um eine Zählung zu erzeugen, die den decodierten Signalen proportional ist;

einen Digital/Analogwandler (109) zum Umwandeln der im Zähler produzierten Zählungen in einen Strom zum Anlegen an die Ladungsspeichervorrichtung (101).

3. Gerät gemäß Anspruch 1 oder Anspruch 2, in dem fünf Komparatoren mit Schwellenwerten von -1, 1, 4, 16 bzw. 32 mal eine Bezugsspannung vorgesehen sind.

4. Verfahren zum Digitalisieren eines analogen Servo- Positions-Fehlersignals, enthaltend:

(1) Laden einer Ladungsspeichervorrichtung (101) mit dem Analogsignal;

(2) Vergleichen der Spannung an der Ladungsspeichervorrichtung mit jedem einer Vielzahl von Spannungsschwellenwerten zum Produzieren eines Komparatorausgangssignals (CMP 1 bis 5) für jeden Schwellenwert, der von der Spannung der Ladungsspeichervorrichtung überschritten wird;

(3) Abtasten der Komparatorausgangssignale mit einer vorgegebenen Abtastrate;

(4) Generieren eines Stroms, der jeweils der höchsten überschrittenen Schwellenspannung entspricht, durch eine Vielzahl von gewichteten Stromquellen (103, 104, 105, 106, 107) in jeder Abtastperiode;

(5) Anlegen des generierten Stroms an die Ladungsspeichervorrichtung, um etwas der Ladung von der Ladungsspeichervorrichtung abzuziehen;

(6) Wiederholen der Schritte (1) bis (5), bis die höchste von der Ladungsspelchervorrichtungsspannung die Schwellenspannung ist, die die Gleichgewichtsspannung darstellt;

(7) Decodieren der abgetasteten Komparatorausgangssignale; und

(8) Integrieren der decodierten Komparatorausgangssignale über eine vorgegebene Zeitspanne, um ein digitales Positionsfehlersignal zu generieren.

5. Verfahren gemäß Anspruch 41 in dem die vorgegebene Zeitspanne, über die die decodierten Komparatorausgangssignale integriert werden, eine Zelle eines Positionsfehlersignals ist.

6. Verfahren gemäß Anspruch 4 oder Anspruch 5, in dem der Schritt des Integrierens der decodierten Komparatorausgangssignale beinhaltet:

für eine erste vorgegebene Zeitspanne der Reihe nach Subtrahieren jedes digitalen Abtastens von der vorherigen Signalkombination; und

für eine zweite vorgegebene Zeitspanne der Reihe nach Addieren jedes digitalen Abtastens zu der vorherigen Signal kombination;

am Ende der zweiten vorgegebenen Zeitspanne Erfassen des Kombinationswerts als Positionsfehlersignalwert; und

Rückstellen des Kombinationswerts auf Null.

7. Verfahren gemäß einem der Ansprüche 4 bis 6, ferner beinhaltend Ausgleichen des DC-Vorspannstroms, der von der Ladungsspeichervorrichtung aufgenommen werden kann, umfassend:

a) Unterdrücken des analogen Eingangsstroms;

b) Zulassen, daß die Ladungsspeichervorrichtung durch einen beliebigen DC-Vorspannstrom geladen wird;

c) Vergleichen der Spannung der Ladungsspeichervorrichtung mit jeder der Vielzahl Schwellenspannungen zum Generieren eines Komparatorausgangssignals für jede Schwellenspannung, die von der Ladungsspeichervorrichtungsspannung überschritten wird;

d) Abtasten der Komparatorausgangssignale mit einer vorgegebenen Abtastrate;

e) Generieren eines Stroms entsprechend der höchsten überschrittenen Schwellenspannung in jeder Abtastperiode;

f) Anlegen des generierten Stroms an die Ladungsspeichervorrichtung, um von der vom DC-Vorspannstrom bewirkten Ladung Strom abzuziehen bzw. hinzuzufügen; bis die höchste Schwellenspannung, die von der Kondensatorspannung überschritten wird, die Schwellenspannung ist, die eine Gleichgewichtsspannung repräsentiert.