JPH02123986A - アナログ・ディジタル変換方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、高速アナログ・ディジタル変換器に関し、具
体的には、コンピュータ・ディスク・ファイルのサーボ
・アクチュエータの電流に基づく位置誤差信号（入力ア
ナログ・サーボ位置エラー信号）をディジタル信号に変
換するのに使用されるアナログ・ディジタル変換器に関
する。

Ｂ、従来技術 ディスク・ファイルは、情報を含む同心円状のデータ・
トラックを有する回転可能なディスク、様々なトラック
からデータを読み取りまたはトラックにデータを書き込
むためのヘッド、及び支持アーム・アセンブリによって
ヘッドに接続されている、ヘッドを所望のトラックに移
動しこれを読み書き中トラックの中心線上方に維持する
ためのアクチュエータを使用する、情報記憶装置である
。ヘッドを所望のトラックに移動することは、トラック
・アクセスまたは「シーク動作」と呼ばれ、ヘッドを読
み書き操作中所望のトラックの中心線上方に維持するこ
とは、トラック「フォロー動作」と呼ばれる。

アクチュエータは、典型的には、永久磁石固定子の磁界
中を移動可能なコイルを含む、「ボイス・コイル・モー
タＪ　　（ＶＣＭ）である。電流をボイス・コイル・モ
ータに印加すると、コイルが、したがってそれに接続さ
れたヘッドがディスクの半径方向に移動する。コイルの
加速度は印加電流に比例し、したがって理想的には、ヘ
ッドが所望トラック上方で完全に停止している場合は、
コイルに電流は流されない。

ディスク上に比較的高密度のデータ・トラックを有する
ディスク・ファイルでは、ヘッドを読み書き動作中に正
確に所望トラックの中心線上方に維持するために、サー
ボ制御システムを組み込むことが必要である。これは、
データ・ディスク上で等角度で隔置されデータ間に散在
している、専用サーボ・ディスク上またはセクタ上に前
もって記録しておいたサーボ情報を使って実施される。

読み書きヘッドに（または、専用サーボ・ディスクを使
用する場合は、専用サーボ・ディスク）によって検知さ
れたサーボ情報を復調して、ヘッドの最も近いトラック
中心線からの位置誤差を示す位置誤差（エラー）信号（
ＰＥＳ）が生成される。

セクタ・サーボ・ディスクまたは専用サーボ・ディスク
用の通常のサーボ・パターンのひとつのタイプは、ＩＢ
Ｍテクニカル・ディスクロージャ・プルテン、Ｖｏｌ、
２１、Ｎｏ、２　（１９７８年７月）　、ｐｐ、８０４
−８０５に所載のへリングトン（１！ｅｒｒｉｎｇｔｏ
ｎ）及びミュラー（Ｍｕｅｌｌｅｒ）の論文に記載され
ている、方形パターンである。方形パターンでは、４種
の独特なトラック・タイプが繰り返され、サーボ情報の
半径方向に反復する４トラツク・バンドを形成する。

トラック・シーク動作中、ヘッドがトラックを横切って
移動するとき、位置誤差信号を使ってトラック交差パル
スが生成される。このトラック交差情報を、位置誤差信
号及び所望のトラックすなわち目標トラックを表す信号
と一緒に使って、合計誤差信号が生成される。合計誤差
信号は、位置誤差信号と、目標トラックの位置とヘッド
がその上方に位置している実際のトラックの位置の差の
和に等しい。次いで、合計誤差信号をサーボ・フィード
バック・ループで使用して、ヘッドが最適速度軌跡に従
って目標トラックに到達して、目標トラックに最少時間
で移動できるようにするため、基準速度軌跡生成機構を
用いてヘッドの所望速度を計算する。次いで、算出速度
を電子式回転速度計からの推定速度と比較して、電力増
幅器への速度誤差信号を発生する。電力増幅器はボイス
・コイル・モータに制御信号を供給する。ボイス・コイ
ル・モータ制御電流及び方形位置誤差信号の入力から速
度推定値を生成する電子式回転速度計が、本出願人に譲
渡された、ブラッドレー（Ｂｒａｄｌｅｙ）等の米国特
許第４２４６５３６号明細書に記載されている。

トラック・フォロー動作中、ヘッドが所望トラックの境
界内に位置しているとき、位置誤差信号だけをサーボ・
フィードバック・ループで使用して、ヘッドをトラック
中心線へ戻すボイス・コイル・モータへの制御信号が生
成される。

一般のディスク・ファイル・サーボ制御システムのトラ
ック・シーク動作中及びトラック・フォロー動作中の動
作の記載は、ＩＢＭ　Ｊｏｕｒｎａｌ　ｏｆＲｅｓｅａ
ｒｃｈ　ａｎｄ　Ｄｅｖｅｌｏｐｍｅｎｔ、　　１９７
４年１１月１ｐｐ、５０Ｂ−５１２に所載のＲ，に、オ
ズワルド（Ｏｓｗａｌｄ）の論文「ディスク・ファイル
・ヘッド位置決定サーボの設計（Ｄｅｓｉｇｎ　ｏｆ　
ａ　ＤｉｓｋＦｉｌｅ　ｌｌｅａｄ−Ｐｏｓｉｔｉｏｎ
ｉｎｇ　５ｅｒｖｏ）　Ｊに出ている。

このような通常のディスク・ファイルでは、トラック交
差パルスを使ってトラック・シーク中に合計誤差信号を
決定するには、位置誤差信号からトラック交差パルスを
発生するための高価かつ複雑なアナログ回路を復調器中
に追加する必要がある。より重要なことであるが、セク
タ・サーボ・データを用いるディスク・ファイルの場合
、ヘッドは通常、位置誤差信号サンプル相互間で数多く
のトラックと交差するので、トラック交差パルスを位置
誤差信号から直接に正確にカウントするのは不可能であ
る。

これまで、多くのコンピュータのハード・ディスク・フ
ァイルは、ヘッド及びアームのディスク面の上方での半
径方向の移動を制御するためのアナログ・サーボ・シス
テムを備えていた。ただし、より最近の製品は、ディジ
タル・サーボ機構を組み込んでいる。

ディジタル・サーボ制御システムは、Ｍ、Ｃ。

ワークマン（υｏｒｋｍａｎ）の「データ記録ディスク
・ファイル用のディジタル・サーボ制御システム（Ｄｉ
ｇｉｔａｌ　５ｅｒｖｏ　Ｃｏｎｔｒｏｌ　Ｓｙｓｔｅ
ｍ　ｆｏｒ　ａ　ＤａｔａＲｅｃｏｒｄｉｎｇ　Ｄｉｓ
ｋ　Ｆｉｌｅ）、＋　と題する、米国特許第４６７９１
０３号明細書に記載されている。この特許明細書の記載
によれば、ディジタル・サーボ制御システムは、入力と
して、離散的サンプル時間に位置誤差信号及びボイス・
コイル・モータ電流のディジタル値表示を受け取る。

ディジタル・サーボ制御システムには、全体的サーボ性
能を制御するディジタル・プロセッサが含まれている。

典型的には、ヘッド及びアームの信号チャネル中の位置
誤差信号回路はアナログ回路であり、ディスク上でのヘ
ッドの位置を表す。

ディジタル処理の場合、アナログ位置誤差信号が、通常
のアナログ・ディジタル変換器（ＡＤＣ）を使ってディ
ジタル信号に変換される。次いで、ディジタル・プロセ
ッサによってディジタル位置誤差信号を読み取ることが
できる。

ディジタル・サーボ制御システムの単純化した構成図を
第４図に示す。このようなディジタル・サーボ制御シス
テムは、上記のワークマンの米国特許第４６７９１０３
号明細書により詳しく記載されている。

１対のディスク１０．１２が、ディスク・ファイル駆動
モータ１６の軸１４上に支持されている。

各ディスク１０．１２は、それぞれ２つの表面２０．２
２ならびに２４．２Ｂを有する。この説明では、ディス
ク１０の表面２０及びディスク１２の両表面２４．２６
をデータ記録面とする。ディスク１０の表面２２は、専
用サーボ面であり、前もって記録しておいたサーボ情報
だけを含んでいる。サーボ情報は同心トラックに記録さ
れ鵠通常はサーボ而２２上の隣接するサーボ・トラック
の交点が面２０．２４．２６上のデータ・トラックの中
心線と半径方向に整列するように書き込まれている。面
２０上のサーボ情報は、上記のミュラー（Ｍｕｅｌｌｅ
ｒ）等の参照資料に記載されている方形パターンでよい
。

データ・ディスク上及びサーボ・ディスク上の特定のト
ラックに、ヘッド３０１３２．３４．３６がアクセスす
る。これらのヘッドは、それぞれ当該のディスク面に関
連し、関連するアーム・アセンブリによって支持されて
いる。ヘッド３０．３２．３４，３６は、ボイス・コイ
ル・モータ（ＶＣＭ）４０などの共通アクセス手段すな
わちアクチュエータに取り付けられている。したがって
、ヘッド３０１３２．３４．３６は、すべて当該のディ
スク面上で半径方向位置に対して互いに固定した関係に
保たれている。

専用サーボ・ヘッド３２の出力が、増幅器４２に、次い
で復調器４４に供給される。復調器４４は、ディスク面
２２からのサーボ情報信号を処理し、これを復調してア
ナログ位置誤差信号を発生させる。復調器４４からの位
置誤差信号は、サーボ・ヘッド３２の最も近いサーボ・
トラック中心線からの位置誤差、したがってデータ・ヘ
ッド３０．３４．３８の当該ディスク面２０．２４．２
６上の最も近いデータ・トラック中心線からの位置誤差
を示す。

マイクロプロセッサ（μｐ）５０が、データ・バス５４
を介してランダム・アクセス・メモリ（ＲＡＭ）５２及
びプログラマブル読取り専用メモリ（ＦＲＯＭ）５３に
接続されている。ディスク・ファイル制御装置５６も、
データ・バス５４に接続されている。制御装置５６は、
目標トラックを表す信号ｔｄやサーボ制御システムを初
期設定するための「再ゼロ（ｒｅ−ｚｅｒｏ　）　Ｊを
表す信号ＲＺを含めて、数多くのコマンドをマイクロプ
ロセッサ５０に出す。第４図には、マイクロプロセッサ
５０用のアドレス線及び制御線は示されていない。サー
ボ制御システムのアナログ部分は、基本的に第１図のデ
ータ・バス５４の右側に示しである。

サーボ・ヘッド３２によって読み取られた信号は、増幅
器４２に、次いで復調器４４に入力される。この制御回
路は、数多くのタイプのサーボ・パターン及びサーボ信
号復調法のどれを用いても動作可能であり、以下では方
形サーボ・パターンに関してサーボ制御システムを説明
することにする。

サーボ面２２上の方形パターンは、次のようにして復調
器４４によって復調される。まず、復調器４４が増幅器
４２から方形（Ｑｕａｄｒａｔｕｒｅ　）サーボ信号を
受け取って、１次あるいは基本（ＰＥＳＰ）波形及び方
形（ＰＥＳＱ）波形と呼ばれる、２種の別個のアナログ
波形を発生させる。復調器４４からのアナログＰＥ５Ｐ
及びＰＥ５Ｑ信号は、それぞれ、本発明に従って作成し
たアナログ・ディジタル（Ａ／Ｄ）変換器５８．５９に
送られる。

ＰＥ５Ｐ及びＰＥ５Ｑの任意のサンプル時での離散値を
、ＰＥ５Ｐ　（ｎ）及びＰＥ５Ｑ　（ｎ）で示す。ただ
し、ｎは各ディジタル・サンプルごとの時間指標である
。次いで、マイクロプロセッサ５０が、ディジタル信号
サンプル値であるＰＥ５Ｐ（ｎ）及びＰＥ５Ｑ　（ｎ）
を使って、サーボ・ヘッド３２が方形パターンの４トラ
ツク・バンドの４本のトラックのどれの上に位置するか
を決定する。

それが決定されると、正しい信号、すなわちＰＥ５Ｐ　
（ｎ）またはＰＥ５Ｑ　（ｎ）の選択を行なって、位置
誤差信号（ｎ）が決定される。

トラックのタイプと位置誤差信号（ｎ）の決定、及びデ
ィジタル・サーボ制御システムのより詳しい動作は、上
記に引用したワークマンの特許明細書に記載されている
。

再び、第４図を参照すると、復調器４４はまた、サーボ
・ヘッド３２が「直径外の保護バンド」の上方、すなわ
ちディスク・ファイル中の半径方向で最も外側のヘッド
位置の上方に位置することを示す１ピツトのディジタル
信号ＧＢＯＤを直接データ・バス５４に供給する。この
信号は、サーボ面２２上の軸方向で最も外のトラックに
記録されている特殊コードから発生される。

積分電力増幅器（ＩＰＡ）６４が、アナログ制御電流ｉ
　（ｔ）をボイス・コイル・モータ４０に供給し、かつ
フィードバックとしてＡＤ変換器６０に供給する。アナ
ログ・ディジタル変換器θ０が、アナログ電流サンプル
ｉ　（ｔ）に対応するディジタル電流サンプルｉ　（ｎ
）をデータ・バス５４に供給する。

したがって、第６図に示すように、ディジタル・サーボ
制御システムのマイクロプロセッサ５０へのデータ入力
は、この説明では、目標トラックｔｄ及び再ゼロＲＺ用
の制御装置コマンド、ＰＥ５Ｐ（ｎ）及びＰＥ５Ｑ　（
ｎ）から決定される最も近いトラック中心線に対するヘ
ッド位置誤差ＰＥ５（ｎ）、ボイス・コイル・モータ制
御電流１（ｎ）、及びＧＢＯＤである。

ディジタル制御信号ｕ　（ｎ）が、マイクロプロセッサ
５０によってディジタル・アナログ変換器（ＤＡＣ）θ
２に出力される。第４図に示すように、アナログ・ディ
ジタル変換器５８．５’９．６０は同じクロック入力に
よって駆動され、したがってＰＥ５Ｐ、ＰＥ５Ｑ、ｉの
ディジタル・サンプリングがすべて同時に行なわれる。

ＰＥ５Ｐ　（ｎ）及びｉ　（ｎ）のディジタル・サンプ
ルから計算された制御信号ｕ　（ｎ）の出力は、一定の
計算遅延時間後、かつＰＥ５Ｐ　（ｎ＋１）　、ＰＥ５
Ｑ　（ｎ＋１）、ｉ　（ｎ＋１）の次のディジタル・サ
ンプルの入力前に行なわれる。ディジタル・アナログ変
換器６２は、アナログ制御信号ｕ（ｔ）を積分電力増幅
器６４に供給する。

マイクロプロセッサ５０はまた、特別の抑制信号を積分
電力増幅器６４に供給する。初期信号条件によってボイ
ス・コイル・モータ４０の望ましくない移動が起こるの
を防止するため、サーボ制御システムが最初にオンにな
るとき、積分電力増幅器６４が抑制される。

アナログ信号をアナログ・ディジタル変換器５８．５９
でディジタル形に変換する技法がいくつか利用できるが
、それらの技法の大部分は、正確なディジタル信号をも
たらすのに大きな入力電圧の振れと長い時間を必要とす
る。

Ｃ０開示の概要 本発明は、入力アナログ・サーボ位置誤差信号をディジ
タル化する方法及び装置に関するものである。本方法は
、キャパシタを入力アナログ電流信号で充電し、次いで
、キャパシタの電圧を複数の電圧しきい値のそれぞれと
比較して、キャパシタ電圧が各しきい値を越えるごとに
比較機構出力信号を発生させることを含む。比較機構出
力信号は、所定のサンプリング速度でサンプルする。次
いで、各サンプリング周期ごとに、しきい値を越えたこ
とに対応して電流を発生する。電流をキャパシタに供給
して、その電荷量のいくらかを引き抜き、その電圧を低
下させる。キャパシタが平衡電圧に達したことを比較機
構が検出するまで、電圧の比較、サンプリング、電流の
発生、及び電流供給の各ステップを繰り返す。サンプリ
ングした比較機構出力信号を復号し、所定の時間にわた
って組み合わせて、ディジタル位置誤差信号を発生させ
る。

Ｄ、実施例 本発明のディジタイザは、第４図のディジタル・サーボ
制御回路で、アナログ・ディジタル変換器５８．５９と
して使用できる。本発明のディジタイザの好ましい実施
例は、電流に基づく信号を処理するものである。したが
って、復調器４４は、電流信号を出力することが好まし
い。

本発明のディジタイザの好ましい実施例を第１図の構成
図に示す。このシステムは、位置誤差信号のディジタル
化を行ない、また、ディジタイザまたは復調システムに
おけるオフセットをゼロにする。ディジタイザは、復調
器４４からアナログ出力電流信号を受け取り、ディジタ
ル位置誤差信号（ＰＥＳ）を出力する。このシステムは
、発生された状態の電荷をディジタル化し、アナログ積
分を必要とせずに、位置誤差信号値のディジタル積分が
可能である。このディジタル積分を用いると、通常のア
ナログ・ディジタル変換器よりもかなり速く、位置情報
の終りに精密位置誤差信号のディジタル化を完了するこ
とができる。さらにこのシステムは電圧でなく小さな電
流に作用するので、小さな電圧の振れしか必要とせず、
アナログ・ディジタル変換法で必要なことの多い特別な
電源は不要となる。

アナログ復調器の電流が、入力端子から加算ノード１０
１に供給される。この加算ノードは、キャパシタなどの
電荷蓄積装置でよい。キャパシタ加算メートへの追加入
力は、重み付は電流源１０３ないし１０７からの電流、
バイアス・トリム回路１０９からの電流、及び固有の直
流バイアス電流１１１である。これらの追加電流につい
ては下記でさらに考察する。

キャパシタ１０１の電圧が、様々な電圧レベルを基準と
する複数の比較器１１３ないし１１７によって検知され
る。速さと単純さのため、各比較器は、入力電圧が比較
器の基準電圧を越えたとき、単に比較器出力信号を供給
する。ここに例示する実施例では、５個の比較器が使用
されている。比較器を多くするほど精度は上がるが、ハ
ードウェアの複雑さは増大する。

例示した実施例では、第１の比較器１１３の基準電圧は
接地電位に近く、−１のディジタル値を表す。第２の比
較器１１４の基準電圧は、第１の比較器の基準値より約
５０ｍＶ高くしてよく、ディジタル値Ｏを表す。このシ
ステムの平衡電圧は、たとえば第１の比較器の基準電圧
より約２５ｍＶ高く、かつ第２の比較器の基準電圧より
約２５ｍＶ低い、これら２つの基準電圧間の中間点にす
ることもできる。キャパシタ電圧が平衡値にあるとき、
比較器の出力は、比較器出力端子に接続された復号論理
機構（デコーダ）１１９によって０に復号される。

他の比較器１１５ないし１１７の基準電圧は、作成がし
やすいように、平衡電圧の２の累乗の値にすることが好
ましい。好ましい実施例では、第３の比較器１１５の基
準電圧は平衡値の４倍、すなわち１００ｍＶとすること
が好ましい。第４の比較器１１６の基準電圧は平衡値の
１６倍、すなわち４００ｍＶとすることが好ましい。最
後に、第５の比較器１１７の基準電圧は平衡値の約３２
倍、すなわち８００ｍＶとすることが好ましい。

明らかに、このような基準電圧は、ディジタル変換器の
応用分野及び要件に応じて変えることができる。

各比較器１１３ないし１１７は、キャパシタ電圧がその
比較器の基準電圧を越えたとき、比較器出力信号（ＣＭ
　Ｐ　１１．、、、　　　ＣＨＦ５）を出力する。ラッ
チ１２０は、比較器出力信号を高いサンプリング速度で
ラッチして、ラッチされた信号ＬＣＭＰ１ないしＬＣＭ
Ｐ５を発生する。サンプリング速度もシステムの精度に
影響する。サンプリング頻度を高くするほど、ディジタ
ル化は正確になるが、より精巧なハードウェアが必要と
なる。

サンプリング・クロック周波数を、受け取った位置誤差
信号の基本周波数の８倍にすると、適切な精度が得られ
ることがわかっている。このサンプリング速度のとき、
５つのしきい値の比較器を使って、精度１０ビツトのデ
ィジタル位置誤差信号が発生できる。

復号論理機構１１９が、サンプルした比較器出力信号Ｃ
ＭＰ　１ないしＣＨＦ５を復号して、ディジタル・サン
プルを生成する。下表に、比較器出力信号が復号論理機
構によってどのようにして復号されるかを示す。この復
号は、比較器の基準電圧のスケーリングに対応している
。

ＣＭＰＩ　　　Ｃ１４Ｐ２　　　ＣＨＦ２　　　ＣＨＦ
２　　　ＣＭＰ５ｏｏｏｏ。

復号器からの位置誤差信号（ＰＥＳ） ジタル化する前に、キャパシタ１０１ ２進出力 電流をデイ の平衡電圧 を初期設定すべきである。これは、バイアス・トリム・
ディジタル・アナログ変換器（ＤＡＣ）１０９を使って
行なう。チャネルの初期設定中、復号器４４の出力は停
止され、キャパシタ加算ノード１０１に電流を供給しな
い。次いで、直流バイアス電流１１１によるオフセット
電流、比較器１１３ないし１１７の入力電流、及び復号
器４４と重み付は電流源１０３ないし１０７によるオフ
セット電流を相殺するのに十分な電流が、キャパシタ加
算ノード１０１からシンクされるように、バイアス・ト
リム・ディジタル・アナログ変換器１０９を調節する。

バイアス・トリム・ディジタル・アナログ変換器１０９
は、アップ／ダウン・カウンタ１２１によって制御され
る。このカウンタは、コンパレータ復号論理機構（デコ
ーダ）１１９によって決定される２進値が正か負かに応
じて、カウントを増分または減分する。復号した値が正
の場合、カウンタはカウントを増分する。すなわち、デ
ジタル・アナログ変換器は、より多くの電流をキャパシ
タ・ノードからシンクして、最終的に第１の比較器１１
３だけが比較器出力信号ＣＭＰ　１を生成する平衡点に
達するまで、その電荷または電圧を減少させる。平衡点
に達すると、カウンタ１２１は動作不能となり、「Ｏ」
すなわち平衡状態を生成したカウントを保持する。この
バイアス・トリム・カウンタ１２１及びディジタル・ア
ナログ変換器１０９を使用すると、変換器システムにお
けるオフセットを容易に消去することができる。

チャネルが初期設定され、バイアス・トリム・ディジタ
ル・アナログ変換器１０９が動作不能になると、常にキ
ャパシタ加算ノード１０１に供給される復調器電流及び
、キャパシタ加算ノードから電流を除去すなわちシンク
する重み付は電流源１０３ないし１０７によって、キャ
パシタ電圧の平衡点からの変化が必然的に起こる。した
がって、キャパシタ電圧は、これら２つの電流の組合せ
または差に比例する。復調器電流が重み付は電流源から
の電流よりも大きい場合は、キャパシタの電荷が増加し
、キャパシタ電圧が増大する。

重み付は電流源１０３ないし１０７は、キャパシタ電圧
を検知する比較器１１３ないし１１７によって発生され
ラッチ１２０によってサンプリングされる、ラッチされ
た比較器出力信号によって直接制御される。各電流源は
、対応する比較器出力信号が発生する各サンプリング周
期ごとにオンになる。重み付は電流源は、それらがあい
まって比較器の基準電圧と同じ相対的増分で電流を生成
するように、スケーリングされる。

第１のしきい電圧を越え、第１の比較器１１３が比較器
出力信号を生成すると、第１の電流源１０３がオンとな
って、対応する電荷をキャパシタ１０１から引き抜く。

上記のように、このシステムは、平衡キャパシタ電圧が
第１の比較器１１３のしきい値と第２の比較器１１４の
しきい値の間に留まるように設定されている。したがっ
て、第１の電流源１０３は常にオンである。

キャパシタ電圧が第２の電圧しきい値Ｖｒ（基準電圧）
を越えると、第２の比較器出力信号ＣＭＰ２が、第２の
比較器１１４によって生成される。

次のサンプリング時に、比較器出力信号ＣＭＰ２がサン
プルされて、ラッチされた第２の比較器出力信号ＬＣＭ
Ｐ２を発生する。これにより、第２の電流源１０４がオ
ンになる。第２の電流源からの電流がキャパシタ１０１
に負として供給されて、キャパシタから電荷を引き抜く
。電荷に対向し、キャパシタ電圧を第２のしきい電圧Ｖ
ｒにするこの電流を、基準電流と呼ぶことがある。

キャパシタ電圧が第３の電圧しきい値４＊Ｖ　ｒを越え
ると、第３の比較器１１５がその比較器出力信号ＣＭＰ
３を生成する。信号ＣＭＰ３がラッチされ、次いで第３
の電流源１０５がオンになる。

第１及び第２の電流源１０５はオンのままである。

第３の比較器の電圧しきい値４＊Ｖｒは第２の比較器の
電圧（基準電圧Ｖｒ）の４倍なので、第２及び第３の電
流源はあいまって第２の電流源１０４の基本電流（基準
電流）の４倍の電流を生成する。次いで、それらの電流
源は、電流を負としてキャパシタ１０１に供給し、キャ
パシタから電荷を引き抜く。

第４の比較器１１６のしきい電圧は基準電圧Ｖｒの１６
倍なので、第４の電流源１０６は第２の電流源の基準電
流の１２倍の電流を生成し、したがって第４、第２及び
、第３の電流源があいまって、基飴電流の１６倍の電流
を生成することになる。同様に、第５の電流源１０７は
基準電流の１６倍の電流を生成し、したがって、第２、
第３、第４、第５電流源の合成電流は、第５の電圧比較
器１１７のしきい値と基準電圧Ｖｒの比に対応する基準
電流の３２倍の電流となる。

方形バースト（Ｑｕａｄ−Ｂｕｒｓｔ）・サーボ信号形
式の高レベル・サーボ信号を第２Ａ図に示す。復調器４
４（第４図）から出力されるＱ復調器出力電流の部分Ｐ
Ｅ５Ｑを第２Ｂ図に示す。回路のＱの部分のキャパシタ
加算ノード１０１でのキャパシタ電圧を第２Ｃ図に示す
。各図に示した信号は、Ａバースト及びＢバーストが等
しり、トラック中心を表すときの、Ｑチャネルに対する
ものである。

第２Ｃ図を見るとわかるように、キャパシタ電圧は、最
初平衡電圧にある。Ａバーストに対応するＱ復調器出力
電流が本発明のディジタイザに入力され、キャパシタ電
圧を、この場合は第５の比較器１１７の基準電圧ＣＭＰ
５　　ＲＥｒ’より高いレベルにまで上げる。したがっ
て、５個の電流源１０３ないし１０７がすべて活動化さ
れて、キャパシタ電圧を下げて戻す。キャパシタ電圧が
第４の基準電圧ＣＭＰ４　　ＲＥＦに達すると、第５の
電流源１０７はオフになるが、第１ないし第４の電流源
１０３ないし１０６はオンのままであり、キャパシタ電
圧をさらに低下させ、以下同様にして、キャパシタ電圧
が第１及び第２の比較器の基準電圧の間の平衡電圧を表
すレベルに下がるまでその過程が続く。次いで、Ｂバー
ストについてサイクルが繰り返され、そのあとＡバース
ト及びＢバーストのディジタル化が完了する。

キャパシタの電圧は、ただちに放電して平衡電圧に戻る
のでなく、復調器電流がＯに降下した時より後に遅れて
戻る。加算用電荷蓄積キャパシタ１０１のサイズ及び重
み付は電流源１０３ないし１０７によって発生される電
流の大きさは、復調器４４からの次の電流バーストがキ
ャパシタ・ノード１０１中に注入される前に平衡電圧に
達するように設計される。平衡電圧に達したとき、重み
付は電流源によって供給される電流の総量が、復調され
たバーストによって供給される電流の総量に等しくなけ
ればならない。したがって、各サンプリング周期にどの
電流源が動作可能になるかを追跡することにより、各バ
ースト中にキャパシタに供給された総組調器電流が計算
できる。

電流源１０３ないし１０７は、サンプリングされたまた
はラッチされた比較器出力信号によって制御される。し
たがって、サンプリング速度が高いほど、電流源１０３
ないし１０７からキャパシタ１０１に供給される電流は
、復調器４４によるキャパシタ１０１への電流出力をよ
り正確に反映するようになる。

比較器の出力信号は、復号論理機構１１９によって２進
数に復号される。次いで、重み付は電流源１０３ないし
１０７によって供給される電流の量を表すラッチされた
復号値が、第３図に示すようなディジタル積分器１２３
に入力される。加算器１２５で入力値が前の和と合計さ
れて、新しい和が形成される。この和は、次の２進入力
に加えるため、ラッチ１２７中に保持される。電荷は電
流の積分なので、ディジタル積分器の出力は、復調器４
４からキャパシタ１０１に供給された、全電荷量を表す
。全電荷がディジタル化されると、これはその特定のバ
ーストの大きさに比例する。

方形バースト・パターンの場合、ＡｌＢ、Ｃ。

Ｄと名付ける４個の信号バーストが存在する。各ＰＥＳ
信号（ＰＥＳＰ及びＰＥ５Ｑ）は、２個のバーストから
構成される。ＱチャネルＰＥＳ　（ＰＥＳＱ）は、Ｂバ
ーストの大きさからＡバーストの大きさを差し引いて導
かれる。したがって、Ａバーストのディジタル化中、蓄
積値から復号値がすべて差し引かれる。しかし、Ａバー
ストの間は、値がすべて蓄積値に加えられる。Ｐチャネ
ルＰＥＳ　（ＰＥＳＰ）は、Ｄバーストの大きさからＣ
バーストの大きさを差し引いて導かれる。したがって、
Ｃバーストのディジタル化の間は復号されたディジタル
値が蓄積値から順次差し引かれ、Ｄバーストの間は復号
された値が蓄積値に順次加えられる。

加算器１２５が新しい値を加えるかそれとも差し引くか
は、ＡＤＤ／５ＵＢＴＲＡＣＴ制御線１２９によって制
御される。

最終的ディジタルＰＥＳ値は、両バース）　ｂ＜完全に
ディジタル化された後の連続相に等しい。この和は、次
のセル（信号バーストの組）を計算する前にＯにリセッ
トされる。リセット信号（ＲＥＳＥＴ　　ＳＵＭ）線１
３１が、次のセルのためのラッチ１２７のリセットを制
御する。

１バースト当りのサンプル数（図示した例では、基本周
波数の８倍）及び電流の最大単位（図示した例では３２
）によって、ディジタル化の精度が決まる。ここに記載
した実施例では、１０ビツトの精度が可能である。より
良い精度を達成するには、システムのサンプリング頻度
を増すか、あるいは電流の最大単位を増大させるかすれ
ばよい。

これらの手法は、どちらもより多くのハードウェアまた
はより高価なハードウェアが必要である。

Ｅ０発明の効果 特定チャネル（ＰまたはＱ）の両バーストがディジタル
化され、連続相が求められると、ディジタル積分器の出
力を、ディジタル・フィルタまたは他のディジタル信号
処理装置にロードすることが可能となる。信号環境にと
って適切な、様々な種類の数多くのディジタル・フィル
タが使用できる。

ディジタル化したＰＥＳチャネルは、各サーボ・セルご
とに位置誤差信号のディジタル化を行なうので、サンプ
リング速度は、有効なディジタル・フィルタリングが可
能となるのに十分な高さである。通常のアナログ・ディ
ジタル変換技法は、通常、あまりにも遅すぎて、適当な
ディジタル・フィルタリングを行なうことのできるディ
ジタル信号を生成できない。さらに、従来のアナログ・
ディジタル変換器は、通常、複雑すぎて、ＰＥＳチャネ
ルなどのきわめて高速の環境では実用的でなく費用効果
も低い。当業者には周知のように、フィルタしたＰＥＳ
値もフィルタしていないＰＥＳ値も、このサーボ・シス
テムで使用できる。フィルタしていない値は、大きな帯
域幅が望ましいとき、シーク動作中に使用する。フィル
タした値は、低い帯域幅が望ましいとき、再現性及び非
再現性の雑音の効果を減少させるため、トラック・フォ
ロー動作中に使用できる。

本発明のディジタル積分により、位置誤差信号を積分す
る際に通常は必要な、大量のアナログ・ハードウェアが
不要となる。

【図面の簡単な説明】

第１図は、本発明に従って作成したディジタル化回路が
適用化される好ましい装置例の構成図である。 第２Ａ図は、サーボ・ヘッドから受け取った増幅された
アナログ信号の波形図である。 第２Ｂ図は、Ｑ復調器の出力電流信号の波形図である。 第２Ｃ図は、本発明のディジタル化回路で使用されるキ
ャパシタのＱキャパシタ電圧の波形図である。 第３図は、本発明のディジタイザに有用なディジタル積
分器の好ましい実施例の構成図である。 第４図は、本発明の信号ディジタイザが適用できるディ
ジタル・サーボ制御システムの構成図である。 １０３ないし１０７・・・・電流源、１０９・・・・バ
イアス・トリム・ディジタル・アナログ変換器、１１３
ないし１１７・・・・高速比較器、１１９・・・・復号
論理機構、１２０・・・・ラッチ、１２１・・・・アッ
プ／ダウン制御機構、１２３・・・・ディジタル積分器
、１２９・・・・加算器。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーシヨン 代理人　　弁理士　　山　　本　　仁　　朗（外１名） 第２Ａ図 第２Ｂ図 第２Ｃ図 第６図

Claims (2)

【特許請求の範囲】
1. （１）入力アナログ・サーボ位置エラー信号をディジタ
   ル化するためのアナログ・ディジタル変換器であって、
   前記入力アナログ・サーボ位置エラー信号を受け取って
   前記入力アナログ・サーボ位置エラー信号により充電さ
   れる電荷蓄積装置と、夫々が前記電荷蓄積装置に接続さ
   れて前記電荷蓄積装置の電圧を所定の閾値と比較し、前
   記電荷蓄積装置の電圧が前記閾値を越えたときに比較出
   力信号を発生する複数の比較器と、 前記複数の比較器に接続されて前記比較器の出力をサン
   プリングするためのラッチと、 夫々が前記ラッチを通じて前記比較器の内の対応する１
   つに接続されて各サンプリング時毎に、前記電荷蓄積装
   置の電圧によって超過された最も高い比較器の閾値に対
   応する電流を発生する、重み付された複数の電流源であ
   って、前記電荷蓄積装置に接続されて前記電荷蓄積装置
   から電荷を引き出す、重み付された複数の電流源と、 を有するアナログ・ディジタル変換器。
2. （２）前記比較器に接続されて前記比較器の出力信号を
   デコードするデコーダを更に有する、請求項（１）に記
   載のアナログ・ディジタル変換器。