DE68922535T2 - Integrierter Leistungstransistor mit Mitteln zur Verringerung thermischer Belastungen. - Google Patents

Integrierter Leistungstransistor mit Mitteln zur Verringerung thermischer Belastungen.

Info

Publication number
DE68922535T2
DE68922535T2 DE68922535T DE68922535T DE68922535T2 DE 68922535 T2 DE68922535 T2 DE 68922535T2 DE 68922535 T DE68922535 T DE 68922535T DE 68922535 T DE68922535 T DE 68922535T DE 68922535 T2 DE68922535 T2 DE 68922535T2
Authority
DE
Germany
Prior art keywords
transistor
base
diode
power transistor
integrated power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68922535T
Other languages
English (en)
Other versions
DE68922535D1 (de
Inventor
Flavio Villa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Publication of DE68922535D1 publication Critical patent/DE68922535D1/de
Application granted granted Critical
Publication of DE68922535T2 publication Critical patent/DE68922535T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12Modifications for increasing the maximum permissible switched current
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08126Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transitor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036Means reducing energy consumption

Landscapes

  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Amplifiers (AREA)

Description

  • Die vorliegende Erfindung betrifft einen integrierten Leistungstransistor mit Mitteln zum Verringern thermischer Belastungen.
  • Es ist bekannt, daß eines der integrierte bipolare Leistungstransistoren betreffenden Hauptprobleme der direkte sekundäre Durchbruch (IS/B) ist. Das Problem hat vorwiegend thermische Ursachen. Durch die Erwärmung des Leistungstransistors verringert sich die Basis-Emitter-Spannung entsprechend einem Koeffizienten, der temperaturabhängig ist und in einem Bereich von -2mV/ºC liegt. Einen konstanten Kollektorstrom (I&sub0;) und den oben erwähnten Temperaturkoeffizienten von -2mV/ºC angenommen, steigt die Dichte des Kollektorstromes beträchtlich (etwa 10 %) und bewirkt eine lokale Erwärmung des Leistungstransistors. Der Zunahme der inneren Temperatur folgt eine schnelle nicht-lineare Zunahme der Kollektorstromdichte und das Bilden sogenannter Hot Spots, welche Schmelzungen in dem Al-Si-System bewirken, mit daraus folgenden lokalen Kurzschlüssen in der Region zwischen dem Emitter und den Kollektor des Leistungstransistors und in der Folge den Leistungstransistors selbst zerstören.
  • Um die Leistungsfähigkeit von Leistungstransistoren zu verbessern können verschiene Techniken angewendet werden, um die Arbeitstemperatur und den thermischen Gradienten an der Oberfläche des Leistungstransistors zu verringern. Diese bekannten Techniken sind jedoch durch die Einschränkungen der Leistungsfähigkeit des Leistungstransistors nicht befriedigend, so daß alle vorgeschlagenen Maßnahmen lediglich eine Teillösung des Problems des direkten sekundären Durchbruches bilden.
  • Eine wesentliche Verbesserung ist in der U.K.-Patentanmeldung Nr. GB-A- 2,199,444 offenbart, in welcher ein Leistungstransistor durch mehrere parallelgeschaltete Stromspiegel ersetzt wird; jeder dieser Stromspiegel ist durch einen Ausgangstransistor und durch eine Diode mit einem voreingestellten gegenseitigen Flächenverhältnis gebildet, um einen Ausgangstransistorverstärkungswert im Bereich von 100 zu erhalten, während die Diode ein stabilisierendes Element ist, welches die thermische Empfindlichkeit des Kollektorstromes des Ausgangstransistors senkt.
  • Jeder der Stromspiegel wird durch eine Stromquelle betrieben.
  • Der Reduktionsfaktor der Veränderung des Kollektorstromes durch die Temperatur ist gleich:
  • 1/(1+β/(1+m))
  • wobei
  • m = Fläche des Transistors/Fläche der Diode ist.
  • Eine Implementation der oben beschriebenen Lösung bringt eine verdeckte P&spplus;-Region mit sich, die in einem Übergangsabschnitt eine verdeckte N&spplus;-Schicht enthält, welche als Spiegel für die Ladungsträger des Stromspiegels wirkt. Solche bekannten Anordnungen sind jedoch immer noch Verbesserungen zugänglich, insbesondere, um die durch die geringe Kollektor-Basis-Spannung gebildete Begrenzung zu beseitigen, welche das Ausgangssignal des Leistungstransistors begrenzt. Eine Verbesserung kann im Beseitigen der Erfordernis des Speisens des Stromspiegels mit identischen Kollektorströmen bestehen, da dies die Schaltung flexibler macht.
  • Weiterhin erhöht die Verwendung von Stromquellen zum Ansteuern der Stromspiegel die Dimensionen und Komplexität der in der oben erwähnten Anmeldung beschriebenen Leistungstransistoren und läßt somit Raum für weitere Verbesserungen hinsichtlich einer weiter geförderten Integration.
  • Um die oben erwähnte, verdeckte N&spplus;-Schicht zu erzeugen, muß die verdeckte P&spplus;-Schicht weiterhin während des Baustein-Produktionsvorganges geöffnet werden, somit steigen die Herstellungskomplexität und die Kosten.
  • Daher ist es das Ziel der vorliegenden Erfindung, einen integrierten Leistungstransistor anzugeben, welcher eine verbesserte Leistungsfähigkeit und verringerte Empfindlichkeit auf thermische Belastungen aufweist und insbesondere bezogen auf den Stand der Technik beträchtlich verbessert ist.
  • Innerhalb dieses Zieles ist es eine besondere Aufgabe der vorliegenden Erfindung, einen integrierten Leistungstransistor anzugeben, welcher eine einfache Ansteuerungseinrichtung aufweist, die so ausgebildet ist, daß sie das Bilden von Hot Spots auf der Oberfläche des integrierten Leistungstransistors selbst verhindert.
  • Eine weitere Aufgabe der Erfindung ist es, eine einzelne Ansteuerungseinrichtung für den Leistungstransistor anzugeben.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es, einen integrierten Leistungstransistor anzugeben, der in der Lage ist, mit einer hohen Kollektor-Basis- Spannung zu arbeiten.
  • Die oben erwähnten Ziele und Aufgaben und andere, welche nachfolgend erkennbar werden, werden durch einen integrierten Leistungstransistor mit den in den beigefügten Ansprüchen beschriebenen Merkmalen verwirklicht.
  • Die Merkmale und Vorteile der Erfindung werden aus der folgenden, detaillierten Beschreibung der gegenwärtig bevorzugten aber nicht ausschließlichen Ausführungsformen der Erfindung erkennbar, welche durch die beigefügten Zeichnungen nur als nicht-beschränkendes Beispiel illustriert sind. Dabei zeigen:
  • Figur 1 ein Schaltbild einer erfindungsgemäßen Ausführungsform eines PNP-Leistungstransistors;
  • Figur 2 ein Schaltbild einer weiteren Ausführungsform eines NPN- Leistungstransistors;
  • Figur 3 ein Schaltbild, welches dem in Figur 1 dargestellten entspricht, mit der als eine Spannungsquelle ΔVBE dargestellten thermischen Driftspannung;
  • Figur 4 eine quergeschnittene, perspektivische Ansicht eines Silikon-Wafers, welcher eine PNP-Zelle wie die in Figur 1 illustrierte implementiert; und
  • Figur 5 eine quergeschnitte Ansicht eines Silikon-Wafers, der die PNP- Stromspiegelzelle aus Figur 1 implementiert, geschnitten entlang einer senkrechten Ebene bezogen auf Figur 4.
  • Die Figuren 1 und 2 illustrieren unterschiedliche Ausführungsformen der vorliegenden Erfindung.
  • Insbesondere illustriert Figur 1 eine Ausführungsform eines PNP-Typs eines integrierten Leistungstransistors, welcher mehrere Zellen umfaßt, von denen jede durch das Bezugszeichen G bezeichnet ist.
  • Figur 2 illustriert stattdessen eine Ausführungsform eines integrierten Leistungstransistors vom NPN-Typ mit mehreren Zellen, von denen jede durch das Bezugszeichen G' bezeichnet ist.
  • Wie aus den Figuren 1 und 2 erkennbar ist, wurden die Ansteuerungseinrichtungen, welche die Stromquellen bilden (im Stand der Technik bekannt) durch Widerstände R bzw. R' implementiert.
  • In der NPN-Ausführungsform (Figur 2), welche untereinander verbundene Zellen umfaßt, umfaßt jede Zelle G' einen Stromspiegel mit einer Diode D', einen Ausgangstransistor T' (vom NPN-Typ), und eine Ansteuerungseinrichtung mit dem Widerstand R'. Wie erkennbar ist, sind die Basen des Transistors und der Diode jedes Stromspiegels miteinander verbunden und durch den Widerstand R' an einen gemeinsamen Basisanschluß B' angeschlossen; die Kollektoren der Ausgangstransistoren T' sind miteinander verbunden und bilden einen gemeinsamen Kollektoranschluß C' und die Emitter der Ausgangstransistoren T' sind ebenfalls miteinander verbunden und bilden einen gemeinsamen Emitteranschluß E'.
  • Die in Figur 2 dargestellte Schaltung kann leicht implementiert werden durch Anordnen des Transistors T' und der Diode D' in zwei benachbarten, aber gegeneinander isolierten epitaxial Ausnehmungen, wie im Stand der Technik bekannt.
  • Die in Figur 1 illustrierte Schaltung ist eine erfindungsgemäße PNP-Version und umfaßt untereinander verbundene Zellen; jede Zelle G umfaßt einen Stromspiegel mit einer Diode D und einem Ausgangstransistor T vom PNP-Typ und einen die Ansteuerungseinrichtung bildenden Widerstand R. Die Basen des Transistors und der Diode jedes Spiegels sind miteinander verbunden und durch den Widerstand R an einen gemeinsamen Anschluß B angeschlossen; die Kollektoren der Ausgangstransistoren T sind miteinander verbunden und bilden einen gemeinsamen Kollektoranschluß C; die Emitter der Ausgangstransistoren T sind miteinander verbunden und bilden einen gemeinsamen Emitteranschluß E.
  • Die durch die Temperaturdrift durch die Asymmetrie zweier benachbarter Zellen verursachte Spannung ist durch ΔVBE gezeigt und wird in Figur 3 durch eine Spannungsquelle U simuliert. Durch diese Asymmetrie sind die Ströme I&sub0; und I'&sub0; der Dioden nicht gleich. Die Gleichgewichtsgleichung des Netzwerkes ist wie folgt:
  • I'&sub0; . R + I'&sub0; rD + ΔVBE = I&sub0; . R + rD I&sub0;
  • wobei
  • rD = VT/I&sub0;
  • der differentielle Widerstand der Diode D ist; somit
  • ΔVBE = I&sub0; (R + rD) - I'&sub0; (R + rD)
  • ΔVBE = (R + rD) ΔI&sub0;, wobei ΔI&sub0; = I&sub0; - I'&sub0; ist,
  • und dementsprechend
  • Die prozentuale Abweichung der Ströme I&sub0; und I'&sub0; ist gleich
  • daher ist der Reduktionsfaktor der prozentualen Abweichung gleich:
  • Wenn das Verhältnis R/rD hoch ist, neigt die Temperaturdifferenz der asymmetrisch erwärmten Zweige dazu, sich anzugleichen und ΔVBE geht gegen Null. Daher neigen die Basisströme in jeder Zelle dazu, gleich zu werden.
  • Wenn die in der oben erwähnten U.K.-Patentanmeldung dargestellte Stromquelle durch den Widerstand der vorliegenden Erfindung ersetzt wird, kann eine einfachere und höhere Integration der Leistungstransistoren verwirklicht werden.
  • Figur 4 ist eine perspektivische Ansicht der Integration eines PNP-Silikon-Wafers. Eine detailliertere Ansicht der integrierten Anordnung des in jeder Zelle enthaltenen PNP-Stromspiegels ist in Figur 5 dargestellt.
  • Der Silikon-Wafer umfaßt ein P-Substrat 1 und eine N-Epitaxialschicht 2; eine P&spplus;-Region 3 isoliert in der Epitaxialschicht 2 ein Epitaxialpaket 2'; der Wafer umfaßt weiterhin eine N-Bodenausnehmung 4 und eine verdeckte P&spplus;-Region 5, welche den Kollektor des Ausgangstransistors T bildet.
  • Eine obere N-Ausnehmungsregion 8 ist innerhalb des Epitaxialpaketes 2' gebildet und nimmt eine weitere P-Region 9 und die Basis BV des Transistors T auf.
  • Der Transistor T besitzt eine vertikale PNP-Anordnung, deren Basis in der N-Ausnehmungsregion 8 aufgenommen ist; ihr Emitter ist durch die weitere P-Region 9 gebildet und ihr Kollektor ist durch die P&spplus;-Region 5 gebildet.
  • Der Transistor, der die Diode D bildet, umfaßt einen lateralen PNP-Transistor, der in dem vertikalen PNP-Transistor aufgenommen ist. Der die Diode bildende Transistor weist eine durch BL angezeigte Basis auf, eine erste P-Schicht 10 bildet seinen Kollektor und eine zweite P-Schicht 7 bildet seinen Emitter. Die Basis BL des Transistors, der die Diode D bildet, ist in der N-Ausnehmungsregion 8 gebildet. Während des Herstellungsprozesses der Anordnung diffundiert die auf der Oberfläche des Silikon-Wafers implantierte N-Ausnehmungsregion 8 in die Masse des Halbleiters, und da das resultierende Dotierungsprofil ein Gauß'sches ist, ist die Dotierungsdichte der Basis BL des Transistors, welcher die Diode D bildet, demzufolge höher als die Dotierungsdichte der Basis BV des Transistors T.
  • Die Ladung QBL (korrespondierend mit der Basis BL) ist demzufolge größer als die Ladung QBV (korrespondierend mit der Basis BV).
  • Da die Diode unter hocheinprägenden Bedingungen arbeitet, ist die Verstärkung βL des lateralen Transistors, welcher die Diode D bildet, deren Basis BL ist, höher als die Verstärkung βV des vertikalen Transistors T, dessen Basis BV ist.
  • Die oben beschriebene Anordnung wird erhalten, ohne auf Schritte wie z.B. zum Öffnen der verdeckten P&spplus;-Region 5 unterhalb der lateralen PNP-Region einzugehen, welche die Diode B bildet, und zum Bilden einer verdeckten N&spplus;-Schicht, wie es im Stand der Technik bekannt ist. Die QBV erlaubt es, den Bereich BV vor dem Ausbilden der Region BL zu formen und vereinfacht daher weiterhin die Implementation des Leistungstransistors auf dem Silikon-Wafer.
  • Wie aus der vorstehenden Beschreibung klar wird, verwirklicht die Erfindung vollständig die vorgesehenen Ziele und Aufgaben.
  • Eine integrierte Leistungstransistoranordnung wurde tatsächlich erhalten, welche die Drift des Kollektorstromes, welche temperaturabhängig ist, begrenzt und somit das Risiko eines möglichen direkten sekundären Durchbruches durch Verwenden eines Widerstandes zum Ansteuern eines Stromspiegels verringert.
  • Zusätzlich ist es durch die hierin gelehrte Anordnung möglich, viel höhere Basis- Kollektor-Spannungen für den Leistungstransistor zu erhalten und somit die Ausgangsleistung, bezogen auf konventionelle Leistungstransistoranordnungen, zu verbessern.
  • Schließlich ist die Herstellung des erfindungsgemäßen Leistungstransistors einfach und der Transistor weist relativ geringe Kosten gegenüber vergleichbaren Leistungstransistoren auf, hat eine einfache strukturelle Anordnung und kann in der Elektronikindustrie mit konventionellen Herstellungsschritten gefertigt werden.
  • Die Erfindung ist, wie sie in den Ansprüchen beschrieben ist, vielfältigen Modifikationen und Variationen zugänglich. Insbesondere kann der Widerstand entweder integriert oder extern zu dem integrierten Transistor vorgesehen sein.
  • Soweit in einem Anspruch erwähnte technische Kennzeichen von Bezugszeichen gefolgt sind, sind diese Bezugszeichen zu dem einzigen Zweck des Verbesserns der Verständlichkeit der Ansprüche eingefügt und dementsprechend haben diese Bezugszeichen keine begrenzende Wirkung auf den Umfang der Ansprüche.

Claims (5)

1. Integrierter Leistungstransistor mit mehreren Transistor- einrichtungen (T), welche ihre Emitterbereiche miteinander verbunden haben um einen gemeinsamen Emitteranschluß (E) festzulegen, deren Kollektorbereiche miteinander verbunden sind, um einen gemeinsamen Kollektoranschluß (C) festzulegen, und eine gleiche Vielzahl von Diodeneinrichtungen (D) aufweisen, der mit den entsprechenden Transistoreinrichtungen verbunden sind, um mit jeder Transistoreinrichtung eine Stromspiegelschaltung zu bilden, wobei der Basisbereich jeder Transistoreinrichtung (T) mit einem ersten Anschluß eines entsprechenden Stromquellenmittels (R) verbunden wird, die zweiten Anschlüsse der entsprechenden Stromquellenmittel miteinander verbunden werden, um einen gemeinsamen Basisanschluß (B) zu bilden, wobei die Diodeneinrichtung (D) durch einen PNP-Transistor gebildet wird, von dem die Basis mit dem Kollektor kurzgeschlossen ist, dadurch gekennzeichnet, daß die Diodeneinrichtungen und die Transistoreinrichtungen eine gemeinsame in eine N-Bereich (8) implementierte Basis aufweisen und daß das resultierende Dotierungsprofil der gemeinsamen Basis eine Gaußsche Verteilung aufweist und dem Dotierungsniveau der Basis (BL) des PNP-Transistors welcher die Diode (D) bildet, größer ist als das Dotierungsniveau der Basis (BV) des PNP-Transistors (T).
2. Integrierter Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Stromquellenmittel durch wenigstens einen Widerstand gebildet werden.
3. Integrierter Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, daß jede der Transistoreinrichtungen (T) vom PNP-Typ ist und das jede der Diodeneinrichtungen (D) mit seiner Katode mit der Basis der entsprechenden Transistoreinrichtung verbunden ist und mit seiner Anode mit dem Emitter der entsprechenden Transistoreinrichtung verbunden ist, um mit jeder Transistoreinrichtung eine Stromspiegelschaltung zu bilden.
4. Ein integrierter Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, daß der PNP-Transistor, der die Diodeneinrichtung (D) bildet, vom Lateraltyp ist.
5. Ein integrierter Leistungstransistor nach Anspruch 3, dadurch gekennzeichnet, daß die Transistoreinrichtungen (T) vom Vertikaltyp sind.
DE68922535T 1988-07-29 1989-07-06 Integrierter Leistungstransistor mit Mitteln zur Verringerung thermischer Belastungen. Expired - Fee Related DE68922535T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT8821598A IT1226563B (it) 1988-07-29 1988-07-29 Circuito a transistor di potenza integrato comprendente mezzi per la riduzione delle sollecitazioni termiche

Publications (2)

Publication Number Publication Date
DE68922535D1 DE68922535D1 (de) 1995-06-14
DE68922535T2 true DE68922535T2 (de) 1996-01-25

Family

ID=11184148

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68922535T Expired - Fee Related DE68922535T2 (de) 1988-07-29 1989-07-06 Integrierter Leistungstransistor mit Mitteln zur Verringerung thermischer Belastungen.

Country Status (5)

Country Link
US (1) US5045910A (de)
EP (1) EP0352516B1 (de)
JP (1) JP2709961B2 (de)
DE (1) DE68922535T2 (de)
IT (1) IT1226563B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936470A (en) * 1997-12-10 1999-08-10 Delco Electronics Corporation Audio amplifier having linear gain control
DE10031462A1 (de) 2000-06-28 2002-01-17 Eupec Gmbh & Co Kg Multichip-Anordnung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4085411A (en) * 1976-04-16 1978-04-18 Sprague Electric Company Light detector system with photo diode and current-mirror amplifier
US4160986A (en) * 1976-08-02 1979-07-10 Johnson David M Bipolar transistors having fixed gain characteristics
JPS56166612A (en) * 1980-05-26 1981-12-21 Pioneer Electronic Corp Level shifting circuit
US4481483A (en) * 1982-01-21 1984-11-06 Clarion Co., Ltd. Low distortion amplifier circuit
JPS5990412A (ja) * 1982-11-15 1984-05-24 Nec Corp 双方向性定電流駆動回路
IT1213171B (it) * 1984-05-21 1989-12-14 Ates Componenti Elettron Transistore bipolare di potenza.
IT1215230B (it) * 1985-01-08 1990-01-31 Ates Componenti Elettron Diretta. dispositivo a semiconduttore integrato con drastica riduzione dei fenomeni di rottura secondaria
IT1214616B (it) * 1985-06-19 1990-01-18 Ates Componenti Elettron Circuito di commutazione, integrabile monoliticamente, ad elevato rendimento.
IT1198275B (it) * 1986-12-30 1988-12-21 Sgs Microelettronica Spa Transistore di potenza con miglioramento della resistenza alla rottura secondaria diretta

Also Published As

Publication number Publication date
DE68922535D1 (de) 1995-06-14
JP2709961B2 (ja) 1998-02-04
JPH02104008A (ja) 1990-04-17
EP0352516B1 (de) 1995-05-10
EP0352516A2 (de) 1990-01-31
IT8821598A0 (it) 1988-07-29
EP0352516A3 (en) 1990-09-19
IT1226563B (it) 1991-01-24
US5045910A (en) 1991-09-03

Similar Documents

Publication Publication Date Title
DE3007403C2 (de)
DE69125390T2 (de) Laterale Bipolartransistorstruktur mit integriertem Kontrollschaltkreis und integriertem Leistungstransistor und deren Herstellungsprozess
DE69117897T2 (de) Programmierbare Schutzschaltung und deren monolitische Ausführung
DE69525797T2 (de) Integrierte Halbleiterschaltung mit einer Stromspiegelschaltung
DE1948921A1 (de) Halbleiterbauelement,insbesondere monolithischer integrierter Schaltkreis und Verfahren zu seiner Herstellung
DE69122598T2 (de) Integrierte Struktur eines bipolaren Leistungstransistors und eines Wiederspannungsbipolartransistors in Emittorschaltungs- oder Halbbrückenanordnung und dies bezügliche Herstellungsverfahren
DE69021915T2 (de) MOS-Pilotstruktur für einen Transistor mit isolierter Steuerelektrode und Verfahren zur Versorgung eines solchen Transistors mit Pilotstrom.
DE69324003T2 (de) Bipolar-Leistungstransistor mit hoher Kollektor-Durchbrucksspannung und Verfahren zu seiner Herstellung
DE69121615T2 (de) Schaltungsanordnung zur Verhinderung des Latch-up-Phänomens in vertikalen PNP-Transistoren mit isoliertem Kollektor
DE2364752A1 (de) Halbleitervorrichtung
DE68922535T2 (de) Integrierter Leistungstransistor mit Mitteln zur Verringerung thermischer Belastungen.
DE2657293B2 (de) Elektrische Schaltungsanordnung in Transistor-Transistor-Logikschaltung (TTL)
DE69225355T2 (de) Transistor mit einer vorbestimmten Stromverstärkung in einer integrierten Bipolarschaltung
DE2364753A1 (de) Halbleitervorrichtung
DE69325206T2 (de) Vergrabener Lawinendiode
DE3039009A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2101279C2 (de) Integrierter, lateraler Transistor
DE69031610T2 (de) Monolitisch integrierte Halbleitervorrichtung, die eine Kontrollschaltung und einen Leistungsteil mit vertikalem Stromfluss umfasst, und Verfahren zu ihrer Herstellung
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE3743204C2 (de) Leistungstransistor mit verbesserter Sicherheit gegen zweiten Durchbruch
EP0179099B1 (de) Monolithisch integrierte planare halbleiteranordnung und verfahren zu deren herstellung
DE2263075A1 (de) Monolithische integrierte halbleiteranordnung
EP0008043A1 (de) Integrierter bipolarer Halbleiterschaltkreis
EP0429686B1 (de) Eingangsschutzstruktur für integrierte Schaltungen
DE3026779C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: STMICROELECTRONICS S.R.L., AGRATE BRIANZA, MAILAND

8339 Ceased/non-payment of the annual fee