-
Die Erfindung bezieht sich auf eine Kalte mit integrierter
Halbleiterschakung gemäß dem Oberbegriff des Anspruchs 1.
ALLGEMEINES ZUR ERFINDUNG
-
Eine Karte mit integrierter Halbleiterschakung (die
nachstehend der Einfachheit halber als IC-Karte bezeichnet wird) ist ein
Datenträger in Form einer Karte mit einem Mikroprozessor und mit
einem Datenspeicher mit integrierter Schaltung auf dem Chip oder
außerhalb desselben, der auf einer Platine auf einem flächigen
Träger bzw. Substrat angeordnet ist.
-
Zur Erweiterung des Bereichs möglicher Anwendungen von
IC-Karten ist ein Bedarf an einem Datenverarbeitungssystem in
Form einer tragbaren IC-Karte zu verzeichnen. Es wurden so
bereits Versuche unternommen, ein miniaturssiertes
Datenverarbeitungssystem auf IC-Karten zu realisieren, in welchem eine
eingebaute Stromversorgung in Form einer Batterie vorgesehen ist. Eine der
wichtigsten Anforderungen an ein IC-Karten-DV-System besteht
darin, daß der Verbrauch an Strom, den das System der IC-Karte
zuleitet, minimiert wird, um so die Lebensdauer der in das System
einbezogenen Batterie zu verlängern. Eine längere Lebensdauer
ließe sich mittels einer Batterie mit höherer Stromspeicherkapazität
erreichen. Ein Ansatz zur Verlängerung der Lebensdauer einer
eingebauten Stromversorgung in dieser Art ist allerdings wegen der
strengen Bedingungen, die für den Platzbedarf und das Gewicht
eines miniaturisierten IC-Karten-DV-Systems gelten, nicht
bedingungslos annehmbar. Der Stromverbrauch einer IC-Karte könnte deutlich
verringert werden, sofern der Mikroprozessor und der in eine IC-
Karte einbezogene Datenspeicher mit CMOS-Bauelementen
(complementary metal-oxide semiconductor) aufgebaut werden, deren
Merkmal eine geringe Verlustleistung ist. Die Entwicklung einer neuen
integrierten Schaltung, die in dieser CMOS-Technik aufgebaut ist,
setzt jedoch einen enormen Zeit- und Kostenaufwand voraus.
-
In dem vorveröffentlichten IBM Technical Disclosure Bulletin,
Jahrg. 29, Nr. 9, Februar 1987, S. 4122-4124, werden
Stromspartechniken für einen Mikrocomputer beschrieben, während der Vorschlag
gemacht wird, die Taktfreguenz zu verringern und das Taktsignal
anzuhalten (vgl. S. 4122, Z. 4 und 5). Aus diesem Grund ist die
Lehre dieser Vorveröffentlichung D1 auf ein
Datenverarbeitungssystem anwendbar, bei welchem ein Taktgenerator sich selbst steuern
kann, wobei die Anmelderin davon ausgeht, daß sich diese
Stromspartechniken für ein Endgerät bzw. Terminal, nicht aber für die
IC-Karte eignen.
-
Die weitere Vorveröffentlichung EP-A-0 242 126 zum Stand
der Technik beschreibt eine standardmaßige IC-Karte, die eine
Zentraleinheit und eine Speichereinheit in Halbleitertechnik aufweist,
die beide auf einer Kunststoffkatte angeordnet sind, während eine
Stromspartechnik nicht beschrieben wird.
-
Dementsprechend liegt der vorliegenden Erfindung die
wichtige Aufgabe zugrunde, eine Karte mit integrierter
Halbleiterschaltung der vorgenannten Art mit einer IC-Karte zu schaffen, die
einen geringen Stromverbrauch hat und sich ohne einschneidende
Veränderungen an der bestehenden Elementenanordnung des
Mikroprozessors und des in die Karte einbezogenen Datenspeichers
realisieren laßt.
-
Eine weitere wichtige Aufgabe der vorliegenden Erfindung
besteht in der Schaffung einer weiterentwickelten IC-Karte, die
auch dann von Vorteil ist, wenn sie mit einem
IC-Karten-Datenverarbeitungssystem mit eingebauter Stromversorgung verwendet wird.
-
Daruberhinaus ist es eine wichtige Aufgabe der vorliegenden
Erfindung, eine verbesserte IC-Karte zu schaffen, die bei
Verbindung in Verbindung mit einem IC-Karten-Datenverarbeitungssystem
mit eingebauter Stromversorgung von Vorteil ist.
-
Des weiteren besteht eine wichtige Zielsetzung der
vorliegenden Erfindung darin, eine weiterentwickelte IC-Karte zu schaffen,
die sich in Verbindung mit einem tragbaren, miniaturisierten IC-
Karten-Datenverarbeitungssystem mit besonderem Nutzen einsetzen
läßt.
-
Erfindungsgemäß wird diese Aufgabe mit den Merkmalen
gemäß dem Kennzeichen des Anspruchs 1 gelost.
-
In dem rückbezogenen Anspruch wird ein bevorzugtes
Ausführungsbeispiei der Erfindung dargestellt.
-
Gemäß einem weiteren hervorstechenden Gesichtspunkt der
vorliegenden Erfindung ist eine Karte mit integrierter
Halbleiterschaltung mit einer Datenverarbeitungseinrichtung vorgesehen, die
einen aktiven Betriebsmodus besittt, in dem Daten verarbeitet
werden können, sowie einen Betriebsmodus mit geringem Strom
verbrauch, in dem keine Datenverarbeitung stattfinden kann, und
ferner eine Speichereinrichtung, welche einen Datenlesezyklus und
einen Datenschreibzyklus besitzt, wobei die
Datenverarbeitungseinrichtung a) eine Steuereinrichtung für den Datenschreibzyklus
aufweist, die ein Schreibfreigabesignal erzeugt, welches die
Speichereinrichtung in die Lage versetzt, während des aktiven
Betriebsmodus der IC-Karte in einem Datenschreibzyklus zu arbeiten; ferner
b) eine erste Betriebsmodus-Schalteinrichtung, die auf das
Schreibfreigabesignal so anspricht, daß sie nach Übermittlung des
Schreibfreigabesignals an die Speichereinrichtung vom aktiven
Betriebsmodus in den Betriebsmodus mit geringem Stromverbrauch
umschaket; und c) eine zweite Betriebsmodus-Schalteinrichtung, die
nach Abschluß des Datenschreibzyklus in der Speichereinrichtung
vom Betriebsmodus mit geringem Stromverbrauch wieder in den
aktiven Betriebsmodus zurückschaltet. Bei einer Karte mit integrierter
Schaltung gemäß diesem zweiten hervorstechenden Merkmal der
vorliegenden Erfindung kann die erste Betriebsmodus-Schalteinrichtung
so angeordnet sein, daß sie im Ansprechen auf ein
Unterbrechungssignal von einer außenliegenden Signalquelle die Umschaltung vom
Betriebsmodus mit niedrigem Stromverbrauch in den aktiven
Betriebsmodus vornimmt und die Verarbeitung von Daten durch die
Datenverarbeitungseinrichtung freigibt. In diesem Fall kann die
Datenverarbeitungseinrichtung des weiteren d) eine Steuereinrichtung
aufweisen, welche die zweite Betriebsmodus-Schalteinrichtung
unabhängig von dem Unterbrechungssignal während eines
Datenschreibzyklus der Speichereinrichtung macht Bei einer IC-Karte dieser Art
gemäß dem zweiten hervorstechenden Gesichtspunkt der
vorliegenden Erfindung kann die Steuereinrichtung einen Eingangsanschluß
für das Unterbrechungssignal aufweisen, über welches das
Unterbrechungssignal von der außenliegenden Signalquelle eingeht, sowie
eine Einrichtung, welche während eines Datenschreibzyklus der
Speichereinrichtung den Unterbrechungssignal-Eingangsanschluß
außer Betrieb schaltet, und eine Einrichtung, welche nach Abschluß
des Datenschreibzyklus der Speichereinrichtung den
Unterbrechungssignal-Eingangsanschluß aktiviert.
-
Gemäß einen weiteren hervorstechenden Gesichtspunkt der
vorliegenden Erfindung ist eine IC-Karte in Halbleitertechnik
vorgesehen, welche eine Datenverarbeitungseinrichtung mit aktivem
Betriebsmodus vorgesehen, in dem Daten verarbeitet werden können,
sowie einem Betriebsmodus mit geringem Stromverbrauch, in
welchem keine Datenverarbeitung stattfinden kann, und eine
Speichereinrichtung mit einem Daterdesezyklus und einem
Datenschreibzyklus,
wobei die Datenverarbeitungseinrichtung folgendes aufweist:
a) eine erste Betriebsmodus-Schalteinrichtung, welche im
Ansprechen auf die Aktivierung der Datenverarbeitungseinrichtung die IC-
Karte in den Betriebsmodus mit geringem Stromverbrauch um
schaltet, wenn die Datenverarbeitungseinrichtung zu Beginn aktiviert
wird, damit sie den Betriebsablauf starten kann; b) eine zweite
Betriebsmodus-Schalteinrichtung, welche im Ansprechen auf ein von
einer außenliegenden Signalquelle kommendes Unterbrechungssignal
von dem Betriebsmodus mit geringem Stromverbrauch in den
aktiven Betriebsmodus um schaltet und die Verarbeitung von Daten
durch die Datenverarbeitungseinrichtung freischaltet; und c) eine
dritte Betriebsmodus-Schalteinrichtung, welche nach Abschluß der
Datenverarbeitung im aktiven Betriebsmodus wieder zurück in den
Betriebsmodus zurück in den Betriebsmodus mit geringem Strom
verbrauch um schaltet, und d) eine Steuereinrichtung, welche die dritte
Betriebsmodus-Schalteinrichtung vom Unterbrechungssignal während
eines Datenschreibzyklus der Speichereinrichtung unabhängig
macht. Bei dieser IC-Karte gemäß dem dritten hervorstechenden
Merkmal der vorliegenden Erfindung kann die Steuereinrichtung
einen Eingangsanschluß für das Unterbrechungssignal aufweisen,
über welchen das Unterbrechungssignal von der außenliegenden
Signalquelle eingeht, sowie eine Einrichtung, die den
Unterbrechungssignal-Eingangsanschluß während eines Datenschreibzyklus
der Speichereinrichtung außer Betrieb schaltet, und eine
Einrichtung, die nach Abschluß eines Datenschreibzyklus der
Speichereinrichtung den Unterbrechungssignal-Eingangsanschluß wieder
aktiviert.
-
Gemäß einem weiteren hervorstechenden Merkmal der
vorliegenden Erfindung wird eine IC-Karte in Halbleitertechnik
geschaffen, welche eine Datenverarbeitungseinrichtung mit einem aktiven
Betriebsmodus aufweist, in welchem Daten verarbeitet werden
können, sowie einen Betriebsmodus mit geringem Stromverbrauch, in
welchem keine Datenverarbeitung stattfinden kann, wobei die
Datenverarbeitungseinrichtung
folgendes aufweist: eine erste
Betriebsmodus-Schalteinrichtung, weiche im Ansprechen auf ein erstes
Steuersignal die IC-Karte in den Betriebsmodus mit geringem Strom
verbrauch umschaltet, und b) eine zweite
Betriebsmodus-Schalteinrichtung, welche im Ansprechen auf ein zweites Steuersignal vom
Betriebsmodus mit geringem Stromverbrauch in den aktiven
Betriebsmodus umschaltet. In diesem Fall kann die
Datenverarbeitungseinrichtung des weiteren eine Einrichtung umfassen, die jeweils das
erste und das zweite Steuersignal um Ansprechen auf ein Signal
erzeugt, das in einer außenliegenden Signalquelle erzeugt und von
dort zugeführt wird, bzw. das erste und das zweite Steuersignal
kann jeweils direkt in der außenliegenden Signalquelle erzeugt und
von dort zugeführt werden.
KURZBESCHREIBUNG DER ZEICHNUNG
-
Die Nachteile einer IC-Karte nach dem Stand der Technik und
die Merkmale und Vorteile einer erfindungsgemäßen IC-Karte
ergeben sich noch deutlicher aus der nachfolgenden Beschreibung in
Verbindung mit der beiliegenden Zeichnung, in welcher:
-
Fig. 1 schematisch den Grundbetriebsablauf einer üblichen
IC-Karte der Art darstellt auf die sich die vorliegende Erfindung
ganz allgemein bezieht;
-
Fig. 2 ein Zeitschema mit der Darstellung von Wellenformen
und Ereignissen zeigt, die gegebenenfalls auftreten, wenn die IC-
Karte in ein Datenübertragungs-/Datenübernahm esystem geladen
wird;
-
Fig. 3 ein Blockschaltbild ist, welches schematisch die
allgemeine Anordnung zeigt, in welcher die Mikroprozessoreinheit und
die Datenspeichereinrichtung, die Teil einer IC-Karte sind, auf die
sich die vorliegende Erfindung ganz allgemein bezieht, mit einem
Datenverarbeitungssystem der IC-Karte bzw. einem
Datenübertragungs-/Daten übernahmesystem gekoppelt sind;
-
Fig. 4 ein Ablaufdiagramm zur Darstellung des
Hauptprogramms ist, das den Betriebsablauf der Mikroprozessoreinheit
steuert, welche in ein erstes bevorzugtes Ausführungsbeispiel einer
erfindungsgemäßen IC-Karte einbezogen ist;
-
Fig. 5 ein Ablaufdiagramm mit der Darstellung von
Einzelheiten des im Hauptprogramm gemäß Fig. 4 enthaltenen
Unterprogramms zum Umschalten in den inaktiven Modus ist;
-
Fig. 6 ein Ablaufdiagramm mit der Darstellung von
Einzelheiten des ebenfalls im Hauptprogramm gemäß Fig. 4 enthaltenen
Unterprogramms zum Umschalten in den aktiven Betriebsmodus zeigt;
-
Fig. 7 ein Zeitschema mit der Darstellung der verschiedenen
Ereignisse ist, die während eines Kommunikationszyklus
gegebenenfalls auftreten, der zwischen dem ersten bevorzugten
Ausführungsbeispiel einer erfindungsgemäßen IC-Karte und dem
Datenübertragungs-/Datenübernähmesystem abläuft, mit welchem die IC-Karte
gekoppelt ist;
-
Fig. 8 ein Äblaufdiagramm zur Darstellung der Einzelheiten
des außerdem im Hauptprogramin gemäß Fig. 4 enthaltenen
Unterprogramms ist, das auf Befehle anspricht;
-
Fig. 9 ein Ablaufdiagramm zur Darstellung der Einzelheiten
des in dem Unterprogramm zum Ansprechen auf Befehle gemäß Fig.
8 enthaltenen Unterprogramms zur Datenspeicherung ist;
-
Fig. 10 ein Zeitschema mit der Darstellung der Wellenformen
der Signale, die während des Datenschreibzyklus der in der
IC-Karte integrierten Datenspeichereinrichtung gegebenenfalls in der
Mikroprozessoreinheit der erfindungsgemäßen IC-Karte auftreten;
-
Fig. 11A und Fig. 11B jeweils in Form eines Ablaufdiagramms
das Hauptprogramm darsen, welche den gesamten Betriebsablauf
der Mikroprozessoreinheit steuert, die bei einem ersten bevorzugten
Ausführungsbeispiel einer erfindungsgemäßen IC-Karte ihtegriert
ist;
-
Fig. 12 in Form eines Ablaufdiagramms die Einzelheiten des im
Hauptprogramm gemäß Fig. 11A und 11B enthaltenen
Unterprogramms
zum Ansteuern der
Befehlsverarbeitung/Hardwarerücksetzung zeigt;
-
Fig. 13 ein Ablaufdiagramm ist, welches zusatzlich in dem
ebenfalls in Hauptprogramm gemäß Fig. 11A und 11B enthaltenen
Unterprogramm zur Umschaltung in den Betriebsbereitschaftsmodus
enthaltene Schritte zeigt; und
-
Fig. 14 ein Zeitdiagramm ist, welches die verschiedenen
Ereignisse darstellt, die während eines zwischen dem zweiten
bevorzugten Ausführungsbeispiel einer erfindungsgemäßen IC-Karte und dem
Datenübertragungs-/Datenübernahmesystem, an welches die IC-Karte
an gekoppelt ist, ablaufenden Kommunikationszyklus gegebenenfalls
auftreten.
Darstellung des Standes der Technik
-
Nachfolgend wird nun der grundlegende Betriebsablauf
beschrieben, der bei einer normalen IC-Karte mit einem
IC-Karten-Datenverarbeitungssystem (nachstehend als
Datenübertragungs-/Datenübernahmesystem bezeichnet) ablauft. Das
Datenübertragungs-/Datenübernahmesystem, mit welchem eine erfindungsgemäße IC-Karte
verwendet werden soll, ist in typischen Fall durch einen
Taschencomputer realisiert, der auch als Handgerät bzw. Handterminal
bezeichnet wird.
-
Wird in ein Datenübertragungs-/Datenübernahmesystem eine
IC-Karte geladen, wird der in der IC-Karte integrierte
Mikroprozessor rückgesetzt, woraufhin die IC-Karte vom
Datenübertragungs-/Datenübernahmesystem einen Anfangsbefehl erhält, wie die Schritte
A01 und A02 in Fig. 1 dies zeigen. Nach Eingang des Befehls vom
Datenübertragungs-/Datenübernahmesystem pruft die in der
IC-Karte vorgesehene Mikroprozessoreinheit den Befehl auf jedwede
Fehler, beispielsweise in Schritt A03, und wenn die Fehlerfreiheit des
eingegangenen Befehls festgestellt ist, führt die
Mikroprozessoreinheit in Schritt A04 in Ansprechen auf den Befehl eine Reihe von
Befehlsverarbeitungsfunktionen aus, und übermittelt im Schritt A05
die sich bei der Befehlsverarbeitung ergebenden Daten an das
Datenübertragungs-/Datenübernahmesystem. Wird festgesbste, daß
während der Übertragung des Befehls von dem
Datenübertragungs-/Datenübernahmesystem zur IC-Karte ein Fehler aufgetreten
ist, bzw. wenn in Schritt A03 festgestellt wird, daß der von der IC-
Karte übernommene Befehl einen Fehler enthalt, so sendet die
Mikroprozessoreinheit in der IC-Karte an das
Datenübertragungs-/Datenübernahmesystem eine Fehlermeldung, wie z.B. im Schritt A06. Im
Ansprechen auf die von der IC-Karte im Schritt A05 übermittelten
Daten bzw. auf die im Schritt A06 von der IC-Karte übertragene
Fehlermeldung kann das Datenübertragungs-/Datenübernahmesystem
u.U. einen anderen Befehl zuleiten oder den ursprünglichen Befehl
ein zweites Mal zur IC-Karte übertragen.
-
Fig. 2 ist das zeitliche Schema mit der Darstellung von
Wellenformen und Ereignissen, die gegebenenfalls auftreten können,
nachdem die IC-Karte anfangs in das
Datenübertragungs-/Datenübernahmesystem geladen wurde. Nachdem die IC-Karte auf diese
Weise mit dem Datenübertragungs-/Datenübernahmesystem gekoppelt
wurde, werden der IC-Karte über den Stromversorgungsanschluß
bzw. den Takteingangsanschluß der Karte, beispielsweise zum
Zeitpunkt t&sub0;, eine vorgegebene Versorgungsspannung Vcc und eine
Abfolge von Taktimpulsen CLK zugeführt. Anschließend übernimmt zum
Zeitpunkt t&sub1; die IC-Karte vom
Datenübertragungs-/Datenübernahmesystem ein Rücksetzsignal PST, mit welchem die
Mikroprozessoreinheit in der IC-Karte in die Lage versetzt wird, zum Rücksetzen und
Initialisieren der verschiedenen aktiven Bauelemente in der
Mikroprozessoreinheit ein Unterprogramm B&sub0; zur Hardwarerücksetzung
abzuarbeiten. Nach Abschluß der Abarbeitung des
Hardwarerücksetz-Unterprogramms B&sub0; beginnt die Mikroprozessoreinheit in der
IC-Karte mit der Abarbeitung eines Unterprogramms B zum
Zeitpunkt t&sub2;, um von seinem Datenausgangsanschluß aus eine
Information "ATR" als Rückmeldung auf den Rücksetzbefehl zu übermitteln,
um dem Datenübertragungs-/Datenübernahmesystem mitzuteilen, daß
die IC-Karte nun zum Empfang von Befehlen und Daten vom
Datenübertragungs-/Datenübernahmesystem bereit ist.
-
Nach vollständiger Übermittlung der "ATR"-Information als
Rückmeldung auf den Rücksetzbefehl an das
Datenübertragungs-/Datenübernahmesystem beispielsweise zum Zeitpunkt t&sub3; bleibt die
Mikroprozessoreinheit in der IC-Karte in einem Wartezustand B&sub2;, in
welchem sie den Empfang eines serieilen Befehls-/Datensignals C/D
erwartet, das anschließend vom
Datenübertragungs-/Datenübernahmesystem ausgegeben werden soll. Nach Empfang des
Befehls-/Datensignals C/D, z.B. zum Zeitpunkt t&sub4;, beginnt die
Mikroprozessoreinheit in der IC-Karte mit der Ausführung eines Unterprogramms
B&sub3; zum Befehlsverarbeitung, um den Befehl auf irgendwelche Fehler
zu überprüfen, und um bei Fehlerfreiheit in empfangenen Befehl
eine Reine von Aufgaben auszuführen, die gemäß dem Befehl
erforderlich sind. Nach Ablauf eines bestimmten Zeitraums B&sub4; nach Abschluß
der Ausführung des Unterprogramms B&sub3; zur Befehlsverarbeitung,
wie zum Zeitpunkt t&sub5;, beginnt die Mikroprozessoreinheit in der IC-
Karte mit der Ausführung eines Unterprogramms B&sub5; zur
Datenübermittlung, z.B. zum Zeitpunkt t&sub6;, um die Daten, die das Ergebnis der
Befehlsverarbeitung darstellen, an das
Datenübertragungs-/Datenübernahmesystem zu übermitteln. Die IC-Karte, die somit an das
Datenübertragungs-/Datenübernahmesystem Daten übermittelt hat,
bleibt dann solange in einem Wartezustand, bis vom
Datenübertragungs-/Datenübernahmesystem ein weiteres Befehls-/Datensignal
ausgegeben wird.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
-
Gemäß Fig. 3 umfaßt eine IC-Karte 20, mit welcher die
vorliegende Erfindung in Verbindung steht, eine Mikroprozessoreinheit 22
in Halbleitertechnik (MPU) und einen Datenspeicher 24. Der
Datenspeicher ist in Form jedes nicht-flüchtigen Speichers in
integrierter
Halbleitertechnik realisierbar, beispielsweise im typischen Fall in
Form eines elektrisch lösbaren/programmierbaren Festwertspeichers
(EEPROM). Der Speicher 24 ist hier zwar als außerhalb des Chips
vorgesehener Speicher dargestellt, doch kann er ebenso gut auch
auf dem Halbleiterchip hergestellt werden, auf dem die
Mikroprozessoreinheit aufgebaut ist. Die Mikroprozessoreinheit 22 und der
Datenspeicher 24 sind über einen Adressenbus 26, einen Datenbus 28
und eine Steuerleitung 30 mireinander gekoppelt.
-
Die IC-Karte 20 weist Kontakte auf, die hier in einer Form
dargestellt sind, daß zu ihnen ein Stromversorgungskontakt C&sub1;,
über welchen eine vorgegebene Versorgungsspannung Vcc eingeht,
und ein Erdungskontakt C&sub2; für den Anschluß an das
Erdungspotential Vss gehören. Dieser Stromversorgungskontakt C&sub1; und dieser
Erdungskontakt C&sub2; sind jeweils mit der Mikroprozessoreinheit 22 bzw.
mit dem Datenspeicher 24 verbunden. Die auf der IC-Karte 20
vorgesehenen Kontakte umfassen des weiteren einen
Takteingangskontakt C&sub3;, über welchen die Taktimpulse CLK eingehen sollen, einen
Rücksetzkontakt C&sub4;, über welchen ein Rücksetzsignal RST zum
Rücksetzen und Initialisieren der Mikroprozessoreinheit 22, und ein
Dateneingangs-/-ausgangskontakt C&sub5; gehören, über welchen Daten
empfangen oder übertragen werden sollen oder ein
Unterbrechungsanforderungssignal "IRQ" vom
Datenübertragungs-/Datenübernahmesystem 40 eingehen soft Der
Dateneingangs-/-ausgangskontakt C&sub5; ist somit, wie dargestellt, mit einem
Datenausgangsanschluß TX, einem Dateneingangsanschluß RX und einem
Signaleingangsanschluß IRQ zur Übernahme eines
Unterbrechungsanforderungssignals der Mikroprozessoreinheit 22 verbunden. Der
Signaleingangsanschluß IRQ der Mikroprozessoreinheit 22 zum Empfangen
eines Unterbrechungsanforderungssignals wird mittels der
Mikroprozessoreinheit 22 der IC-Karte aktiviert oder deaktiviert, und
gestattet im aktivierten Zustand die Erzeugung eines
Unterbrechungssignals für die Mikroprozessoreinheit 22 in Ansprechen auf ein
Anforderungssignal "IRQ" zur Anforderung einer aktiven
Unterbrechung
auf niedrigem Pegel "L" vom
Datenübertragungs-/Datenübernahmesystem 40.
-
Darüberhinaus ist der Signaleingangsanschluß IRQ der
Mikroprozessoreinheit 22 für den Eingang des
Unterbrechungsanforderungssignals über ein Umkehrelement 32 mit einem
Signalausgangsanschluß RDY/BSY des Datenspeichers 24 verbunden, über den ein
Unterbrechungsabschaltsignal abgegeben wird, so daß eine
Unterbrechungsanforderung an die Mikroprozessoreinheit 22 nicht
angenommen wird, wenn während des Datenschreibzyklus der
Mikroprozessoreinheit 22 Daten gerade in den Speicher 24 geladen werden,
wie im folgenden noch im einzelnen erläutert wird. Während des
Schreibzyklus des Datenspeichers 24 wird vom Speicher 24 über
den Ausgangsanschluß RDY/BSY auf niedrigem Signalpegel "L" ein
aktives Unterbrechungsanforderungssignal auf niedrigem aktivem
Pegel abgegeben und anschließend durch das Umkehrelement 32
invertiert Damit wird ein Potential auf hohem Pegel "H" am
Signaleingangsanschluß IRQ der Mikroprozessoreinheit 22 für den Eingang
des Unterbrechungsanforderungssignals angeiegt, so daß die
Mikroprozessoreinheit 22 über den Anschluß IRQ eine Unterbrechung
nicht zülassen kann.
-
In der Mikroprozessoreinheit 22 ist ein ROM-Speicher 33
integriert, in welchem ein Programm abgespeichert ist. das den
gesamten Betriebsablauf der Mikroprozessoreinheit 22 steuert, sowie ein
Direktzugriffsspeicher 34 (RAM-Speicher) zur zeitweiligen
Abspeicherung der Daten, die der Mikroprozessoreinheit 22 zugeführt
werden oder von dieser ausgegeben werden solien, und der in der
Mikroprozessoreinheit 22 erzeugten Daten. Es wird hier davon
ausgegangen, daß die in der IC-Karte, der die vorliegende Erfindung
zugeordnet ist. verwendete Mikroprozessoreinheit 22 beispielsweise
ein Mikroprozessor sei, der mit einem Produkt aus der im Handel
erhältlichen Serie HD6301 von Hitachi Limited oder mit einem
äquivalenten Produkt realisierbar ist.
-
Die IC-Karte 20 ist zum Einsatz zusammen mit einem
Datenübertragungs-/Datenübernahmesystem 40 ausgelegt, das hier als
tragbares System vorausgesetzt wird. Das
Datenübertragungs-/Datenübernahmesystem 40 umfaßt im großen und ganzen ein
Rechnermodul wie beispielsweise einen PC 42 und eine Schnittstelle (IF) 44
mit Anschlüssen, die jeweils mit den Kontakten C&sub1; bis C&sub5; der IC-
Karte 20 zu verbinden sind, wenn die IC-Karte 20 in der
dargestellten Weise mit dem Datenübertragungs-Datenübernahmesystem 40
gekoppelt wird.
-
In diesem Datenübertragungs-/Datenübernahmesystem 40 ist
austauschbar eine eingebaute Gleichstromversorgung 46 integriert,
die im typischen Fall mit einer Batterie realisiert wird. Die
Schnittstelle 44 des hier dargestellten
Datenübertragungs-/Datenübernahmesystems 40 kann eines von vielen Endgeräten sein, die von einem
zentralen Hostrechnersystem angesteuert werden, und damit kann
auch der PC 42 mit einem solchen zentralen Hostrechnersystem
realisiert werden. Alternativ hierzu kann das
Datenübertragungs-/Datenübernahmesystem 40 aus einem integrierten System bestehen, zu
dem die Rechnereinheiten und Schnittstellen als Systembausteine
gehören.
-
Nachfolgend wird nun der allgemeine Betriebsablauf eines
ersten bevorzugten Ausführungsbeispiels einer erfindungsgemäßen IC-
Karte anhand der Fig. 4 bis 10 beschrieben.
-
Das Ablaufdiagramm aus Fig. 4 stellt das Hauptprogramm dar,
die den grundlegenden Betriebsablauf in der erfindungsgemäßen IC-
Karte 20 mit dem Datenübertragungs-/Datenübernahmesystem 40
steuert.
-
Die Abarbeitung des Hauptprogramms beginnt, wenn die IC-
Karte 20 in das Datenübertragungs-/Datenübernahmesystem 40
geladen wird und die Kontakte C bis C&sub5; der Karte elektrisch mit den
jeweils entsprechenden Schnittstellen 44 des
Datenübertragungs-/Datenübernahmesystems 40 gekoppeit sind. Damit wird vom
Datenübertragungs-/Datenübernahmesystem 40 der
Versorgungsspannungs-Eingangskontakt C&sub1; der IC-Karte 20 von dem
Datenübertragungs-/Datenübernahmesystem 40 mit einer vorgegebenen
Versorgungsspannung Vcc versorgt, wobei diese Spannung jeweils der
Mikroprozessoreinheit 22 und dem Datenspeicher 24 der IC-Karte 20
zugeführt wird, und zusatzlich auch der Erdungskontakt C&sub2; der IC-
Karte 20 mit dem entsprechenden Anschluß des
Datenübertragungs-/Datenübernahmesystems 40 so gekoppelt ist, daß am
Erdungsanschluß der Mikroprozessoreinheit 22 und des Datenspeichers 24 der
IC-Karte 20 ein Erdungspotential Vss aufgebaut wird. Das
Datenübertragungs-/Datenübernahmesystem 40 überträgt des weiteren
eine Folge von Taktimpulsen CLK, die über den Takteingangskontakt
C&sub3; der IC-Karte 20 an den entsprechenden Anschluß der
Mikroprozessoreinheit 22 angelegt wird, sowie ein Rücksetzsignal RST, das
über den Rücksetzkontakt C&sub4; der IC-Karte 20 an den
entsprechenden Anschluß der Mikroprozessoreinheit 22 angelegt wird.
-
Die Mikroprozessoreinheit 22 arbeitet nach Eingang des
Rücksetzsignals RST ein Unterprogramm S11 zum Rücksetzen der
Hardware ab, um so die in der Mikroprozessoreinheit 22 integrierten
verschiedenen aktiven Bauelemente zu initialisieren. Nach Abschluß
der Abarbeitung des Hardwarerücksetz-Unterprogramms S11 schaltet
die Mikroprozessoreinheit 22 der IC-Karte 20 zum Unterprogramm
S12 weiter, mit welchem als Rückmeldung auf die
Rücksetzinformation eine Information "ATR" übermittelt wird, um so über ihren
Datenausgangsanschluß TX die "ATR"-Information auszugeben. Die
"ATR"-Information als Rückmeldung auf die Rücksetzinformation
wird über den Ein-/Ausgangskontakt C&sub5; der IC-Karte 20 an das
Datenübertragungs-/Datenübernahmesystem 40 übermittelt, um letzte
rer mitzuteilen, daß die IC-Karte 20 nun bereit ist, vom
Datenübertragungs-/Datenübernahmesystem 40 Befehle und Daten zu
empfangen.
-
Nach der Übermittlung der Zustandsinformation "ATR" an das
Datenübertragungs-/Datenübernahmesystem 40 auf diese Weise
arbeitet die Mikroprozessoreinheit 22 in der IC-Karte 20 das
Unterprogramm S13 zur Umschaltung in den vorübergehend inaktiven
Zustand ab, um so die Mikroprozessoreinheit 22 der IC-Karte 20 in
einen inaktiven Betriebsmodus bzw. "Schlafmodus" umzuschalten. Ist
die Mikroprozessoreinheit 22 in den vorübergehend inaktiven Modus
geschaltet, so wird die Mikroprozessoreinheit 22 als solche unter
Beibehaltung der Registerinhalte im inaktiven Zustand gehalten,
während einige Peripheriegeräte wie Taktgeber und serielle
Kommunikationsschnktstlie weiterhin betriebsfahig bleiben. Einzelheiten
zu einem solchen "Schlafmodus" der Mikroprozessoreinheit 22 sind
beispielsweise in dem Handbuch "Hitachi Microprocessor Data Book
(8-Bit Single-Chip)" von Hitachi Limited, S. 358/390, Februar 1985
beschrieben. Wie in dieser Vorveröffentlichung beschrieben, wird
die von einem Mikroprozessor im Schlafmodus abgestrahlte Energie
auf rund ein Fünftel der Energieabgabe im Normalzustand gesenkt.
-
Wenn die Mikroprozessoreinheit 22 in den vorübergehend
inaktiven Zustand geschaltet ist, ist sie deaktiviert und kann keine
Daten verarbeiten; dementsprechend sind erhebliche
Energieeinssparungen bei der Leistungsaufnahme möglich. Damit stellt der
vorübergehend inaktive Zustand der IC-Karte 20 bei dem ersten
bevorzugten Ausführungsbeispiel der Erfindung einen Betriebsmodus mit
geringem Stromverbrauch bzw. einen "Sparmodus" dar, im
Unterschied zum normalen Datenverarbeitungsmodus bzw. "aktiven"
Betriebsmodus der Mikroprozessoreinheit 22. Die Einzelheiten des
Unterprogramms S13 zum Umschalten in den Sparmodus sind in Fig. 5
dargestellt.
-
In dem Unterprogramm S13 zum Umschalten in den Sparmodus
gemäß Fig. 5 schaltet die Mikroprozessoreinheit 22 der IC-Karte 20
zum Schiitt S131 weiter, um den Signaleingangsanschluß IRQ der
Mikroprozessoreinheit 22 für den Eingang des
Unterbrechungsanforderungssignals
freizugeben bzw. zu aktivieren. Damit wird die
Mikroprozessoreinheit 22 in einem Zustand gebracht, in dem sie
bereit ist. im Ansprechen auf ein Unterbrechungsanforderungssignal
IRQ auf niedrigem Pegel "L", das gegebenenfalls von dem
Datenübertragungs-/Datenübernahmesystem 40 übermittelt wird, eine
Unterbrechung zuzulassen. Hier kann festgest werden, daß während
des Sparbetriebsmodus der Signaleingangsanschluß IRQ der
Mikroprozessoreinheit 22 für den Eingang eines
Unterbrechungsanforderungssignals deaktiviert und dementsprechend eine
Unterbrechungsanforderung an die Mikroprozessoreinheit 22 abgelehnt wird,
wenn im Datenspeicher 24 der IC-Karte 20 ein Datenschreibzyklus
freigeschaltet ist. wie nachfolgend noch ausführlicher erläutert
wird. Auf den Schritt S131 folgt der Schritt S132, um vom aktiven
Modus in den Sparmodus der IC-Karte zuruckzuschalten, woraufhin
die Mikroprozessoreinheit 22 zu dem in Fig. 4 dargestellten
Hauptprogramm zurückkehrt.
-
Nachdem auf diese Weise die IC-Karte 20 in den Sparmodus
geschaltet wurde, wartet die Mikroprozessoreinheit 22 auf das
Unterbrechungsanforderungssignal "IRQ" auf niedrigem Pegel "L" vom
Datenübertragungs-/Datenübernahmesystem 40, und wenn im Schritt
S14 festgestellt wird, daß am Signaleingangsanschluß IRQ ein
solches Unterbrechungsanforderungssignal empfangen wird, schaltet
die Mikroprozessoreinheit 22 zum Unterprogramm S15 weiter, um
zurück in den aktiven Modus zu schalten, um so in der IC-Karte 20
wieder den normalen Betriebsmodus zur Datenverarbeitung wieder
herzustellen, und damit es möglich wird, die der
Mikroprozessoreinheit 22 zu geführten Daten bzw. von dieser auszugebenden Daten zu
verarbeiten. Einzelheiten dieses Unterprogramms S15 zum
Zurückschalten in den aktiven Modus sind in Fig. 6 dargestellt.
-
Wenn die IC-Karte 20 wieder in den aktiven Betriebsmodus
gebracht ist. schaltet die Mikroprozessoreinheit 22 zuerst zum
Schritt S151 gemäß Fig. 6 weiter, um den Signaleingangsanschluß
IRQ für den Eingang des Unterbrechungsanforderungssignals
abzublenden bzw. zu deaktivieren. Nachdem der Signaleingangsanschluß
IRQ der Mikroprozessoreinheit 22 für den Eingang des
Unterbrechungsanforderungssignals auf diese Weise deaktiviert wurde, ist
die Erzeugung eines Unterbrechungssignals für die
Mikroprozessoreinheit über den Anschluß IRQ unterbunden. Anschließend schaltet
die Mikroprozessoreinheit 22 der IC-Karte 20 zum Schritt S152
weiter, um den Inhalt des (hier nicht dargestellten) Stapelzeigers auf
einen Wert zu aktualisieren, der auf die Adresse des
Unterprogramms hinweist, das dann abzuarbeiten ist, wenn die
Mikroprozessoreinheit 22 nach Beendigung des Unterprogramms S15 zum
Zurückschalten in den aktiven Betriebsmodus zum Hauptprogramm
zurückgekehrt ist. Auf den Schritt S152 folgt ein Schritt S153, in
welchem die Mikroprozessoreinheit 22 den Inhalt des (hier nicht
dargestelen) Programmzahlers aktualisiert und dort die dem noch
zu beschreibenden Befehlseingabe-Unterprogramm (S161)
zugewiesene Adresse hinterlegt. Nach Aktualisierung des Inhalts des
Programmzählers kehrt die Mikroprozessoreinheit 22 zu dem in Fig. 4
dargestellten Hauptprogramm zurück.
-
Nachdem in der IC-Karte 20 durch die Abarbeitung des
Unterprogramms S15 in vorbeschriebener Weise wieder der aktive bzw.
normale Betriebsmodus zur Datenverarbeitung wieder hergestellt
wurde, schaltet die Mikroprozessoreinheit 22 der IC-Karte 20 nach
Eingang eines vom Datenübertragungs-/Datenübernahmesystem 40
über den Dateneingangs-/-ausgangskontakt C&sub5; der IC-Karte 20
zugeführten seriellen Befehls-/Datensignals C/D zum Unterprogramm
S16 zur Rückmeldung auf den Befehl weiter. Es wird hierbei
angenommen, daß das auf diese Weise vom
Datenübertragungs/Datenübernahmesystem 40 übermittelte serielle Befehls-/Daten-Signal C/D
eine Datenlänge aufweist, die aus einem einzelnen Byte oder einer
Vielzahl von Bytes besteht Einzelheiten zu diesem Unterprogramm
S16 zur Rückmeldung auf einen Befehl werden nachstehend noch
anhand von Fig. 8 beschrieben.
-
Nach Verarbeitung des Befehls-/Datensignals C/D durch
Abarbeitung des Unterprogramms S16 zur Rückmeldung auf einen Befehl
schaltet die Mikroprozessoreinheit 22 in der IC-Karte 20 zu einem
anderen Unterprogramm S17 zur Umschaltung in den Sparmodus
weiter, um so die IC-Karte aus dem aktiven Betriebsmodus in den
Sparmodus umzuschalten; damit ist eine Datenverarbeitung zum
zweiten Mal ausgeschaltet. Aus dem Unterprogramm S17 kehrt die
Mikroprozessoreinheit 22 der IC-Karte dann zum Schritt S14 zurück,
und wenn in diesem Schritt S14 festgestellt wird, daß vom
Datenübertragungs-/Datenübernahmesystem 40 ein weiteres
Unterbrechungsanforderungssignal "IRQ" auf niedrigem Pegel "L"
eingegangen ist, arbeitet die Mikroprozessoreinheit 22 die Unterprogramme
S15, S16 und S17 in vorbeschriebener Weise ab. Nachdem somit das
Unterprogramm S17 zur Umschaltung in den Sparmodus ein zweites
Mal abgearbeitet wurde, durchlauft die Mikroprozessoreinheit 22 der
IC-Karte jedesmal erneut eine Schleife, die aus dem Schritt S14 und
dem Unterprogramm S15, S16 und S17 besteht, wenn in Schritt S14
festgestellt wird, das vom
Datenübertragungs-/Datenübernahmesystem 40 das Unterbrechungsanforderungssignal IRQ auf niedrigem
Pegel "L" eingegangen ist.
-
Auf diese Weise wird die IC-Karte 20 in Ansprechen auf das
Befehls-/Datensignal C/D, das gegebenenfalls nacheinander vom
Datenübertragungs-/Datenübernahmesystem 40 an die IC-Karte 20
übermittelt wird, abwechselnd in den aktiven Betriebszustand und
in den Sparmodus geschaltet.
-
Das Zeitdiagramm in Fig. 7 zeigt die verschiedenen Ereignisse,
die während eines Kommunikationszyklus vorkommen können, der
zwischen der Mikroprozessoreinheit 22 der erfindungsgemäßen IC-
Karte 20 und dem Rechner 42 sowie der Schnittstelle 44 des
Datenübertragungs-/Datenübernahmesystems 40 abgewickelt wird.
-
Gemäß dem Zeitdiagramm nach Fig. 7 kann der Rechner 42 im
Datenübertragungs-/Datenübernahmesystem 40 zum Zeitpunkt T&sub0;&sub0; ein
erstes Befehls-/Datensignal C/D(1) abgeben. Nach der Ausgabe des
ersten Befehls-/Datensignals C/D(1) aus dem Rechner 42 wird das
Potential des Ein-/Ausgangs-Anschlusses (I/O) der Schnittstelle 44
des Datenübertragungs-/Datenübernahmesystems 44 zum Zeitpunkt
T&sub0;&sub1; auf niedrigen Pegelwert "L" umgeschaltet. Im Ansprechen auf
das auf diese Weise an den Signaleingangsanschluß IRQ der
Mikroprozessoreinheit 22 für den Eingang des
Unterbrechungsanforderungssignals angelegte niedrige Potential "L" erfolgt eine erste
Umschaltung der IC-Karte 20 aus dem Sparmodus in den aktiven
Betriebsmodus zum Zeitpunkt T&sub0;&sub1; durch Abarbeitung des
Unterprogramms S15 (Fig. 16) zum Zurückschalten in den aktiven
Betriebsmodus. Das vom Rechner 42 im
Datenübertragungs-/Datenübernahmesystem 40 zum Zeitpunkt T&sub0;&sub0; abgegebene erste
Befehls-/Datensignal C/D(1) wird dann von der Schnittstelle des
Datenübertragungs-/Datenübernahmesystems 40 an den
Datenein-/-ausgangskontakt C&sub5; der IC-Karte 20 übermittelt und die Mikroprozessoreinheit
22 der IC-Karte 20 empfängt es über den Dateneingangsanschluß RX
der Mikroprozessoreinheit 22, wie dies für den Zeitpunkt T&sub0;&sub2;
angegeben ist. Die Mikroprozessoreinheit 22 verarbeitet dann das so
erhaltene Befehls-/Datensignal C/D(1), um den Befehl auf jeden
möglichen Fehler zu überprüfen, und wenn zum Zeitpunkt T&sub0; die
Befehleverarbeitung abgeschlossen ist, beginnt die
Mikroprozessoreinheit 22 mit der Übermittlung der Daten, die sich aus der
Befehlsverarbeitung ergeben haben, über den Datenausgangsanschluß TX
der Mikroprozessoreinheit 22 und den
Dateneingangs-/-ausgangskontakt C&sub5; der IC-Karte 20 an das
Datenübertragungs-/Datenübernahmesystem 40.
-
Die auf diese Weise von der Mikroprozessoreinheit 22 der IC-
Karte 20 übermittelten Daten werden zum Zeitpunkt T&sub0;&sub4; von der
Schnittstelle 44 des Datenübertragungs-/Datenübernahmesystems 40
empfangen und werden in der Schnittstelleinrichtung 44 einige
Zeit zwischengespeichert, wonach die Schnittstelle 44 mit der
Übermittlung der Daten an den Rechner 42 des
Datenübertragungs-/Datenübernahmesystems 40 zu dem hierfür angegebenen Zeitpunkt T&sub0;&sub5;
beginnt Nach Empfang der von der Schnittstelle 44 weitergeleiteten
Daten beginnt der Rechner 42 mit der Verarbeitung der
eingegebenen Daten, wie dies zum Zeitpunkt T&sub0;&sub6; angegeben ist.
-
Nach Abschluß der Verarbeitung der Eingangsdaten ist zum
Zeitpunkt T&sub1;&sub0; ein erster Kommunikationszyklus zwischen der
IC-Karte 20 und dem Datenübertragungs-/Datenübernahmesystem 40
abgeschlossen und dementsprechend kann der Rechner 42 des
Datenübertragungs-/Datenübernahmesystems 40 ein zweites
Befehls-/Datensignal C/D(2) abgeben, um einen zweiten Komrnunikationszyklus
mit der IC-Karte 20 zu starten. In einer Anfangsphase des zweiten
Kommunikationszyklus zwischen der IC-Karte 20 und dem Daten
übertragungs-/Datenübernahmesystem 40 treten Ereignisse äniilich
denen, die zum Zeitpunkt T&sub0;&sub1; und T&sub0;&sub2; aufgetreten sind, in Verbindung
mit dem zweiten Befehls-/Datensignal C/D(2) zum Zeitpunkt T&sub1;&sub1; bzw.
T&sub1;&sub2; auf. Danach verarbeitet die Mikroprozessoreinheit 22 der
IC-Karte 20 das zweite Befehls-/Datensignal C/D(2) und übermittelt die
Daten, die das Ergebnis der Befehlsverarbeitung darsten, zum
Datenübertragungs-/Datenübernahmesystem 40, und damit kann der
Rechner 40 des Datenübertragungs-/Datenübernahmesystems 40 wie
beim ersten Kommunikationszyklus zwischen der IC-Karte 20 und
dem Datenübertragungs-/Datenübernahmesystem 40 die empfangenen
Daten verarbeiten.
-
Nachdem die Mikroprozessoreinheit 22 der IC-Karte 20 zum
Zeitpunkt T&sub0;&sub4; während des ersten Kommunikationszyklus zwischen
der IC-Karte 20 und dem
Datenübertragungs-/Datenübernahmesystem 40 die Daten an das
Datenübertragungs-/Datenübernahmesystem 40 übermittelt hat, erfolgt eine erste Umschaltung der
IC-Karte 20 aus dem aktiven Betriebsmodus in den Sparmodus durch
Ausführung des Unterprogramms S13 zum Zurückschalten in den
Sparmodus (Fig.
5). Nachdem in der IC-Karte 20 auf diese Weise der
Sparmodus eingestellt wurde, kann die Mikroprozessoreinheit 22 der
IC-Karte 20 keine Daten mehr verarbeiten, so daß ganz erheblich am
Stromverbrauch in der IC-Karte 20 eingespart wird. Der
Signaleingangsanschluß IRQ für den Eingang des
Unterbrechungsanforderungssignals in der Mikroprozessoreinheit 22 ist nun freigeschaltet
bzw. aktiviert, so daß die Mikroprozessoreinheit 22 bereit ist, im
Ansprechen auf ein Unterbrechungsanforderungssignal "IRQ" auf
niedrigem Signalpegel "L", das gegebenenfalls vom
Datenübertragungs-/Datenübernahmesystem 40 zugeführt wird, eine
Unterbrechung zuzulassen. Die Mikroprozessoreinheit 22 der IC-Karte hält
diesen Sparmodus aufrecht, und die während des ersten
Kommunikationszyklus von der Mikroprozessoreinheit 22 ausgesendeten Da-
ten werden dabei mittels des Rechners 42 und der Schnittstelle 44
des Datenübertragungs-/Datenübernahmesystems 40 verarbeitet
Gegen Ende des ersten Kommunikationszyklus wird das Potential des
Ein-/Ausgangsanschlusses (I/O) der Schnittstelle 44 des
Datenübertragungs-/Datenübernahmesystems 40 zum Zeitpunkt T&sub1;&sub0; auf
niedrigen Pegelwert "L" geschaltet Nun erfolgt zum Zeitpunkt T&sub1;&sub1; eine
zweite Umschaltung aus dem Sparmodus in den aktiven
Betriebsmodus in der IC-Karte 20, mit dem Ergebnis, daß die
Mikroprozessoreinheit 22 der IC-Karte 20 zum zweiten Mal aktiviert wird und damit
ein weiteres Befehls-/Datensignal verarbeiten kann, das
gegebenenfalls vom Datenübertragungs-/Datenübernahmesystem 40 übermitteit
wird.
-
Das Ablaufdiagramm in Fig. 8 zeigt die Einzelheiten des in
dem vorstehend anhand von Fig. 4 beschriebenen Hauptprogramm
enthaltenen Unterprogramms S16 zur Rückmeldung auf einen
eingegangenen Befehl.
-
Das Unterprogramm S16 zur Rückmeldung auf einen Befehl
wird nach Eingang eines seriellen Befehls-/Datensignals C/D
abgearbeitet, das vom Datenübertragungs-/Datenübernahmesystem 40
zugeführt wird, nachdem durch Ausführung des vorstehend anhand
von Fig. 4 beschriebenen Unterprogramms S15 in der IC-Karte 20
wieder der aktive Bettiebsmodus bzw. der normale
Datenverarbeitungsmodus wieder hergestelit wurde. Im Ansprechen auf das im
Schritt S161 eingegangene Befehls-/Datensignal C/D prüft die
Mikroprozessoreinheit 22 der IC-Karte 20 im Schritt S162, ob während
der Übermittlung des empfangenen Signals C/D ein Fehler
aufgetreten ist. Wird in diesem Schritt S162 festgest, daß während der
Übermittlung des empfangenen Signals C/D kein Fehler aufgetreten
ist, schaltet die Mikroprozessoreinheit 22 zum Schritt S163 weiter,
um das Signal C/D zu prüfen, und stelle im nachfolgenden Schritt
S164 fest, ob im empfangenen Befehls-/Datensignal C/D ein Fehler
vorliegt, Wird in diesem Schritt S164 festgeste, daß das
empfangene Signal C/D fehlerfrei ist, schaltet die Mikroprozessoreinheit 22
zum Unterprogramm S165 zur Befehlsverarbeitung weiter, um im
Ansprechen auf das eingegangene Befehls-/Datensignal C/D eine Reihe
von Befehlsverarbeitungsaufgaben auszuführen, und übermittelt
dann im nachfolgenden Schritt S166 an das
Datenübertragungs-/Datenübernahmesystem 40 die Daten, die das Ergebnis der
Befehlsverarbeitungsaufgaben darstlien. Nach Übermittlung der Daten an das
Datenübertragungs-/Datenübernahmesystem 40, kehrt die
Mikroprozessoreinheit 22 der IC-Karte 20 wieder zu dem in Fig. 4
dargesellten Hauptprogramm zurück und kann nun in vorstehend
beschriebener Weise zum Unterprogramm S17 zur Umschaltung in den
Sparmodus weiterschalten.
-
Wird dagegen im Schritt S162 festgest, daß während der
Übermittlung des Befehls-/Datensignals C/D vom
Datenübertragungs-/Datenübernahmesystem 40 zur IC-Karte 22 ein Fehler
aufgetreten ist, bzw. wird im Schritt 164 ermittet, daß das empfangene
Signal C/D einen Fehler enthält, so schaltet die
Mikroprozessoreinheit 22 zum Schritt S167 weiter, um eine Fehlermeldung auszugeben,
die auf das Vorhandensein eines Fehlers im empfangenen Signal C/D
hinweist. Im Anschluß an den Schritt S167 schaltet die
Mikroprozessoreinheit
22 zum Schritt S166 weiter, um die Fehlermeldung an das
Datenübertragungs-/Datenübernahmesystem 40 zu übermitteln, um
das Datenübertragungs-/Datenübernahmesystem 40 aufzufordern, ein
korrektes Befehls-/Datensignal zu übermittein. Nach Übermittlung
des Fehlersignals an das Datenübertragungs-/Datenübernahmesystem
40, schaltet auch die Mikroprozessoreinheit 22 der IC-Karte 20
wieder zu dem in Fig. 4 dargestellten Hauptprogramm zurück und kann
nun zu dem Unterprogramm S17 zur Umschaltung in den Sparmodus
weiterschalten.
-
Zu den im Unterprogramm S165 auszuführenden Schritten zur
Befehlsverarbeitung können auch die Schritte gehören, bei denen
die Daten, die auf das vom
Datenübertragungs-/Datenübernähmesystem 40 eingegangene Befehls-/Datensignal C/D hin erzeugt werden,
im Datenspeicher 24 der IC-Karte 20 abgespeichert werden. Fig. 9
zeigt die Einzelheiten des Unterprogramms zur Datenspeicherung,
mit welchem diese Aufgaben ausgeführt werden, während Fig. 10 die
Wellenformen der Signale veranschaulicht, die gegebenenfalls
während des Datenschreibzyklus des Datenspeichers 24 gegebenenfalls
in der Mikroprozessoreinheit 22 der IC-Karte 20 vorkommen können.
-
Wenn auf das vom Datenübertragungs-/Datenübernahmesystem
40 eingegangene Befehls-/Datensignal C/D hin Daten erzeugt
werden, schaltet die Mikroprozessoreinheit 22 der IC-Karte 20 zum
Schritt S1641 weiter, um über die Steuerleitung 30 zu dem in Fig
10 angegebenen Zeitpunkt WT&sub1; an den Datenspeicher 24 ein
Schreibfreigabesignal WE zu übermitteln, bzw. um über die
Adressen- und Datenbusleitungen 26 bzw. 28 jeweils die Daten und
Adressen zu übertragen. Nachdem die Daten in den Datenspeicher
24 zum Zeitpunkt WT&sub2; vollständig geladen wurden, führt die
Mikroprozessoreinheit 22 ein Unterprogramm S1642 zum Umschalten in
den Sparmodus aus, um so in der IC-Karte 20 wieder den
Sparbetriebsmodus herzustellen. Die im Schritt S1641 in den Datenspeicher
24 geladenen Daten werden in dem Speicher 24 ab gespeichert,
nachdem
die IC-Karte 20 durch Abarbeitung des Unterprogramms S1642
in der in Fig. 10 dargestelltten Weise in den Sparmodus geschaltet
wurde.
-
Nachdem die IC-Karte 20 zum Zeitpunkt WT&sub2; in den Sparmodus
geschaltet wurde, wartet die Mikroprozessoreinheit 22 auf das
Unterbrechungsanforderungssignal "IRQ" auf niedrigem Pegelwert "L"
vom Datenspeicher 24. Wird in Entscheidungsschritt S1643
festgestellt, daß am entsprechenden Signaleingangsanschluß IRQ ein
solches Unterbrechungsanforderungssignal eingegangen ist, schaltet
die Mikroprozessoreinheit 22 zum Unterprogramm S1644 zum
Zurückschalten in den aktiven Betriebsmodus weiter, um so zum Zeitpunkt
WT&sub3; in der IC-Karte 20 den aktiven Betriebsmodus bzw. den
normalen Datenverarbeitungsmodus wieder herzustellen, während sie
freigeschaltet ist, um die der Mikroprozessoreinheit 22 zu geführten
oder von dieser auszugebenden Daten zu verarbeiten. Das
Unterprogramm S1642 zur Umschaltung in den Sparmodus, der
Entscheidungsschritt S1643 und das Unterprogramm S1644 zum
Zurückschalten in den aktiven Betriebsmodus sind identisch mit dem
Unterprogramm S13, dem Schritt S14 bzw. dem Unterprogramm S15, die
jeweils in dem anhand von Fig. 4 beschriebenen Hauptprogramm
enthalten sind.
-
Während des gesamten Datenschreibzyklus (ab dem Zeitpunkt
WT&sub2; bis zum Zeitpunkt WT&sub3;) des Datenspeichers 24 liegt ein
Unterbrechungsanforderungssignal auf niedrigem Signalpegel "L" an, das
vom entsprechenden Signalausgangsanschluß RDY/BSY des
Datenspeichers 24 ausgegeben wird. Das
Unterbrechungsanforderungssignal auf niedrigein Pegelwert "L" wird durch das Umkehrelement 32
so invertiert, daß ein Potential auf hohem Signalpegel "H" am
Signaleingangsanschluß IRQ für das Unterbrechungssignal der
Mikroprozessoreinheit 22 erscheint Die Mikroprozessoreinheit 22 ist somit
daran gehindert, über ihren Signaleingangsanschluß IRQ für das
Unterbrechungssignal eine Unterbrechung zu erzeugen, wenn
gerade Daten in
den Speicher 24 geladen werden. Ist die Abspeicherung
der Daten in dem Datenspeicher 24 abgeschlossen, wird das
Unterbrechungsanforderungssignal am Signalausgangsanschluß RDY/BSY
des Datenspeichers 24 für das Unterbrechungsanforderungssignal
zum Zeitpunkt WT&sub3; auf hohen Pegelwert "H" um geschaltet, wie Fig.
10 dies zeigt, Dieses Unterbrechungsanforderungssignal auf hohem
Pegelwert "H" wird vom Umkehrelement 32 so invertert, daß am
Signaleingangsanschluß IRQ für das Unterbrechungssignal der
Mikroprozessoreinheit 22 ein Potential auf niedrigem Pegeiwert "L"
anliegt, Damit kann die Mikroprozessoreinheit 22 über den
Unterbrechungssignal-Eingangsanschluß IRQ eine Unterbrechung zulassen,
wenn im Schritt S1643 festgestellt wurde, daß vom Datenspeicher 24
ein Unterbrechungsanforderungssignal "IRQ! auf niedrigem
Pegelwert "L" eingegangen ist.
-
Die Ablaufdiagramme in Fig. 11A und 11B zeigen jeweils das
Hauptprogramm, das den gesamten Betriebsablauf steuert, den ein
zweites bevorzugtes Ausführungsbeispiel einer erfindungsgemäßen
IC-Karte mit einem Datenübertragungs-/Datenübernähmesystem
ausführt. Es wird dabei ebenfalls vorausgesetzt, daß dieses zweite
bevorzugte Ausführungsbeispiel einer erfindungsgemäßen IC-Karte im
Grunde genauso aufgebaut ist, wie dies vorstehend anhand von Fig.
3 beschrieben wurde, und daß es mit dem in Fig. 3 dargestellten
Datenübertragungs-/Datenübernahmesystem 40 zusammenarbeitet.
-
Die Ausführung des Hauptprogramms wird ebenfalls gestartet,
wenn die IC-Karte 20 in das
Datenübertragungs-/Datenübernahmesystem 40 geladen ist und wenn die Kontakte C&sub1; bis C&sub5; der Karte
jeweils elektrisch mit den entsprechenden Schnittstellen des
Datenübertragungs-/Datenübernahmesystem verbunden sind. Fig. 11A
zeigt, daß der Rechner 42 des
Datenübertragungs-/Datenübernahmesystems 40 dann zum Schritt IF01 weiterschaltet, um der IC-Karte
20 über den Versorgungsspannungs-Eingangskontakt &sub1; der IC-Karte
20 eine vorgegebene Versorgungsspannung Vcc zuzuführen und
über den Erdungskontakt C&sub2; der IC-Karte 20 ein Erdungspotential
Vss zuzuführen. Im Schritt IF01 führt der Rechner 42 des
Datenübertragungs-/Datenübernahmesystems 40 des weiteren der IC-Karte
20 über den Takteingangskontakt C&sub3; der IC-Karte 20 eine Folge von
Taktimpulsen CLK und über den Rücksetzkontakt C&sub4; der IC-Karte 20
ein Rücksetzsignal RST zu.
-
Auf das auf diese Weise über den Rücksetzkontakt C&sub4; der IC-
Karte 20 zu geführte Rücksetzsignal RST hin arbeitet die
Mikroprozessoreinheit 22 der IC-Karte 20 ein Auswahlunterprogramm S21 zur
Befehlsverarbeitung/Hardwarerücksetzung ab. Bei diesem
Auswahlunterprogramm S21 zur Befehlsverarbeitung/Hardwarerücksetzung
schaltet die Mikroprozessoreinheit 22 zunächst zu dem in Fig. 12
dargestellten Schritt S211 weiter, um zu überprüfen, ob ein Bit
"STBY PWR" auf dem logischen Wert "1" liegt, Das Bit "STBY PWR"
mit dem logischen Wert "1" zeigt an, daß die IC-Karte 20 schon vor
Eingabe des Rücksetzsignals RST in die Mikroprozessoreinheit 22
der IC-Karte 20 die Versorgungsspannung Vcc erhalten hat. Wird im
Schritt S211 festgestellt, daß das Bit "STBY PWR" den logischen
Wert "1" besitzt und dementsprechend zur Bestätigung "YES" im
Schritt S211 als Rückmeldung abgegeben wurde, schaltet die
Mikroprozessoreinheit 22 zum Schritt S212 weiter, um zu entscheiden, zu
einem Unterprogramm zur Rückmeldung auf einen Befehl zu
springen. Wird andererseits festgestellt, daß das Bit "STBY PWR" den
logischen Wert "0" hat und dementsprechend die negative
Rückmeldung "NO" abgegeben wurde, so schaltet die Mikroprozessoreinheit
22 zum Schritt S213 weiter, um zu entscheiden, daß ein
Unterprogramm S22 zur Hardwarerücksetzung abzuarbeiten ist, um so die
verschiedenen in die Mikroprozessoreinheit 22 integrierten aktiven
Bauelemente zu initialisieren.
-
In einer Anfangsphase nach dem Laden der IC-Karte 20 in
das Datenübertragungs-/Datenübernahmesystem 40, konnte die IC-
Karte 20 die Versorgungsspannung Vcc nicht vor dem Empfang des
Rücksetzsignals RST in der Mikroprozessoreinheit 22 der IC-Karte
20 erhalten. Deshalb wird iin Schritt S211 festgestellt, daß das Bit
"STBY PWR" den logischen Wert "0" besitzt und dementsprechend
wird unmittelbar nach dem Laden der IC-Karte 20 in das
Datenübertragungs-/Datenübernahmesystem 40 als Rückmeldung für den
Schritt S211 ein bestätigendes "NO" übermittelt. Damit schließt sich
an das Auswahlunterprogramm S21 zur
Befehlsverarbeitung/Hardwarerücksetzung das Unterprogramm S22 zur Hardwarerücksetzung
an, um die in die Mikroprozessoreinheit 22 integrierten
verschiedenen aktiven Bauelemente zu initialisieren. Nach Abschluß des
Unterprogramms S22 zur Hardwarerücksetzung schaltet die
Mikroprozessoreinheit 22 der IC-Karte 20 zum Unterprogramm S23 zur
Übermittlung Information "ATR" als Rückmeldung auf die
Rücksetzinformation weiter, um über ihren Datenausgangsanschluß TX diese
Rückmeldeinformation "ATR" auszugeben. Die Rückmeldeinformation "ATR"
wird über den Ein-/Ausgangskontakt C&sub5; der IC-Karte 20 an das
Datenübertragungs-/Datenübernahmesystem 40 übermittelt, um diesem
System 40 mitzuteilen, daß die IC-Karte 20 nun bereit ist, vom
Datenübertragungs-/Datenübernahmesystem 40 Befehle und Daten zu
übernehmen.
-
Nach der Übermittlung der Information "ATR" an das
Datenübertragungs-/Datenübernahmesystem 40 in dieser Weise arbeitet
die Mikroprozessoreinheit 22 in der IC-Karte 20 das Unterprogramm
S24 zur Umschaltung in den Betriebsbereitschaftsmodus ab, um so
die Mikroprozessoreinheit 22 der IC-Karte 20 in einen inaktiven
Betriebsmodus bzw. "Bereitschaftsmodus" zu schalten. Wenn die
Mikroprozessoreinheit 22 in den Betriebsbereitschaftsmodus umgeschaltet
ist, hält sie alle Taktgeber an und schaltet in den Rücksetzzustand.
Einzelheiten zu diesem Betriebsbereitschaftsmodus der
Mikroprozessoreinheit 22 werden ebenfalls in dem Handbuch "Hitachi
Microprocessor Data Book (8-Bit Single-Chip)" von Hitachi Limited, a.a.O.
beschrieben. Wie in dieser Vorveröffentlichung angesprochen, wird die
von einem Mikroprozessor in Betriebsbereitschaftsmodus
abgestrahlte
Energie auf einen Wert im Bereich einiger Mikroampères
verringert.
-
Damit ist der Betriebsbereitschaftsmodus im wesentlichen dem
vorübergehend inaktiven bzw. dem Schlafmodus bei dem ersten
bevorzugten Ausführungsbeispiel der vorliegenden Erfindung
vergleichbar, und wenn dieser Betriebszustand in der
Mikroprozessoreinheit 22 eingestellt ist, so wird diese deaktiviert und ist damit
nicht mehr in der Lage, Daten zu verarbeiten; demgemäß kann sie
eine ganz erhebliche Energiemenge bei der Leistungsaufnahme
einsparen. Damit erbringt der Betriebsbereitschaftsmodus bei dem
zweiten bevorzugten Ausführungsbeispiel der vorliegenden
Erfindung ebenfalls einen Betriebszustand mit geringem Stromverbrauch,
im Unterschied von einem normalen Datenverarbeitungsmodus bzw.
aktiven Betriebsmodus der Mikroprozessoreinheit 22. Das
Unterprogramm S24 zur Umschaltung in den Betriebsbereitschaftsmodus ist
dem vorstehend anhand von Fig. 5 beschriebenen Unterprogramm
S13 ähnlich.
-
In dem Unterprogramm S24 zum Umschalten in den
Betriebsbereitschaftsmodus schaltet damit die Mikroprozessoreinheit 22 der
IC-Karte 20 den Signaleingangsanschluß IRQ der
Mikroprozessoreinheit 22 für den Eingang des Unterbrechungsanforderungssignals
frei bzw. aktiviert ihn und wird damit bereit, auf ein
Unterbrechungsanforderungssignal "IRQ" auf niedrigem Pegel "L" hin, das
gegebenenfalls vom Datenübertragungs-/Datenübernahmesystem 40
zugeführt wird, eine Unterbrechung zuzulassen. Wie beim
vorübergehend inaktiven Betriebszustand bei dem ersten bevorzugten
Ausführungsbeispiel der vorliegenden Erfindung wird der
Signaleingangsanschluß IRQ der Mikroprozessoreinheit 22 für den Eingang
des Unterbrechungsanforderungssignals deaktiviert, und demgemäß
wird während des Betriebsbereitschaftszustands eine
Unterbrechungsanforderung an die Mikroprozessoreinheit 22 abgelehnt, wenn
im Datenspeicher 24 der IC-Karte 20 gerade ein Datenschreibzyklus
freigegeben wurde. Nachdem die Mikroprozessoreinheit 22 der IC-
Karte 20 auf diese Weise bereit geschaltet wurde, um eine
Unterbrechung zuzulassen, erfolgt eine Umschaltung aus dem aktiven
Betriebsmodus in den Betriebsbereitschaftsmodus in der IC-Karte,
woraufhin die Mikroprozessoreinheit 22 zu dem in Fig. 11A
dargestellten Hauptprogramm zurückkehrt.
-
Nachdem auf diese Weise in der IC-Karte 20 der
Betriebsbereitschaftszustand geschaltet wurde, wartet die
Mikroprozessoreinheit 22 das Unterbrechungsanforderungssignal "IRQ" auf niedrigem
Pegelwert "L" vom Datenübertragungs-/Datenübernahmesystem 40
ab, und wenn festgestellt wird, daß am Signaleingangsanschluß IRQ
ein solches Unterbrechungsanforderungssignal "IRQ" eingegangen
ist, schaltet die Mikroprozessoreinheit 22 zu dem Unterprogramm
zum Zurückschalten in den aktiven Betriebsmodus weiter, das dem
anhand von Fig. 6 beschriebenen Unterprogramm S15 ähnlich ist.
wobei sie somit in der IC-Karte 20 den aktiven Betriebszustand
bzw. den normalen Datenverarbeitungsmodus wieder herstellt, damit
die der Mikroprozessoreinheit 22 zu geführten und von dieser
auszugeben den Daten verarbeitet werden können. Nachdem die IC-Karte
20 wieder in den aktiven Betriebsmodus geschaltet wurde, blendet
die Mikroprozessoreinheit 22 den Signaleingangsanschluß IRQ für
den Eingang des Unterbrechungsanforderungssignal ab bzw.
deaktiviert ihn, um die Erzeugung eines Unterbrechungsbefehle an die
Mikroprozessoreinheit über den Anschluß IRQ zu unterbinden.
Anschließend aktualisiert die Mikroprozessoreinheit 22 den Inhalt des
(hier nicht dargesteen) Stapelzeigers auf einen Wert, der auf die
Adresse des Unterprogramms hinweist, das abzuarbeiten ist, wenn
die Mikroprozessoreinheit 22 nach Beendigung des Unterprogramms
zum Zurückschalten in den aktiven Betriebsmodus zum
Hauptprogramm zurückkehrt. Außerdem aktualisiert die Mikroprozessoreinheit
22 den Inhalt des (hier nicht dargestellten) Programmzählers und
legt dort die Adresse ab, die dem noch zu beschreibenden
Unterprogramm zur Befehlseingabe zugewiesen ist.
-
Wahrend sie sich in Betriebsbereitschaft befindet, setzt die
Mikroprozessoreinheit 22 der IC-Karte 20 im Schritt S241 das Bit
"STBY PWR" auf den logischen Wert "1" und settt, wie Fig. 13 dies
zeigt, im Schritt S242 ein "STBY"-Flag auf den logischen Wert "0".
Diese beiden Schritte S241 und S242 sind für die
Mikroprozessoreinheit 22 notwendig, damit sie vom Schritt S211 zum Schritt S212
weiterschalten kann, wenn das Auswahl-Unterprogramm S21 (Fig.
12) für Befehlsverarbeitung/Hardwarerücksetzung nach
Wiederherstellung des aktiven Betriebsmodus abgearbeitet wird. Das Bit
"STBY PWR" und das Flag "STBY" werden vom Rechner 42 des DÜS
40 zugeführt oder unter Steuerung durch den Rechner 42 des DÜSs
40 erzeugt, und damit erfolgt unter direkter oder indirekter
Steuerung durch das DÜS 40 eine Umschaltung der IC-Karte 20 aus dem
aktiven Betriebsmodus in die Betriebsbereitschaft.
-
Die als Rückmeldung auf den Rücksetzbefehl über den
Datenausgangsanschluß TX der Mikroprozessoreinheit 22 ausgegebene
Information "ATR" wird vom Kontzkt C&sub5; der IC-Karte 20 zum
Datenein-/-ausgang der Schnittstelle 44 des DÜSs 40 übertragen. Die
Schnittstelleneinrichtung 44 des DÜSs 40 prüft nach Eingang der
Rücksetz-Rückmeldung "ATR" im Schritt IF02, ob sich die IC-Karte
20 in einem korrekten Zustand befindet, und im Schritt IF03, ob ein
vom Rechner 42 erhaltenes Befehls-/Datensignal C/D vorliegt, Wird
das Vorhandensein eines vom IC-Rechner 42 eingegangenen
Befehle-/Datensignals C/D festgestellt, so gibt die
Schnittstelleneinrichtung 44 des DÜSs 40 im Schritt IF04 ein Rücksetzsignal RST
aus, das über den Rücksetzkontakt C&sub4; der IC-Karte 20 an die
Mikroprozessoreinheit 22 dieser Karte übermittelt wird. Auf das
Rücksetzsignal RST hin, das somit über den Rücksetzkontakt C&sub4; der IC-
Karte 20 zugeführt wird, schaltet die Mikroprozessoreinheit 22 der
IC-Karte 20 vom Betriebsbereitschaftsmodus in den aktiven
Betriebsmodus um. Nachdem somit der aktive Betriebsmodus wieder
hergestellt wurde, arbeitet die Mikroprozessoreinheit 22 ein in Fig.
11 dargestelltes Auswahl-Unterprogramm S25 für
Befehlsverarbeitung/Hardwarerücksetzung
ab. Das Auswahlunterprogramm S25 für
Befehlsverarbeitung/Hardwarerücksetzung ist ähnlich wie das
anhand von Fig. 12 beschriebene Unterprogramm S21.
-
Nachdem im Schritt S241 (Fig. 13) das Bit "STBY PWR" auf
den logischen Wert "1" gesetzt wurde, wird im
Auswahl-Unterprogramm S25 für Befehlsverarbeitung/Hardwarerücksetzung
festgestellt, daß das Bit "STBY PWR" den logischen Wert "1" besitzt.
Damit schließt sich an das Auswahl-Unterprogramm S25 für
Befehlsverarbeitung/Hardwarerücksetzung ein Unterprogramm S26 zur
Rückmeldung auf den Befehl an. Dieses
Befehlsrückmelde-Unterprogramm S26 ist ähnlich wie das bereits anhand von Fig. 8
beschriebene Unterprogramm 16 und wird somit nach Eingang eines
seriellen Befehls-/Datensignels C/D vom DÜS 40 im Schritt IF05
abgearbeitet, nachdem in der IC-Karte 20 der aktive Betriebszustand bzw.
der normale Datenverarbeitungsmodus wiederhergestellt wurde. Im
Befehlsrückmelde-Unterprogramm S26 prüft auf das vom DÜS 40
eingegangene Befehls-/Datensignal C/D hin die
Mikroprozessoreinheit 20, ob während der Übertragung des eingegangenen Signals
C/D ein Fehler aufgetreten ist. Wird festgestellt, daß es während
der Übertragung des eingegangenen Signals C/D zu keinem Fehler
kam, stellt die Mikroprozessoreinheit 22 fest, ob im empfangenen
Befehle-/Datensignal C/D ein Fehler vorliegt, Steht fest, daß das
erhaltene Signal C/D fehlerfrei ist, arbeitet die Mikroprozessoreinheit
22 auf das eingegangene Befehls-/Datensignal C/D hin eine Reihe
von Aufgaben zur Befehlsverarbeitung ab und schaltet danach zum
Schritt S27 weiter, um die Daten, die das Ergebnis der
Befehlsverarbeitungsschritte darstellen, zum DÜS 40 hin zu übertragen. Nach
Übermittlung der Daten zum DÜS 40 schaltet die
Mikroprozessoreinheit 22 der IC-Karte 20 zum Unterprogramm S28 weiter, das in den
Betriebsbereitschaftsmodus umschaltet, um so die
Mikroprozessoreinheit 22 der IC-Karte 20 ein zweites Mal in Betriebsbereitschalt zu
schalten; die Mikroprozessoreinheit kann auch die Abfolge der
Schritte S25, S26, S27 und S28 in vorstehend beschriebener Weise
wiederholt durchlaufen.
-
Nach Eingang der Daten von der IC-Karte 20 im Schritt IF06
schaltet die Schnittstelleneinrichtung 44 des DÜSs 40 die Daten im
Schritt IF07 zum Rechner 42 weiter und kann danach die Abfolge
der Schritte IF03, IF04 und IF05 wiederholt durchlaufen.
-
Das Zeitdiagramm in Fig. 14 zeigt die verschiedenen
Ereignisse, die während eines Kommunikationszyklus auttreten können, der
bei dem zweiten bevorzugten Ausführungsbeispiel der
erfindungsgemäßen IC-Karte zwischen dem DÜS 40 und der
Mikroprozessoreinheit 22 abläuft.
-
Gemäß Fig. 14 kann der Rechner 42 im DÜS 40 zum Zeitpunkt
T&sub3;&sub0; ein erstes Befehls-/Datensignal C/D(1) ausgeben. Nach Ausgabe
des ersten Befehls-/Datensignals C/D(1) aus dem Rechner 42 wird
das Potential am Rücksetzanschluß der Schnittstelleneinrichtung 44
des DÜS 40 zum Zeitpunkt T&sub3;&sub1; auf den niedrigen Pegelwert "L"
verändert. Im Ansprechen auf das damit an den Rücksetzanschiuß RST
der Mikroprozessoreinheit 22 anliegende Potential auf niedrigem
Pegel "L" erfolgt eine erste Umschaltung aus dem
Betriebsbereitschäftsmodus in den aktiven Betriebsmodus in der IC-Karte 20 zum
Zeitpunkt T&sub3;&sub1;, und zwar durch Abarbeitung des Unterprogramms
zum Zurückschalten in den aktiven Modus (Fig. 6). Das vom Rechner
42 im DÜS 40 zum Zeitpunkt T&sub3;&sub0; ausgegebene erste
Befehls-/Datensignal C/D(1) wird nun von der Schnittstelle 44 des DÜSs 40 zum
Kontakt C&sub5; der IC-Karte 20 geleitet und die Mikroprozessoreinheit
22 der IC-Karte 20 übernimmt es, wie zum Zeitpunkt T&sub3;&sub2; angegeben,
über den Dateneingangsanschluß RX der Mikroprozessoreinheit 22.
Anschließend verarbeitet die Mikroprozessoreinheit 22 dieses
Befehle-/Datensignal C/D(1), um den Befehl auf Fehler zu überprüfen,
und wenn zum Zeitpunkt T&sub3;&sub3; die Befehlsverarbeitung abgeschlossen
ist, startet die Mikroprozessoreinheit 22 die Übermittlung der sich
ergebenden Daten an das DÜS 40 über den Datenausgangsanschluß
TX der Mikroprozessoreinheit 22 und den
Dateneingangs-/-ausgangskontakt C&sub5; der IC-Karte 20.
-
Nach Übermittiung der Daten von der Mikroprozessoreinheit
22 der IC-Karte 20 und nach deren Übernahme durch die
Schnittstelle 44 des DÜSs 40 zum Zeitpunkt T&sub3;&sub4; setzt die
Mikroprozessoreinheit 22 der IC-Karte 20 das Bit "STBY PWR" auf den logischen
Wert "1" (Schritt S241) und setzt das Flag "STBY" zum Zeitpunkt
T&sub3;&sub5; wieder auf den logischen Wert "0" zurück (Schritt S242). Die
von der Schnittstelleneinrichtung 44 des DÜSs 40 zum Zeitpunkt T&sub3;&sub4;
übernommenen Daten werden eine gewisse Zeit in der
Schnittstellenein richtung 44 gehalten, woraufhin die Schnittstelle 44 die
Übertragung der Daten an den Rechner 42 des DÜSs 40 zum Zeitpunkt T&sub3;&sub6;
startet. Nach Eingang der Daten von der Schnittstelleneinrichtung
44 beginnt der Rechner 42 mit der Verarbeitung der eingegangenen
Daten zum Zeitpunkt T&sub3;&sub7;.
-
Nach Abschluß der Verarbeitung der eingegangenen Daten,
wie zum Zeitpunkt T&sub4;&sub0; angegeben, ist der erste
Kommunikationszyklus zwischen der IC-Karte 20 und dem DÜS 40 beendet, und
dementsprechend kann der Rechner 42 des DÜSs 40 ein zweites
Befehle-/Datensignal C/D(2) ausgeben, um einen zweiten Zyklus der
Kommunikation mit der IC-Karte 20 zu starten. In einer
Anfangsphase des zweiten Kommunikationszyklus zwischen der IC-Karte 20 und
dem DÜS 40 laufen zum Zeitpunkt T&sub4;&sub1; bzw. zum Zeitpunkt T&sub4;&sub2; in
Verbindung mit dem zweiten Befehls-/Datensignal C/D(2) Ereignisse
ab, die denen vergleichbar sind, die zum Zeitpunkt T&sub3;&sub1; bzw. T&sub3;&sub2;
abgelaufen sind. Danach verarbeitet die Mikroprozessoreinheit 22 der
IC-Karte 20 das zweite Befehls-/Datensignal C/D(2) und übermittelt
die sich aus dieser zweiten Befehlsverarbeitung ergebenden Daten
an das DÜS 40; damit kann der Rechner 42 des DÜSs 40 die
eingegangenen Daten wie beim ersten Kommunikationszyklus zwischen der
IC-Karte 20 und dem DÜS 40 verarbeiten.
-
Nachdem die Mikroprozessoreinheit 22 der IC-Karte 20 zum
Zeitpunkt T&sub3;&sub5; während des ersten Kommunikationszyklus zwischen
der IC-Karte 20 und dem DÜS 40 das Bit "STBY PWR" auf den
logischen Wert "1" gesezt und das Flag "STBY" auf den logischen
Wert "0" rückgesetzt hat, wird eine erste Umschaltung der IC-Karte
20 aus dem aktiven Betriebsmodus in Betriebsbereitschaft
vorgenommen. Der Signaleingangsanschluß IRQ der Mikroprozessoreinheit
20 für das Unterbrechungsanforderungssignal wird nun
freigeschaltet bzw. aktiviert, so daß die Mikroprozessoreinheit 22 nun bereit
ist, auf ein Unterbrechungsanforderungssignal "IRQ" auf niedrigem
Pegelwert "L" hin, das gegebenenfalls vom DÜS 40 geliefert wird,
eine Unterbrechung zuzulassen Die Mikroprozessoreinheit 22 der
IC-Karte halt den Zustand der Betriebsbereitschaft aufrecht,
solange die während des ersten Kommunikationszyklus von der
Mikroprozessoreinheit 22 übermittelten Daten mittels des Rechners 42 und
der Schnittstelleneinrichtung 44 des DÜSs 40 verarbeitet werden.
Gegen Ende des ersten Kommunikationszyklus wird das Potential am
Rucksetzanschluß der Schnittstelleneinrichtung 44 des DÜSs 40 zum
Zeitpunkt T&sub4;&sub0; auf den niedrigen Pegelwert "L" umgeschaltet. Nun
erfolgt eine zweite Umschaltung aus der Betriebsbereitschaft in den
aktiven Betriebsmodus in der IC-Karte 20, mit dem Ergebnis, daß
die Mikroprozessoreinheit 22 der IC-Karte 20 ein zweites Mal in der
Lage ist, ein weiteres Befehls-/Datensignal zu verarbeiten, das
gegebenenfalls vom DÜS 40 übermittelt wurde.
-
Zu den Aufgaben der Befehlsverarbeitung, die im Rahmen des
zuvor anhand von Fig. 11 beschriebenen Unterprogramms S26 zur
Rückmeldung auf einen Befehl auszuführen sind, kann u.a. die
Aufgabe gehören, die Daten, die auf das vom DÜS 40 eingegangene
Befehle-/Datensignal C/D hin erzeugt wurden, in den Datenspeicher 24
der IC-Karte 20 einzuspeichern. Das zur Ausführung dieser Aufgabe
vorgesehene Datenspeicherungs-Unterprogramm ist dem bereits
anhand von Fig. 9 beschriebenen Unterprogramm vergleichbar, und
damit können während des Datenschreibzyklus im Datenspeicher 24
Wellenformen in der Mikroprozessoreinheit 22 der IC-Karte 20
erscheinen, die denen in Fig. 10 ahnlich sind.
-
Während bei den vorstehend erläuterten bevorzugten
Ausführungsbeispielen einer erfindungsgemäßen IC-Karte ein
"Schlafmodus" bzw. ein Betriebsbereitschaftsmodus vorgesehen ist, um einen
Zustand mit niedrigem Stromverbrauch herzustellen, kann auch je
nach Art und Auslegung des als Mikroprozessoreinheit in der IC-
Karte verwendeten Halbleiterbauelements auch ein "NOP"-Modus bzw.
ein betriebsloser Modus oder auch jeder andere inaktive
Betriebsmodus verwendet werden.
-
Bei dem zweiten bevorzugten Ausführungsbeispiel einer
erfindungsgemäßen IC-Karte erfolgt entsprechend dem Bit "STBY PWR"
auf logischem Wert "1" und dem Flag "STBY" auf logischen Wert "0"
eine Umschaltung aus dem aktiven Betriebsmodus in den
Betriebsbereitschaftszustand. Dieses Bit "STBY PWR" und das Flag "STBY"
können im Rechner 42 des DÜSs 40 bzw. von diesem aus erzeugt
und der IC-Karte 20 zugeführt werden, oder sie können auch in
der IC-Karte 20 selbst unter Steuerung durch jegliches
Steuersignal erzeugt werden, das in Rechner 42 des DÜSs 40 erzeugt und
von diesem zugeführt wird.
-
Es wurde hier zwar von der Annahme ausgegangen, daß die
vorliegende Erfindung in einer IC-Karte reisiert wird, die zur
Verwendung mit einem DÜS der Art vorgesehen ist, bei der eine
eingebaute Stromversorgung integriert ist, doch liegt es auf der
Hand, daß die vorliegende Erfindung auch bei einer IC-Karte
anwendbar ist, die zur Verwendung mit einem DÜS vorgesehen ist,
das von einer außenliegenden bzw. externen Stromquelle aus mit
Spannung versorgt wird, oder auch bei einer IC-Karte der Art, bei
der eine Stromversorgung in der IC-Karte selbst integriert ist.