DE68917848T2 - Halbleiteranordnung. - Google Patents

Halbleiteranordnung.

Info

Publication number
DE68917848T2
DE68917848T2 DE68917848T DE68917848T DE68917848T2 DE 68917848 T2 DE68917848 T2 DE 68917848T2 DE 68917848 T DE68917848 T DE 68917848T DE 68917848 T DE68917848 T DE 68917848T DE 68917848 T2 DE68917848 T2 DE 68917848T2
Authority
DE
Germany
Prior art keywords
film
layer
semiconductor
metal
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68917848T
Other languages
English (en)
Other versions
DE68917848D1 (de
Inventor
Kazuki C O Seiko Epso Hirakawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1175167A external-priority patent/JP2525672B2/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of DE68917848D1 publication Critical patent/DE68917848D1/de
Application granted granted Critical
Publication of DE68917848T2 publication Critical patent/DE68917848T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Description

  • Die Erfindung betrifft eine Halbleitervorrichtung, deren Widerstandswert durch Anlegen eines elektrischen Feldes irreversibel von einem hohen Wert zu einem niedrigen Wert geändert wird, und insbesondere eine Halbleitervorrichtung, die für elektronisch programmierbare Nur-Lesespeicher verwendbar ist.
  • Eine sogenannte Anti-Fuse-Vorrichtung, die zwischen aufeinanderfolgenden Elektroden zwischengesetzte amorphe Siliciumschichten aufweist, ist als eine Halbleitervorrichtung benutzt worden, deren Widerstandswert durch Anlegen eines elektrischen Feldes irreversibel von einem hohen Wert zu einem niedrigen Wert geändert wird. Insbesondere, wo Anti-Fuse-Vorrichtungen bei einem elektrischen programmierbaren Nur-Lesespeicher verwendet wurden, war es allgemein üblich, jedem einzelnen Speicherelement eine Diode hinzuzufügen, um den ROM-Schaltungsaufbau einfacher zu machen. Solch eine Diode wird durch Bildung eines Schottky-Übergangs auf einer leicht dotierten N-leitenden Halbleiterschicht geschaffen, wobei die Übergangsschicht Platin enthält.
  • Eine bekannte Halbleitervorrichtung ist in Fig. 2 gezeigt, wo eine in einem Siliciumsubstrat ausgebildete Diffusionsschicht als eine Elektrode eines Speicherelements verwendet wird. Das mit 201 bezeichnete Siliciumsubstrat ist P-leitend. Auf dem Substrat 201 sind ein Oxidfilm 202, der einen Feldisolierfilm darstellt, eine N&spplus;-Diffusionsschicht 203, ein Zwischenschichtisolierfilm 204, eine N&supmin;-Diffusionsschicht 205, eine Platinsilicidschicht 206, ein amorpher Siliciumfilm 207, und ein Film 208 zur Herstellung metallischer Verbindungsleitungen ausgebildet. Der Isolierfilm 204 besteht beispielsweise aus Siliciumoxid.
  • Bei dieser Vorrichtung befindet sich die N&supmin;-Diffusionsschicht 205 in Kontakt mit der N&spplus;-Diffusionsschicht 203. Die Platinsilicidschicht 206, der amorphe Siliciumfilm 207 und der Film 208 zur Bildung metallischer Verbindungsleitungen sind auf die Diffusionsschicht 205 aufgeschichtet, die als untere Elektroden dient. Der Film 208 dient als obere Elektroden. Im Betrieb wird ein elektrisches Feld zwischen den unteren und den oberen Elektroden angelegt, um einen Lawinendurchbruch in dem amorphen Siliciumfilm zu verursachen. Dabei entsteht joulsche Wärme, die Teile des amorphen Siliciumfilms verändert und dadurch Zonen geringen Widerstands bildet. Die gleichrichtende Funktion der Schottky-Diode zwischen der Platinsilicidschicht und der N&supmin;- Diffusionsschicht ist mit den Zonen niedrigen Widerstands der amorphen Siliciumschicht kombiniert, um den bekannten elektrisch programmierbaren Nur-Lesespeicher zu schaffen.
  • Eine andere bekannte Halbleitervorrichtung ist in dem US-Patent Nr. 4,442,507 offenbart. Diese Vorrichtung besitzt eine polykristalline Siliciumschicht, die auf einem Siliciumsubstrat ausgebildet ist und als eine Elektrode jedes Speicherelements wirkt. Insbesondere ist eine polykristalline Siliciumschicht stark dotiert, so daß sie N-Leitung zeigt. Eine Platinsilicidschicht, ein amorpher Siliciumfilm und ein Film zur Bildung metallischer Verbindungsleitungen sind auf der leicht dotierten polykristallinen Siliciumschicht abgeschieden. Der die metallischen Verbindungsleitungen bildende Film stellt obere Elektroden dar. Schottky-Dioden, die zwischen der Platinsilicidschicht und der leicht dotierten N-leitenden polykristallinen Siliciumschicht geschaffen werden, werden verwendet.
  • Bei dieser bekannten Vorrichtung wird die leicht dotierte N-Diffusionsschicht zur Schaffung der Schottky-Übergänge ausgebildet. Dies führt zu folgenden Problemen.
  • (1) Der nach Programmierung der Vorrichtung erhaltene Widerstand steigt um einen Betrag gleich dem Widerstand der leicht dotierten N-Diffusionsschicht (Beispiele 1 und 2).
  • (2) Wo programmierbare Elemente in Reihe auf derselben unteren Elektrode ausgebildet werden, steigt der Widerstand der unteren Elektrode weiter um einen Betrag gleich dem Widerstand der leicht dotierten N-Diffusionsschicht an (Beispiel 1).
  • (3) Der Widerstand der dünnen N-Diffusionsschicht wird leicht spannungsmoduliert, so daß die Widerstandswerte der programmierten Vorrichtung beim Betrieb leicht variieren. (Beispiel 1).
  • (4) Wenn die dünne N-Diffusionsschicht zur Schaffung der Schottky-Übergänge ausgebildet wird, ist es nötig, einen Spielraum zur Ausrichtung zu berücksichtigen. Dies erhöht die Fläche für die Musterbildung (Beispiel 1).
  • Das Dokument International Electron Devices Meeting, Dezember 6-9, 1987, Washington DC; IEEE, Seiten 194 bis 197 offenbart eine Halbleitervorrichtung, die ionenimplantierte programmierbare Elemente (IPEL) enthält. Diese bekannte Halbleitervorrichtung umfaßt in einer n-leitenden einkristallinen Siliciumscheibe eine p- oder n-leitende Diffusionszone, von der ein Oberflächenabschnitt durch Ionenimplantation amorph gemacht wurde. Ein Metallfilm ist über der Scheibe in Kontakt mit dem ionenimplantierten amorphen Film vorgesehen. Dieser amorphe Film ändert sich zu polykristallinem Material, wenn eine an den Film angelegte Spannung eine kritische Feldstärke erreicht. Damit ist der ionenimplantierte amorphe Film, wenn er elektrischem Strom ausgesetzt wird, in der Lage, einen Übergang von einem hohen Widerstandszustand zu einem niedrigen Widerstandszustand zu vollziehen.
  • Es ist eine Aufgabe der Erfindung, eine Halbleitervorrichtung zu schaffen, die nach ihrer Programmierung niedrige und stabile Widerstandswerte zeigt und einen kleinen gemusterten Bereich aufweist, und bei der, wenn ein elektrisches Feld angelegt wird, sich der Widerstand irreversibel von einem hohen Widerstand zu einem niedrigen Widerstand ändert und die Vorrichtung dann Gleichrichtungseigenschaften aufweist.
  • Die obige Aufgabe wird gemäß den Lehren der Erfindung durch eine Halbleitervorrichtung gelöst, wie sie beansprucht wird.
  • In dieser Ausgestaltung ist die erste Halbleiterschicht beispielsweise N-leitend. Die zweite Halbleiterschicht, die auf der N-Halbleiterschicht ausgebildet ist, ist ein amorpher Halbleiterfilm, ein polykristalliner Halbleiterfilm oder ein Halbleiterfilm, dessen kristalliner Aufbau durch Ionenimplantation oder durch eine andere Technik zerstört wurde, wobei jeder Film mit einem P-Dotierstoff leicht dotiert ist. Bevor die Vorrichtung programmiert wird, existiert ein P-Dotierstoff zwischen Gittern in dem nicht-kristallinen oder polykristallinen Halbleiterfilm. In diesem Zustand ist der Film elektrisch inaktiv und zeigt daher einen hohen Widerstand ungeachtet der Richtung eines angelegten elektrischen Feldes. Wenn einmal ein hohes elektrisches Feld an den Film angelegt wird, der auf der N-Halbleiterschicht als unteren Elektroden abgeschieden ist, tritt ein Lawinendurchbruch auf, der einen übermäßigen elektrischen Strom hervorruft. Dies führt zur Entstehung von joulscher Wärme, die teilweise den kristallinen Aufbau des programmierten Films, der leicht dotiert ist und einen P-Dotierstoff enthält, ändert. Außerdem wird der P-Dotierstoff aktiviert. Als Folge davon wirkt der abgeschieden Film, der einen hohen Widerstand aufwies, als eine Diode, die in der Durchlaßrichtung einen niedrigen Widerstand besitzt.
  • Weg zur Ausführung der Erfindung werden nachfolgend unter Bezug auf die Zeichnungen beschrieben, die lediglich spezielle Ausführungsbeispiele darstellen, und in denen:
  • Fig. 1 eine Querschnittsansicht von Hauptteilen einer Halbleitervorrichtung gemäß der Erfindung ist;
  • Fig. 2 eine Querschnittsansicht von Hauptteilen einer bekannten Halbleitervorrichtung ist,
  • Fig. 3(a) eine graphische Darstellung der elektrischen Kennlinie einer Halbleitervorrichtung gemäß der Erfindung ist, die noch nicht programmiert wurde;
  • Fig. 3(b) eine graphische Darstellung ähnlich der von Fig. 3(a) ist, wobei die Vorrichtung jedoch programmiert wurde;
  • Fig. 4 eine Querschnittsansicht von Hauptteilen einer anderen Halbleitervorrichtung gemäß der Erfindung ist;
  • Fig. 5 eine Querschnittsansicht von Hauptteilen einer weiteren Halbleitervorrichtung gemäß der Erfindung ist; und
  • Fig. 6 eine Querschnittsansicht von Hauptteilen noch einer anderen Halbleitervorrichtung gemäß der Erfindung ist.
  • Es wird nun auf Fig. 1 Bezug genommen. Dort ist eine das Konzept der Erfindung verkörpernde Halbleitervorrichtung gezeigt. Diese Vorrichtung umfaßt ein P-Halbleitersubstrat 101, das aus Silicium oder einem anderen Material besteht, einen Oxidfilm 102, der lokal auf dem Substrat ausgebildet, einen Feldisolierfilm bildet und beispielsweise aus Siliciumoxid besteht, eine N&spplus;- Diffusionsschicht 103, einen Zwischenschichtisolierfilm 104 beispielsweise aus Siliciumoxid, einen amorphen Siliciumfilm 105, der einen P-Dotierstoff enthält, und einen Film 106, der Metallverbindungsleitungen bildet. Der Film 106 besteht aus einer oder mehreren Schichten aus Al oder einem Metall mit einem hohen Schmelzpunkt, wie Mo, Ti oder W oder einem Silicid solch eines Metalls mit hohem Schmelzpunkt. Der amorphe Siliciumfilm 105 mit dem P-Dotierstoff und die aus dem Film 106 bestehende obere Elektrode sind über der N&spplus;-Diffusionsschicht 103 ausgebildet, die die unteren Elektroden bildet. Durch Programmieren der programmierbaren Elemente, die einen hohen Widerstand aufweisen, weisen diese Gleichrichtungseigenschaften auf, wie zuvor beschrieben.
  • Diese Halbleitervorrichtung wird auf nachstehend beschriebene Weise hergestellt. Zunächst wird der Oxidfilm 102 lokal auf dem P-Halbleitersubstrat 101 ausgebildet. Dann werden Phosphorionen mit 4 x 10¹&sup5; cm² bei 60 keV mittels einer Ionenimplantationstechnik in das Siliciumsubstrat 101 zur Ausbildung der N&spplus;-Diffusionsschicht 103 injiziert, welche zu den unteren Elektroden der programmierbaren Elemente wird. Nachfolgend wird mittels eines CVD Verfahrens ein Siliciumoxidfilm zur Bildung des Zwischenschichtisolierfilms 104 abgeschieden. Dann werden die Öffnungen hergestellt, die für die direkte Verbindung mit der N&spplus;-Diffusionsschicht 103 nötig sind. Ebenso werden Öffnungen ausgebildet, die zur Herstellung einer Verbindung über den amorphen Siliciumfilm 105 erforderlich sind, der den P-Dotierstoff enthält und die Hauptteile der programmierbaren Elemente darstellt. Danach SiH&sub4; mittels eine CVD Prozesses bei einer niedrigen Temperatur von 560ºC zersetzt um einen amorphen Siliciumfilm bis zu einer Dicke von 0,15 um abzuscheiden. Borfluorid von 1 x 10¹¹ bis 1 x 10¹&sup5; cm² wird bei 60 keV durch Ionenimplantation in den amorphen Siliciumfilm zum Erhalt gewünschter Diodeneigenschaften implantiert. Auf diese Weise wird der amorphe Siliciumfilm 105, der den P-Dotierstoff enthält, ausgebildet. Dieser amorphe Film 105 wird photolitographisch gemustert. Dann werden ein Sperrmetall und Aluminium zur Bildung eines Laminats aufgesputtert, welches dann photolitographisch zur Schaffung des Film 106 für die Bildung leitender Verbindungsleitungen gemustert wird. Der Widerstand der so gebildeten Vorrichtung wird durch Anlegen eines elektrischen Feldes irreversibel von einem hohen Wert zu einem niedrigen Wert geändert. Die Vorrichtung zeigt eine Gleichrichtungswirkung. Der Oxidfilm 102 wird durch lokale Oxidation von Silicium (LOCOS) gebildet. Es ist auch möglich, in einem Halbleitersubstrat Nuten auszubilden und einen Isolator in die Nuten einzubringen. Das zuvor erwähnte Sperrmetall kann ein Metall sein, das einen hohen Schmelzpunkt aufweist, wie Mo, Ti oder W, oder ein Silicid oder Nitrid eines solchen Metalls. Gewöhnlich befindet sich das Sperrmetall unter Aluminium.
  • Die elektrischen Eigenschaften der Halbleitervorrichtung werden als nächstes beschrieben. Als Beispiel werden Borfluorid Ionen von 1 x 10¹&sup5; cm&supmin;² bei 60 keV in den den P-Dotierstoff enthaltenden amorphen Siliciumfilm injiziert. Die zur Herstellung einer Verbindung über den amorphen Siliciumfilm erforderlichen Öffnungen haben einen Durchmesser von 1,2 um. Fig. 3(a) zeigt die elektrische Kennlinie der Vorrichtung vor ihrer Programmierung. Fig. 3(b) zeigt die elektrische Kennlinie, nachdem die Vorrichtung durch Anlegen eines elektrischen Feldes zur Induzierung eines Lawinendurchbruchs und Erzeugung eines elektrischen Stroms von 2 bis 3 mA programmiert wurde. Bevor die Vorrichtung programmiert ist, ist die elektrische Kennlinie im wesentlichen symmetrisch in bezug auf die Richtung der angelegten Spannung. Bei 5 V floß ein elektrischer Strom von nur 10 nA, das heißt der Widerstand ist hoch. Nachdem einmal eine Spannung zur Programmierung der Vorrichtung angelegt wurde, ergibt sich, wenn eine positive Spannung an die obere Elektrode angelegt wird, das heißt einen über dem amorphen Siliciumfilm liegenden Aluminiumfilm, eine Durchlaßkennlinie. Wenn eine negative Spannung angelegt wird, erhält man eine Sperrkennlinie. Im Fall eines undotierten amorphen Siliciumfilms ist die Kennlinie nach Programmierung der Vorrichtung im wesentlichen symmetrisch in bezug auf die Richtung der angelegten Spannung, und der Widerstand ist niedrig. Diese Änderungen der elektrischen Kennlinie werden auf den oben beschriebenen Mechanismus zurückgeführt. Das heißt, der Aufbau des amorphen Siliciumfilms wird teilweise durch joulsche Wärme verändert, der von elektrischem Strom herrührt. Der P-Dotierstoff wird aktiviert. PN-Übergangs-Dioden werden zwischen dem amorphen Siliciumfilm und der N&spplus;-Diffusionsschicht geschaffen, die als die untere Elektrode wirkt.
  • Es wird nun auf Fig. 4 Bezug genommen, die eine andere Halbleitervorrichtung gemäß der Erfindung zeigt. Diese Vorrichtung ähnelt der in Fig. 1 gezeigten Vorrichtung mit der Ausnahme, daß die N&spplus;-Diffusionsschicht 103, die als die untere Elektrode in Fig. 1 wirkt, durch einen N&spplus;-leitenden polykristallinen Siliciumfilm 403 auf einem Oxidfilm 402 ersetzt ist. Die in Fig. 4 gezeigte Vorrichtung umfaßt ein P-Halbleitersubstrat 401, den lokal ausgebildeten Oxidfilm 402, den N&spplus;-leitenden polykristallinen Siliciumfilm 403, einen Zwischenschichtisolierfilm 404, einen amorphen Siliciumfilm 405, der eine P-Dotierstoff enthält, und einen Film 406, der Metallverbindungsleitungen bildet. Der Film 406 besteht aus zwei Schichten, das heißt einer Sperrmetallschicht und einer darauf ausgebildeten Aluminiumschicht, in gleicher Weise wie bei der bereits in Verbindung mit Fig. 1 beschriebenen Vorrichtung. Die Verwendung des N&spplus;-leitenden polykristallinen Siliciumfilms auf dem Oxidfilm erhöht den Freiheitsgrad, mit dem das Muster ausgelegt werden kann. Ferner ist das N&spplus;-leitende polykristalline Silicium, das als die untere Elektrode wirkt, von dem Isolierfilm umgeben, der aus dem Siliciumoxidfilm besteht. Die beim Programmieren entstehende joulsche Wärme kann daher nicht leicht entweichen. Dementsprechend kann die Vorrichtung mit einem geringeren elektrischen Strom programmiert werden.
  • Es wird nun auf Fig. 5 Bezug genommen, die eine weitere Halbleitervorrichtung gemäß der Erfindung zeigt. Diese Vorrichtung umfaßt ein P-Halbleitersubstrat 501, einen Isolierfilm 502, der aus einem lokal ausgebildeten Oxidfilm besteht, einen Film 503 mit niedrigem Widerstand, einen Zwischenschichtisolierfilm 504, einen N&spplus;-leitenden polykristallinen Siliciumfilm 505, einen amorphen Siliciumfilm 506, der einen P-Dotierstoff enthält, und einen Film 507 zur Bildung von Metallverbindungsleitungen. Der Film 503 mit niedrigem Widerstand, der als eine untere Elektrode wirkt, besteht aus einem Metall niedrigen Widerstands wie Mo, Ti oder W oder einem Silicid solch eines Metalls wie MoSi&sub2;. Löcher sind in dem Zwischenschichtisolierfilm 504 ausgebildet.
  • Die Vorrichtung wird auf die nachfolgend beschriebene Weise hergestellt. Das Substrat 501 36 besteht aus Silicium. Siliciumoxid wird zur Bildung des Isolierfilms 502 auf dem Substrat 501 abgeschieden. Dann wird MoSi&sub2; auf den Isolierfilm 502 bis zu einer Dicke von 0,2 um gesputtert und photolitographisch zur Ausbildung des Metallfilms 503 gemustert, der als die unteren Elektroden programmierbarer Elemente wirkt. Ein Siliciumoxidfilm wird mittels eines CVD Prozesses zur Bildung des Zwischenschichtisolierfilms 504 abgeschieden. Löcher, die sich durch den Isolierfilm 504 erstrecken, werden an Stellen ausgebildet, an denen der N-leitende polykristalline Siliciumfilm 505 und der amorphe Siliciumfilm 506, der den P-Dotierstoff enthält, ausgebildet werden sollen. Das heißt, die Löcher werden in dem Isolierfilm 504 an Stellen ausgebildet, an denen direkte Verbindungen mit dem die unteren Elektroden bildenden Metallfilm 503 hergestellt werden. Anschließend wird N-leitendes polykristallines Silicium bis zu einer Dicke von 0,2 um abgeschieden. Der polykristalline Siliciumfilm 505 wird zu einem gewünschten Muster geätzt. Phosphorionen von 4 x 10¹&sup5; cm&supmin;² werden in das polykristalline Silicium bei 60 keV durch Ionenimplantation injiziert und das Laminat dann in einem elektrischen Ofen zum Aktivieren des Dotierstoffs angelassen, wodurch der N-leitende polykristalline Siliciumfilm 505 gebildet wird. Dann wird SiH&sub4; bei einer niedrigen Temperatur von 560ºC mittels eines CVD Prozesses zur Abscheidung einer Schicht aus amorphem Silicium bis zu einer Dicke von 0,15 um zersetzt. Borfluoridionen von 1 x 10¹¹ bis 1 x 10¹&sup5; cm&supmin;² werden bei 80 keV zum Erhalt gewünschter Diodencharakteristiken implantiert. Auf diese Weise wird der einen P-Dotierstoff enthaltende amorphe Siliciumfilm 506 hergestellt. Der dotierte amorphe Siliciumfilm 506 wird dann zu einem gewünschten Muster geätzt, das den N-leitenden polykristallinen Siliciumfilm 505 bedeckt. Nachfolgend werden ein Sperrmetall und Aluminium nacheinander zur Ausbildung des Films 507 zur Bildung der Metallverbindungsleitungen aufgesputtert. Schließlich wird dieser Film 507 mittels photolitographischer Techniken gemustert. Als Ergebnis wird ein Nur-Lesespeicher geschaffen, der durch dielektrischen Durchbruch programmiert werden kann.
  • Es wird nun auf Fig. 6 Bezug genommen, die noch eine andere Halbleitervorrichtung gemäß der Erfindung zeigt. Diese Vorrichtung umfaßt ein P-Halbleitersubstrat 601, einen Isolierfilm 602, bei dem es sich um einen lokal gebildeten Oxidfilm handelt, einen Film 603 niedrigen Widerstands, der aus einem Metall niedrigen Widerstands oder Metallsilicid wie etwa MoSi&sub2; besteht, einen N&spplus;-leitenden polykristallinen Siliciumfilm 604, der auf dem Film 603 niedrigen Widerstands ausgebildet ist, einen Zwischenschichtisolierfilm 605, einen amorphen Siliciumfilm 606, der einen P-Dotierstoff enthält, und einen Film 607, der Metallverbindungsleitungen bildet. Der Film 603 niedrigen Widerstands wirkt als eine untere Elektrode.
  • Diese Halbleitervorrichtung wird auf nachfolgend beschriebenen Weise hergestellt. Zunächst wird der Isolierfilm 602, der aus einem Siliciumoxidfilm besteht, auf dem Halbleitersubstrat 601 aus Silicium ausgebildet. Auf das Laminat wird dann MoSi&sub2; zur Bildung des Metallfilms 603, der die unteren Elektroden der programmierbaren Elemente darstellt, bis zu einer Dicke von 0,2 um aufgesputtert. Dann wird auf das Laminat polykristallines Silicium bis zu einer Dicke von 0,2 um abgeschieden. Nachfolgend werden Phosphorionen von 4 x 10¹&sup5; cm&supmin;² bei 60 keV implantiert, gefolgt von dem Anlassen des Laminats innerhalb eines elektrischen Ofens, zur Bildung des N-leitenden polykristallinen Siliciumfilms 604. Der Metallfilm 603 und der N-leitende polykristalline Siliciumfilm 604 werden mittels einer Photoätztechnik zu einem gewünschten Muster geätzt. Dann wird Siliciumoxid als Film durch chemische Dampfabscheidung zur Bildung des Zwischenschichtisolierfilms 605 abgeschieden. Löcher, die sich durch den Isolierfilm erstrecken, werden an Stellen ausgebildet, an denen der amorphe Siliciumfilm 606, der einen P- Dotierstoff enthält, ausgebildet werden soll, das heißt an Stellen, an denen eine direkte Verbindung mit dem N-leitenden Polysiliciumfilm 604, der einen Teil der unteren Elektrode bildet, hergestellt werden soll. Dann wird SiH&sub4; bei einer niedrigen Temperatur von 560ºC mittels eines CVD Prozesses zur Bildung der amorphen Siliciumschicht mit einer Dicke von 0,15 um zersetzt. Borfluoridionen von 1 x 10¹¹ bis 1 x 10¹&sup5; cm&supmin;² werden bei 80 keV zur Erzielung gewünschter Diodencharakteristiken implantiert. Auf diese Weise wird der amorphe Siliciumfilm 606, der einen P-Dotierstoff enthält, ausgebildet und zu einem gewünschten Muster geätzt. Ein Sperrmetall und Aluminium werden nacheinander als Filme zur Ausbildung des Films 607 aufgesputtert, der die Metallverbindungsleitungen herstellt. Schließlich wird das Laminat zu einem gewünschten Muster geätzt. Auf diese Weise wird ein Nur-Lesespeicher hergestellt, der durch dielektrischen Durchbruch programmiert werden kann.
  • Bei den Beispielen der Fig. 5 und 6 werden chemische Dampfabscheidung (CVD) und lonenimplantation zur Herstellung des P-Halbleiterfilms eingesetzt. Statt dessen kann die Sputtertechnik verwendet werden. Während der chemischen Dampfabscheidung oder des Sputterns kann ein Dotierstoff zugesetzt werden. Der P-Halbleiterfilm kann P-leitendes polykristallines Silicium sein. Es kann sich auch um polykristallines Silicium oder kristallines Silicium handeln, dessen kristalliner Aufbau durch Ionenimplantation oder eine andere Technik zerstört wurde. Der P-Halbleiterfilm kann durch einen N-Halbleiterfilm ersetzt werden, wenn die untere Elektrode eine P&spplus;- Diffusionsschicht ist. Bei den obigen Beispielen ist der die untere Elektrode bildende Metallfilm aus MoSi&sub2; hergestellt. Man kann den Metallfilm auch aus TiSi&sub2; oder WSi&sub2;. Ferner kann es sich bei dem Metallfilm um Polycid handeln. Weiterhin kann das Halbleitersubstrat entweder P-Silicium oder N-Silicium sein.
  • Bei den in den Fig. 5 und 6 gezeigten Beispielen sind die unteren Elektroden aus einem Metall wie Mo, Ti oder W oder einem Silicid solch eines Metalls hergestellt. Dies senkt den Widerstand der unteren Elektroden. Wo deshalb Bereiche in Serie angeordnet werden, können sie mit geringerem elektrischen Strom programmiert werden.
  • Bei den oben erwähnten vier Beispielen werden die Halbleiterfilme, die einen P-Dotierstoff zwischen Gittern aufweisen, durch chemische Dampfabscheidung oder Ionenimplantation ausgebildet. Diese Filme können auch durch Sputtern geschaffen werden. Die Halbleiterfilme können aus polykristallinem Silicium hergestellt werden, in das Ionen eines P-Dotierstoffs indiziert werden. Ebenso kann es sich bei ihnen um polykristallines Silicium oder kristallines Silicium handeln, dessen kristalliner Aufbau durch Ionenimplantation zerstört wurde. Bei den obigen Beispielen weist der P-Halbleiterfilm einen Dotierstoff zwischen Gittern auf. Wenn die untere Elektrode eine P&spplus;-Diffusionsschicht ist, kann es sich bei dem Film um einen Halbleiterfilm handeln, der einen N-Dotierstoff zwischen Gittern enthält. Bei den in den Fig. 5 und 6 gezeigten Beispielen sind die die unteren Elektroden bildenden Metallfilme aus MoSi&sub2; hergestellt. Diese Filme können auch aus TiSi&sub2;, WSi&sub2;, W oder Mo hergestellt werden. Bei den oben beschriebenen vier Beispielen kann es sich bei den Filmen 106, 406, 507 und 607, die Metallverbindungsleitungen zur Bildung oberer Elektroden schaffen, um eine oder mehrere Schichten aus Aluminium oder einem Metall mit hohem Schmelzpunkt wie W, Ti, Mo oder einem Silicid von diesen handeln. Wie soweit beschrieben ist die vorliegende Erfindung nicht auf die vorerwähnten vier Beispiele beschränkt, vielmehr können verschiedene Änderungen und Abwandlungen vorgenommen werden.
  • Wie beschrieben, ist der Widerstand des ersten Halbleiterfilms, der sich gerade unterhalb eines programmierten Films befindet und den ersten Leitungstyp aufweist, niedrig. Ferner ist er nicht spannungsmoduliert. Da der Aufbau einfach ist, ist die Fläche der gemusterten Bereiche klein. Zusätzlich wird die Vorrichtung mittels einfacher Verfahrensschritte hergestellt. Durch Ausbildung der unteren Elektrode über dem Substrat wird die Erzeugung joulscher Wärme wirksam ausgenutzt, so daß die Vorrichtung mit einem geringeren elektrischen Strom programmiert werden kann. Der Widerstand der unteren Elektrode wird dadurch verringert, daß die untere Elektrode von einem Metall mit hohem Schmelzpunkt wie Mo, Ti oder W oder einem Silicid eines solchen Metalls wie MoSi&sub2;, TiSi&sub2; oder WSi&sub2; gebildet wird. Damit kann man einen Nur- Lesespeicher erhalten, der mit hoher Geschwindigkeit betreibbar ist.

Claims (8)

1. Halbleitervorrichtung, umfassend:
eine erste Halbleiterschicht (103; 403; 505; 604) eines ersten Leitungstyps;
eine zweite Halbleiterschicht (105; 405; 506; 606), die auf der ersten Halbleiterschicht ausgebildet ist und aus einem amorphen Halbleiter, einem polykristallinen Halbleiter oder einem Halbleiter mit einem zerstörten Kristallaufbau hergestellt ist, wobei die zweite Halbleiterschicht Störstellen eines zweiten Leitungstyps enthält, der von dem ersten Leitungstyp verschieden ist; und
einen obere Elektrodenschicht (106; 406; 507; 607), die über der zweiten Schicht 16 liegt und mit dieser leitend verbunden ist;
wobei die zweite Halbleiterschicht in der Lage ist, einem irreversiblen Übergang von einem hohen Widerstandszustand zu einem niedrigen Widerstandszustand zu unterliegen, wenn sie einem elektrischen Strom aufgrund einer zwischen der ersten Halbleiterschicht und der oberen Elektrode angelegten Spannung ausgesetzt wird, und wobei eine Diode zwischen der ersten und der zweiten Halbleiterschicht gebildet wird, sobald die zweite Halbleiterschicht den niedrigen Widerstandszustand angenommen hat.
2. Halbleitervorrichtung nach Anspruch 1, bei der die erste Halbleiterschicht (103) eine Diffusionsschicht ist, und bei dem die zweite Halbleiterschicht (105) aus polykristallinem Silicium, amorphem Silicium oder Silicium mit einem zerstörten Kristallaufbau besteht.
3. Halbleitervorrichtung nach Anspruch 1, bei der die erste Halbleiterschicht (403) eine dotierte Schicht aus polykristallinem Silicium ist, und bei der die zweite Halbleiterschicht (405) aus polykristallinem Silicium, amorphem Silicium oder Silicium mit einem zerstörten Kristallaufbau besteht.
4. Halbleitervorrichtung nach Anspruch 1, bei der die erste Halbleiterschicht (505) aus dotiertem polykristallinen Silicium besteht und mit einer darunterliegenden Schicht (503) aus einem Metall oder einer Metallverbindung über Löcher durch einen Zwischenschichtisolierfilm (504) in Verbindung steht, und bei der die zweite Halbleiterschicht (506) aus polykristallinem Silicium, amorphem Silicium oder Silicium mit einem zerstörten Kristallaufbau besteht.
5. Halbleitervorrichtung nach Anspruch 1, bei der die erste Halbleiterschicht (604) eine dotierte polykristalline Siliciumschicht ist, die auf einer Schicht (603) aus einem Metall oder einer Metallverbindung ausgebildet ist, und bei der die zweite Halbleiterschicht (606) mit der ersten Halbleiterschicht über Löcher durch einen Zwischenschichtisolierfilm (605) verbunden ist und aus einem polykristallinen Silicium, amorphen Silicium oder Silicium mit einem zerstörten Kristallaufbau besteht.
6. Halbleitervorrichtung nach Anspruch 1, 2, 3, 4 oder 5, bei der die obere Elektrodenschicht (106; 406; 507; 607) aus einem Metall oder einer Metallverbindung gebildet ist.
7. Halbleitervorrichtung nach Anspruch 6, bei der das Metall oder die Metallverbindung aus Al, Mo, Ti oder W oder einem Silicid solch eines Metalls besteht.
8. Halbleitervorrichtung nach Anspruch 4 oder 5, bei der die Schicht aus Metall oder einer Metallverbindung aus einer oder mehreren Schichten gebildet aus Mo, Ti oder W oder einem Silicid solch eines Metalls besteht.
DE68917848T 1988-10-14 1989-10-12 Halbleiteranordnung. Expired - Fee Related DE68917848T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP25883388 1988-10-14
JP12252589 1989-05-16
JP12252689 1989-05-16
JP1175167A JP2525672B2 (ja) 1988-10-14 1989-07-06 半導体装置

Publications (2)

Publication Number Publication Date
DE68917848D1 DE68917848D1 (de) 1994-10-06
DE68917848T2 true DE68917848T2 (de) 1995-02-02

Family

ID=27470862

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68917848T Expired - Fee Related DE68917848T2 (de) 1988-10-14 1989-10-12 Halbleiteranordnung.

Country Status (3)

Country Link
US (1) US5093711A (de)
EP (1) EP0365932B1 (de)
DE (1) DE68917848T2 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502315A (en) * 1989-09-07 1996-03-26 Quicklogic Corporation Electrically programmable interconnect structure having a PECVD amorphous silicon element
US5989943A (en) * 1989-09-07 1999-11-23 Quicklogic Corporation Method for fabrication of programmable interconnect structure
US5552627A (en) * 1990-04-12 1996-09-03 Actel Corporation Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers
US5541441A (en) * 1994-10-06 1996-07-30 Actel Corporation Metal to metal antifuse
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
US5272101A (en) * 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
US5404029A (en) * 1990-04-12 1995-04-04 Actel Corporation Electrically programmable antifuse element
US5780323A (en) * 1990-04-12 1998-07-14 Actel Corporation Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug
EP0480580A3 (en) * 1990-09-10 1992-09-02 Canon Kabushiki Kaisha Electrode structure of semiconductor device and method for manufacturing the same
US5322812A (en) * 1991-03-20 1994-06-21 Crosspoint Solutions, Inc. Improved method of fabricating antifuses in an integrated circuit device and resulting structure
US5701027A (en) * 1991-04-26 1997-12-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5110754A (en) * 1991-10-04 1992-05-05 Micron Technology, Inc. Method of making a DRAM capacitor for use as an programmable antifuse for redundancy repair/options on a DRAM
JP2808965B2 (ja) * 1992-02-19 1998-10-08 日本電気株式会社 半導体装置
EP0558176A1 (de) * 1992-02-26 1993-09-01 Actel Corporation Metall-Metall-Antischmelzsicherung mit verbesserter Diffusionsbarriere-Schicht
US5284788A (en) * 1992-09-25 1994-02-08 Texas Instruments Incorporated Method and device for controlling current in a circuit
US5308795A (en) * 1992-11-04 1994-05-03 Actel Corporation Above via metal-to-metal antifuse
US5369054A (en) * 1993-07-07 1994-11-29 Actel Corporation Circuits for ESD protection of metal-to-metal antifuses during processing
US5581111A (en) * 1993-07-07 1996-12-03 Actel Corporation Dielectric-polysilicon-dielectric antifuse for field programmable logic applications
US5856234A (en) * 1993-09-14 1999-01-05 Actel Corporation Method of fabricating an antifuse
US5789764A (en) * 1995-04-14 1998-08-04 Actel Corporation Antifuse with improved antifuse material
US5592016A (en) * 1995-04-14 1997-01-07 Actel Corporation Antifuse with improved antifuse material
KR100252447B1 (ko) * 1995-06-02 2000-04-15 아르므 엠. 무센 융기된텅스텐플러그앤티퓨즈및제조공정
US5741720A (en) * 1995-10-04 1998-04-21 Actel Corporation Method of programming an improved metal-to-metal via-type antifuse
US5909049A (en) 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell
JP3488681B2 (ja) * 1999-10-26 2004-01-19 シャープ株式会社 液晶表示装置
EP1169739A1 (de) * 1999-12-08 2002-01-09 Koninklijke Philips Electronics N.V. Halbleiteranordnung mit einer diode und verfahren zur herstellung
US6344669B1 (en) * 2000-06-13 2002-02-05 United Microelectronics Corp. CMOS sensor
US6633182B2 (en) 2001-09-05 2003-10-14 Carnegie Mellon University Programmable gate array based on configurable metal interconnect vias
US20050035429A1 (en) * 2003-08-15 2005-02-17 Yeh Chih Chieh Programmable eraseless memory
US7132350B2 (en) 2003-07-21 2006-11-07 Macronix International Co., Ltd. Method for manufacturing a programmable eraseless memory
US7180123B2 (en) * 2003-07-21 2007-02-20 Macronix International Co., Ltd. Method for programming programmable eraseless memory

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1399163A (en) * 1972-11-08 1975-06-25 Ferranti Ltd Methods of manufacturing semiconductor devices
US4174521A (en) * 1978-04-06 1979-11-13 Harris Corporation PROM electrically written by solid phase epitaxy
CA1136773A (en) * 1978-08-14 1982-11-30 Norikazu Ohuchi Semiconductor device
US4442507A (en) * 1981-02-23 1984-04-10 Burroughs Corporation Electrically programmable read-only memory stacked above a semiconductor substrate
US4424579A (en) * 1981-02-23 1984-01-03 Burroughs Corporation Mask programmable read-only memory stacked above a semiconductor substrate
CA1197929A (en) * 1981-05-15 1985-12-10 Fairchild Camera And Instrument Corporation Schottky diode - polycrystalline silicon resistor memory cell
US4431460A (en) * 1982-03-08 1984-02-14 International Business Machines Corporation Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer
US4590589A (en) * 1982-12-21 1986-05-20 Zoran Corporation Electrically programmable read only memory
US4583106A (en) * 1983-08-04 1986-04-15 International Business Machines Corporation Fabrication methods for high performance lateral bipolar transistors
US4598386A (en) * 1984-04-18 1986-07-01 Roesner Bruce B Reduced-area, read-only memory
JPS62104066A (ja) * 1985-10-31 1987-05-14 Toshiba Corp 半導体保護装置
US4823181A (en) * 1986-05-09 1989-04-18 Actel Corporation Programmable low impedance anti-fuse element

Also Published As

Publication number Publication date
EP0365932B1 (de) 1994-08-31
EP0365932A1 (de) 1990-05-02
US5093711A (en) 1992-03-03
DE68917848D1 (de) 1994-10-06

Similar Documents

Publication Publication Date Title
DE68917848T2 (de) Halbleiteranordnung.
DE2300847C3 (de) Halbleiterfestwertspeicher
DE3036869C2 (de) Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren
DE3486432T2 (de) Programmierbare ROM-Struktur und Verfahren zum Herstellen einer solchen Struktur
DE3141967C2 (de)
DE3781597T2 (de) Programmierbares verbindungselement niedriger impedanz.
DE3780856T2 (de) Metallkontakt mit niedrigem widerstand fuer siliziumanordnungen.
DE69403251T2 (de) Halbleiterbauelement mit semi-isolierender Schicht für hohe Durchbruchspannungen
EP0123309B1 (de) Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen
DE3927033C2 (de) Halbleiterbauelement mit Antifuse-Elektrodenanordnung und Verfahren zu seiner Herstellung
DE2160427C3 (de)
DE19701189A1 (de) Halbleiterbauteil
DE69010034T2 (de) Halbleiteranordnung mit einer Schutzschaltung.
DE3046701A1 (de) Diode, sowie diese enthaltendes rom- bzw. loeschbares prom-bauelement
DE2805442A1 (de) Verfahren zum herstellen eines schottky-sperrschicht-halbleiterbauelementes
DE2754397A1 (de) Verfahren zur herstellung eines schottky-sperrschicht-kontaktes
DE3788470T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate.
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3109074C2 (de)
DE2453279C3 (de) Halbleiteranordnung
DE3688172T2 (de) Methode zur Herstellung einer logischen Matrix mit Polysilizium-Emitterkontakt und dadurch hergstelltes Bauelement.
DE2649935A1 (de) Referenzdiode
DE1946302A1 (de) Integrierte Halbleiterschaltung
DE19506155A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE69518047T2 (de) Programmierbares Element in Anordnungen mit metallischen Barriere-Schichten und Verfahren

Legal Events

Date Code Title Description
8328 Change in the person/name/address of the agent

Free format text: HOFFMANN, E., DIPL.-ING., PAT.-ANW., 82166 GRAEFELFING

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee