DE68916533T2 - Verfahren und vorrichtung zur hantierung von daten mit hoher geschwindigkeit. - Google Patents

Verfahren und vorrichtung zur hantierung von daten mit hoher geschwindigkeit.

Info

Publication number
DE68916533T2
DE68916533T2 DE68916533T DE68916533T DE68916533T2 DE 68916533 T2 DE68916533 T2 DE 68916533T2 DE 68916533 T DE68916533 T DE 68916533T DE 68916533 T DE68916533 T DE 68916533T DE 68916533 T2 DE68916533 T2 DE 68916533T2
Authority
DE
Germany
Prior art keywords
memory
bank
data
memory bank
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68916533T
Other languages
English (en)
Other versions
DE68916533D1 (de
Inventor
Nostrand Scott Van
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eastman Kodak Co
Original Assignee
Eastman Kodak Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eastman Kodak Co filed Critical Eastman Kodak Co
Application granted granted Critical
Publication of DE68916533D1 publication Critical patent/DE68916533D1/de
Publication of DE68916533T2 publication Critical patent/DE68916533T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/16—Multiplexed systems, i.e. using two or more similar devices which are alternately accessed for enqueue and dequeue operations, e.g. ping-pong buffers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Image Input (AREA)

Description

  • Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Verarbeiten von hohen Datenraten und insbesondere zum Verarbeiten eines kontinuierlichen Datenstroms mit hoher Datenrate.
  • Standardmäßige Speichersysteme verwenden die Speicherbankumschaltung, Daten-Latching oder FIFO-Techniken, um Daten in einen Schreib-Lese-Speicher (RAM) einzulesen oder einzuschreiben. Diese Techniken eignen sich für die meisten Anwendungen; allerdings erfordern sie zuviel parallele Strukturen in der Architektur und zuviel Zusatzschaltungen, um bei Anwendungen mit hohen Datenraten Einsetzbar zu sein. In einem konventionellen RAM liegen bei einem normalen Speicherzyklus nur 4 MHz vor. Bei bestimmten Anwendungen, wie beispielsweise bei der Erfassung von Daten einer hochauflösenden Kathodenstrahlrühre (CRT) ist es aber erforderlich, umfangreche Mengen kontinuierlicher Daten bei Datenraten zu erfassen, die höher als 40 MHz sind.
  • In US-A-4,648,077 wird ein Halbleiterspeicher mit seriellem Zugriff beschrieben, der vier Speicheranordnungen enthält, die auf einem einzelnen Halbleiter-Chip angeordnet sind. Jeder der Speicheranordnungen ist ein Schieberegister zugeordnet, und zwischen den Speicheranordnungen und den Schieberegistern sind Transfergatter angeordnet. Die patentierte Einrichtung wird vorwiegend als Videospeicher eingesetzt, wobei der Speicher so in Pixelmuster aufgelöst ist (Pixel- Mapping), daß eine Zeile aus Speicherelementen oder ein Teil davon direkt den Pixelinformationen einer gegebenen Abtastzeile entspricht. Zugriff und Speicherung der Informationen in einer Zeile erfolgen über ein Schieberegister mit serieller Ausgabe aus diesem Schieberegister während einer gegebenen Abtastzeile. Ein Nachteil der beschriebenen Anordnung besteht darin, daß nach der Ausgabe aller Daten aus den Schieberegistern eine Pause folgen muß, in der neue Daten in die Schieberegister eingegeben werden. Ein ähnlicher Nachteil liegt vor, wenn Daten in die Einrichtung geschrieben werden; denn wenn die vier Schieberegister voll sind, muß eine Unterbrechung im Datenstrom erfolgen, während der die Daten aus den Schieberegistern in den Speicher bewegt werden. Eine derartige Anordnung ist somit nicht geeignet, um einen kontinuierlichen Datenstrom bei einer Datenrate zu erfassen, die ausreicht, um beispielsweise Daten einer hochauflösenden Kathodenstrahlröhre (CRT) zu erfassen. EP-A-0 178 922 beschreibt eine Speichereinrichtung mit zwei Schieberegistern. Die Bits eines Datenstroms werden abwechselnd in das eine beziehungsweise in das andere Schieberegister eingegeben, um die Schreibgeschwindigkeit zu erhöhen.
  • Der Erfindung liegt die Aufgabe zugrunde, die Probeme beim eingangs besprochenen bisherigen Stand der Technik zu lösen und ein verbessertes Verfahren und eine Einrichtung für das Verarbeiten hoher Datenraten zu schaffen.
  • Erfindungsgemäß wird eine Vorrichtung zum Verarbeiten hoher Datenraten bereitgestellt, die gekennzeichnet ist durch eine erste Speicherbank mit mindestens einer Speicheranordnung; eine zweite Speicherbank mit mindestens einer Speicheranordnung; und eine Steuereinrichtung, die einen kontinuierlichen seriellen Datenstrom empfängt, diese Daten zu einer ausgewählten Speicherbank und einer ausgewählten Speicheranordnung einer Bank überträgt und den Datenstrom von einer Bank zur anderen verändert, ohne die Datenrate zu unterbrechen.
  • Gemäß einem weiteren Ausführungsbeispiel der Erfindung wird eine Vorrichtung zum Verarbeiten hoher Datenraten bereitgestellt, die gekennzeichnet ist durch eine erste Speicherbank mit mindestens einer Speicheranordnung; eine zweite Speicherbank mit mindestens einer Speicheranordnung; und eine Steuereinrichtung, die die Ausgabe eines kontinuierlichen seriellen Datenstroms aus den Speicherbänken bewirkt, die Ausgabe eines Datenstroms aus einer Speicheranordnung in einer ausgewählten Speicherbank bewirkt und die Ausgabe aus der einen Bank stoppt und die Ausgabe eines Datenstroms aus einer Speicheranordnung in der anderen Bank bewirkt, ohne die Datenrate zu unterbrechen.
  • Gemäß einem weiteren Ausführungsbeispiel der Erfindung wird ein Verfahren geschaffen zum Verarbeiten hoher Datenraten mittels einer Vorrichtung mit einer Vielzahl von Speicherbänken, von denen jede eine Vielzahl von Gruppen von Speicheranordnungen aufweist, von denen wiederum jede mindestens eine Speicheranordnung umfaßt, dadurch gekennzeichnet, daß Daten in Form eines kontinuierlichen Pixelstroms zu einer ausgewählten Speicherbank übertragbar sind; aufeinanderfolgende Pixel in dem Strom zu aufeinanderfolgenden Schieberegistern in der einen Speicherbank übertragbar sind, wobei jedes Schieberegister einer Speicheranordnung in einer der Gruppen in der einen bank zugeordnet ist; und der Pixelstrom von der einen zur anderen Speicherbank geschoben wird, wenn die Schieberegister in der einen Speicherbank voll sind.
  • In einer Ausführungsform der Erfindung sind zwei Speicherbänke vorgesehen, und jede der Speicherbänke enthält eine Vielzahl von Speicheranordnungen. Die Speicheranordnungen in jeder der Speicherbänke sind so eingerchtet, daß sie entweder geradzahlige oder ungeradzahlige Daten empfangen. Jeder der Speicheranordnungen ist ein Schieberegister zugeordnet. Die Schieberegister für Speicheranordnungen, die geradzahlige Daten empfangen, sind in Reihe geschaltet, und dementsprechend sind die Schieberegister für Speicheranordnungen, die ungeradzahlige Daten empfangen, in Reihe geschaltet.
  • Zum Empfang der hohen Datenraten und zur wechselweisen Schaltung der geradzahligen Daten auf die Schieberegister für Speicheranordnungen für geradzahlige Daten sowie zur Schaltung der ungeradzahligen Daten auf die Schieberegister für Speicheranordnungen für ungeradzahlige Daten ist eine Steuerschaltung bereitgestellt. Sind die Schieberegister der einen Speicherbank voll, schaltet die Steuereinrichtung den Datenstrom zur jeweils anderen Speicherbank um.
  • Ein hauptsächlicher Vorteil der Erfindung besteht darin, daß ein kontinuierlicher Datenstrom bei sehr hohen Datenraten im Speicher erfaßt werden kann. Die bei der Erfindung verwendete einzigartige Umschaltanordnung ermöglicht es, Daten zu erfassen und sie ohne Datenverlust und ohne Unterbrechung des Datenstroms in den Speicher zu bewegen. Ein weiterer Vorteil der Erfindung besteht darin, daß es möglich ist, die geiche Umschaltanordnung zu verwenden, um die Ausgabe eines kontinuierlichen Datenstroms mit hohen Datenraten aus dem Speicher zu gewährleisten.
  • Die Erfindung wird im folgenden anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Es zeigen
  • Fig. 1 ein schematisches Blockdiagramm mit der Darstellung der erfindungsgemäßen Vorrichtung,
  • Fig. 2 ein schematisches Diagramm mit der Darstellung der Schieberegister und Auffang-Flipflops (Latches) in zwei Speicheranordnungen,
  • Fig. 3a-3c eine Folge von Ereignissen in einer Erfassungsbetriebsart und
  • Fig. 4 ein schematisches Diagramm der erfindungsgemäßen Steuerschaltung.
  • In Fig. 1 ist eine erfindungsgemäß hergestellte Vorrichtung 10 dargestellt. Die Vorrichtung 10 ist ausgelegt für den Empfang und die Speicherung von in der Vorrichtung eingehenden Daten mit hoher Datenrate; und die Vorrichtung 10 ist insbesondere geeignet für den Empfang und die Speicherung von Daten, wie beispielsweise digitalisierten Bildern einer Bilderzeugungseinrichtung für medizinische Anwendungen (nicht dargestellt). Die medizinische Bilderzeugungseinrichtung könnte ein Computeromografie-Scanner sein oder eine Einrichtung für die Kernspinresonanz-Tomografie. Datenelemente oder Pixel, die in der Vorrichtung eingehen, werden in einer ersten, als Bank A bezeichneten Speicherbank in den Speicher geschrieben, oder sie werden in einer zweiten, als Bank B bezeichneten Speicherbank (nicht dargestellt) in den Speicher geschrieben.
  • Bank A und Bank B sind identisch; daher wird im folgenden nur Bank A im einzelnen beschrieben. Bank A enthält Speicheranordnungen 12, 14, 16 und 18. Eine Gruppe 20 aus Speicheranordnungen, die die Anordnungen 12 und 14 enthält, ist für den Empfang von geradzahligen Daten ausgelegt, das heißt für den Empfang der Pixel 0, 2, 4 usw., und eine Gruppe 22 aus Speicheranordnungen, die die Anordnungen 16 und 18 enthält, ist für den Empfang von ungeradzahligen Daten ausgelegt, das heißt für den Empfang der Pixel 1,3, 5 usw.
  • Bei der Vorrichtung 10 kann zur Einstellung auf die Anforderungen bestimmter Anwendungen die Anzahl der Speicherbänke, die Anzahl der Gruppen von Speicheranordnungen und die Anzahl von Speicheranordnungen in einer Gruppe geändert werden. Die Anzahl der Speicherbänke in der Vorrichtung 10 kann größer als zwei sein, und die Anzahl der Gruppen von Speicheranordnungen innerhalb der einzelnen Speicherbänke ist nicht auf zwei beschränkt und kann höher sein. Weiter kann die Anzahl der Speicheranordnungen in den Gruppen 20 und 22 eins, zwei (entsprechend der Darstellung in Fig. 1) oder höher sein. Allgemein sollte die Anzahl der Speicheranordnungen in einer Gruppe erhöht werden, falls mehr Speicher gewünscht wird; und aus der folgenden Beschreibung ist ersichtlich, daß die Anzahl der Gruppen innerhalb einer Speicherbank erhöht werden sollte, falls die Erhöhung der Verarbeitungsgeschwindigkeit gewünscht wird.
  • Eine Steuerschaltung 30 ist so eingerichtet, daß Daten mit hoher Datenrate auf einem Datenbus 32 empfangen und entweder zu Bank A oder zu Bank B geleitet werden. Aus der folgenden Beschreibung ist ersichtlich, daß die Steuerschaltung 30 ferner so eingerichtet ist, daß Daten zu einer der Gruppen 20, 22 von Speicheranordnungen in der Speicherbank A oder zu einer der Gruppen von Speicheranordnungen in der Speicherbank B (nicht dargestellt) geleitet werden.
  • Die Speicheranordnungen 12, 14, 16 und 18 enthalten Schreib- Lese-Speicher 41, 43, 45 bzw. 47. Jeder der Schreib-Lese- Speicher kann ein dynamisches 64-kbit-RAM mit zwei unabhängigen Daten-Ports sein. Die Speicheranordnungen 12, 14, 16 und 18 enthalten ferner Schieberegister 42, 44, 46 bzw. 48. Jede der Speicheranordnungen 12-18 kann beispielsweise ein VRAM-Modul (Video-RAM, Bildwiederholspeicher) Nr. TM 4161EV4-15L sein, das hergestellt wird von Texas Instruments, Inc., Dallas/US-Bundesstaat Texas.
  • Die Schieberegister innerhalb jeder der Gruppen 20 und 22 sind, entsprechend der Darstellung in Fig. 2 für die Schieberegister 42 und 44 in der Gruppe 20, in Reihe geschaltet. Jedes der Schieberegister ist ein 256-Bit-Schieberegister mit eigenen Eingangs-, Ausgangs- und Steuersignalen. Die Schieberegister 42 und 44 enthalten Auffang-Flipflops 31 bzw. 35, die so betrieben werden können, daß das Schiebebit des dazugehörigen Schieberegisters zur Ausgabe aus dem Flipflop ausgewählt werden kann. Die Schieberegister 42 und 44 enthalten auch Transfergatter 33 bzw. 37, die die Datenübertragung zwischen den Schieberegistern und dem Speicher gewährleisten. Da die Schieberegister in jeder der Gruppen 20, 22 in Reihe geschaltet sind, führt jeder durch die Verschiebung eines neuen Pixels in ein Schieberegister 42, 44 bewirkte Überlauf dazu, daß ein Pixel synchron hierzu aus dem Schieberegister am anderen Ende ausgeschoben wird. Dieses Merkmal ermöglicht die Stapelung mehrerer aufeinanderfolgender Speicheranordnungen, um einen größeren Umfang des Erfassungsspeichers bereitzustellen, und vor allem wird hierdurch der Zeitraum verlängert, der zum Auffüllen sämtlicher Schieberegister erforderlich ist. Wie im folgenden beschrieben wird, ist ein Schieberegister zur Speicherübertragung erforderlich, bevor neue Daten angenommen werden können, wenn alle Register in einer Speicherbank voll sind.
  • Die Ablauffolge der Vorrichtung 10 ist in den Figuren 3a bis 3c wiedergegeben. Um den Datenstrom zu den Speicheranordnungen in den Bänken A und B zu veranschaulichen, sind die Schieberegister 42-48 für bank A dargestellt, und für Bank B sind die Schieberegister 52-58 dargestellt. Wie eingangs erwähnt, sind die Schieberegister 42 und 44 in der Gruppe 20, und sie sind für den Empfang geradzahliger Pixel eingerichtet; und die Schieberegister 44 und 46 sind in der Gruppe 22, und sie sind für den Empfang ungeradzahliger Pixel eingerichtet. Die Schieberegister 52-58 sind in entsprechender Weise angeordnet, das heißt, daß die Schieberegister 52 und 54 für eine erste Gruppe von Speicheranordnungen in Bank B (nicht dargestellt) in Reihe geschaltet und für den Empfang geradzahliger Pixel eingerichtet sind und daß die Schieberegister 56 und 58 für eine zweite Gruppe von Speicheranordnungen in Bank B in Reihe geschaltet und für den Empfang ungeradzahliger Pixel eingerichtet sind.
  • Wie in Fig. 3a dargestellt ist, wird der Datenstrom zunächst zur Bank A geleitet, wobei die geradzahligen Pixel, das heißt die Pixel 0, 2, 4 usw., zu den Schieberegistern 42 und 44 innerhalb der Bank A geleitet werden und wobei die ungeradzahligen Pixel, das heißt die Pixel 1, 3, 5 usw., zu den Schieberegistern 46 und 48 innerhalb der Bank A geleitet werden. Wenn die Schieberegister 42-48 der Bank A gefüllt sind, wie durch ein letztes Pixel L im Register 42 und ein vorletztes Pixel L-1 im Register 46 in der Fig. 3b angegeben ist, wird der Datenstrom zur Bank B verschoben. Während die Schieberegister 52-58 der Bank B in der soeben für Bank A beschriebenen Weise gefüllt werden, werden die Daten in den Schieberegistern 42-48 in Bank A in die Speicher 41-47 in Bank A (Fig. 3c) verschoben. Wenn die Schieberegister 52-58 in Bank B gefüllt sind, wird der Datenstrom zu Bank A zurückgeschoben, und die Daten in den Schieberegistern 52-58 in Bank B werden in die (nicht dargestellten) Speicher in Bank B verschoben.
  • In Fig. 4 ist ein schematisches Diagramm der Steuerschaltung 30 zur Durchführung der Umschaltung mit hoher Datenrate innerhalb der Vorrichtung 10 wiedergegeben. Die in Fig. 4 verwendeten Abkürzungen sind wie folgt definiert:
  • GO - Beginn der Datenerfassung nach der nächsten Angabe "Dateianfang",
  • TOP OF FILE - Angabe des Dateianfangs,
  • SR TO MEM# - Initialisierung eines Schieberegisters zur Speicherübertragung für die betreffende Speicherbank,
  • ODD/EVEN GRP SEL - Umschalten von einer bankinternen Speichergruppe zur entsprechenden Gruppe in einer anderen Speicherbank,
  • BA/BB RCO - Bank-A/Bank-B-Schnellübertrag (Ripple-Übertrag),
  • 64PIX TOGO # - Wenn noch insgesamt 64 Pixel in einer Speicherbank erfaßt werden müssen, müssen in der jeweils anderen Speicherbank alle Auffrischzyklen vom Schieberegister zum Speicher gesperrt werden, um Konflikte bei der Umschaltung der Speicherbank zu vermeiden,
  • SIN AO/AE/BO/BE - Taktsignal, damit eine Gruppe ein neues Pixel annimmt.
  • Beim Empfang der Signale GO und TOP OF FILE beginnen am Bus 32 anstehende Daten, in Bank A zu strömen. Die eingehenden Daten werden abwechselnd von einer durch SIN AE getakteten geradzahligen Gruppe von Speicheranordnungen und von einer durch SIN AO getakteten ungeradzahligen Gruppe von Speicheranordnungen erfaßt; das heißt, daß das erste Pixel in die geradzahlige Gruppe 20 und das folgende Pixel in die ungeradzahlige Gruppe 22 (Fig. 1) geht usw. Ein Zähler 60 überwacht die Anzahl der Pixel, die in Bank A geladen werden, und ein Zähler 62 überwacht die Anzahl der Pixel, die in Bank B geladen werden. Eine Zählerbetriebsart-Steuerung 65 protokolliert über ein RCO-Signal von dem die betreffende Speicherbank überwachenden Zähler die Daten empfangende Speicherbank, und die Steuerung 65 stellt ein Rücksetzsignal für den Zähler bereit, daß an der keine Daten empfangenden Speicherbank wirksam wird. Durch eine Schieberegister- Zählersteuerung 63 werden Taktsignale für die Zähler 60 und 62 bereitgestellt. Wenn die Bank A fast voll ist, wird über ein EXKLUSIV-ODER-Glied 71 ein "64PIX TOGO BA"-Signal für die Bank B bereitgestellt; dieses Signal weist die Bank B an, eventuell anstehende Auffrischzyklen abzuschließen und anschließend erreichbar zu bleiben, da eine Speicherbankumschaltung folgen wird. Dementsprechend wird, wenn die Bank B fast voll ist, über ein EXKLUSIV-ODER-Glied 73 ein "64PIX TOGO BB"-Signal für die Bank A bereitgestellt.
  • Die Auswahl einer bestimmten Speicherbank und einer Gruppe innerhalb dieser Speicherbank zum Empfang von Daten erfolgt über die Erzeugung eines SIN-Taktsignals für die gewünschte Gruppe. Um die Erzeugung eines SIN-Taktsignals zu gewährleisten, wird ein Eingangspixel-Taktsignal (PIX CLK) an ein Verzögerungsglied (D-Flipflop) 84 bereitgestellt. Der Flipflop 84 teilt das Eingangspixel-Taktsignal durch 2, und seine beiden Ausgänge sind die bankinternen Eingangstakte EVEN/ODD (gerade/ungerade). Das Signal EVEN CLK ist eine Eingabe an die UND-Glieder 86 und 88, und das Signal ODD CLK ist eine Eingabe an die UND-Glieder 90 und 92. Wenn das letzte Pixel der geradzahligen Gruppe 20 erfaßt worden ist, wird die Umschaltung des Eingangskanals von bank A zu Bank B initialisiert. Bei nur zwei bankinternen Speichergruppen (geradzahlig/ungeradzahlig) steht für die Ausführung der umschaltung nur ein Eingangstaktzyklus-Zeitraum zur Verfügung. Beim Empfang des nächsten Eingangspixel-Taktsignals (SIN AO) bewirkt eine Schaltsteuerung 66 der geradzahligen Gruppe die Erzeugung eines positiven Impulses (Signal EVEN GRP SEL), der über ein NAND-Glied 72 an ein Verzögerungsglied (D-Flipflop) 70 bereitgestellt wird. Wenn der Flipflop 70 mit dem "EVEN GRP SEL"-Signal beaufschlagt wird, wird das in einer Leitung 75 anstehende Signal für die Gruppe 20 zwangsweise auf einen Tiefpegel gesetzt, und das in einer Leitung 77 anstehende Signal für die geradzahlige Gruppe der Bank B (nicht dargestellt) geht in den Hochpegelzustand, wodurch die Erzeugung eines "SIN BE"-Signals durch das UND-Glied 88 bewirkt wird. Eine entsprechende Schaltung erfolgt, nachdem das letzte ungeradzahlige Pixel durch die Gruppe 22 erfaßt worden ist. Ein "ODD GRP SEL"-Signal von der Steuerschaltung 67 für die ungeradzahlige Gruppe wird über ein NAND-Glied 78 an ein Verzögerungsglied (D-Flipflop) 76 bereitgestellt. Die Ausgänge des Flipflops 76 haben dann einen Hochpegel an Leitung 81 und einen Tiefpegel an Leitung 83, wodurchdie Erzeugung eines Signals SIN BO durch das UND-Glied 92 bewirkt wird. Die Steuerschaltungen 68 und 69 arbeiten auf die soeben bei den Steuerschaltungen 66 bzw. 67 beschriebene Weise, um die Umschaltung von Daten von der Bank B zurück zur Bank A zu bewirken.
  • Aus der vorstehenden Beschreibung ist ersichtlich, daß die Schaltsequenz zwischen den Speicherbänken A und B folgendermaßen abläuft: Das letzte geradzahlige Pixel wird in Gruppe 20 der Bank A angenommen; anschließend wird das letzte ungeradzahlige Pixel in Gruppe 22 der Bank A angenommen, während die geradzahlige Gruppe der Bank A umgeschaltet wird. Anschließend wird das erste geradzahlige Pixel in der (nicht dargestellten) geradzahligen Gruppe der Bank B angenommen, während die ungeradzahlige Gruppe der Bank A umgeschaltet wird. Daraufhin wird das erste ungeradzahlige Pixel in der (nicht dargestellten) ungeradzahligen Gruppe der Bank B angenommen. Die Umschaltung der Speicherbank für geradzahlige Pixel erfolgt unabhängig von der Umschaltung für ungeradzahlige Pixel. Der Zeitraum für die Durchführung der Umschaltung muß kleiner sein als der Zeitraum vom letzten geradzahligen/ungeradzahligen Pixel von einer Speicherbank bis zum ersten geradzahligen/ungeradzahligen Pixel in der jeweils anderen Speicherbank.
  • Nachdem die ungeradzahlige bankinterne Gruppe entsprechend der vorstehenden Beschreibung umgeschaltet worden ist, braucht Bank A keine Daten anzunehmen, bis Bank B voll ist und bis 64PIX TOGO abgesetzt ist. Damit steht ein Zeitraum zur Verfügung, um eine Übertragung vom Schieberegister in den Speicher in Bank A auszuführen, indem SR TO MEM A abgesetzt wird.
  • Gemäß der Erfindung können Daten mit einer Rate erfaßt werden, die wie folgt ermittelt werden kann:
  • Erfassungsrate =
  • mit N = Anzahl der Gruppen von Speicheranordnungen in einer Speicherbank
  • L = IC-Grenzwert einer Speicheranordnung (MHz)
  • D = Stufenverzögerung der Schaltlogik (ns)
  • Bei der in Fig. 1 wiedergegebenen Ausführungsform der Erfindung, wobei in jeder Speicherbank je zwei Gruppen von Speicheranordnungen vorhanden sind und wobei jede der Speicheranordnungen 10 einen IC-Grenzwert von 25 MHz hat, wurde ermittelt, daß die Vorrichtung 10 Daten mit einer Datenrate von etwa 45 MHz erfassen kann.
  • In der vorstehenden Beschreibung der Erfindung wurde eine Eingabebetriebsart beschrieben. Für Fachleute auf diesem Gebiet ist es jedoch selbstverständlich, daß die Vorrichtung 10 auch in einer Ausgabebetriebsart arbeiten kann, wobei in den Speicheranordnungen 12-18 gespeicherte Daten in einem kontinuierlichen Datenstrom mit hoher Datenrate ohne Unterbrechung des Datenstroms abgegeben werden. Bei der Ausgabebetriebsart wären die bei der Erzeugung eines kontinuierlichen Datenstroms ausgeführten Schritte genau die Umkehrung der zuvor für die Eingabebetriebsart beschriebenen Schritte. Dabei werden in der Ausgabebetriebsart Daten aus dem Speicher zunächst in die Schieberegister in einer der Speicherbänke verschoben, und Pixel aus den Registern in den geradzahligen und ungeradzahligen Gruppen in der betreffenden Speicherbank werden dann abwechselnd ausgeschoben. Sind die Schieberegister der Bank leer, erfolgt die Umschaltung auf die entsprechenden geradzahligen und ungeradzahligen Gruppen in einer anderen Speicherbank in der eingangs beschriebenen Weise. Zeichnungsbeschriftung

Claims (14)

1. Vorrichtung zum Verarbeiten hoher Datenraten, gekennzeichnet durch
eine erste Speicherbank (A) mit mindestens einer Speicheranordnung (12, 14, 16, 18),
eine zweite Speicherbank (B) mit mindestens einer Speicheranordnung (12, 14, 16, 18) und
eine Steuereinrichtung (30), die einen kontinuierlichen seriellen Datenstrom empfängt, diese Daten zu einer ausgewählten Speicherbank (A, B) und einer ausgewählten Speicheranordnung (12, 14, 16, 18) einer Bank überträgt und den Datenstrom von einer Bank zur anderen verändert, ohne die Datenrate zu unterbrechen.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei den Speicheranordnungen (12, 14, 16, 18) um VRAMS handelt.
3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuereinrichtung (30) Zählmittel (60, 62) aufweist, die Datenelemente im Datenstrom zählen.
4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jeder Speicherblock (A, B) mindestens zwei Gruppen (20, 22) von Speicheranordnungen (12, 14, 16, 18) aufweist und daß jede Gruppe mindestens eine Speicheranordnung umfaßt.
5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß jede Speicheranordnung (12, 14, 16, 18) ein ihr zugeordnetes Schieberegister (42, 44, 46, 48) aufweist und daß die Schieberegister der Speicheranordnungen in jeder Gruppe in Reihe geschaltet sind.
6. Vorichtung nach Anspruch 4, dadurch gekennzeichnet, daß jede Speicherbank (A, B) n Gruppen (20, 22) von Speicheranordnungen (12, 14, 16, 18) aufweist und daß die Steuereinrichtung (30) eine Vorrichtung umfaßt, die jedes n-te Datenelement zu einer Speicheranordnung (12, 14, 16, 18) in einer der n Gruppen überträgt.
7. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß eine der Gruppen (20, 22) einer jeden Speicherbank (A, B) geradzahlige Daten und eine andere der Gruppen (20, 22) einer jeden Speicherbank (A, B) ungeradzahlige Daten empfängt.
8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Steuereinrichtung (30) den Datenstrom von der geradzahlige Daten empfangenden Gruppe (20, 22) in der einen Speicherbank (A, B) zu der geradzahlige Daten empfangenden Gruppe (20, 22) in der anderen Bank (A, B) hinw echselt.
9. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Steuereinrichtung (30) den Datenstrom von der ungeradzahlige Daten empfangenden Gruppe (20, 22) in der einen Speicherbank (A, B) zu der ungeradzahlige Daten empfangenden Gruppe (20, 22) in der anderen Bank (A, B) hin wechselt.
10. Verfahren zum Verarbeiten hoher Datenraten mittels einer Vorrichtung mit einer Vielzahl von Speicherbanken, von denen jede eine Vielzahl von Gruppen von Speicheranordnungen aufweist, von denen wiederum jede mindestens eine Speicheranordnung umfaßt, dadurch gekennzeichnet, daß
Daten in Form eines kontinuierlichen Pixelstroms zu einer ausgewählten Speicherbank übertragbar sind,
aufeinanderfolgende Pixel in dem Strom zu aufeinanderfolgenden Schieberegistern in der einen Speicherbank übertragbar sind, wobei jedes Schieberegister einer Speicheranordnung in einer der Gruppen in der einen Bank zugeordnet ist, und
der Pixelstrom von der einen zur anderen Speicherbank geschoben wird, wenn die Schieberegister in der einen Speicherbank voll sind.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß jede Speicherbank zwei Gruppen von Speicheranordnungen aufweist und daß die geradzahligen Pixel im Strom zu einem einer Speicheranordnung in der einen Gruppen zugeordneten Schieberegister und die ungeradzahligen Pixel zu einem einer Speicheranordnung in der anderen Gruppe zugeordneten Schieberegister übertragbar sind.
12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Pixel in den Schieberegistern in der einen Speicherbank zu den Speicheranordnungen übertragbar sind, nachdem der Pixelstrom zur anderen Speicherbank geschoben ist.
13. Vorrichtung zum Verarbeiten hoher Datenraten, gekennzeichnet durch
eine erste Speicherbank (A) mit mindestens einer Speicheranordnung (12, 14, 16, 18),
eine zweite Speicherbank (B) mit mindestens einer Speicheranordnung (12, 14, 16, 18) und
eine Steuereinrichtung (30), die die Ausgabe eines kontinuierlichen seriellen datenstroms aus den Speicherbänken (12, 14, 16, 18) bewirkt, die Ausgabe eines Datenstroms aus einer Speicheranordnung (12, 14, 16, 18) in einer aufgewählten Speicherbank bewirkt und die Ausgabe aus der einen Bank stoppt und die Ausgabe eines Datenstroms aus einer Speicheranordnung (12, 14, 16, 18) in der anderen Bank bewirkt, ohne die Datenrate zu unterbrechen.
14. Vorrichtung zum Verarbeiten hoher Datenraten, gekennzeichnet durch
eine erste Speicherbank (A) mit mindestens einer Speicheranordnung (12, 14, 16, 18),
eine zweite Speicherbank (B) mit mindestens einer Speicheranordnung (12, 14, 16, 18) und
eine Steuereinrichtung (30), die die Eingabe eines kontinuierlichen Datenstroms in die Speicherbanken (A, B) und die Ausgabe eines kontinuierlichen Datenstroms aus den Speicherbanken (A, B) steuert, die die Eingabe von Daten in eine Speicheranordnung (12, 14, 16, 18) in einer ausgewählten Speicherbank und die Ausgabe von Daten aus einer Speicheranordnung (12, 14, 16, 18) in einer ausgewählten Speicherbank steuert und die den Datenstrom von der einen zur anderen Speicherbank umschaltet.
DE68916533T 1988-12-12 1989-12-07 Verfahren und vorrichtung zur hantierung von daten mit hoher geschwindigkeit. Expired - Fee Related DE68916533T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/282,714 US5161221A (en) 1988-12-12 1988-12-12 Multi-memory bank system for receiving continuous serial data stream and monitoring same to control bank switching without interrupting continuous data flow rate
PCT/US1989/005440 WO1990007184A1 (en) 1988-12-12 1989-12-07 Method and apparatus for handling high speed data

Publications (2)

Publication Number Publication Date
DE68916533D1 DE68916533D1 (de) 1994-08-04
DE68916533T2 true DE68916533T2 (de) 1995-02-09

Family

ID=23082805

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68916533T Expired - Fee Related DE68916533T2 (de) 1988-12-12 1989-12-07 Verfahren und vorrichtung zur hantierung von daten mit hoher geschwindigkeit.

Country Status (5)

Country Link
US (1) US5161221A (de)
EP (1) EP0401340B1 (de)
JP (1) JPH03502506A (de)
DE (1) DE68916533T2 (de)
WO (1) WO1990007184A1 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9405914D0 (en) * 1994-03-24 1994-05-11 Discovision Ass Video decompression
FR2667688B1 (fr) * 1990-10-05 1994-04-29 Commissariat Energie Atomique Circuit d'acquisition ultrarapide.
EP0492938B1 (de) * 1990-12-21 1995-11-22 Sun Microsystems, Inc. Verfahren und Einrichtung zur Erhöhung der Verarbeitungsgeschwindigkeit eines Anzeigesystems mit Doppel-Pufferspeicher
US5448710A (en) * 1991-02-26 1995-09-05 Hewlett-Packard Company Dynamically configurable interface cards with variable memory size
US6263422B1 (en) * 1992-06-30 2001-07-17 Discovision Associates Pipeline processing machine with interactive stages operable in response to tokens and system and methods relating thereto
US6034674A (en) * 1992-06-30 2000-03-07 Discovision Associates Buffer manager
DE69319329T2 (de) * 1993-05-19 1998-10-29 Alsthom Cge Alcatel Verfahren zur Speicherverwaltung eines Videoservers
DE69317267T2 (de) * 1993-05-19 1998-06-25 Alsthom Cge Alcatel Netzwerk für Video auf Anfrage
EP0625857B1 (de) * 1993-05-19 1998-06-24 ALCATEL BELL Naamloze Vennootschap Videoserver
US6049331A (en) * 1993-05-20 2000-04-11 Hyundai Electronics America Step addressing in video RAM
US5861894A (en) * 1993-06-24 1999-01-19 Discovision Associates Buffer manager
US5878273A (en) * 1993-06-24 1999-03-02 Discovision Associates System for microprogrammable state machine in video parser disabling portion of processing stages responsive to sequence-- end token generating by token generator responsive to received data
US5835952A (en) * 1993-07-14 1998-11-10 Matsushita Electric Industrial Co., Ltd. Monolithic image data memory system and access method that utilizes multiple banks to hide precharge time
CA2145363C (en) * 1994-03-24 1999-07-13 Anthony Mark Jones Ram interface
US5701270A (en) * 1994-05-09 1997-12-23 Cirrus Logic, Inc. Single chip controller-memory device with interbank cell replacement capability and a memory architecture and methods suitble for implementing the same
US5473573A (en) * 1994-05-09 1995-12-05 Cirrus Logic, Inc. Single chip controller-memory device and a memory architecture and methods suitable for implementing the same
EP0697703B1 (de) * 1994-08-08 2001-11-14 Hyundai Electronics America Videospeicher-Gerät und -Verfahren
GB9417138D0 (en) * 1994-08-23 1994-10-12 Discovision Ass Data rate conversion
US5473566A (en) * 1994-09-12 1995-12-05 Cirrus Logic, Inc. Memory architecture and devices, systems and methods utilizing the same
DE69615278T2 (de) * 1995-06-06 2002-06-27 Hewlett-Packard Co. (N.D.Ges.D.Staates Delaware), Palo Alto SDRAM-Datenzuweisungsanordnung und -verfahren
US5654932A (en) * 1995-10-04 1997-08-05 Cirrus Logic, Inc. Memory devices with selectable access type and methods using the same
DE19750927B4 (de) * 1996-12-11 2007-10-18 Rohde & Schwarz Gmbh & Co. Kg Verfahren zum kontinuierlichen Auslesen einer Datenfolge aus einem Speicher
GB9704027D0 (en) * 1997-02-26 1997-04-16 Discovision Ass Memory manager for mpeg decoder
US7317957B1 (en) * 1997-09-24 2008-01-08 Sony Corporation Memory allocation for real-time audio processing
JP4378015B2 (ja) * 2000-02-28 2009-12-02 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリ・チップ
US6459256B1 (en) * 2000-05-17 2002-10-01 Tektronix, Inc. Digital storage oscilloscope
EP1560190A3 (de) * 2004-01-27 2008-04-16 Data Display GmbH System zum Betreiben von Anzeigegeräten für Bilddaten über vorbestimmte Datenbuskonfigurationen
US7353491B2 (en) * 2004-05-28 2008-04-01 Peter Pius Gutberlet Optimization of memory accesses in a circuit design
US8564603B2 (en) * 2010-10-24 2013-10-22 Himax Technologies Limited Apparatus for controlling memory device and related method

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA265765A (en) * 1926-11-16 Kanner Samuel Hat pad
US4206447A (en) * 1979-04-09 1980-06-03 Bell Telephone Laboratories, Incorporated Adaptive quantizer apparatus for differential coding of nonuniform digital signals
FR2463549A1 (fr) * 1979-08-10 1981-02-20 Telecommunications Sa Dispositif de reduction du debit numerique d'informations codees
JPS58149548A (ja) * 1982-03-02 1983-09-05 Hitachi Ltd メモリ制御方式
US4723226A (en) * 1982-09-29 1988-02-02 Texas Instruments Incorporated Video display system using serial/parallel access memories
US4663735A (en) * 1983-12-30 1987-05-05 Texas Instruments Incorporated Random/serial access mode selection circuit for a video memory system
US4639890A (en) * 1983-12-30 1987-01-27 Texas Instruments Incorporated Video display system using memory with parallel and serial access employing selectable cascaded serial shift registers
US4747081A (en) * 1983-12-30 1988-05-24 Texas Instruments Incorporated Video display system using memory with parallel and serial access employing serial shift registers selected by column address
CA1243138A (en) * 1984-03-09 1988-10-11 Masahiro Kodama High speed memory access circuit of crt display unit
JPS60245034A (ja) * 1984-05-18 1985-12-04 Ascii Corp デイスプレイコントロ−ラ
JPS6194295A (ja) * 1984-10-16 1986-05-13 Fujitsu Ltd 半導体記憶装置
US4683555A (en) * 1985-01-22 1987-07-28 Texas Instruments Incorporated Serial accessed semiconductor memory with reconfigureable shift registers
US4667313A (en) * 1985-01-22 1987-05-19 Texas Instruments Incorporated Serially accessed semiconductor memory with tapped shift register
US4648077A (en) * 1985-01-22 1987-03-03 Texas Instruments Incorporated Video serial accessed memory with midline load
US4858107A (en) * 1985-03-11 1989-08-15 General Electric Company Computer device display system using conditionally asynchronous memory accessing by video display controller
US4663619A (en) * 1985-04-08 1987-05-05 Honeywell Inc. Memory access modes for a video display generator
US4884069A (en) * 1987-03-19 1989-11-28 Apple Computer, Inc. Video apparatus employing VRAMs
US4876663A (en) * 1987-04-23 1989-10-24 Mccord Donald G Display interface system using buffered VDRAMs and plural shift registers for data rate control between data source and display
GB2207840B (en) * 1987-08-07 1991-09-25 Philips Electronic Associated Method of and apparatus for modifying data stored in a random access memory

Also Published As

Publication number Publication date
JPH03502506A (ja) 1991-06-06
DE68916533D1 (de) 1994-08-04
WO1990007184A1 (en) 1990-06-28
EP0401340B1 (de) 1994-06-29
US5161221A (en) 1992-11-03
EP0401340A1 (de) 1990-12-12

Similar Documents

Publication Publication Date Title
DE68916533T2 (de) Verfahren und vorrichtung zur hantierung von daten mit hoher geschwindigkeit.
DE2703578C2 (de) Videodatenspeicher
DE69429936T2 (de) Betriebsverfahren eines Speichers
DE69330415T2 (de) Vorrichtung und Verfahren zum Erzeugen eines Zeilensprung-Videosignals unter Verwendung eines Bildsensors hoher Auflösung
DE3300260C2 (de)
DE2816609C2 (de) Anordnung zur Bildverarbeitung
DE2210303C3 (de) Aufnehmer zum Umwandeln eines physikalischen Musters in ein elektrisches Signal als Funktion der Zeit
DE2659189A1 (de) Anzeigeeinrichtung
DE2456218B2 (de) Verfahren und vorrichtung zur transformation von datengruppen
DE4019135A1 (de) Serieller speicher auf ram-basis mit parallelem voraus-lesen
DE3308195A1 (de) Bilddaten-maskierungsvorrichtung
DE60114683T2 (de) Vorrichtung und Verfahren zum Erzeugen von Taktsignalen
DE3526321A1 (de) Fluessigkristall-anzeigevorrichtung
DE3508979C2 (de) Bildwiedergabegerät mit einem flachen Bildschirm und zugehöriger Bildschirm-Ansteuerschaltung
DE2952453C2 (de)
AT223668B (de) Verfahren und Schaltungsanordnung zur automatischen Erkennung von Schriftzeichen
DE68908318T2 (de) Halbleiterspeicher mit Serieneingang/Serienausgang.
DE68917670T2 (de) Teletext-Decodierer.
DE68924863T2 (de) Bildaufnahmevorrichtung zur Aufnahme von auf elektrische Weise vergrösserten Bildern.
DE19544756A1 (de) Sequentiellzugriffsspeicher
DE3789988T2 (de) Festkörpersbildsensor.
DE69422485T2 (de) Koordinatendetektionsgerät und -verfahren für eine Flüssigkristallanzeigeeinheit
DE4104523C2 (de) Bildverarbeitungsvorrichtung
DE2350018B2 (de) Bildanalysator
DE3729494C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee