Hintergrund der Erfindung
-
Die Erfindung betrifft eine seriell
Zugriff-Speichervorrichtung, und insbesondere eine Kaskadenpufferschaltung für
ein Seriellzugriffs-Speichersystem, dessen Wortlänge oder
Bit-Breite durch Schaltung von Speichern in Kaskade erhöht
werden kann.
Beschreibung bekannter Technik
-
Seriellzugriffs-Speichersysteme wie First-In-First-Out-
Speichersysteme (FIFO) werden im Feld der
Signalverarbeitung, insbesondere zur Signalverarbeitung verwendet. Das
Seriellzugriffs-Speichersystem umfaßt normalerweise einen
Seriellspeicherabschnitt mit einer Vielzahl
Seriellzugriffs-Speicherplätze und eine Kaskadenpufferschaltung
zum Steuern des Betriebs des Seriellspeicher-Abschnittes
und zur Anzeige des Status des Seriellspeicher-Abschnittes
an die Außenseite des Speichers. Wenn eine Vielzahl
Speicher in Kaskade verbunden sind, um die Gesamtwortlänge oder
Bit-Breite zu erhöhen, erhält die Kaskadenpufferschaltung
eines Speichers einer Stufe ein Leseeingangs-Steuersignal
oder ein Schreibeingangs-Steuersignal von der
davorliegenden, in der Reihe unteren Stufe, um einen Lesevorgang oder
einen Schreibvorgang des Speichers dieser einen Stufe
durchzuführen und erzeugt ein Leseausgangs-Steuersignal
oder ein Schreibausgangs-Steuersignal der
Kaskadenpufferschaltung des Speichers in der folgenden, höheren Stufe,
zur Bezeichnung eines Lese- oder Schreibvorganges für den
Speicher der oberen Stufe. Auf diese Weise können serielle
Lese- oder Schreibvorgänge an einer Vielzahl von in Kaskade
geschalteten Speichern durchgeführt werden. Desweiteren ist
es erforderlich, eine Position in der Kaskadenverbindung
der Speicher für zumindest den ersten oder den letzten
Speicher anzuzeigen, um den Beginn oder das Ende der
seriellen Zugriffsvorgänge anzuzeigen, und ein Steueranschluß
zur Eingabe dieser Art von Information an den Speicher
vorzusehen, wobei die Kaskadenpufferschaltung mit dem
obengenannten Steuersignal versorgt werden muß. Auf diese Weise
erfordert die Kaskadenpufferschaltung des Speichersystems
fünf Anschlüsse, die das Schreibeingangs-Steuersignal, das
Leseeingangs-Steuersignal, das
Schreibausgangs-Steuersignal, das Leseausgangs-Steuersignal und das Signal erhält,
das die Position des Speichers in der Kaskadenverbindung
anzeigt.
-
Aufgrunddessen erfordert die Kaskadenpufferschaltung des
bekannten Speichersystems insgesamt fünf externe
Anschlüsse. Da der Seriellzugriffs-Speicherabschnitt des
Speichersystem eine relativ große Anzahl von Anschlüssen
für den grundlegenden Speicherbetrieb erfordert, führt die
Zufügung der Anschlüsse für die Kaskadenpufferschaltung zu
einer deutlich großen Anzahl von Anschlüssen.
-
Dies stellt ein großes Hindernis bei der Reduktion der
Größe der Speichervorrichtung und bei der Herstellung einer
großen Anzahl von Speichern mit hochdichter Struktur dar.
-
Eine Speichervorrichtung mit einem
First-In-First-Out-Speicher und einer Pufferschaltung ist aus der EP-A-0062521
bekannt.
-
Es ist eine Aufgabe der Erfindung, eine
Kaskadenpufferschaltung für ein Seriellzugriffs-Speichersystem zu
schaffen, wobei jede Stufe eine reduzierte Anzahl externer
Anschlüsse aufweist.
-
Es ist eine weitere Aufgabe der Erfindung, ein
Seriellzugriffs-Speichersystem zu schaffen, das mit einer
reduzierten Gesamtgröße hergestellt werden kann.
-
Diese Aufgaben werden durch ein
Seriellzugriffs-Speichersystem gelöst, das in Anspruch 1 definiert ist; die
abhängigen Ansprüche betreffen weitere Entwicklungen der
Erfindung.
-
Erfindungsgemäß wird der erste externe Anschluß verwendet,
um das Schreib-Anzeigesignal und das Lese-Anzeigesignal von
der vorherigen Stufe des Speichersystems zu empfangen, und
das Schreibanzeigesignal und das Leseanzeigesignal werden
über den zweiten externen Anschluß ausgegeben.
-
Auf diese Weise können der obengenannte erste und der
zweite externe Anschluß für serielle Schreib- und
Lesevorgänge in einer Kaskadenstruktur von Speichervorrichtungen
verwendet werden, um die Verminderung der externen
Anschlüsse zu erreichen.
Kurze Beschreibung der Zeichnungen
-
Die obengenannten und weitere Aufgaben, Merkmale und
Vorteile der Erfindung werden aus der folgenden detaillierten
Beschreibung in Verbindung mit den beigefügten Zeichnungen
deutlicher, wobei:
-
Fig. 1 ein schematisches Blockdiagramm eines
Speichersystems ist, das bekannte Seriellzugriffsspeicher verwendet;
-
Fig. 2 ein schematisches Blockdiagramm der bekannten
Kaskadenpufferschaltung ist;
-
Fig. 3 ein Zeitsteuerdiagramm ist, das den Betrieb des
Systems der Figur 1 zeigt,
-
Fig. 4 ein schematisches Blockdiagramm ist, das eine
Kaskadenpufferschaltung gemäß einer Ausführungsform der
Erfindung zeigt;
-
Fig. 5A ein System mit zwei in Kaskade geschalteten
Speichervorrichtungen zeigt, und
-
Fig. 5B ein System mit n in Kaskade verbundenen
Speichervorrichtungen zeigt, und
-
Fig. 5C den Fall eines einzigen Speichervorrichtungssystems
zeigt, und
-
Fig. 6 ein Zeitsteuerdiagramm ist, das den Betrieb des
erfindungsgemäßen Systems darstellt.
Detaillierte Beschreibung der Erfindung
-
Bekannte Technik:
-
Mit Bezug auf die Figuren 1 und 2 wird das bekannte
Seriellzugriffs-Speichersystem erläutert.
-
Fig. 1 zeigt ein Seriellspeichersystem, in dem
Seriellspeicher-Vorrichtungen wie integrierte Speicherschaltungen DUT
1 und DUT 2 verwendet werden. Die
Seriellspeicher-Vorrichtung DUT umfaßt einen Seriellspeicherabschnitt 10 mit einer
Vielzahl serieller Speicherpositionen und eine
Kaskadenpufferschaltung 20 zum Steuern der Lese- und Schreibvorgänge
des Speicherabschnittes 10. Der Speicherabschnitt 10 ist
mit einem Datenbus DB, einer Lese-Freigabeleitung R und
einer Schreib-Freigabeleitung W verbunden. Die
Kaskadenpufferschaltung 20 ist mit einem Leseeingangsanschluß Cin (R)
zum Empfang eines Lese-Anzeigesignals für die
Speichervorrichtung DUT 1, einem Schreibeingangsanschluß Cin (W) zum
Empfang eines Schreibanzeigesignals für DUT 1, einem
Leseausgangsanschluß Cout (R) zur Ausgabe eines
Lese-Anzeigesignals an die folgende Speichervorrichtung DUT 2, einem
Schreibausgangssignal Cout (W) zur Ausgabe eines Schreib-
Anzeigesignals an die Speichervorrichtung DUT 2 und einem
Positionsanzeigeanschluß FL zum Anzeigen an die
Speichervorrichtung DUT 1, daß die Speichervorrichtung DUT 1 in der
beginnenden (ersten) (oder letzten) Position in der
Kaskadenverbindung der Vorrichtungen DUT 1 und DUT 2 angeordnet
ist, versehen. Die Speichervorrichtung DUT 2 hat diesselbe
Struktur wie DUT 1.
-
Die Kaskadenpufferschaltung 20 führt die Eingabe- und
Ausgabevorgänge durch und wird verwendet, um die Wortlänge
oder Bitbreite in beispielsweise einem First-In-First-Out-
Speicher (FiFo-Speicher) auszudehnen. Beispielsweise können
Vorrichtungen DUT 1, DUT 2, von denen jede durch 32
Kilowörter x 8 Bit gebildet, in eine Anzahl von n in Reihe
oder parallel geschaltet werden (im folgenden als
Kaskadenschaltung bezeichnet), um die Kapazität auf (32 x n)
Kilowörter x 8 Bit oder 32 Kilowörter x (8 x n) Bit
auszudehnen.
-
Ein praktisches Beispiel der Kaskadenpufferschaltung 20
wird mit Bezug auf die Figur 2 erläutert.
-
Die Kaskadenpufferschaltung 20 umfaßt Exklusiv-Oder-Tore
(im folgenden EXOR's) An1, An2, An3, An4 und An5, UND-Tore
Bn1, Bn2 und verzögerte Flip-Flops Cn1 und Cn2 Die EXOR's
An1 und An2 erzeugen ein Schreibfreigabesignal C(W) zur
Freigabe eines Schreibvorganges für den Speicherabschnitt
10 derselben Vorrichtung und ein Schreib-Freigabesignal
CE(R) zur Freigabe eines Schreibvorganges des
Speicherabschnittes 10, wenn sie jeweils auf hohem Pegel sind. Die
UND-Tore Bn1 und Bn2 erhalten ein Leer-Signal ∅E, das
anzeigt, daß Daten des Speicherabschnittes leer sind, und ein
Voll-Signal, das anzeigt, daß Daten des Speicherabschnittes
10 vom Speicherabschnitts voll sind. Im Folgenden wird mit
Bezug auf das Zeitdiagramm der Figur 3 der Fall
beschrieben, in dem zwei Vorrichtungen DUT 1 und DUT 2 wie in Figur
1 dargestellt in Kaskade geschaltet sind und jede
Vorrichtung DUT 1, DUT 2 n serielle Speicherplätze aufweist.
-
Bei der Kaskadenschaltung ist der Anschluß FL der
Vorrichtung DUT 1 auf Massenpotential (GND) fixiert, und der
Anschluß FL der Vorrichtung DUT 2 wird auf Vcc-Potential
gehalten. Aufgrunddessen wird die Vorrichtung, die der
Vorrichtung, deren Anschluß FL auf Vcc-Potential liegt, zu
einer Kopf-Start-Vorrichtung, d.h. die Vorrichtung DUT 1 wird
in diesem Fall zur Kopfvorrichtung. Bei der folgenden
Erläuterung werden die Elemente DUT 1, die An1-An5, Bn1-Bn2,
Cn1, Cn2 der Figur 2 entsprechen, mit A&sub1;&sub1; - A&sub1;&sub5;, B&sub1;&sub1; - B&sub1;&sub2;,
C&sub1;&sub1;, C&sub1;&sub2; bezeichnet, durch ersetzen des Index "n" durch
"1". Entsprechend werden die Elemente von DUT durch den
Index "2" anstatt von "n" der Figur 2 bezeichnet.
-
Die Rücksetzsignalleitung RESET ist mit den entsprechenden
Kaskadenpufferschaltungen 10 von DUT 1 und DUT 2 verbunden.
Das bedeutet, daß ein Rücksetzsignal (RESET) den D-F/F C&sub1;&sub1;,
C&sub1;&sub2; und C&sub2;&sub1;, C&sub2;&sub2; (n = 1 und 2, werden im Folgenden
weggelassen) eingegeben wird, wobei nur die Anschlüsse Cout(W)
und Cout(R) den hohen Pegel in der Vorrichtung DUT 2
annehmen, in der der Anschluß FL auf Vcc-Potential fixiert ist.
Gleichzeitig nehmen die Anschlüsse Cin(W) und Cin(R) der
Vorrichtung DUT 1 den hohen Pegel an, die EXOR's A&sub1;&sub1; und
A&sub1;&sub3; von DUT 1 erzeugen Ausgangssignale mit hohem Pegel, so
daß CE(W) und CE(R) in der Vorrichtung DUT 1 den
Freigabezustand annehmen. Der Schreibvorgang wird in dieser
Bedingung fortgesetzt, und das Voll-Signal ∅F der Vorrichtung
DUT 1 wird aktiviert, um in dem Moment einen hohen Pegel
anzunehmen, wenn die letzte Adresse der Vorrichtung DUT 1
geschrieben wird. Da das UND-Tor B&sub1;&sub1; von DUT 1 ein
Ausgangssignal mit hohem Pegel erzeugt, was bewirkt, daß ein
Takteingang CK des D-F/F C&sub1;&sub1; vom niedrigen Pegel auf hohen
Pegel geändert wird, wird dementsprechend der Ausgang Q von
niedrig auf hoch invertiert, und der Anschluß Cout(W) nimmt
den hohen Pegel an, aufgrund des niedrigen Pegels am
Anschluß FL. Aufgrunddessen nimmt der Anschluß Cin(W) von DUT
2 den hohen Pegel an, das EXOR A&sub2;&sub1; von DUT 21 erzeugt ein
Ausgangssignal mit hohem Pegel und wodurch DUT 2 das
Schreiben freigibt. Gleichzeitig, da das EXOR A&sub1;&sub1; von DUT 1
ein Ausgangssignal mit niedrigem Pegel erzeugt, sperrt DUT
1 das Schreiben. Als nächstes wird der Schreibvorgang für
DUT 2 in der gleichen Weise wie oben beschrieben
fortgesetzt. In dem Moment, wenn die Endadresse von DUT 2
geschrieben wird, wird das Vollsignal ∅F in DUT 2 aktiviert,
um hohen Pegel anzunehmen, wodurch das Ausgangssignal des
D-F/F C&sub2;&sub1; der DUT 2 invertiert wird und der Anschluß
Cout(W) von DUT 2 den niedrigen Pegel annimmt.
Dementsprechend nimmt der Anschluß Cin (W) von DUT 1 den niedrigen
Pegel und CE(W) von DUT 1 nimmt die Freigabebedingung ein.
Gleichzeitig nimmt CE(W) von DUT 2 die Sperrbedingung ein.
Bei einem Lesevorgang wird anstatt des Vollsignals φF
während des Schreibvorgangs ein Leersignal ∅E entsprechend
eingesetzt, das dem Lesesignal der letzten Adresse
entspricht, und die Grundsätze der anderen Vorgänge sind
diesselben wie beim obenbeschriebenen Schreibvorgang.
-
Bei der bekannten Kaskadenpufferschaltung erfordert jedoch
der Schreibvorgang, wenn die Vorrichtungen in Kaskade
geschaltet sind und der Lesevorgang aufgrund von Signalen
geschaltet werden, die unabhängigen Anschlüssen eingegeben
werden, eine Summe von fünf Anschlüssen, d.h. Eingangs- und
Ausgangsanschlüsse für den Schreibvorgang, Eingangs- und
Ausgangsanschlüsse für den Lesevorgang und einen Anschluß
zur Bezeichnung einer Kopfvorrichtung.
Ausführungsform
-
Bezugnehmend auf Figur 4 wird die Kaskadenpufferschaltung
20' gemäß einer Ausführungsform der Erfindung erläutert.
-
In Figur 4 wird die Kaskadenpufferschaltung 20' der n-ten
Speichervorrichtung in der Kaskadenschaltung betrachtet,
und dementsprechend wird "n" in den Indices der
Bezugszeichen für die entsprechenden Elemente wie Cn1 angewendet.
-
Die Kaskadenpufferschaltung 20 umfaßt EXOR-Tore An1 bis
An5, verzögerte Flip-Flops (D-F/F) Cn1 bis Cn4, einen
Inverter Dn1 und externer Anschlüsse Cin, Cout und FL. Das
Rücksetzsignal RESET wird Lösch(Rücksetz)-Anschlüssen CLR
der D-F/F's Cn1 bis Cn4 zugeführt. In jedem der D-F/F's Cn1
- Cn4 ist der komplementäre (invertierte) Ausgangsanschluß
mit dem Dateneingangsanschluß D verbunden, so daß der
Status jedes D-F/F immer invertiert wird, wenn sein
Taktanschluß CK aktiviert ist. Der Anschluß FL wird auf einen
hohen (Vcc) Pegel eingestellt, wenn die Vorrichtung in der
vordersten, ersten Position der Kaskadenschaltung der
Vorrichtungen angeordnet ist und auf niedrigem (Masse) Pegel
in anderen Fällen. Der Eingangssteueranschluß Cin empfängt
ein Zugriffs-Anzeigesignal, das sich vom niedrigen Pegel
auf den hohen Pegel im Fall des Schreibvorgangs und vom
hohen Pegel auf den niedrigen Pegel im Fall des Lesevorgangs
ändert. Entsprechend erzeugt der Ausgangssteueranschluß
Cout ein Zugriffsanzeigesignal für die Speichervorrichtung
der obersten Stufe. Das Zugriffs-Anzeigesignal von Cout
zeigt eine Änderung vom niedrigen Pegel auf den hohen Pegel
im Fall des Schreibvorgangs und die Änderung vom hohen
Pegel auf den niedrigen Pegel im Fall des Lesevorgangs.
Hinsichtlich des Falls, in dem zwei Speichervorrichtungen DUT
1 und DUT 2, die die Kaskadenpufferschaltung der Figur 4
verwenden, in Kaskade geschaltet sind, wie in Figur 5A
dargestellt ist, werden die Vorgänge wie folgt beschrieben.
-
Wenn die beiden Vorrichtungen DUT 1 und DUT 2 wie in Figur
5 dargestellt in Kaskade geschaltet sind, ist der Anschluß
FL der Vorrichtung DUT 1 mit dem Potential Vcc verbunden,
und der Anschluß FL der Vorrichtung DUT 2 ist mit GND
(Masse) verbunden. Aufgrunddessen wird DUT 1, deren
Anschluß FL auf das Potential Vcc gelegt ist, zur
Kopfvorrichtung.
-
Der Betrieb wird nun mit Bezug auf das Zeitdiagramm der
Figur 6 beschrieben.
-
Zunächst wird ein Rücksetzsignal den EXOR-Toren A12 und A14
der DUT 1 eingegeben, die Signale mit niedrigem Pegel von
den Anschlüssen Q der D-F/F C&sub1;&sub1; und C&sub1;&sub2; erhalten und DUT 1
erzeugt Ausgangssignale A&sub1;&sub3; und A&sub1;&sub4; (an3, an4, n = 1) mit
hohem Pegel in der DUT 1, deren Anschluß FL auf das
Potential Vcc fixiert ist. Aufgrunddessen wird das
Schreibfreigabesignal CE (W) und das Lesefreigabesignal CE (R) für den
Speicherabschnitt 10 (nicht dargestellt) der DUT 1 erzeugt,
die von EXOR's A&sub1;&sub1; und A&sub1;&sub3; erzeugt werden, die das
Ausgangssignal mit niedrigem Pegel der D-F/F C&sub1;&sub3; und C&sub1;&sub4;
erhalten und werden auf hohem Pegel freigegeben. Wenn der
Schreibvorgang unter dieser Bedingung fortgesetzt wird und
das Vollsignal ∅F aktiviert wird, wenn die letzte Adresse
des Speicherabschnitts der DUT 1 verwendet wird, nimmt der
Anschluß Q des D-F/F C&sub1;&sub1; den hohen Pegel und der Anschluß
Cout der DUT 1, der der Ausgang des EXOR A&sub1;&sub5; ist, nimmt
hohen Pegel an. Aufgrunddessen ändert sich die Eingabe an D-
F/F C&sub2;&sub3; der DUT 2 vom niedrigen Pegel auf hohen Pegel, so
daß das Signal CE(W) in DUT 2 freigegeben wird, während
gleichzeitig das Signal CE(W) der DUT 1 gesperrt wird.
-
Bei einem unter dieser Bedingung vorgenommenen Lesevorgang,
wenn das Leersignal ∅E in dem Moment aktiviert wird, wenn
die letzte oder Endadresse der DUT 1 ausgelesen wird, nimmt
der Anschluß Q des D-F/F C&sub1;&sub2; den hohen Pegel und der
Anschluß Cout der DUT 1 ändert sich zum niedrigen Pegel vom
hohen Pegel, der während des oben beschriebenen
Schreibvorgangs aufgrund des Ausgangs des EXOR A&sub1;&sub5; gehalten wurde.
-
Aufgrunddessen ändert sich das Eingangssignal CK (Signal
a&sub2;&sub5;) des D-F/F C&sub2;&sub4; vom niedrigen Pegel in den hohen Pegel
in der DUT 2, und CE(R) der DUT 2 wird freigegeben aufgrund
des Ausgangssignals des EXOR A&sub2;&sub3; und, gleichzeitig, wird
CE(R) der DUT 1 gesperrt.
-
Obwohl das oben beschriebene Ausführungsbeispiel nur den
Fall betrifft, in dem zwei Vorrichtungen in serieller
Kaskade geschaltet sind, ist die Erfindung in keiner Weise nur
darauf beschränkt, sondern umfaßt auch den Fall, in dem n
Vorrichtungen in Serie (oder parallel) geschaltet sind wie
in Figur 5B dargestellt ist, und auch den Fall, in der nur
eine Vorrichtung verwendet wird, wie in Figur 5C
dargestellt ist. In dem Fall, in dem "n" Speichervorrichtungen
in Kaskade geschaltet sind, setzen sich die oben mit Bezug
auf Figur 5A beschriebenen Vorgänge in der gleichen Weise
in Richtung auf die Vorrichtungen höherer Stufen fort. Da
der Betrieb der gleiche ist wie oben beschrieben, gibt die
DUT (n) das Schreiben frei, wenn der Anschluß Cout der DUT
(n-1) sich vom niedrigen Pegel auf hohen Pegel ändert, und
gleichzeitig wird die DUT (n-1) gesperrt. Wenn desweiteren
der Anschluß Cout der DUT (n-1) sich vom hohen Pegel auf
den niedrigen Pegel ändert, gibt die DUT (n) das Lesen frei
und gleichzeitig wird die DUT (n-1) gesperrt.
-
Entsprechend der oben beschriebenen Kaskadenpufferschaltung
gemäß der Erfindung kann der Schreibvorgang bei
kaskadengeschalteten Vorrichtungen und der Lesevorgang geschaltet
werden aufgrund des Anstiegs und des Abfallens der
Eingangs- und Ausgangs-Signale. Aufgrunddessen können die
Schreib- und Lesesteuersignale über diesselben Anschlüsse
ein- bzw. ausgegeben werden, was zu einer Reduzierung der
Anzahl externer Anschlüsse beiträgt.