DE1524773A1 - Verbessertes Adressierungssystem fuer Speichervorrichtungen elektronischer Datenverarbeitungsanlagen - Google Patents
Verbessertes Adressierungssystem fuer Speichervorrichtungen elektronischer DatenverarbeitungsanlagenInfo
- Publication number
- DE1524773A1 DE1524773A1 DE19671524773 DE1524773A DE1524773A1 DE 1524773 A1 DE1524773 A1 DE 1524773A1 DE 19671524773 DE19671524773 DE 19671524773 DE 1524773 A DE1524773 A DE 1524773A DE 1524773 A1 DE1524773 A1 DE 1524773A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- register
- capacity
- address
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/342—Extension of operand address space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0615—Address space extension
- G06F12/0623—Address space extension for memory modules
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
Description
PATENTANWALT DIPL.-ING. H. E. BÖHMER
703 BDBLINGEN SINDE LFINGER STBASSE 49
. Böblingen, 23. . 1. 1967
ru-hn '
Anmelderin: International Business Machines
Corporation, Armonk, N. Y. 10 504
Amtliches Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: Docket 6699
Verbessertes Adressierungssystem für Speichervorrichtungen elektronischer
Datenverarbeitungsanlagen _^
Die Erfindung betrifft ein verbessertes Adressierungssystem für Speicher Vorrichtungen
von elektronischen Datenverarbeitungsanlagen, insbesondere
solchen, deren Hauptspeicher eine relativ kleine Speicherkapazität und relativ
lange Speicher zyklen haben und die zur Erweiterung der Operationskapazität
mit einem: äußeren schnellen Großraumspeicher wie Plattenspeicher
oder Bandspeicher zusammenarbeiten.
Beim Aufbau einer Datenverarbeitungsanlage steht unter anderem die Bet
dingung, daß der zu verwendende Großraumspeicher, der die Daten für
die Verarbeitungseinheit liefert, im Verhältnis zur Arbeitsgeschwindigkeit der zentralen Verarbeitungsanlage die Daten in der richtigen Geschwindigkeit
bereitstellt. Dabei ist zu berücksichtigen, daß ein solcher
Großraumspeicher durch die verschiedensten Eigenschaften von einem an-
009843/ 1347
deren gekennzeichnet ist. Eine dieser Charakteristiken, die besonders für
die vorliegende Erfindung interessant ist, ist die Geschwindigkeit, mit der
die Daten von diesem Großraumspeicher übertragen werden. Die datenannehmende
Verarbeitungseinheit ist normal mit einem Hauptspeicher, der durch zugehörige Adressenentschlüsselungsschaltungen angesteuert wird und
eine genügend große Speicherkapazität sowie Operations geschwindigkeit
aufweist, ausgerüstet, um die ankommenden Daten von dem Großraumspeicher ungepuffert, d. h., direkt abzunehmen.
Bei Verarbeitungseinheiten, die mit relativ kleiner Speicherkapazität und
relativ niedriger Operations geschwindigkeit arbeiten, tritt nun das Problem ein, daß der angeschlossene Größraumspeicher eine große .Menge
Daten viel zu schnell anbietet. Schlechte Ausnutzung dei? eigentlichen
effektiven Zugriffs zeit und Sinken der effektiven Rechenleistung des Gesamtsystems
sind die Folge. Es ist.z. B. allgemein bekannt, daß eine
Datenverarbeitungseinheit, die als Lochkarten- oder Lochbandsystem ausgelegt ist, nicht mit Hochgeschwindigkeitsband-Magneteinheiten bzw. mit
Hochgeschwindigkeitsplattenspeiehern oder anderen ähnlichen Großraumspeichern
unter normalen Bedingungen zusammen arbeiten kann. Solch eine Verarbeitungseinheit ist z. B. ausgerüstet mit einem Kernspeicher
mit genügend großer Kapazität, um Programme und Daten von begrenztem
Umfang zur Lösung kleinerer Aufgaben speichern zu können. Wenn also
eine relativ langsame Verarbeitungseinheit mit einem Großraumspeicher
<ler genannten Typen verbunden werden soll, muß sich zwangsläufig auch
009843/1347
dieSpeicherkapazität zur Speicherung der wesentlich größeren Programme
uiict der dazu erförderlichen Arbeitsdaten wesentlich erhöhen. Dabei zeigt
eich weiterhin, daß durch die Erweiterung der Speicherkapazität durch
einen zusätzlichen Speicher die in der zentralen Verarbeitungseinheit vorhandenen Adressierungsschaltkreise den neuen Erfordernissen nicht
mehr genügen. Die Speicherzyklen übertreten die Adressierungsgrenze
des ursprünglichen Speichers und erfordern dadurch viele Spei ehe rzyklen,
um z. B. eine Adressenerhöhung untear den üblichen Bedingungen zq£rmöglichen,
so daß die Verarbeitungseinheit nicht nachkommt, die von dem Großraumspeicher gelieferten ungepufferten Daten aufzunehmen.
Wenn man-jedem zusätzlichen Erweiterungsspeicher eine getrennte Adressierungsvorrichtung zuordnen würde, dann wäre der technische Aufwand für
die Ansteuerung der Speicher nicht mehr vertretbar. Es sind deshalb
schon Vorschläge bekannt geworden, die eine Ausnutzung der vorhandenen
Adressierschaltungen z. B. auch für Pufferspeicher zeigen.
So ist z. B. in der Anmeldung I 25 036 IXc/42m eine Anordnung zur
Dateriein- und-Ausgabe mittels Lochkarten für elektronische Datenverarbeitungsanlagen
über einen Zwischenspeicher, der mit dem Hauptspeicher der Datenverarbeitungsanlage zum Datenaustausch verbunden ist,
vorgeschlagen worden, die dadurch charakterisiert ist, daß der Zwischenspeicher
eingangs seitig mit einem Eingabe speicher über einen ersten; C ode wandle r und ausgangs seitig über einen zweiten Codewandler
0098 4 3/ 13-4 7
mit einem Ausgangs speicher verbunden ist, und daß gemeinsame X- und
Y-Decoder für die Zellenauswahl des .Hauptspeichers und der Ein- und
Ausgabespeicher die Ein- und Ausgabevorgänge über den Zwischenspeicher
steuern. Diese Anordnung eignet sich jedoch nicht zur Erweiterung der
Hauptspeicherkapazität eines Datenverarbeitung^ systems, da die Adressierungskapazität
der Adressierungsschaltung nur für die Kapazität des Haupt-Speichers
vorgesehen ist und die Kapazität des Pufferspeichers immer innerhalb dieser Kapazität liegt. Außerdem ist man bei dieser Anordnung
gezwungen, immer über den Pufferspeicher die Datenübertragung vorzunehmen,
was einen sehr hohen technischen Aufwand zur Folge hat, der bei kleinen preisgünstigen Datenverarbeitungsanlagen nicht zu vertreten
ist.
Der Erfindung liegt deshalb die Aufgabe zu Grunde, das Adressierungs-
: f 1 ?'- ί -λ '■ „
system einer Datenverarbeitungseinheit zu verbessern, um die Zeit zu
■Daten reduzieren, die zur Übertragung und zur Einspeicherung derVvon einem
ψ zugefügten externen Großraumspeicher benötigt wird, damit die effektive
Rechenzeit des Gesamtsystems ohne die Erhöhung des technischen Aufwandes wesentlich verbessert wird.
Die erfindungsgemäße Lösung der Aufgabe besteht nun darin, daß das für
die ursprüngliche Speicherkapazität bemessene Register für die Adressenansteuerurig'Hirid
ein Erweiterungsregister, das zur Unterscheidung zwischen ursprüngiidhem Speicher und Erweiterungsspeicher dient, mit je einem Re-
009843/134 7
Docket 6699
' -152Λ773
gister zur Adressenerhöhung bzw» -Verringerung und Speicherüberlaufanzeige
zwecks Austausch von Adressenteilen verbunden ist, daß in Abhängigkeit von einem Übertrag in der vorletzten Stelle des Registers
der höchststellige Adressenteil und der Inhalt des Erweiterungsregisters/
die in einem Zähler stehen, zu einem neuen Adressenteil verknüpft und
in die entsprechenden Register übertragen werden, um den Erweiterungs speicher
für die von dem äußeren Großraumspeicher abgegebenen Daten
anzusteuern.
■■'■:'. _; ■:. r : . . . ■■■■..
Die Erfindung wird nun an Hand eines in der Zeichnung dargestellten Ausführungsbeispiels
erklärt.
Die Fig. 1 zeigt eine Großspeichereinheit 2, die über eine erste Datensammelleitung 3 an eine Lese-Schreib-Einheit 4 des Hauptspeichers 6
mit Adressenentschlüssler 43 und einen Erweiterungs speicher 8 mit
Adressenentschlüssler 42 über eine zweite Datensammelleitung 10 Daten
abgibt. Die Übertragung der Daten von der Großspeichereinheit 2 geschient
unter der Steuerung einer Steuereinheit 12. Die Großspeichereinheit
2 kann dabei als Plattenspeichereinheit bzw. Bandeinheit ausgebildet sein und der Hauptspeicher 6 ist im vorliegenden Beispiel als
Ferritkern-Matrixspeicher ausgeführt, der ein Teil einer Zentraleinheit einer bekannten Datenverarbeitungseinheit ist. Der Erweiterungs speicher
8 ist angeordnet, damit die zentrale Ver^arbeitungseinheit eine
größere Anzahl von Daten, die z. B. von einem.hinzugefügten Platten- ...
speicher geliefert werden, aufnehmen kann.
0 0 98 43/134 7 -:;
Docket 6699
Das Adressenregister 16 des Hauptspeichers 6 ist in eine Vielzahl von
Abschnitten 18, 20 und 22 unterteilt, wobei jeder Abschnitt zürn Speichern
eines Adressenbytes ausgelegt ist. Jeder der genannten Abschnitte ist im
vorliegenden Ausführungsbeispiel so ausgelegt, daß er ein Vierbit-Byte
speichern kann. Die Bitpositionen sind gekennzeichnet mit a, b, c und
d. Ein Erweiterungsregister 24 dient zur Auswahl des Hauptspeichers
. oder des Erweiterungsspeichers 8. Das Register 24 enthält deshalb die
Bitpositionen El und E2, um die Adressierung einer Speicherkapazität
W zu ermöglichen, die viermal so groß ist, wie die des Hauptspeichers
Eine Leitung 26 bekommt von einem Abschnitt des Registers 16 Adressenbits
und überträgt diese zu einem der beiden Register 28 und 30, welche
zur Adressenerhöhung und zur Überlaulbrüfung verwendet werden. Es ist
natürlich klar, daß die Daten auch von einem der Register 28 und 30
zu einem Abschnitt 18, 20 oder 22 übertragen werden können. Die Steuerung
des Datenflusses geschieht dabei durch nicht dargestellte Tor schaltungen,
fe die von der Steuereinheit 12 entsprechend gesteuert werden. Durch die
genannten Torschaltungen gelangen die Adressendaten vom Register 30
zu einem Teil eines Zählers 32. Dieser Zähler 32 enthält eine Vielzahl
von Stufen zur Speicherung des höchststelligen Adressenbytes, das aus
Abschnitt 22 des Adressenregisters 16 gelesen und zum Register 30 in
Abhängigkeit von der Adressenerhöhungsoperation übertragen wurde. D.h.,
der Inhalt vom Register 30 wird zu den niedrigsten Positionen a bis d
des Zählers 32 durch Anlegen eines Steuersignals A an den einen Eingang
003843/1347
Docket 6699 -
der T or schaltungen 33b Übertragen. Auf gleiche Weise wird der Inhalt
des Erweiterungsregisters 24 über die Leitung 34 zum Register 28 übertragen. Der Inhalt vom Register 28 wird in die nächsthöheren Positionen
1 und 2 des Zählers 32 übertragen, und zwar durch ein von der Steuereinheit
12 abgegebenes Steuersignal A auf den Tor schaltkreis 33a. Die
höchste Stelle "0" des Zählers 32 wird zur Anzeige der über lauf funktion
verwendet, Die Steuereinheit 12 stellt fest, ob ein Überlauf-Zustand vorliegt,
indem sie über die Leitung 36 die Null-Position des Zählers 32
abfühlt· Zur Speicherung von Datenbytes in dem Hauptspeicher 6 oder
in dem Erweite runge speicher 8 werden die Register 18, 20 und 22,
welche die Adresse beinhalten, verwendet. Die Steuereinheit 12 gibt Steuersignale zum Speichern des nächstfolgenden Datenbytes in der angrenzenden
Position. Und zwar gibt die Steuereinheit 12 ein Signal über die Leitung 38 zu den Registern 22 und 24, wodurch der Inhalt dieser
beiden Register zu den entsprechenden Registern 30 und 28 übertragen
wird. Das Steuersignal A veranlaßt nun die übertragung des Inhalts
der Register 28 und 30 zum Zähler 32.
Die Verarbeitungseinheit kommt nun in den Zustand, in dem die Adresse
tatsächlich in den Registern 18 bis 24 erhöht wird, um den derzeitigen
Speicherzyklus auszuführen. Der erste Teil des Adressenerhöhungszykluses
bringt den Inhalt des Registers 18 durch ein Signal auf der Leäung 40 auf
den neuesten Stand. Wenn das Register 18 ein Übertragssignal erzeugt, wird dadurch angezeigt, daß ein Wechsel von der binären 15. Position ■
009843/1347
zu der binären O. Position eingetreten ist und der nächste Teil des Zykluses
bringt den Inhalt des Registers 20 auf den neuen Stand. Wenn das
Register 20 ein Übertrags signal erzeugt, gibt die Steuereinheit 12 ein
Signal Ar zu dem Zähler 32, um den Inhalt zu erhöhen und die Torschaltkreise
41 zu öffnen, damit der Inhalt vom Zähler 32 zu den Registern und 30 übertragen werden kann. Der vierte Teil des Adressierungszykluses
überträgt den Inhalt der Register 28 und 30 in die Register 24 bzw. 22.
Die Adressen in diesen Registern werden nun verwendet, um das nächste
Dätenbyte in eine Speicherzelle des Erweiterungsspeichers 8 über die
Adressensammelleitung 14 und den Adressenentschlüssler 42 zu laden.
Es ist natürlich ohne weiteres möglich, das vorliegende Ausführungsbeispiel
in mannigfacher Art und Weise abzuwandeln, ohne daß der eigentliche Gedanke der Erfindung verlassen wird. Außer anderen Speicherarten können z. B. auch nichtbyteorganisierte Verarbeitungseinheiten verwendet werden. '
009843/134?
Claims (2)
1. Verbessertes Adressierungs system für Speichervorrichtungen elektronischer
Datenverarbeitungsanlagen, insbesondere solcher, deren Hauptspeicher eine relativ kleine Speicherkapazität und relativ lange
Speicherzyklen haben und die zur Erweiterung der Operationskapazität mit einem äußeren schnellen Großraumspeicher z. B. einem Platten-,
Band- oder Trommelspeicher zusammenarbeiten, dadurch gekennzeichnet,
daß das für die ursprüngliche Speicherkapazität bemessene Register
(16) für die Adressenansteuerung und ein Erweiterungsregister (24)
das zur Unterscheidung zwischen ursprünglichem Speicher (6) und
Er weite rung s speicher (8) dient, mit je einem Register (30 bzw. 28) zur Adressenerhöhung bzw. -Verringerung und Speicherüberlaufanzeige zwecks Austausch von Adressenteilen verbunden ist, daß in Abhängigkeit von einem Übertrag in der vorletzten Stelle (20) des Registers
Er weite rung s speicher (8) dient, mit je einem Register (30 bzw. 28) zur Adressenerhöhung bzw. -Verringerung und Speicherüberlaufanzeige zwecks Austausch von Adressenteilen verbunden ist, daß in Abhängigkeit von einem Übertrag in der vorletzten Stelle (20) des Registers
009843/1347
(16) der^öchststellige Adressenteil (22) und der Inhalt (El und E2)
des Erweiterungsregisters (24), die in einem Zähler (32). stehen,
zu einem neuen Adressenteil verknüpft und in die entsprechenden
Register (22 und 24) übertragen werden, um. den Erweiterung sspeicher
(8) für die von dem äußeren Großraumspeicher abgegebenen Daten anzusteuern.
2. Verbessertes Adressierungssystem nach Anspruch 1, dadurch gekennzeichnet,
daß die zeitliche und logische Ablaufsteuerung für die Adressenerhöhung bzw. -Erniedrigung sowie die Synchronisierung
zwischen äußerem Großraumspeicher (2) und internen Speichern (6 und 8) durch eine Steuerschaltung (12) erfolgt, die über Torschaltungen bzw. Und-Schaltungen (z. B. 41 und 33a, b,) die entsprechenden
Registerein- und ausgänge steuert.
009843/1347
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US525464A US3387283A (en) | 1966-02-07 | 1966-02-07 | Addressing system |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1524773A1 true DE1524773A1 (de) | 1970-10-22 |
DE1524773B2 DE1524773B2 (de) | 1974-03-07 |
DE1524773C3 DE1524773C3 (de) | 1974-10-03 |
Family
ID=24093367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1524773A Expired DE1524773C3 (de) | 1966-02-07 | 1967-01-26 | Adressierungssystem für Speichervorrichtungen |
Country Status (8)
Country | Link |
---|---|
US (1) | US3387283A (de) |
BE (1) | BE693283A (de) |
CH (1) | CH450770A (de) |
DE (1) | DE1524773C3 (de) |
FR (1) | FR1511847A (de) |
GB (1) | GB1110994A (de) |
NL (1) | NL6701754A (de) |
SE (1) | SE340378B (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3487375A (en) * | 1967-06-19 | 1969-12-30 | Burroughs Corp | Multi-program data processor |
US3533077A (en) * | 1967-11-08 | 1970-10-06 | Ibm | Address modification |
GB1266579A (de) * | 1969-08-26 | 1972-03-15 | ||
US3699533A (en) * | 1970-10-29 | 1972-10-17 | Rca Corp | Memory system including buffer memories |
US3703708A (en) * | 1971-05-12 | 1972-11-21 | Gte Automatic Electric Lab Inc | Memory expansion arrangement in a central processor |
US3806877A (en) * | 1971-07-28 | 1974-04-23 | Allen Bradley Co | Programmable controller expansion circuit |
JPS5137853B2 (de) * | 1971-09-11 | 1976-10-18 | ||
JPS5128450B2 (de) * | 1971-10-06 | 1976-08-19 | ||
US3753232A (en) * | 1972-04-06 | 1973-08-14 | Honeywell Inf Systems | Memory control system adaptive to different access and cycle times |
US3798615A (en) * | 1972-10-02 | 1974-03-19 | Rca Corp | Computer system with program-controlled program counters |
US3848234A (en) * | 1973-04-04 | 1974-11-12 | Sperry Rand Corp | Multi-processor system with multiple cache memories |
GB1540923A (en) * | 1975-12-01 | 1979-02-21 | Intel Corp | Programmable single chip mos computer |
US4692859A (en) * | 1983-05-16 | 1987-09-08 | Rca Corporation | Multiple byte serial data transfer protocol |
DE3735784C2 (de) * | 1987-10-22 | 1996-12-12 | Zeiss Carl Fa | Mikroskop für photometrische Messungen |
TW267222B (en) * | 1994-10-05 | 1996-01-01 | Ibm | Improved method and system of addressing |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3014660A (en) * | 1956-10-01 | 1961-12-26 | Burroughs Corp | Address selection means |
DE1160222B (de) * | 1962-01-04 | 1963-12-27 | Siemens Ag | Schaltungsanordnung zur Adressenmodifikation bei einer programmgesteuerten digitalen Rechenmaschine |
US3266022A (en) * | 1962-01-08 | 1966-08-09 | Burroughs Corp | Computer addressing system |
-
1966
- 1966-02-07 US US525464A patent/US3387283A/en not_active Expired - Lifetime
-
1967
- 1967-01-11 GB GB1409/67A patent/GB1110994A/en not_active Expired
- 1967-01-26 DE DE1524773A patent/DE1524773C3/de not_active Expired
- 1967-01-27 BE BE693283D patent/BE693283A/xx unknown
- 1967-01-31 FR FR8330A patent/FR1511847A/fr not_active Expired
- 1967-02-06 NL NL6701754A patent/NL6701754A/xx unknown
- 1967-02-07 CH CH182667A patent/CH450770A/de unknown
- 1967-02-07 SE SE01689/67A patent/SE340378B/xx unknown
Also Published As
Publication number | Publication date |
---|---|
SE340378B (de) | 1971-11-15 |
DE1524773C3 (de) | 1974-10-03 |
US3387283A (en) | 1968-06-04 |
FR1511847A (fr) | 1968-02-02 |
CH450770A (de) | 1968-01-31 |
BE693283A (de) | 1967-07-03 |
GB1110994A (en) | 1968-04-24 |
DE1524773B2 (de) | 1974-03-07 |
NL6701754A (de) | 1967-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3909896C2 (de) | ||
DE1524773A1 (de) | Verbessertes Adressierungssystem fuer Speichervorrichtungen elektronischer Datenverarbeitungsanlagen | |
DE2803989A1 (de) | Wahlfreie zugriffsspeichervorrichtung fuer digitale daten | |
DE2142634B2 (de) | Assoziativspeicher | |
DE19645745B4 (de) | Dynamischer Schreib-/Lesespeicher | |
DE2364254B2 (de) | Schaltungsanordnung fuer datenverarbeitende geraete | |
DE2059917A1 (de) | Datenspeicher | |
DE1524788A1 (de) | Schaltungsanordnung zur Erkennung und zum automatischen Ersetzen von schadhaften Speicherstellen in Datenspeichern | |
DE2134816A1 (de) | Einrichtung zur adressenuebersetzung | |
DE2657118A1 (de) | Anordnung zur verarbeitung von daten | |
DE602004012923T2 (de) | Wortweise programmierbarer Flash-Speicher | |
DE3000012A1 (de) | Schaltungsanordnung zur ausfuehrung eines uebertragungsbefehls in einer datenverarbeitungsanlage | |
DE3620225C2 (de) | ||
DE2365778A1 (de) | Rechner | |
DE2161940A1 (de) | Speichersystem mit geringem Energiebedarf | |
DE102018204341A1 (de) | Multi-rank-sdram-steuerverfahren und sdram-controller | |
DE2000608C3 (de) | Schaltungsanordnung fuer eine Nachrichtenverarbeitungs-,insbesondere fuer eine Nachrichtenvermittlungsanlage | |
DE4114545C2 (de) | Schaltungsanordnung für einen Mikrocomputer | |
DE3539129C2 (de) | ||
DE19944040C2 (de) | Integrierter Speicher mit zwei Burstbetriebsarten | |
DE2714314A1 (de) | Datenverarbeitende vorrichtung mit einem datenspeicher | |
DE2355814A1 (de) | Kanalzugriffseinrichtung fuer eine hierarchische speicheranordnung | |
DE19933539A1 (de) | Integrierter Speicher | |
DE3617964C2 (de) | ||
DE4028979C2 (de) | Einrichtung zur Diagnose von nicht rücklesbaren Ports in Mikrocomputern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |