-
Die
vorliegende Erfindung bezieht sich auf eine Ansteueranordnung zum
Reduzieren von hörbarem
Geräusch,
einen Leistungswandler mit einer derartigen Ansteueranordnung wie
auch auf ein Verfahren, einen Leistungswandler, so wie in einem
Quasiresonanz-Schaltleistungswandler zur Verwendung in TVs, VCRs,
Druckern, Computern usw., anzusteuern. Der entsprechende Stand der
Technik ist in
JP20018453
A offenbart.
-
HINTERGRUND DER ERFINDUNG
-
In
vielen Schaltleistungswandlern ist die Minimalfrequenz nicht unterhalb
20 kHz begrenzt, wie zum Beispiel in Quasiresonanzwandlern. Das
bedeutet, dass der Wandler hörbares
Geräusch
erzeugen kann, was nicht akzeptabel ist und was durch das menschliche
Ohr wahrgenommen werden kann. In einigen Wandlern wie in Sperrwandlern
kann dies passieren, wenn der Wandler kurzgeschlossen ist, beim
Hochfahren oder beim Abschalten des Wandlers. Wenn ein Quasiresonanzwandler
auf hohen Leistungsniveaus betrieben wird, wird die Frequenz, mit
welcher der Wandler geschaltet wird, niedriger. Die Schaltfrequenz
wird weiterhin verringert, wenn der Strom durch den Schalter hoch
wird, wobei dieser Schalter normalerweise durch irgendeine Art von Transistorschaltung
wie einen FET-Transistor realisiert wird. Es existiert also ein
Problem mit den Wandlern von heute.
-
US 6.011.361 beschreibt
einen Abwärtswandler
zum Zünden
und Betreiben einer Hochdruck-Gasentladungslampe. Hier kann die
maximale Ausschaltzeit des Transistors, der den Wandler schaltet,
eingestellt werden, um den Betrieb unterhalb 20 kHz zu vermeiden.
In diesem Dokument gibt es keine Überwachung oder direkte Begrenzung
der Frequenz, nur Begrenzungen für
die Ausschaltzeit werden eingestellt. Diese Begrenzungen sind die ganze
Zeit eingestellt, unabhängig
davon, ob die Schaltfrequenz hoch oder niedrig ist. Die Ausschaltzeit
bekommt eine Obergrenze von 36 μs
und eine Untergrenze von 5 μs.
In Bezug auf hörbares
Geräusch
wird der Schalter eingeschaltet, wenn eine Zeitgrenze für die Ausschaltzeit
erreicht ist. Um für diese
Anordnung daran zu arbeiten, hörbares
Geräusch
zu reduzieren, müssen
die Last und die Eingangsspannung bekannt sein. Da die Schaltung
zum Treiben einer Lampe, deren Last bekannt ist, angeordnet ist,
funktioniert dies in dieser Umgebung gut. Es würde aber zum Reduzieren hörbaren Geräusches für eine Stromversorgung
nicht richtig funktionieren, weil eine Stromversorgung mit mehreren
verschieden Arten von Lasten arbeiten können muss und Begrenzung der
Schaltperiode nur gemacht werden muss, wenn die Frequenz tatsächlich niedrig
ist und nicht, wenn der Wandler normal arbeitet. Dieses Dokument
beschreibt auch nicht die Begrenzung des Spitzenstroms in dem Transistor
in einem diskontinuierlichen Leitungsmodus.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Die
vorliegende Erfindung bezieht sich auf das Problem der Reduzierung
von hörbarem
Geräusch
in Leistungswandlern, das zum Beispiel beim Hochfahren, Kurzschluss, Überlast
oder beim Abschalten eines Wandlers vorhanden sein kann. Die Erfindung
ist durch die unabhängigen
Ansprüche
definiert. Die abhängigen
Ansprüche
definieren vorteilhafte Ausführungsformen.
-
Das
Problem wurde gelöst
mit einem Verfahren zum Ansteuern eines Leistungswandlers mit mindestens
einem Schalter, wobei die Schaltfrequenz des ersten Schalters überwacht
wird und der erste Schalter so angesteuert wird, dass die Frequenz über einem
bestimmten, hörbares
Geräusch
erzeugenden, Niveau bleibt.
-
Mit
einer bevorzugten Ausführungsform
der vorliegenden Erfindung wurde ein Wandler realisiert, der wenige
zusätzliche
Komponenten in der Ansteueranordnung benötigt, was dadurch die Kosten
der Ansteueranordnung und des Wandlers niedrig hält. Zusätzliche Vorteile der Erfindung
werden aus der folgenden Beschreibung deutlich.
-
KURZBESCHREIBUNG DER ZEICHNUNG
-
Es
zeigen:
-
1 ein
Schaltbild eines Sperrwandlers gemäß einer bevorzugten Ausführungsform
der Erfindung,
-
2 den
Controller eines Sperrwandlers gemäß einer bevorzugten Ausführungsform
der Erfindung,
-
3 eine
Grafik mit verschiedenen Strömen
und Spannungen während
einiger Arbeitszyklen des Wandlers aus 1,
-
4 eine
Grafik mit verschiedenen Strömen
und Spannungen während
noch einiger Arbeitszyklen des Wandlers aus 1, und
-
5 ein
Schalbild eines Sperrwandlers gemäß einer anderen Ausführungsform
der Erfindung.
-
DETAILLIERTE BESCHREIBUNG
DER ERFINDUNG
-
Die
vorliegende Erfindung wird im Folgenden in Bezug auf Sperrwandler
für DC/DC-Wandlung
beschrieben. Die Erfindung ist trotzdem in keiner Weise auf derartige
Wandler oder nur auf DC/DC-Wandlung begrenzt, sondern kann in jede
Art von Wandler implementiert werden. Wie beispielsweise Abwärts-, Aufwärts oder
Abwärts/Aufwärts. Wandlung
kann ebenso andere Arten von Wandlung sein, wie AC/DC, DC/AC oder
AC/AC.
-
1 zeigt
einen erfindungsgemäßen Sperrwandler 10,
der als Stromversorgung arbeitet. Der gezeigte Wandler ist ein Wandler,
in dem Stromsteuerung verwendet wird. In diesem Wandler gibt es eine
Eingangsspannungsquelle 12 mit einer Spannung VIN, die zwischen Masse und einem ersten Ende
der Primärwicklung 16 eines
Leistungswandlermittels in Form eines Transformators 14 angeschlossen
ist. Das zweite Ende der Primärwicklung 16 ist
an die Drain eines ersten Transistors oder ersten Schalters 26 angeschlossen,
wobei der Transistor vorzugsweise ein FET-Transistor ist. Das Gate
des ersten Transistors 26 ist an einen Treiberausgang 40 einer
Ansteueranordnung oder Controllers 28 angeschlossen. Die
Source des Transistors 26 ist an einen Abtastwiderstand 44,
der wiederum an Masse angeschlossen ist, angeschlossen. Der Verbindungspunkt zwischen
der Source des Transistors 26 und dem Abtastwiderstand 44 ist über eine
Parallelschaltung mit einem Widerstand 46 und einem Kondensator 48 an einen
Abtasteingang 43 des Controllers 28 angeschlossen.
Der Controller 28 hat einen Erdungsanschluss 42,
der zum Erden der verschiedenen, den Controller ausmachenden Schaltungen
an Masse angeschlossen ist. Der Controller 28 enthält eine
Einschaltrücksetzungsschaltung 34 und
einen Oszillator 36, beide an einen PWM-Controller oder
Gateansteuerschaltung 32 angeschlossen. Die Gatesteuerschaltung 32 ist
auch an einen Ansteuereingang 38 und den Abtasteingang 43 angeschlossen.
Die Gateansteuerschaltung 32 ist außerdem an einen Reset-Eingang
R eines RS-Flipflops 30 und an einen Set-Eingang des RS-Flipflops 30 angeschlossen. Das
RS-Flipflop hat einen Ausgang Q, der an das Gate des Transistors 26 angeschlossen
ist. Der Controller 28 hat einen Timer 45, der
zwischen dem Treiberausgang 40 und der Gatetreiberschaltung 32 angeschlossen
ist.
-
Ein
erstes Ende der Sekundärwicklung 18 des
Transformators 14 ist an eine Diode 20 angeschlossen,
die wiederum an einen ersten Kondensator 22 und eine Last 24 angeschlossen
ist. Die Last 24, der erste Kondensator 22 und
die Sekundärwicklung 18 des
Transformators 14 sind auch an Masse angeschlossen, vorzugsweise über galvanische
Isolation. Ein Verbindungspunkt zwischen der Diode 20, dem
Kondensator 22 und der Last 24 ist auch an den Ansteuereingang 38 des
Controllers 28 angeschlossen. Der Verbindungspunkt ist
vorzugsweise über
einen Optokoppler an den Ansteuereingang 38 angeschlossen.
-
2 zeigt
ein elektrisches Schaltbild von Teilen des Controllers 28 gemäß einer
bevorzugten Ausführungsform
der vorliegenden Erfindung. Der Abtasteingang 43 des Controllers 28 ist
an einen ersten Eingang einer Vergleichsanordnung in Form eines
ersten Komparators 52, wobei der erste Komparator in der
Gatetreiberschaltung 32 bereitgestellt ist, angeschlossen.
Eine Stromquelle 56 ist über einen zweiten Schalter 54 an
den genannten ersten Eingang des Komparators 52 angeschlossen.
Ein zweiter Eingang des Komparators 52 ist an eine Spannungsquelle 50 angeschlossen.
Der Ausgang des ersten Komparators 52, dessen Ausgang an
den Transistor 26, der einen ersten Schalter bildet, angeschlossen
ist, ist auch an einen Takteingang dk eines D-Flipflops 58 angeschlossen.
Ein zweiter Komparator 57 hat einen an einen D-Eingang
des D-Flipflops 58 angeschlossenen Ausgang. Der zweite
Komparator 57 hat einen positiven Eingangsanschluss, der
ein Signal von dem vorher erwähnten
Timer empfängt, und
einen negativen Eingangsanschluss, der an eine Referenzspannung
Vref angeschlossen ist. Der zweite Schalter 54 wird
durch die Gatetreiberschaltung 32 auf eine Weise angesteuert,
die später
in dieser Beschreibung beschrieben wird. Es ist auch klar, dass der
zweite Schalter, die Stromquelle, die Spannungsquelle, das D-Flipflop
und der zweite Komparator auch in der Gatetreiberschaltung bereitgestellt
sind.
-
3 zeigt
verschiedene Spannungen und Ströme
des Sperrwandlers aus 1 und 2. Oben
in 3 ist die Variation der Spannung Ud über die
Drain des Transistors 26 über die Zeit genauso wie die
Eingangsspannung Vi gezeigt. Unterhalb dieser
Spannung sind die Treiberspannungspulse V40 gezeigt,
die von der Gatetreiberschaltung 32 zu dem Gate des Transistors 26 erzeugt
werden, um diesen zu schalten. Unterhalb der Treiberpulse ist der
Strom I26 gezeigt, der durch den Transistor
fließt,
und unterhalb des Stroms durch den Transistor ist der Ausgangsstrom
I18 des Wandlers gezeigt. Unter dem Ausgang strom
I18 ist eine Spannung V45 gezeigt,
die von dem Timer 45 zusammen mit dem Referenzspannungspegel
Vref an den zweiten Komparator 57 geliefert
wird. Unter der von dem Timer 45 gelieferten Spannung V45 ist eine Ausgangsspannung V57 von dem
zweiten Komparator 57 gezeigt, und unter dieser Spannung
V57 eine andere Spannung S54,
die von dem D-Flipflop an den zweiten Schalter 54 geliefert wird. 4 zeigt
dieselben Arten von Strömen
und Spannungen wie 3, aber für höhere Lasten, d.h. höhere Ausgangsströme und wenn
die Frequenz so niedrig wird, dass hörbares Geräusch erzeugt wird.
-
Im
normalen Betrieb, d.h. wenn die Frequenz über einem hörbares Geräusch entwickelnden Niveau ist,
liefert der Wandler in bekannter Weise eine Ausgangsspannung an
die Last. Das Ansteuern des ersten Schalters 26 wird auch
in bekannter Weise gemacht, in dem Stromsteuerung durch Regeln des Spitzenstroms
durch den Schalter 26 und Abtasten, wann die Spannung über der
Drain des Transistors 26 minimal oder null ist, verwendet
wird. Alternativ kann man abtasten, ob es über die Primärwicklung 16 des
Transformators 14 einen Nulldurchgang der Spannung gibt
und eine Verzögerung
addieren, dieser Betriebsmodus ist als ein kritischer diskontinuierlicher
oder selbstschwingender Stromquellen-Modus (SOPS) bekannt. Der Spitzenstrom,
für den
das Schalten gemacht werden muss, wird durch die Ausgangsspannung
des Wandlers gegeben. Aus 3 und 4 kann
gesehen werden, dass die Frequenz bei höheren Leistungspegeln, d.h.
wenn der Wandler mehr Strom liefert, niedriger wird. Außerdem wird
der Spitzenstrom größer, wenn
die Einschaltzeit des Transistors 26 länger ist, was auch die Frequenz
verringert. Die sekundäre
Taktzeit, d.h. die Zeit, in welcher der Strom durch die Ausgangsstufe
fließt,
ist von der Ausgangsspannung V18 abhängig. Wenn
die Ausgangsspannung fällt,
nimmt die sekundäre
Taktzeit zu, so dass die Frequenz abnimmt. Im normalen Betrieb wird
der Wandler in einem Frequenzbereich über 20 kHz arbeiten. Wenn es
aber eine große
Last gibt, so wie wenn der Wandler kurzgeschlossen wird, beim Hochstarten,
bei Überlast
oder beim Abschalten des Wandlers, kann hörbares Geräusch erzeugt werden, was äußert unerwünscht ist.
Wie diese niedrigen Frequenzen reduziert werden können, wird
im Folgenden näher
beschrieben. Ein typischer Controller ist im Datenblatt TEA1507
von Philips Semiconductors beschrieben, das hiermit durch Erwähnung mit
einbezogen wird.
-
Wie
vorher erwähnt,
wird die Ausgangsspannung V18 des Wandlers
durch Ansteuerung der Stromdurchgangszeit in der Primärwindung 16 unter Verwendung
des Controllers 28 gesteuert. Dieser Strom wird durch Messung
der Spannung über
dem Abtastwiderstand 44 bestimmt. Diese Spannung wird in
die Gatetreiberschaltung 32 einge speist, welche die Leitungszeit
des Transistors 26, typischerweise ein Feldeffekttransistors
wie ein BJT oder ein MOSFET, als Antwort auf den abgetasteten Strom
einstellt. In der bevorzugten Ausführungsform wird dies durch
Vergleichen der Spannung über
dem Abtastwiderstand mit der Spannung aus der Spannungsquelle 50 in
dem ersten Komparator, der einen hohen Spannungspegel erzeugt, getan.
Der hohe Spannungspegel schaltet dann den ersten Schalter 26 ein. Wenn
der Transistor 26 abgeschaltet wird, bricht das magnetische
Feld in dem Transformator 14 zusammen, und in dem magnetischen
Feld gespeicherte Energie wird in einen Strom in der Sekundärschaltung
umgewandelt, der den ersten Kondensator 22 auflädt. Während des
primären
Takts ist die Drainspannung Ud etwa 0, während des
sekundären
Takts Ud = Vi +
nV18, wobei n das Verhältnis zwischen Primärwindung 16 und
Sekundärwindung 18 ist.
-
Im
normalen Betrieb des Controllers 28 wird der erste Schalter 26 eingeschaltet,
wenn die Spannung über
der Drain nahe an null geht. Diese Spannung kann durch Abtasten
der Spannung über
einen Abtastanschluss in der Mitte der Primärwindung des Transformators
bereitgestellt werden. Sie kann auch durch einen Transformator mit
einer zusätzlichen
Abtastwindung, die der Controller abtastet, oder durch irgend andere
passende Mittel bereitgestellt werden. Die Ansteuerung des Schalters 26 wird
entsprechend der Steuerung im selbstschwingenden Modus oder der
Steuerung im kritischen diskontinuierlichen Modus gemacht, was in
der Technik gut bekannt ist. Die Spannung aus der Spannungsquelle
muss nicht fest sein, sondern wird in Abhängigkeit von der gemessenen
Ausgangsspannung, wie sie am Ansteuerungseingang des Controllers 28 empfangen
wird, variiert. Alles dies ist Standardstromansteuerung eines Wandlers.
-
Wenn
die Zeit zu lang ist, d.h. die Frequenz ein festgesetztes Niveau,
wie 20 kHz, bei dem hörbares
Geräusch
erzeugt wird, erreicht, sendet der Timer 45 ein Signal
zum Regeln des ersten Schalters 26 an die Gatetreiberschaltung 32.
Die Gatetreiberschaltung 32 steuert dann den ersten Schalter 26 an,
so dass die Frequenz wieder ansteigt.
-
Wie
vorher beschieben, überwacht
der Timer 45 der Kontolleinheit 28 die Frequenz
des ersten Schalters 26. Er tut dies durch Zählen der
Zeit, seit der Schalter 26 zuletzt eingeschaltet war. Wenn
die Zeit ein gesetztes Zeitlimit entsprechend einer ausgewählten Frequenz
ist, die in der bevorzugten Ausführungsform
20 kHz, das Limit zur Erzeugung hörbaren Geräuschs (d.h. die Zeit ist 50 μs), erreicht, wird
eine Anzeige an die Gatetreiberschaltung gegeben. Dies wird getan,
indem der Timer 45 eine Spannung, die mit der Zeit zunimmt,
an den zweiten Komparator 57 liefert. Wenn diese Spannung
größer als die
Referenzspannung Vref ist, liefert der zweite
Komparator 57 einen hohen Spannungspegel an das D-Flipflop 58.
Die Referenzspannung ist hier so gesetzt, dass der Pegel Vref von der Spannung von dem Timer erreicht
wird, wenn eine der Periode der gesetzten Frequenz entsprechende
Zeit erreicht ist. Das D-Flipflop 58 setzt dann seinen
Ausgang Q auf High, wenn es das nächste Mal getaktet wird. Die Gatetreiberschaltung
schließt
dann den zweiten Schalter 54 zur selben Zeit, zu der der
erste Schalter 26 eingeschaltet wird. Dies wird durch die
Tatsache erreicht, dass der Ausgang des ersten Komparators 52,
der den ersten Schalter 26 treibt, auch als das Taktsignal
für das
D-Flipflop 58 verwendet wird, wobei das D-Flipflop 58 dann
den hohen Spannungspegel, der den zweiten Schalter einschaltet,
austaktet. Das lässt
die Stromquelle 56 das Aufladen des Kondensators 48 starten.
Wenn dies getan ist, wird die Spannung über dem Kondensator 48 zu
der Spannung über
dem Abtastwiderstand 44 addiert, was dazu führt, dass
der Komparator 52 den ersten Schalter 26 bei einem
niedrigeren Strompegel abschaltet. Wenn dies getan ist, ist die
Frequenz des ersten Schalters 26 erhöht. Wenn der erste Schalter 26 abgeschaltet
ist, wird der zweite Schalter 54 eingeschaltet gelassen.
Der Timer 45 wird zurückgesetzt,
wenn der erste Schalter 26 eingeschaltet wird und startet
wieder zu zählen.
Wenn sich das Problem mit der niedrigen Frequenz durchsetzt, erzeugt
der Timer einen weiteren Hinweis, die den zweiten Schalter 54 eingeschaltet
lässt.
Wenn die Frequenz trotzdem über
das genannte gesetzte Niveau geht, erreicht der Ausgang des Timers 45 nicht
den Spannungspegel Vref und der zweite Komparator 57 erzeugt
deshalb eine niedrige Spannung, die an das D-Flipflop 58 geliefert
wird. Das nächste
Mal, wenn das D-Flipflop durch das Einschalten des ersten Schalters 26 getaktet
wird, geht der Q-Ausgang des D-Flipflop auf Low, was den zweiten
Schalter 54 ausschaltet. Der Widerstand 46 wird
zum Entladen des Kondensators 48 verwendet.
-
Mit
der bevorzugten Ausführungsform
werden Geräusch
erzeugende Frequenzen wesentlich reduziert. Das beschriebene Beispiel
wurde für Stromsteuerung
gegeben. Die beschriebene bevorzugte Ausführungsform ist ein kosteneffektives
Verfahren. Der Widerstand 46 und der Kondensator 48 existieren
in vielen Systemen schon zum sanften Hochstarten des Wandlers. Das
bedeutet, dass die Erfindung preiswert ist, da keine zusätzlichen
Komponenten benötigt
werden. Es ist auch eine gut bekannte Tatsache, dass es notwendig
ist, die Anzahl der Komponenten in einem Wandler auf einem Minimum
zu halten, um die Kosten niedrig zu halten. Da der Widerstand 46 und
der Kondensator 48 nicht im Controller sind, können sie
nach Wunsch gewählt werden,
um ein gutes Arbeiten der Erfindung zu erhalten. Dies ergibt große Flexibilität bei der
Entscheidung, wie schnell die Spit zenstrombegrenzung zu tun ist.
Diese bevorzugte Ausführungsform
wurde auch mit guten Resultaten getestet.
-
Die
Erfindung kann auch bei Verwendung von Spannungssteuerung implementiert
werden. Ein spannungsgesteuerter Wandler ist in 5 gezeigt. 5 ist
auf viele Weise ähnlich
zu 1. Der Unterschied ist, dass der Controller keinen
Abtasteingang 43 hat und dass es keinen Abtastwiderstand 44 oder Parallelschaltung 46, 48 in
dem Wandler aus 5 gibt. Der Rest der Teile ist
gleich und wird hier nicht weiter beschrieben. In diesem Fall wird
die Einschaltzeit des ersten Schalters 26 durch direkte PWM-Steuerung
begrenzt. Hier wird die Einschaltzeit durch die Ausgangsspannung
gesteuert. Erhöhung einer
Spannung im Vergleich zu einer Referenzspannung kann auch hier eine
rechtzeitige Begrenzung bereitstellen. Anzeige auf niedrige Frequenz
kann auch hier durch Verwendung eines an den Timer angeschlossenen
Komparators bereitgestellt werden. Trotzdem wird Stromsteuerung
in vielen Fällen
der Spannungssteuerung vorgezogen, weil dann die Steuerung direkter
und schneller ist.
-
Es
gibt einen Umstand, wo es eine Frequenz unterhalb 20 kHz geben kann,
trotz der oben erwähnten
Steuerung der Einschaltzeit des ersten Schalters gemäß der vorliegenden
Erfindung. Der erste Schalter 26 hat eine minimale Einschaltzeit,
d.h. eine kleinste Zeit, die er eingeschaltet sein kann. Wenn die
von der Gatetreiberschaltung 32 gesetzte Einschaltzeitbegrenzung
niedriger als diese ist, kann der erste Schalter 26 nicht
unter dieses Limit gehen. In diesem Fall kann die Frequenz unter
das gesetzte Limit gehen. Aber das Geräusch kann in diesem Fall nicht
stark sein, weil dann die Spitzenströme in dem System auch gering
sind.
-
Es
gibt eine alternative Ausführungsform
der Erfindung, und das ist, dass der erste Schalter 26 direkt
eingeschaltet wird, wenn die Anzeige empfangen wird. Wenn die Gatetreiberschaltung 32 die
Anzeige von dem Timer empfängt,
schaltet sie unmittelbar den ersten Schalter 26 ein. Dies
kann durch passende Logikschaltungen mit den Lehren der bevorzugten
Ausführungsform
implementiert werden. Der Wandler geht dann in den stetigen Leitungsmodus und
dies begrenzt direkt die Frequenz. Es gibt aber mit dieser Ausführungsform
ein Problem, und das ist, dass die Diode 20 an der Ausgangsseite
heiß werden könnte.
-
Um
dies zu lösen,
kann die zweite Ausführungsform
der Erfindung mit einer der zuvor beschriebenen Ausführungsformen
kombiniert werden, d.h. dass der erste Schalter 26 automatisch
eingeschaltet wird, wenn die Frequenz unter das gesetzte Frequenzniveau
geht, und gleichzeitig wird auch die Einschaltzeit des Schalters
durch Stromsteuerung oder Spannungssteuerung begrenzt. Dies verringert
die Temperatur der Diode 20.
-
Abschließend wird
ein erfindungsgemäßes Verfahren
zum Steuern eines Wandlers beschrieben. In dem beschriebenen Verfahren
wird das Verfahren der Begrenzung der Einschaltzeit des ersten Schalters 26 durch
Stromsteuerung damit beschrieben, wie der erste Schalter 26 geregelt
wird und dann wie der zweite Schalter 54 geregelt wird.
Das Verfahren wird außerdem
vorzugsweise in Form von Hardware implementiert.
-
Das
Verfahren, den ersten Schalter zu steuern, wird gestartet, wenn
der Wandler eingeschaltet wird. Danach wird der Schalter eingeschaltet.
Dann gibt es einen Vergleich zwischen den addierten Spannungen,
d.h. den Spannungen über
dem Kondensator 48 und dem Abtastwiderstand 44,
mit der Spannung V50. Wenn die addierten
Spannungen über der
Spannung V50 sind, wird der erste Schalter 26 ausgeschaltet.
Wenn nicht, wird der Vergleich wieder gemacht. Zu bemerken ist,
dass wenn es keine niedrige Frequenz gibt, dann ist die Spannung
des Kondensators 48 null und der Vergleich wird nur zwischen
der Spannung über
dem Abtastwiderstand 44 und V50 gemacht,
was der normale Betriebsmodus ist. Danach wird untersucht, ob es
ein Signal zum Einschalten des ersten Schalters 26 gibt.
In der bevorzugten Ausführungsform
wird dies durch die Tatsache angezeigt, dass ein Nulldurchgang der
Spannung über
der Primärwindung
des Transformators stattfindet. Wenn es keine solche Anzeige oder
Signal gibt, wird eine neue Untersuchung gemacht. Wenn aber es eine
solche Anzeige gibt, wird der Schalter 26 wieder eingeschaltet,
und das Verfahren geht wie zuvor beschrieben so lange weiter wie
der Wandler eingeschaltet ist.
-
Das
Verfahren zur Steuerung des zweiten Schalters 54 startet ähnlich wenn
der Wandler eingeschaltet wird. Dann wird untersucht, ob es eine
ansteigende Flanke des Gate-treibenden Signals zum Einschalten des
ersten Schalters 26 gibt. Wenn es ein solches Signal gibt,
startet der Timer 45 durch Prüfen der Frequenz damit, zu
arbeiten, wenn nicht, wartet das Verfahren auf eine neue ansteigende Flanke.
Danach fährt
das Verfahren fort, die Frequenz am ersten Schalter 26 zu
prüfen.
Wenn die Frequenz über
einem bestimmten festegesetzten Niveau bleibt oder nicht unter dieses
geht, wird der zweite Schalter 54 abgeschaltet, falls er
vorher eingeschaltet war, und es wird wieder untersucht, ob es eine
anstei gende Flanke eines Gate-treibenden Signals gibt. Ist aber
die Frequenz unter dem Niveau, das in der bevorzugten Ausführungsform
20 kHz ist, wird auf diesen Effekt ein Hinweis gemacht. Dann wird
der zweite Schalter 54 eingeschaltet, wenn er nicht bereits
eingeschaltet war. Durch Einschalten des zweiten Schalters 54 wird
der Kondensator 48 aufgeladen und die Spannung über dem
Kondensator 48 wird zu der Spannung über dem Widerstand 44 zur
Verwendung in dem Vergleichsschritt der Regelung des ersten Schalters 26 addiert.
Danach wird die Untersuchung auf eine ansteigende Flanke des Gate-treibenden
Signals wiederaufgenommen. Danach fährt das Verfahren wie beschrieben
fort.
-
Wenn
die Erfindung mit dem Gehen in den kontinuierlichen Leitungsmodus
und dem Einschalten des ersten Schalters 26 nach der Anzeige
kombiniert wird, dann wird der Schritt, den zweiten Schalter 54 einzuschalten,
mit der Erzeugung eines Signals zum Einschalten des ersten Schalters 26 versehen. Wenn
die Erfindung nur mit dem Versetzen des Wandler in den kontinuierlichen
Leitungsmodus verwendet wird, werden die Schritte des Aus- und Einschaltens
des zweiten Schalters 54 ausgelassen, und es gibt keine
Addition von Spannungen in dem Vergleichsschritt in der Regelung
des ersten Schalters 26, d.h. nur die Spannung über dem
Abtastwiderstand 44 wird mit V50 verglichen.
-
Bevorzugte
Ausführungsformen
dieses Verfahrens können
wie folgt zusammengefasst werden. Verfahren zum Ansteuern von mindestens
eines ersten Schalters in einem Leistungswandler mit den Schritten
des Überwachens
der Schaltfrequenz des ersten Schalters und Ansteuerns des ersten
Schalters, so dass die Frequenz über
einem bestimmten, hörbares
Geräusch
erzeugenden Niveau bleibt. Vorzugsweise umfasst ein solches Verfahren
den weiteren Schritt des Indizierens, wenn die Frequenz auf dieses
genannte Niveau fällt.
Vorzugsweise enthält der
Schritt des Ansteuerns das automatische Einschalten des ersten Schalters
nach der Anzeige. Vorzugsweise enthält der Schritt des Ansteuerns
Begrenzung der Einschaltzeit des ersten Schalters. Vorzugsweise
ist die Einschaltzeit durch direkte PWM-Steuerung begrenzt. Vorzugsweise
wird die Einschaltzeit durch Begrenzen des Spitzenstroms durch den
ersten Schalter begrenzt. Vorzugsweise enthält der Schritt der Ansteuerung
eine Addierung einer Spannung zu der Spannung über einem Abtastwiderstand
durch den der Strom durch den ersten Schalter auch fließt, und
Vergleichen der addierten Spannungen mit einer Referenzspannung,
um den ersten Schalter abzuschalten. Vorzugsweise wird das Addieren
einer Spannung durch Aufladen eines Kondensators mit Strom aus einer
Stromquelle getan. Vorzugsweise wird das Aufladen des Kondensators
auf die genannte Anzeige hin gestartet.
-
Mit
der vorliegenden Erfindung wird so hörbares Geräusch von dem Wandler reduziert.
Die vorliegende Erfindung arbeitet normal, wenn außergewöhnliche
Umstände
wie Überlast,
Kurzschluss, Hochstarten oder Abschalten des Wandlers vorliegen.
Ein einfacher, preiswerter und effektiver Weg, hörbares Geräusch in einem Leistungswandler
zu reduzieren, wurde auf diese Art erklärt. Es ist festzustellen, dass
die oben erwähnten
Ausführungsformen
die Erfindung mehr erläutern
als begrenzen, und dass Fachleute fähig sein werden, viele alternative Ausführungsformen
zu entwerfen, ohne von dem Rahmen der anhängenden Ansprüche abzuweichen. In
den Ansprüchen
sollen jegliche Bezugszeichen, die in Klammern gesetzt sind, nicht
aufgefasst werden, als begrenzten sie die Ansprüche. Das Wort „umfassen" schließt nicht
die Anwesenheit von anderen Elementen oder Schritten als die in
einem Anspruch aufgelisteten aus. Das Wort „ein" oder „eine" vor einem Element schließt nicht
die Anwesenheit einer Vielzahl solcher Elemente aus. Die Erfindung kann
mittels Hardware mit mehreren verschiedenen Elementen und mittels
eines passend programmierten Prozessors implementiert werden. In
dem Anordnungsanspruch, der mehrere Mittel aufzählt, können mehrere dieser Mittel
durch ein und dasselbe Stück Hardware
ausgeführt
sein. Die bloße
Tatsache, dass bestimmte Maßnahmen
in zueinander unterschiedlichen abhängigen Ansprüchen aufgeführt werden, deutet
nicht an, dass eine Kombination dieser Maßnahmen nicht zum Vorteil verwendet
werden kann.