JPH10198355A - 周波数検出装置 - Google Patents

Abstract

(57)【要約】 【課題】全ての可聴周波数帯域において、瞬時に精度の
高い周波数検出を簡便で小規模な構成で行う。 【解決手段】入力波形信号をデジタル信号に変換するＡ
／Ｄ変換器と、Ａ／Ｄ変換器により変換されたデジタル
信号から周波数検出に不要な成分を除去する第１の処理
を行うものであり、入力波形信号の性質に応じて第１の
処理の処理内容を変更するデジタル信号処理手段と、デ
ジタル信号処理手段によって不要な成分を除去されたデ
ジタル信号を、連続的なアナログ信号に変換する第１の
Ｄ／Ａ変換器と、第１のＤ／Ａ変換器によって変換され
たアナログ信号の所定のポイント間の時間間隔を計数す
る計数手段と、計数手段による計数結果に基づいて、入
力波形信号の周波数を決定する周波数決定手段とを有す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、周波数検出装置に
関し、さらに詳細には、ハーモニー効果付加装置におけ
る周波数の検出、または音響フィードバックや定常ノイ
ズ除去装置における周波数の検出、あるいは、所謂、ギ
ター・シンセサイザーのように入力波形信号の周波数に
より波形生成を制御する波形生成装置における周波数の
検出などのように、リアルタイムで瞬時に入力波形信号
の基本周波数を検出する際に用いて好適な周波数検出装
置に関する。

【０００２】

【従来の技術】従来より、リアルタイムで瞬時に入力波
形信号の周波数を検出する周波数検出装置としては、入
力波形信号をＡ／Ｄ（アナログ／デジタル）変換器によ
り一旦Ａ／Ｄ変換した後に、デジタル信号処理用の集積
回路たるＤＳＰ（デジタル・シグナル・プロセッサ）に
よって、入力波形信号に含まれるノイズや倍音といった
周波数の測定に不要な成分をＬＰＦ（ロー・パス・フィ
ルター）により低減させて波形整形する処理を行うとと
もに、さらに波形整形された信号のレベルが所定の閾値
より大きいか否かの論理変化の時間間隔をカウンター
（計数手段）によりカウント（計数）し、そのカウント
値に基づいて周波数を算出して、入力波形信号の周波数
を得るようにした周波数検出装置が知られている。

【０００３】しかしながら、こうした従来の周波数検出
装置にあっては、入力波形信号のレベルが所定の閾値よ
り大きいか否かの論理変化の時間間隔をカウントする時
間単位が、Ａ／Ｄ変換の際のサンプリング周期であるた
めに、特に高い周波数においては、高い精度が得られな
いという問題点があった。

【０００４】具体的に説明すると、例えば、従来の周波
数検出装置において、図１（ａ）に示すように、周波数
が５ｋＨｚの入力波形信号（アナログ信号）Ａをサンプ
リング周期ｔでサンプリングしてＡ／Ｄ変換によりデジ
タル信号Ｂに変換し、極性が負から正に変わるゼロクロ
スの間隔を計数するものとする。ここで、サンプリング
周波数を４８ｋＨｚ、即ち、サンプリング周期ｔを２
０．８３３μｓｅｃとしてカウントした場合には、読み
出されるカウント数は９または１０となり、図２（ａ）
に示されているように、測定分解能は１０％程度となっ
て高い精度が得られないものであった。

【０００５】即ち、従来の周波数検出装置においては、
サンプリング周期に基づきカウンタのカウント値を読み
出すものであるため、測定分解能がサンプリング周期に
縛られることになり、特に高い周波数においては、高い
精度が得られないこととなっていた。

【０００６】こうした問題点を解決するためには、サン
プリング周期を短くすればよいが、Ａ／Ｄ変換を行うＡ
／Ｄ変換器とＤＳＰとの処理速度を鑑みると、サンプリ
ング周期を短くするというのは現実的な解決方法ではな
く、また、補間演算処理を施す方法も提案されるが、演
算処理の規模が大きくなり有効な解決方法ではないとい
う新たな問題点が指摘されていた。

【０００７】

【発明が解決しようとする課題】本発明は、従来の技術
の有する上記したような種々の問題点に鑑みてなされた
ものであり、その目的とするところは、全ての可聴周波
数帯域（およそ２０Ｈｚ〜２０ｋＨｚ）において、瞬時
に精度の高い周波数検出を簡便で小規模な構成で行うよ
うにした周波数検出装置を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明のうち請求項１に記載の発明は、入力波形信
号をデジタル信号に変換するＡ／Ｄ変換器と、上記Ａ／
Ｄ変換器により変換されたデジタル信号から周波数検出
に不要な成分を除去する第１の処理を行うものであり、
上記入力波形信号の性質に応じて上記第１の処理の処理
内容を変更するデジタル信号処理手段と、上記デジタル
信号処理手段によって不要な成分を除去されたデジタル
信号を、連続的なアナログ信号に変換する第１のＤ／Ａ
変換器と、上記第１のＤ／Ａ変換器によって変換された
アナログ信号の所定のポイント間の時間間隔を計数する
計数手段と、上記計数手段による計数結果に基づいて、
上記入力波形信号の周波数を決定する周波数決定手段と
を有するようにしたものである。

【０００９】従って、請求項１に記載の発明によれば、
入力波形信号をＡ／Ｄ変換器により一旦デジタル信号に
変換し、Ａ／Ｄ変換器により変換されたデジタル信号か
らノイズや倍音といった周波数検出に不要な成分を除去
して波形整形する第１の処理をデジタル信号処理手段で
行い、デジタル信号処理手段によって不要な成分を除去
されたデジタル信号を第１のＤ／Ａ変換器によりアナロ
グ信号に変換し、所定のポイント間の時間間隔を計数手
段により計数（カウント）し、この計数結果に基づいて
周波数決定手段により入力波形信号の周波数を決定する
ので、ノイズや倍音といった周波数検出に不要な成分を
入力波形信号から除去する処理をデジタルで行う有利性
を保持しながら、サンプリング周波数に縛られない高い
精度で計数手段により計数を行って周波数を検出するこ
とができる。

【００１０】なお、デジタル信号処理手段による第１の
処理の処理内容は、入力波形信号の性質に応じて変更さ
れる。

【００１１】ここで、例えば、請求項２に記載の発明の
ように、上記デジタル信号処理手段は、中心周波数の異
なる複数のバンド・パス・フィルターを有し、上記第１
の処理は、上記Ａ／Ｄ変換器により変換されたデジタル
信号を上記中心周波数の異なる複数のバンド・パス・フ
ィルターに入力し、上記中心周波数の異なる複数のバン
ド・パス・フィルターを通過するレベルが最大となる信
号を出力する処理としてもよい。

【００１２】また、請求項１または請求項２に記載の周
波数検出装置において、例えば、請求項３に記載の発明
のように、上記デジタル信号処理手段は、上記Ａ／Ｄ変
換器により変換されたデジタル信号に対して、上記第１
の処理とは別に、上記周波数決定手段によって決定され
た上記入力波形信号の周波数に基づく第２の処理を行う
ものであり、さらに、上記デジタル信号処理手段によっ
て上記第２の処理を施されたデジタル信号を、連続的な
アナログ信号に変換する第２のＤ／Ａ変換器を有し、上
記第２のＤ／Ａ変換器によって変換されたアナログ信号
を楽音信号として出力するようにしてもよい。

【００１３】

【発明の実施の形態】以下、添付の図面を参照しなが
ら、本発明による周波数検出装置の実施の形態の一例を
詳細に説明する。

【００１４】図３には、本発明による周波数検出装置を
実施した定常ノイズ除去装置のブロック構成図が示され
ている。

【００１５】ここで、定常ノイズ除去装置とは、所定の
機器の後段に接続して、当該機器から出力された音声信
号と定常ノイズとの混合信号を入力し、その混合信号か
ら定常ノイズだけを除去して、クリアな音声信号のみを
出力する装置である。

【００１６】なお、定常ノイズとは、電源から誘導され
るハム、マイクやギターで拾うハム、ハウリングと呼ば
れる不所望の音響フィードバックなど、ランダムではな
い定常的なノイズのことをいう。

【００１７】定常ノイズ除去装置は、入力された信号を
Ａ／Ｄ（アナログ／デジタル）変換によりデジタル信号
に変換して出力するＡ／Ｄ（アナログ／デジタル）変換
器１０と、Ａ／Ｄ変換器１０により変換されたデジタル
信号を処理するデジタル信号処理手段としてのＤＳＰ
（デジタル・シグナル・プロセッサ）１２とを有してい
る。

【００１８】ここで、図４に示すＤＳＰ１２の内部構成
を示すブロック構成図を参照しながらＤＳＰ１２を詳細
に説明すると、ＤＳＰ１２は、直流成分をカットするＤ
Ｃ（直流）カット・フィルター１４と、定常ノイズの除
去処理を行うメイン・プロセス部１６と、ｎ（「ｎ」は
「２」以上の正の整数である。）個のＢＰＦ（バンド・
パス・フィルター）１８−１〜１８−ｎと、ｎ個のレベ
ル検出部２０−１〜２０−ｎと、出力選択スイッチ部２
２と、ＬＰＦ（ロー・パス・フィルター）やＢＰＦ（バ
ンド・パス・フィルター）などよりなる補助的不要成分
除去部２４と、ゲイン調整部２６とを備えている。

【００１９】定常ノイズ除去装置は、さらに、ＤＳＰ１
２から出力されるデジタル信号たる後述する出力ＡをＤ
／Ａ変換（デジタル／アナログ）によりアナログ信号に
変換して出力する第１Ｄ／Ａ（デジタル／アナログ）変
換器２８と、ＤＳＰ１２から出力されるデジタル信号た
る後述する出力ＢをＤ／Ａ変換（デジタル／アナログ）
によりアナログ信号に変換して出力する第２Ｄ／Ａ（デ
ジタル／アナログ）変換器３０と、第２Ｄ／Ａ変換器３
０から出力されたアナログ信号を二値化する二値化処理
装置３２と、周波数決定処理などの全体の動作の制御を
行う中央処理装置（ＣＰＵ）３４と計数手段としてのカ
ウンター３６とを備えたＣＰＵユニット３８と、Ａ／Ｄ
変換器１０とＤＳＰ１２と第１Ｄ／Ａ変換器２８と第２
Ｄ／Ａ変換器３０とに対してサンプリング周期を規定す
るクロックを発生して出力する第１クロック発生器４０
と、ＣＰＵユニット３８に対してシステム・クロックを
発生して出力する第２クロック発生器４２とを有してい
る。

【００２０】なお、第１クロック発生器４０により発生
されて出力されるクロックの周波数としては、例えば、
１２．２８８ＭＨｚといった周波数が使用される。Ａ／
Ｄ変換器１０、第１Ｄ／Ａ変換器２８、第２Ｄ／Ａ変換
器３０は、第１クロック発生器４０から与えられたクロ
ックを適宜分周してサンプリング周波数とし、サンプリ
ング周波数としては、例えば、４８ｋＨｚや４４．１ｋ
Ｈｚといった周波数が用いられる。

【００２１】ここで、サンプリング周波数としては４８
ｋＨｚを用いる場合には、第１クロック発生器４０から
与えられるクロックの周波数が１２．２８８ＭＨｚであ
るならば、これを１／２５６に分周して、４８ｋＨｚの
サンプリング周波数を得るようにすればよい。

【００２２】また、第２クロック発生器４２により発生
されて出力されるＣＰＵユニット３８のシステム・クロ
ックの周波数としては、例えば、１６ＭＨｚといった周
波数が使用される。ＣＰＵ３４は、第２クロック発生器
４２から与えられたシステム・クロックを適宜分周して
カウンター３６に与え、カウンター３６はＣＰＵ３４か
ら与えられたクロックをカウント・クロックとして計数
処理を行う。

【００２３】ここで、カウント・クロックとして１ＭＨ
ｚを用いる場合には、第２クロック発生器４２から与え
られるシステム・クロックが１６ＭＨｚであるならば、
これを１／１６に分周して、１ＭＨｚのカウント・クロ
ックを得るようにすればよい。

【００２４】上記した実施の形態における定常ノイズ除
去装置においては、装置本来の働きである定常ノイズ除
去を行う第１のモードと、定常ノイズ除去を行う前段階
としての定常ノイズに対するピッチ検出および回路特性
の調整を行う第２のモードとがあり、適宜選択して使用
できるものとする。なお、第２のモードにおいて定常ノ
イズに対するピッチ検出および回路特性の調整が完了す
ると、自動的に第１のモードに移行し、定常ノイズ除去
を行うようにしてもよい。

【００２５】後述するように、定常ノイズ除去を行う第
１のモードにおいては、音声信号と定常ノイズとの混合
信号を入力すると、定常ノイズだけが除去されて、クリ
アな音声信号が出力として得られるものである。一方、
定常ノイズに対するピッチ検出および回路特性の調整を
行う第２のモードにおいては、定常ノイズのみを入力す
る。これは、定常ノイズの特性を正確に分析し、上記し
た第１のモードにおいて定常ノイズのみを効果的に除去
するためである。

【００２６】以上の構成において、入力された信号（第
１のモード時は音声信号と定常ノイズとの混合信号であ
り、第２のモード時は定常ノイズのみである。）は、Ａ
／Ｄ変換器１０によってＡ／Ｄ変換されてデジタル信号
に変換され、その後にＤＳＰ１２へ入力される。

【００２７】ＤＳＰ１２へ入力されたデジタル信号は、
ＤＣカット・フィルター１４により直流成分をカットさ
れた後に、選択されているモードに応じて、メイン・プ
ロセス部１６へ入力するか（第１のモード時）、あるい
はＢＰＦ１８−１〜１８−ｎへ入力する（第２のモード
時）。

【００２８】即ち、第１のモードが選択されている場合
には、直流成分をカットされたデジタル信号は、メイン
・プロセス部１６で装置本来の定常ノイズの除去処理を
施されて出力Ａとして第１Ｄ／Ａ変換器２８に入力さ
れ、アナログ信号に変換された後に出力される。ただ
し、この第１のモードにおいて定常ノイズの除去処理を
行う場合には、それに先だって、後述する第２のモード
において定常ノイズのピッチ検出および回路特性の調整
を行う必要がある。

【００２９】即ち、第２のモードが選択されている場合
には、直流成分をカットされたデジタル信号は、ＢＰＦ
１８−１〜１８−ｎへ入力されて帯域分割される。こう
して帯域分割された各信号のレベルが、レベル検出部２
０−１〜２０−ｎでそれぞれ検出され、レベル検出部２
０−１〜２０−ｎで検出された最もレベルの高い信号
が、出力選択スイッチ部２２の切り換えにより選択され
て補助的不要成分除去部２４へ入力される。

【００３０】ここで、ＢＰＦ１８−１〜１８−ｎは、そ
れぞれ中心周波数が異なるように設定されているもので
ある。

【００３１】上記したように、第２モード時には、定常
ノイズのみを入力しているが、定常ノイズはランダムな
ノイズと異なり、所定の基本周波数を有している。ＢＰ
Ｆ１８−１〜１８−ｎにより帯域分割された各信号の中
で、レベル検出部２０−１〜２０−ｎにより検出された
レベルが最も高い信号を出力選択スイッチ部２２の切り
換えにより選択すると、その選択した信号は、入力した
定常ノイズから、ピッチ検出に障害となる不要なランダ
ム・ノイズや倍音成分などが除去された基本周波数を備
えた信号となる。

【００３２】補助的不要成分除去部２４は、入力された
信号に応じて動作させるものである。即ち、入力された
信号が歪みの少ない信号である場合には、補助的不要成
分除去部２４を動作させる必要はなく、その場合には処
理速度を速めることができる。一方、入力された信号が
歪みの大きい信号である場合には、補助的不要成分除去
部２４を動作させ、適宜の周波数特性を備えたＬＰＦを
構成したり、補助的不要成分除去部２４に入力された信
号を出力するＢＰＦ１８−１〜１８−ｎの何れかよりも
中心周波数が同一でより狭帯域のＢＰＦを構成したりし
て、選択した信号からさらにピッチ検出に障害となる不
要なランダム・ノイズや倍音成分を除去する。

【００３３】この補助的不要成分除去部２４を動作させ
るか否かについては、例えば、後述するようにＣＰＵ３
４の処理によりカウント値を複数回読み出した場合に、
所定の許容範囲以上のばらつきがあると動作させるもの
としてもよい。

【００３４】補助的不要成分除去部２４から出力された
信号はゲイン調整部２６へ入力され、ゲイン調整部２６
により適宜のゲイン調整を施された後に、出力Ｂとして
第２Ｄ／Ａ変換器３０へ入力される。

【００３５】第２Ｄ／Ａ変換器３０においては、入力さ
れた信号がアナログ信号に変換されるとともに、その後
に内蔵のＬＰＦ（ロー・パス・フィルター）により滑ら
かな信号となるように波形整形を施される。このＬＰＦ
はサンプリング周波数の１／２より高い周波数を除去す
る、所謂、アンチ・エリアシング・フィルターの特性を
持つものである。

【００３６】そして、第２Ｄ／Ａ変換器３０から出力さ
れたアナログ信号は二値化処理装置３２に入力され、二
値化処理装置３２においてゼロクロス点やピーク点を検
出するなどして二値化処理を行う。

【００３７】二値化処理装置３２から出力された二値信
号はカウンター３６に入力され、二値信号の論理変化の
時間間隔がカウントされ、そのカウントの結果により得
られたカウント値により入力された信号（この第２モー
ド時には定常ノイズ）の周波数を算出することになる。

【００３８】ここで、ＣＰＵ３４は、本発明の実施に関
連しては、カウンター３６のカウント値の読み出しの処
理と、カウント値により入力された音声信号の基本周波
数を算出する処理と、ＤＳＰ１２内部におけるデータの
読み出し処理および処理の計数の決定ならびに設定処理
を行うものである。

【００３９】即ち、ＣＰＵ３４は、まず、ＤＳＰ１２か
らレベル検出部２０−１〜２０−ｎの信号のレベルを読
み出し、ＢＰＦ１８−１〜１８−ｎにより帯域分割され
た各信号の中で最大のレベルとなる帯域の信号を、出力
選択スイッチ部２２を制御して選択する。

【００４０】次に、選択した帯域の信号に対して、補助
的不要成分除去部２４を必要に応じて動作させてから、
ゲイン調整部２６によりゲイン調整を行う。このゲイン
調整については、選択した帯域の信号を二値化するのに
十分な振幅が得られる程度にゲインを設定する。

【００４１】そして、ゲイン調整部２６から出力Ｂとし
て出力された選択した帯域の信号は、上記したように、
Ｄ／Ａ変換器３０においてアナログ信号に変換された後
に内蔵のＬＰＦにより滑らかな信号となるように波形整
形を施され、さらに二値化処理装置３２により二値化処
理されて、二値化処理された二値信号がカウンター３６
に入力される。

【００４２】そうすると、ＣＰＵ３４は、二値信号によ
るカウント動作に必要な時間の経過後に、ＣＰＵ３４の
システム・クロックの周波数を分周した周波数（以下、
「カウント周波数」と称す。）を持つクロックをカウン
ト・クロックとして用いてカウンター３６からカウント
値を読み出し、下記の式（１）を用いて入力された音声
信号の基本周波数を算出する。

【００４３】音声信号の基本周波数＝カウント周波数／
カウント値 ・・・ 式（１）ここで、例えば、周波数
が５ｋＨｚの音声信号（アナログ信号）が入力され、第
２Ｄ／Ａ変換器３２から図１（ｂ）に示す波形信号が出
力されるものとする。ここで、カウント周波数を１ＭＨ
ｚ、即ち、カウント周期を１μｓｅｃとしてカウントし
た場合には、読み出されるカウント数は２００前後とな
り、図２（ｂ）の図表に示されているように、測定分解
能は０．４％程度となって高い精度が得られる。

【００４４】上記したように、カウント周期が数μｓｅ
ｃ以下となるようなカウント・クロックを用いれば、可
聴帯域の周波数測定には十分な精度が得られる。

【００４５】そして、この定常ノイズ除去装置において
は、第２のモードにおいて上記のようにして得られた入
力信号（第２のモード時は定常ノイズ）の基本周波数を
中心周波数として、ＤＳＰ１２のメイン・プロセス部１
６のバンド・カット・フィルターの特性を決定する。こ
れにより第１のモードに移行して、音声信号と定常ノイ
ズとの混合信号を入力すると、メイン・プロセス部１６
において上記のように特性が設定されたバンド・カット
・フィルターによって定常ノイズのみがカットされ、ク
リアな音声信号のみが出力として得られることになる。

【００４６】なお、ＣＰＵ３４によりカウンター３６か
らカウント値を読み出す際に、カウント値の読み出しを
複数回繰り返して行い、カウント値の平均を取り、この
平均値をカウント値として式（１）に用いてもよい。こ
のようにすると、処理速度点では不利であるが、より安
定して正確な周波数を算出することができる。

【００４７】また、カウント値の読み出しを複数回繰り
返して行う際に、ノイズや倍音の影響を強く受けて読み
出したカウント値にばらつきがある場合には、上記した
ように補助的不要成分除去部２４を動作させてもよい。

【００４８】また、第１Ｄ／Ａ変換器２８と第２Ｄ／Ａ
変換器３０とを構成するにあたっては、ステレオ再生用
のＤ／Ａ変換器は信号経路が２チャンネル設けられてい
るので、この２チャンネルを第１Ｄ／Ａ変換器２８と第
２Ｄ／Ａ変換器３０とにそれぞれ用いることにより容易
に構成することができる。

【００４９】また、一般に電子楽器は、ＣＰＵにより楽
音の発生の制御や操作子の読み込みの制御などを行って
いるものであるので、本発明を電子楽器に実施する際に
も本発明のために当該電子楽器に新たにＣＰＵを搭載す
る必要はなく、従来より存在するＣＰＵを利用すること
ができる。これにより、電子楽器に従来より搭載されて
いるＣＰＵの有効利用を図ることができるとともに、装
置の全体構成が大規模化するのを防止することができ
る。

【００５０】

【発明の効果】以上において説明したように、本発明に
よる周波数検出装置によれば、全ての可聴周波数帯域に
おいて、瞬時に精度の高い周波数検出を簡便で小規模な
構成で行うことができるという優れた効果を奏する。

【図面の簡単な説明】

【図１】周波数検出を説明するための説明図であり、
（ａ）は従来のサンプリング周期のカウントによる測定
に基づく周波数検出を説明するための説明図であり、
（ｂ）は本発明による測定に基づく周波数検出を説明す
るための説明図である。

【図２】信号周波数が５ｋＨｚの場合における測定分解
能を説明するための説明図であり、（ａ）は従来のサン
プリング周期でカウントした場合の説明図であり、
（ｂ）は本発明により１ＭＨｚでカウントした場合の説
明図である。

【図３】本発明による周波数検出装置を実施した定常ノ
イズ除去装置のブロック構成図である。

【図４】ＤＳＰの内部構成を示すブロック構成図であ
る。

【符号の説明】

１０ Ａ／Ｄ変換器 １２ ＤＳＰ １４ ＤＣカット・フィルター １６ メイン・プロセス部 １８−１〜１８−ｎ ＢＰＦ ２０−１〜２０−ｎ レベル検出部 ２２ 出力選択スイッチ部 ２４ 補助的不要成分除去部 ２６ ゲイン調整部 ２８ 第１Ｄ／Ａ変換器 ３０ 第２Ｄ／Ａ変換器 ３２ 二値化処理装置 ３４ ＣＰＵ ３６ カウンター ３８ ＣＰＵユニット ４０ 第１クロック発生器 ４２ 第２クロック発生器

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力波形信号をデジタル信号に変換する
   Ａ／Ｄ変換器と、 前記Ａ／Ｄ変換器により変換されたデジタル信号から周
   波数検出に不要な成分を除去する第１の処理を行うもの
   であり、前記入力波形信号の性質に応じて前記第１の処
   理の処理内容を変更するデジタル信号処理手段と、 前記デジタル信号処理手段によって不要な成分を除去さ
   れたデジタル信号を、連続的なアナログ信号に変換する
   第１のＤ／Ａ変換器と、 前記第１のＤ／Ａ変換器によって変換されたアナログ信
   号の所定のポイント間の時間間隔を計数する計数手段
   と、 前記計数手段による計数結果に基づいて、前記入力波形
   信号の周波数を決定する周波数決定手段とを有すること
   を特徴とする周波数検出装置。
2. 【請求項２】 請求項１に記載の周波数検出装置におい
   て、 前記デジタル信号処理手段は、中心周波数の異なる複数
   のバンド・パス・フィルターを有し、 前記第１の処理は、前記Ａ／Ｄ変換器により変換された
   デジタル信号を前記中心周波数の異なる複数のバンド・
   パス・フィルターに入力し、前記中心周波数の異なる複
   数のバンド・パス・フィルターを通過するレベルが最大
   となる信号を出力する処理であることを特徴とする周波
   数検出装置。
3. 【請求項３】 請求項１または請求項２のいずれか１項
   に記載の周波数検出装置において、 前記デジタル信号処理手段は、前記Ａ／Ｄ変換器により
   変換されたデジタル信号に対して、前記第１の処理とは
   別に、前記周波数決定手段によって決定された前記入力
   波形信号の周波数に基づく第２の処理を行うものであ
   り、 さらに、前記デジタル信号処理手段によって前記第２の
   処理を施されたデジタル信号を、連続的なアナログ信号
   に変換する第２のＤ／Ａ変換器を有し、 前記第２のＤ／Ａ変換器によって変換されたアナログ信
   号を楽音信号として出力することを特徴とする周波数検
   出装置。