DE60223831T2

DE60223831T2 - Mehrbit-zeitverzögerungseinstelleinheit für hoch-hf-anwendungen und verfahren

Info

Publication number: DE60223831T2
Application number: DE60223831T
Authority: DE
Inventors: Shu-Ang Zhou
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 2001-10-23
Filing date: 2002-09-23
Publication date: 2008-04-03
Anticipated expiration: 2022-09-24
Also published as: US7053732B2; SE0103516D0; EP1440510B1; EP1440510A1; DE60223831D1; SE0103516L; WO2003036794A1; ATE379876T1; SE522784C2; US20040246073A1

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Einstellen einer Zeitverzögerung unter Verwendung einer Mehrbit-Zeitverzögerungseinstellereinheit und eine Mehrbit-Zeitverzögerungseinstellereinheit gemäß dem Oberbegriff der unabhängigen Ansprüche.
Das Verfahren und die Zeitverzögerungseinstellereinheit sind besonders geeignet für Hochgenauigkeits-Zeitverzögerungsabgleichungen, die bei zum Beispiel einem Mehrträger-Leistungsverstärker (englisch: MultiCarrier Power Amplifier; MCPA) erforderlich sind.
HINTERGRUND DER ERFINDUNG
Höchst lineare und effiziente HF-Leistungsverstärker sind bei modernen Funkkommunikationssystemen kritische Komponenten. Eine Mitkopplungslinearisierung ist ein bekanntes Linearisierungsverfahren, das insbesondere bei MCPAs verwendet wird, um äußerst hohe Linearitätserfordernisse, zum Beispiel für Funkkommunikationssysteme dritter Generation (3G), die Hoch-HF-Frequenzen in der Größenordnung von GHz verwenden, zu erfüllen. Es ist aufgrund von strengen Erfordernissen einer exakten Abgleichung der Zeitverzögerungsschleifen bei den MCPAs schwierig, aufwandseffektive und zeiteffiziente Mitkopplungs-Linearisierungsverfahren zu implementieren. Aufgrund von üblichen Abweichungen von HF-Komponenten, die bei Standardverfahren gefertigt werden, wird die exakte Zeitverzögerungsabgleichung bei den MCPAs mit einer Mitkopplungs-Linearisierungsimplementierung heutzutage durch zum Beispiel Schneiden oder Löten der Länge von Verzögerungsleitungskabeln oder Mikrostreifenleitungen manuell vorgenommen, was ein zeitraubendes und aufwändiges Verfahren ist. Ein solches manuelles Prüfverfahren kann insbesondere bei einer Massenerzeugung häufig zu einer niedrigeren Linearitätsleistung der MCPAs aufgrund von einer begrenzten manuellen Fähigkeit, eine äußerst feine Abstimmabgleichung vorzunehmen, führen. Wenn die MCPAs vor Ort mit Funkbasisstationen eingesetzt werden, müssen diese außerdem regelmäßig geprüft und möglicherweise neu konfiguriert werden, um Variationen der Charakteristika der MCPAs aufgrund eines Komponentenalterns sowie von Umwelteffekten zu kompensieren. Dies ist eine schwierige Aufgabe für Mobiltelefonbetreiber, die möglicherweise keine speziell ausgebildeten Techniker haben.
Trotz Ideen eines Einführens von abstimmbaren Verzögerungsleitungen für Mitkopplungs-Leistungsverstärker und daher eines Erhaltens der Möglichkeit, ein automatisches Zeitverzögerungseinstellverfahren zu implementieren, bestehen praktische Schwierigkeiten aufgrund von zum Beispiel den äußerst hohen Linearitätserfordernissen für die Mitkopplungs-MCPAs. Dies verhindert die Verwendung von existierenden abstimmbaren Halbleiterkomponenten. Ideen eines Verwendens von Verzögerungsfiltern, um herkömmliche Sendeverzögerungsleitungen zu ersetzen, wie Koaxialkabel, die Größen-, Integrations- und möglicherweise Aufwandsvorteile liefern können, wurden ebenfalls vorgeschlagen. Es bestehen jedoch einige praktische Probleme im Hinblick auf zum Beispiel die Bandbreitenbegrenzung des Verzögerungsfilters. Die Eigenlinearitätscharakteristik und die Zeitverzögerungsabstimmbarkeit des Verzögerungsfilters in einem relativ breiten Abstimmbereich, die für die Mitkopplungs-MCPAs erforderlich sind, sind Beispiele solcher Probleme.
Das US-Patent 6,281,838 offenbart ein phasengesteuertes Array-Antennensystem, das einpolige HF-MEM-Ausschalter (engl.: Single-Pole Single Through; SPST) und Sendeleitungen einsetzt, um wahre Zeitverzögerungen zu liefern, um den Antennenstrahl zu lenken. Das Antennensystem, das in der US 6.281.838 beschrieben ist, liefert jedoch keine automatische Zeitverzögerungseinstellung und insbesondere nicht in Verbindung mit einem MCPA.
Das US-Patent 5,828,699 A offenbart einen anpassungsfähigen Zeitverzögerungseinsteller. Die Zeitverzögerungselemente sind immer mit dem Sendeleitungsweg verbunden (siehe 1), selbst wenn die Zeitverzögerungselemente ausgeschaltet sind. Dies wird die Lokalimpedanz- und HF-Charakteristika der ganzen Verzögerungsleitung beeinflussen, was in einem Fehlabgleichen einer lokalen Impedanz, einer Reflexion und darin resultiert, dass bestimmte Filterfunktionen bestimmte Bänder von Signalen, die durch die Verzögerungsleitung laufen, sperren. Der Zeitverzögerungseinsteller, der in der US 5,828,699 offenbart ist, ist daher für Hoch-HF-Frequenzen nicht angepasst.
Die Aufgabe der vorliegenden Erfindung besteht daher darin, ein Verfahren für eine automatische Zeitverzögerungseinstellung mit einer hohen Genauigkeit für eine Verwendung bei Hochfrequenzanwendungen und ferner eine Zeitverzögerungseinstellereinheit für eine Verwendung bei Hochfrequenzanwendungen, wenn das Verfahren implementiert wird, zu schaffen.
ZUSAMMENFASSUNG
Die im Vorhergehenden erwähnte Aufgabe wird durch die vorliegende Erfindung gemäß den unabhängigen Ansprüchen durch ein Verfahren mit den Merkmalen von Anspruch 1 und durch eine Zeitverzögerungseinstellereinheit mit den Merkmalen von Anspruch 13 gelöst.
Es sind bevorzugte Ausführungsbeispiele in den abhängigen Ansprüchen dargelegt.
Ein Vorteil der vorliegenden Erfindung besteht darin, dass eine äußerst hohe Genauigkeit des Zeitverzögerungseinstellers in einer kurzen Zeit erreicht werden kann.
Ein anderer Vorteil der vorliegenden Erfindung besteht darin, dass sie dies für eine Fernsteuerung/-einstellung von Mitkopplungs-MCPAs, die für Mobiltelekommunikationsbetreiber besonders nützlich ist, möglich macht.
Noch ein anderer Vorteil der vorliegenden Erfindung besteht darin, dass diese eine Massenerzeugung von Mitkopplungs-MCPAs mit einem niedrigen Aufwand und einer hohen Leistung durch Vermeiden von sowohl zeit- als auch von arbeitsaufwandsraubenden manuellen Trimmverfahren erleichtert.
Ein weiterer Vorteil der vorliegenden Erfindung wird gemäß einem bevorzugten Ausführungsbeispiel durch Verwenden von HF-MEM-Schaltern erhalten. Die Zeitverzögerungseinstellereinheit erhält dann gewünschte Eigenschaften, die für die Mitkopplungs-MCPAs erforderlich sind, wie eine hohe Linearität, einen niedrigen Einfügungsverlust und eine Fähigkeit zu Breitbandoperationen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1a zeigt einen Einbit-Zeitverzögerungseinsteller als ein erläuterndes Beispiel des Stands der Technik. b zeigt einen Zweibit-Zeitverzögerungseinsteller als ein erläuterndes Beispiel des Stands der Technik.
2 zeigt ein typisches Mitkopplungsendstufen-Leistungsverstärkerblockdiagramm gemäß dem Stand der Technik.
3 zeigt eine Fünf-Zweibit-Zeitverzögerungseinstellereinheit gemäß der vorliegenden Erfindung.
4 offenbart eine Vierbit-Zeitverzögerungseinstellereinheit gemäß einem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
5 zeigt ein Schema der Teilung der einstellbaren Gesamtzeitverzögerung, die bei einer Mehrbit-Zeitverzögerungseinstellereinheit gemäß der vorliegenden Erfindung implementiert wird.
6 zeigt ein Flussdiagramm, das das Autosuchverfahren gemäß der vorliegenden Erfindung beschreibt.
7 zeigt ein Flussdiagramm, das ein Autosuchverfahren in einem allgemeinen Modus gemäß der vorliegenden Erfindung beschreibt.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Ein Verfahren zum Einstellen einer Zeitverzögerung unter Verwendung einer Mehrbit-Zeitverzögerungseinstellereinheit zum automatischen Abstimmen einer spezifischen Zeitverzögerung innerhalb eines abstimmbaren Zeitverzögerungsintervalls, das für die Zeitverzögerungseinstellereinheit spezifiziert ist, wird im Folgenden in der detaillierten Beschreibung der vorliegenden Erfindung beschrieben. Dieses Abstimmen ist zum Beispiel bei einem MCPA mit einem Mitkopplungs-Linearisierungsverfahren erforderlich.
Gemäß der vorliegenden Erfindung wird eine Mehrbit-Zeitverzögerungseinstellereinheit zum automatischen Einstellen einer Zeitverzögerung mit einer hohen Genauigkeit offenbart. Die Einstellereinheit, die in den folgenden Beispielen beschrieben ist, weist mikroelektromechanische (MEM-) Schalter und insbesondere einpolige HF-MEM-Umschalter (engl.: Single-Pole Double Through; SPDT) auf. Die Erfindung ist nicht auf die Verwendung von HF-MEM-Schaltern begrenzt, es ist ferner möglich, andere Typen von Schaltern zu verwenden. SPDT-HF-MEM-Schalter sind jedoch speziell zum digitalen Abstimmen eines Zeitverzögerungsabgleichens, das bei zum Beispiel Mitkopplungsschleifen bei MCPAs erforderlich ist, entworfen. HF-MEM-Schalter können ferner verwendet werden, da die HF-MEM-Schalter eine überlegene Linearitätsleistung, eine Breitbandfrequenzantwort und einen viel niedrigeren Einfügungsverlust als ihre Halbleitergegenstücke haben. Es ist einem Fachmann bekannt, dass diese Merkmale von einer besonderen Wichtigkeit bei Mitkopplungs-MCPAs sind.
Sowohl 1a als auch 1b zeigen erläuternde Beispiele von Zeitverzögerungseinstellern gemäß dem Stand der Technik. 1a zeigt einen Einbit-Zeitverzögerungseinsteller, und 1b zeigt einen Zweibit-Zeitverzögerungseinsteller. S_i (i = 1, 2, 3, 4) bezeichnet die MEM-Schalter, und l, l₁, l₂ bezeichnen die Längen der Verzögerungsleitungselemente, die zum Beispiel Mikrostreifenleitungen sein können. Es ist gezeigt, dass der Einbit-Zeitverzögerungseinsteller zwei unterschiedliche Zeitverzögerungszustände haben kann und der Zweibit-Zeitverzögerungseinsteller vier unterschiedliche Zeitverzögerungszustände haben kann. Gemäß den 1a und 1b sind die Verzögerungsleitungselemente getrennt, wenn diese ausgeschaltet sind. Ein n-Bit-Zeitverzögerungseinsteller hat allgemein 2ⁿ unterschiedliche Zeitverzögerungszustände.
Mehrbit-Zeitverzögerungseinstellereinheit
Es wird bei der vorliegenden Erfindung eine Mehrbit-Zeitverzögerungseinstellereinheit betrachtet, die SPDT-HF-MEM-Schalter, die speziell für eine Zeitverzögerungseinstellung bei Hoch-HF-Anwendungen, zum Beispiel einer Mitkopplungsschleife bei einem MCPA, entworfen sind, verwendet. Ein typisches Schema eines Mitkopplungsendstufen-MCPA ist in 2 offenbart.
Die Mehrbit-Zeitverzögerungseinstellereinheiten, wie bei der vorliegenden Erfindung beschrieben, können die zwei Zeitverzögerungseinstellereinheiten ersetzen. Vorausgesetzt, dass beide in 2 gezeigten Zeitverzögerungseinsteller Niedrig-HF-Leistungsvorrichtungen sind, ist es möglich, HF-MEM-Schalter, die aktuell eine begrenzte Leistungshandhabungsfähigkeit (das heißt weniger als ein paar Watt) haben, zu verwenden.
Ein Mehrbit-Zeitverzögerungseinsteller, der ein digital abstimmbares Gesamtverzögerungszeitintervall T aufweist, der gemäß der vorliegenden Erfindung geteilt ist, sieht eine Hochgenauigkeits-Zeitverzögerungseinstellereinheit vor, die eine relativ kleine Zahl von Bits (bei dem bevorzugten Ausführungsbeispiel vier Bits) aufweist. Ein Hochbit-, zum Beispiel Zehnbit-, Zeitverzögerungseinsteller kann in der Praxis erzeugt werden, seine HF-Leistung wird jedoch allgemein schlechter als bei seinem Niedrigerbit-Gegenstück sein. Die Größe und der Aufwand des Hochbit-Zeitverzögerungseinstellers würden zusätzlich enorm hoch sein. Es wird auf die Zahl von Bits in der Bedeutung der Zahl von Schaltzuständen Bezug genommen. Das heißt, ein m-Bit-Einsteller hat 2^m unterschiedliche Schaltzustände. Der Vierbit-Zeitverzögerungseinsteller gemäß dem bevorzugten Ausführungsbeispiel ist anstatt der einpoligen Ausschalter (SPST), die in der US 6,281,838 verwendet werden, mit SPDT-HF-MEM-Schaltern implementiert. Die bei einem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung in 4 gezeigten SPDT-HF-MEM-Schalter haben den Vorteil von weniger Stiktionsproblemen als SPST-HF-MEM-Schalter, die einen Ausfall der einstellbaren Verzögerungsleitungen aufgrund der Verwendung einer bidirektionalen Kraftbetätigung bewirken können. Die in 4 gezeigten SPDT-Schalter reduzieren zusätzlich die Zahl von Schaltelementen, die in der einstellbaren Verzögerungsleitung verwendet sind.
4 zeigt ferner eine Fünfebenenteilung der Vierbit-Zeitverzögerungseinstellereinheit, bei der die Zeitverzögerungselemente wie folgt definiert sein können. Es sei angenommen, dass die spezifizierte Gesamtzeitverzögerung T ist. Eine Null-Zeitverzögerung des Einstellers ist als der Fall definiert, bei dem l₁₁, l₂₁, l₃₁, l₄₁ und l₅₁ verbunden, das heißt eingeschaltet, sind. Die Zeitverzögerungselemente sind immer getrennt, wenn diese ausgeschaltet sind. Dies impliziert, dass die vorliegende Erfindung gemäß der vorhergehenden Erörterung in dem Hintergrundabschnitt für Hoch-HF-Anwendungen geeignet ist. Bei diesem Ausführungsbeispiel sind zwei HF-MEM-Schalter parallel geschaltet (zum Beispiel ist der Schalter mit dem Verzögerungselement l₁₄ und l₁₃ zu dem Schalter mit dem Verzögerungselement l₁₂ und l₁₁ parallel geschaltet), und jeder Satz von parallelen HF-MEM-Schaltern ist dann seriell geschaltet. Die individuellen Zeitverzögerungselemente in 4 sind durch das folgende Beispiel gemäß der Teilung definiert, die bei der vorliegenden Erfindung offenbart wird und die für eine feine Abstimmabgleichung, die bei zum Beispiel Mitkopplungs-MCPAs verwendet wird, geeignet ist.
Bei einer ersten Ebenenteilung:
l₁₂ ist auf eine solche Weise hergestellt, dass eine Zeitverzögerung von T/4 erhalten wird, wenn l₁₂, l₂₁, l₃₁, l₄₁ und l₅₁ verbunden sind.
l₁₃ ist auf eine solche Weise hergestellt, dass eine Zeitverzögerung von 2T/4 erhalten wird, wenn l₁₃, l₁₂, l₂₁, l₄₁ und l₅₁ verbunden sind.
l₁₄ ist auf eine solche Weise hergestellt, dass eine Zeitverzögerung von 3T/4 erhalten wird, wenn l₁₄, l₂₁, l₃₁, l₄₁ und l₅₁ verbunden sind.
Bei einer zweiten Ebenenteilung:
l₂₂ ist auf eine solche Weise hergestellt, dass eine Zeitverzögerung von T/4² erhalten wird, wenn l₁₁, l₂₂, l₃₁, l₄₁ und l₅₁ verbunden sind.
l₂₃ ist auf eine solche Weise hergestellt, dass eine Zeitverzögerung von 2T/4² erhalten wird, wenn l₁₁, l₂₃, l₃₁, l₄₁ und l₅₁ verbunden sind.
l₂₄ ist auf eine solche Weise hergestellt, dass eine Zeitverzögerung von 3T/4² erhalten wird, wenn l₁₁, l₂₄, l₃₁, l₄₁ und l₅₁ verbunden sind.
Bei der dritten Ebenenteilung:
l₃₂ ist auf eine solche Weise hergestellt, dass eine Zeitverzögerung von T/4³ erhalten wird, wenn l₁₁, l₂₁, l₃₂, l₄₁ und l₅₁ verbunden sind.
l₃₃ ist auf eine solche Weise hergestellt, dass eine Zeitverzögerung von 2T/4³ erhalten wird, wenn l₁₁, l₂₁, l₃₃, l₄₁ und l₅₁ verbunden sind.
l₃₄ ist auf eine solche Weise hergestellt, dass eine Zeitverzögerung von 3T/4³ erhalten wird, wenn l₁₁, l₂₁, l₃₄, l₄₁ und l₅₁ verbunden sind.
Bei der vierten Ebenenteilung:
l₄₂ ist auf eine solche Weise hergestellt, dass eine Zeitverzögerung von T/4⁴ erhalten wird, wenn l₁₁, l₂₁, l₃₁, l₄₂ und l₅₁ verbunden sind.
l₄₃ ist auf eine solche Weise hergestellt, dass eine Zeitverzögerung von 2T/4⁴ erhalten wird, wenn l₁₁, l₂₁, l₃₁, l₄₃ und l₅₁ verbunden sind.
l₄₄ ist auf eine solche Weise hergestellt, dass man eine Zeitverzögerung von 3T/4⁴ bekommt, wenn l₁₁, l₂₁, l₃₁, l₄₄ und l₅₁ verbunden sind.
Bei der fünften Ebenenteilung:
l₅₂ ist auf eine solche Weise hergestellt, dass eine Zeitverzögerung von T/4⁵ erhalten wird, wenn l₁₁, l₂₁, l₃₁, l₄₁ und l₅₂ verbunden sind.
l₅₃ ist auf eine solche Weise hergestellt, dass eine Zeitverzögerung von 2T/4⁵ erhalten wird, wenn l₁₁, l₂₁, l₃₁, l₄₁ und l₅₃ verbunden sind.
1₅₄ ist auf eine solche Weise hergestellt, dass eine Zeitverzögerung von 3T/4⁵ erhalten wird, wenn l₁₁, l₂₁, l₃₁, l₄₁ und l₅₄ verbunden sind.
Durch eine solche Weise einer Teilung ist die längste Zeitverzögerung der Fall, wenn l₁₄, l₂₄, l₃₄, l₄₄ und l₅₄ verbunden sind, was einer Gesamtzeitverzögerung von T-T/4⁵ entspricht. T/4⁵ ist die feinste Genauigkeit (wenn T = 10 ns, T/4⁵ = 9,76 ps), die durch den Zeitverzögerungseinsteller für den einstellbaren Zeitverzögerungsbereich von 0 bis 10 ns gemäß dem im Vorhergehenden angegebenen Entwurf erreichbar ist.
Es ist in 5 offenbart, wie das abstimmbare Zeitverzögerunsintervall [0,T] bis zu der fünften Ebenenteilung geteilt wird. Das Verfahren, das für die Teilung verwendet wird, ist bei dem folgenden Beispiel erläutert.

1. Das Zeitverzögerungsintervall [0,T] wird spezifiziert.
2. Die erste Ebenenteilung: Die Zeitverzögerung T wird in vier gleiche Segmente geteilt. Diese kann ferner in eine andere Zahl gleicher Segmente geteilt werden, vier wird jedoch bevorzugt, da dies möglich macht, eine Kombination von Standard-Zweibit-Zeitverzögerungseinstellern zu verwenden und/oder einen spezifischen Typ von HF-MEM-Schaltern, wie in 4 gezeigt ist, zu verwenden. Bei dem Fall von vier gleichen Segmenten hat hier jedes Segment eine Zeitverzögerung von T/4 (wenn T = 10 ns, T/4 = 2,5 ns für jedes Zeitverzögerungssegment).
3. Die zweite Ebenenteilung: Das letzte Segment (es ist natürlich möglich, ein anderes Segment zu verwenden) der ersten Ebenenteilung ist weiter in vier kleinere gleiche Zeitverzögerungssegmente geteilt. Das heißt, jedes Segment hat eine Zeitverzögerung von (T/4)/4 (wenn T = 10 ns, (T/4)/4 = 0,625 ns).
4. Die dritte Ebenenteilung: Das letzte Segment der zweiten Ebenenteilung ist weiter in vier kleinere gleiche Zeitverzögerungssegmente geteilt. Das heißt, jedes Segment hat eine Zeitverzögerung von (T/16)/4 (wenn T = 10 ns, (T/16)/4 = 0,15625 ns).
5. Die vierte Ebenenteilung: Das letzte Segment der dritten Ebenenteilung ist dann weiter in vier kleinere gleiche Zeitverzögerungssegmente geteilt. Das heißt, jedes Segment hat eine Zeitverzögerung von (T/64)/4 (wenn T = 10 ns, (T/64)/4 = 0,039 ns).
6. Die fünfte Ebenenteilung: Das letzte Segment der vierten Ebenenteilung ist weiter in 4 kleinere gleiche Zeitverzögerungssegmente geteilt, das heißt, jedes Segment hat eine Zeitverzögerung von (T/256)/4 (wenn T = 10 ns, (T/256)/4 = 0,00976 ns). Es ist hier gezeigt, dass eine 9,76-ps-Genauigkeit einer Zeitverzögerungseinstellung durch einen Vierbit-Zeitverzögerungseinsteller mit sechzehn unterschiedlichen Zeitverzögerungszuständen erreicht werden kann.

Wenn ein 5-Bit-Zeitverzögerungseinsteller mit 32 unterschiedlichen Zeitverzögerungszuständen, der gemäß dem vorhergehenden Verfahren entworfen ist, verwendet ist, kann eine Genauigkeit von 9,2 fs bei einem feinen Abstimmen der Zeitverzögerung erreicht werden. Angenommen, dass die Signalausbreitungsgeschwindigkeit in der Verzögerungsleitung v_s = 10⁸ m/s ist, würde die 9,2-fs-Zeitverzögerung einer Länge des Verzögerungsleitungsssegments von etwa 0,92 μm entsprechen, was durch eine manuelle Einstellung durch beispielsweise Schneiden oder Löten der Verzögerungsleitung kaum erreichbar ist.
Die Zahl der erforderlichen Teilungen hängt von der erforderlichen maximalen Gesamtzeitverzögerung und der Zeitverzögerungsgenauigkeit ab, die bei praktischen Anwendungen spezifiziert ist.
Die Zeitverzögerungseinstellereinheit weist Segmente von Sendeleitungen unterschiedlicher Länge auf, die durch MEM-Schalter verbunden sind. Es gibt allgemein eine Zahl von Weisen, Zeitverzögerungseinsteller physisch aufzubauen. Außer der erwähnten integrierten Mehrbit-Zeitverzögerungseinstellereinheit ist es zum Beispiel ferner möglich, eine Kombination von Niedrigbit-Zeitverzögerungseinstellern zu verwenden. Ein Beispiel einer solchen Kombination von fünf Zweibit-Zeitverzögerunsgeinstellern, die entweder in einer richtig gehäusten Form oder in einer integrierten Schaltung gefertigt sein kann, ist in 3 gezeigt. Die Zeitverzögerungseinstellereinheit kann den im Folgenden eingeführten Suchalgorithmus verwenden, wobei diese die Zeitverzögerungsabgleichung innerhalb einer Genauigkeit von 8 ps mittels eines in 5 offenbarten abstimmbaren 10-ns-Zeitverzögerungsintervalls T erreichen kann.
Alle Schalter bei den Zeitverzögerungseinstellern sind durch elektronische Schaltungen, die mittels eines Computerprogramm-Erzeugnisses programmierbar sind, gesteuert. Das Computerprogramm-Erzeugnis weist die Software-Codeeinrichtung zum Durchführen der Schritte des im Vorhergehenden beschriebenen Verfahrens auf. Das Computerprogramm-Erzeugnis wird in einer Verarbeitungseinrichtung in einem Computer oder in einer anderen logischen Steuereinheit laufen gelassen. Das Computerprogramm wird direkt oder von einem computerverwendbaren Medium, wie einer flexiblen Platte, einer CD, dem Internet etc., geladen.
Automatisches Zeitverzögerungssuchverfahren
Um die im Vorhergehenden offenbarte Mehrbit-Zeitverzögerungseinstellereinheit für zum Beispiel Mitkopplungs-MCPAs zu verwenden, wird ein automatisches Suchverfahren für die beste Zeitverzögerungsabgleichung im Folgenden gemäß der vorliegenden Erfindung offenbart. Das Suchverfahren ist durch das folgende Beispiel beschrieben und ist in einem Flussdiagramm in 6 erläutert.
Ein Steuerparameter Cp wird als ein Maß einer Beziehung zwischen einer derzeitigen Zeitverzögerung und einer gewünschten Zeitverzögerung eingeführt. Der Cp wird gemäß der Leistung, zum Beispiel dem Linearisierungserfordernis, des MCPA während einer Prüfung der Zeitverzögerungseinstellung eingestellt.
Der Steuerparameter CP kann die folgenden exemplarischen Werte annehmen:
Cp > 0, zum Beipiel Cp=1: Die Zeitverzögerung des Zeitverzögerungseinstellers sollte erhöht werden.
Cp < 0, zum Beispiel Cp=–1: Die Zeitverzögerung des Zeitverzögerungseinstellers sollte verringert werden.
Cp = 0: Die Abgleichung ist erreicht.
Die perfekte Abgleichung wird in der Praxis selten erreicht. Die Abgleichung wird stattdessen als erreicht betrachtet (Cp=0), wenn die Zeitverzögerung der Einstellereinheit innerhalb eines spezifizierten Genauigkeitsbereichs Tp ist. Der Genauigkeitsbereich Tp wird durch die Zeitverzögerungseinstellereinheit bestimmt. Für den Vierbit-Zeitverzögerungseinsteller, der im Vorhergehenden mit einem Zeitverzögerungsintervall von 10 ns entworfen ist, ist zum Beispiel der Genauigkeitsbereich Tp 9,76 ps, was das kleinste Zeitverzögerungssegment ist, das bei dem im Vorhergehenden erwähnten Vierbit-Zeitverzögerungseinsteller verfügbar ist, während für den Fünfbit-Zeitverzögerungseinsteller Tp 9,2 fs ist.
Es ist nun ein Beispiel der im Vorhergehenden erwähnten Vierbit-Zeitverzögerungseinstellereinheit mit dem 10-ns-Abstimmbereich (das heißt dem Gesamtzeitverzögerungseintervall T) betrachtet. Es sei angenommen, dass die gewünschte Zeitverzögerungsabgleichung bei 6,35 ns erreicht wird. Es werden die folgenden Zeitverzögerungssegmente für den Vierbit-Zeitverzögerungseinsteller bei fünf Ebenenteilungen eingeführt:
ΔT(1) = 2,5 ns bezeichnet das Zeitverzögerungssegment der ersten Ebene.
ΔT(2) = 0,625 ns bezeichnet das Zeitverzögerungssegment der zweiten Ebene.
ΔT(3) = 0,156 ns bezeichnet das Zeitverzögerungssegment der dritten Ebene.
ΔT(4) = 0,039 ns bezeichnet das Zeitverzögerungssegment der vierten Ebene.
ΔT(5) = 0,00976 ns bezeichnet das Zeitverzögerungssegment der fünften Ebene.
ΔT(k) = T/n^k ist hier 10 ns, n=4 und k ist eine ganze Zahl von 1 bis p und hier ist p=5.
Die Zahl von Ebenenteilungen, auf die als p Bezug genommen wird, wird durch den (die) Zeitverzögerungseinsteller (-Hardware), der (die) bei dem System verwendet ist, eingestellt. Die richtige Wahl des Zeitverzögerungseinstellers hängt zum Beispiel von der Spezifikation der MCPAs ab.
Ein Autosuchverfahren startet, wenn die Anfangseinstellungen der einstellbaren Zeitverzögerungsleitung durchgeführt werden:

1. Zuerst Einstellen der Zeitverzögerung des Zeitverzögerungseinstellers auf: T_d(1) = ΔT(1) = 2,5 ns; eine Systemleistungsprüfung stellt C_p(1) > 0 ein (da T_d(1) = 2,5 ns < 6,35 ns, der gewünschte Wert, ist);
2. Da C_p(1) > 0 ist, Einstellen T_d(2) = T_d(1) + ΔT(1) = 5 ns; die Systemleistungsprüfung stellt Cp(2) > 0 ein (da die Zeitverzögerungssegmentsumme Td(2) = 5 ns < 6,35 ns ist);
3. Da C_p(2) > 0 ist, Einstellen T_d(3) = T_d(2) + ΔT(1) = 7,5 ns; die Systemleistungsprüfung stellt nun C_p(3) < 0 ein (da T_d(3) = 7,5 ns > 6,35 ns ist);
4. Da C_p(3) < 0 ist, während C_p(2) > 0 ist, stellen wir T_d(4) = T_d(2) + ΔT(2) = 5,625 ns ein (T_d(3) und ΔT(1) sind zu lang, T_d(2) und ΔT(2) werden daher verwendet.) Die Systemleistungsprüfung wird nun C_p(4) > 0 einstellen (da T_d(4) = 5,625 ns < 6,35 ns ist);
5. Da C_p(4) > 0 ist, während C_p(3) < 0 ist, stellen wir T_d(5) = T_d(4) + ΔT(2) = 6,25 ns ein; die Systemleistungsprüfung wird nun C_p(5) > 0 einstellen (da T_d(5) = 6,25 ns < 6,35 ns ist);
6. Da C_p(5) > 0 und C_p(4) > 0 sind, stellen wir T_d(6) = T_d(5) + ΔT(2) = 6,875 ns ein; die Systemleistungsprüfung wird nun C_p(6) < 0 einstellen (da T_d(6) = 6,875 ns > 6,35 ns ist);
7. Da C_p(6) < 0 ist, während C_p(5) > 0 ist, stellen wir T_d(7) = T_d(5) + ΔT(3) = 6,406 ns ein; die Systemleistungsprüfung wird nun C_p(7) < 0 einstellen (da T_d(7) = 6,406 ns > 6,35 ns ist);
8. Da C_p(7) < 0 ist, während C_p(6) < 0 ist, stellen wir T_d(8) = T_d(5) + ΔT(4) = 6,289 ns ein; die Systemleistungsprüfung wird nun C_p(8) > 0 einstellen (da T_d(8) = 6,289 ns < 6,35 ns ist);
9. Da C_p(8) > 0 und C_p(7) > 0 sind, stellen wir T_d(9) = T_d(8) + ΔT(4) = 6,328 ns ein; die Systemleistungsprüfung wird nun C_p(9) > 0 einstellen (da T_d(9) = 6,328 ns < 6,35 ns ist);
10. Da C_p(9) > 0 und C_p(8) > 0 sind, stellen wir T_d(10) = T_d(9) + ΔT(4) = 6,367 ns ein; die Systemleistungsprüfung wird nun C_p(10) < 0 einstellen (da T_d(10) = 6,367 ns > 6,35 ns ist);
11. Da C_p(10) < 0 ist, während C_p(9) > 0 ist, stellen wir T_d(11) = T_d(9) + ΔT(5) = 6,33776 ns ein; die Systemleistungsprüfung wird nun C_p(11) > 0 einstellen (da T_d(11) = 6,33776 ns < 6,35 ns ist);
12. Da C_p(11) > 0 ist, während C_p(10) < 0 ist, stellen wir T_d(12) = T_d(11) + ΔT(5) = 6,34752 ns ein; da |T_d(12) – 6,35 = 0,00248 ns, was innerhalb des Genauigkeitsbereichs von 0,00976 ns ist, der durch den in 4 gezeigten Mehrbit-Zeitverzögerungseinsteller eingestellt wird, wird das Suchverfahren, das heißt durch Einstellen C_p(12) = 0, gestoppt.

Dieses Beispiel zeigt, dass nach lediglich 12 Suchschritten die Zeitverzögerungsabgleichung innerhalb des Genauigkeitsbereichs von 9,76 ps erreicht werden kann. Die Genauigkeit ist daher durch die Vierbit-Zeitverzögerungseinstellereinheit begrenzt. Das aufgezeigte Suchverfahren kann auf andere Mehrbit-Zeitverzögerungseinsteller verallgemeinert sein und kann als ein automatischer Suchalgorithmus für spezifische Systemanwendungen programmiert sein, wenn die HF-MEM-Schalter innerhalb des Mehrbit-Zeitverzögerungseinstellers durch digitale Schaltungen elektronisch gesteuert sind.
7 zeigt ein Flussdiagramm eines Verfahrens gemäß der vorliegenden Erfindung. Das Verfahren wird mittels eines Mehrbit-Zeitverzögerungseinstellers durchgeführt und ist für eine automatische Steuerung der Zeitverzögerungsabgleichung, die zum Beispiel bei Mitkopplungs-MCPAs erforderlich ist, beabsichtigt. Das Verfahren weist die folgenden Schritte auf:

701. Die Gesamtzahl von Ebenenteilungen p wird definiert.
702. Ein Zeitverzögerungssegment ΔT(k) wird für jede Ebene k definiert, wobei k eine ganze Zahl von 1 bis p ist.
703. Ein Steuerparameter Cp wird eingestellt, wobei Cp ein Maß der Beziehung zwischen einer derzeitigen Zeitverzögerung und einer gewünschten Zeitverzögerung ist.
704. Eine Zeitverzögerungssegmentsumme wird durch Addition von Zeitverzögerungssegmenten ΔT(k) bestimmt.
705. Die Schritte 703 und 704 werden wiederholt, bis die gewünschte Zeitverzögerung erreicht ist oder die Summe innerhalb eines erlaubten Genauigkeitsbereichs Tp liegt und Cp ein vorbestimmter Wert, zum Beispiel Cp = 0, gegeben wird.

Das im Vorhergehenden beschriebene Verfahren gemäß der vorliegenden Erfindung kann allgemein nicht nur für Mitkopplungs-MCPAs, sondern auch für andere Anwendungen, bei denen eine genaue Steuerung der Phase oder der Zeitverzögerung von Signalen erforderlich ist, wie anpassungsfähige Antennen, verwendet werden.
Das Verfahren ist mittels eines Computerprogramm-Erzeugnisses, das die Software-Codeeinrichtung zum Durchführen der Schritte des Verfahrens aufweist, implementiert. Das Computerprogramm-Erzeugnis wird in einer Verarbeitungseinrichtung in einem Computer oder in einer anderen logischen Steuereinheit laufen gelassen. Das Computerprogramm wird direkt oder von einem computerverwendbaren Medium, wie einer flexible Platte, einer CD, dem Internet etc., geladen.
Die vorliegende Erfindung ist auf die im Vorhergehenden beschriebenen bevorzugten Ausführungsbeispiele nicht begrenzt. Es können verschiedene Alternativen, Modifikationen und Äquivalente verwendet sein. Die vorhergehenden Ausführungsbeispiele sollten daher nicht als den Schutzbereich der Erfindung, der durch die beigefügten Ansprüche definiert ist, begrenzend aufgefasst werden.

Claims

Verfahren zum Einstellen einer Zeitverzögerung für eine Hoch-HF-Anwendung unter Verwendung einer Mehrbit-Zeitverzögerungseinstellereinheit, wobei die Einheit eine abstimmbare Zeitverzögerung innerhalb eines spezifizierten Zeitverzögerungsintervalls [0,T] hat und angepasst ist, um eine gewünschte Zeitverzögerung zu erreichen, dadurch gekennzeichnet, dass das Verfahren die folgenden Schritte aufweist: – Definieren (701) einer Gesamtzahl von Ebenenteilungen p, – Definieren (702) eines Zeitverzögerungssegments ΔT(k) für jede Ebenenteilung, wobei k eine ganze Zahl von 1 bis p ist, – Einstellen (703) eines Steuerparameters Cp, wobei Cp ein Maß einer Beziehung zwischen einer derzeitigen Zeitverzögerung und der gewünschten Zeitverzögerung ist, – Bestimmen (704) einer Zeitverzögerungssegmentsumme durch Addieren von Zeitverzögerungssegmenten ΔT(k), – Wiederholen des Schritts des Einstellens (703) und des Schritts des Bestimmens (704) bis die gewünschte Zeitverzögerung erreicht ist oder die Summe innerhalb eines erlaubten Genauigkeitsbereichs Tp liegt und Cp dann ein vorbestimmter Wert, zum Beispiel Cp = 0, gegeben wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Wert von Cp davon abhängt, ob die gewünschte Zeitverzögerung größer, kleiner oder gleich der derzeitigen Zeitverzögerung ist.
Verfahren nach einem der Ansprüche 1–2, dadurch gekennzeichnet, dass der Schritt des Einstellens (703) ferner folgenden Schritt aufweist: – Steuern, ob die Summe zu erhöhen ist oder die Summe zu verringern ist.
Verfahren nach einem der Ansprüche 1–3, dadurch gekennzeichnet, dass die Zeitverzögerungssegmente ΔT(k) durch die folgenden Schritte definiert sind: – Spezifizieren (601) des abstimmbaren Zeitverzögerungsintervalls [0,T], – Bestimmen der Zahl von Ebenenteilungen p, – wiederholtes Durchführen von p (p>1) Ebenenteilungen, wobei ein Zeitverzögerungssegment ΔT(k) weiter in n gleiche Zeitverzögerungssegmente ΔT(k+1) auf einer niedrigeren Ebene geteilt wird.
Verfahren nach einem der Ansprüche 1–4, gekennzeichnet durch Aufweisen von Schaltern, die mikroelektromechanische (MEM-) Hochfrequenz-(HF-) Schalter sind.
Verfahren nach einem der Ansprüche 1–5, gekennzeichnet durch Aufweisen von Schaltern, die einpolige MEM-HF-Umschalter (SPDT) sind.
Verfahren nach einem der Ansprüche 1–6, dadurch gekennzeichnet, dass die Größe von jedem Zeitverzögerungssegment ΔT(k) T/n^k ist, wobei k eine ganze Zahl von 1 bis p ist, T die Länge des spezifizierten Zeitverzögerungsintervalls bezeichnet und n die Zahl von Zeitverzögerungssegmenten, in die das Zeitverzögerungsintervall T geteilt ist, bezeichnet.
Verfahren nach einem der Ansprüche 1–7, dadurch gekennzeichnet, dass die Gesamtzahl von Ebenenteilungen von der Zahl von verfügbaren Zuständen der Zeitverzögerungseinstellereinheit abhängt.
Verfahren nach einem der Ansprüche 7–8, dadurch gekennzeichnet, dass n gleich vier ist.
Verfahren nach einem der Ansprüche 1–9, dadurch gekennzeichnet, dass die einstellbare Zeitverzögerung für einen Mehrträger-Leistungsverstärker (MCPA) mit einem Mitkopplungs-Linearisierungsverfahren eingestellt wird.
Computerprogramm-Erzeugnis, das auf einem computerverwendbaren Medium gespeichert ist und ein lesbares Programm zum Bewirken, dass eine Verarbeitungseinrichtung in einem Computer oder in einer anderen logischen Steuereinheit die Ausführung des Verfahrens eines der Ansprüche 1–10 steuert, aufweist.
Computerprogramm-Erzeugnis, das direkt in ein computerverwendbares Medium ladbar ist und die Software-Codeabschnitte zum Durchführen des Verfahrens eines der Ansprüche 1–10 aufweist.
Mehrbit-Zeitverzögerungseinstellereinheit für Hoch-HF-Anwendungen, die angepasst ist, um eine Zeitverzögerung innerhalb eines spezifizierten Zeitverzögerungsintervalls [0,T] abzustimmen, wobei die Einheit Schalter aufweist, dadurch gekennzeichnet, dass die Einheit ferner eine Ebenenteilungseinrichtung aufweist, die angepasst ist, um p Ebenenteilungen (p > 1) wiederholt durchzuführen, um Zeitverzögerungssegmente ΔT(k) gemäß dem Verfahren, das durch einen der Ansprüche 1–10 definiert ist, zu liefern.
Mehrbit-Zeitverzögerungseinstellereinheit nach Anspruch 13, dadurch gekennzeichnet, dass die Schalter mikroelektromechanische (MEM-) Hochfrequenz-(HF-) Schalter sind.
Mehrbit-Zeitverzögerungseinstellereinheit nach Anspruch 14, dadurch gekennzeichnet, dass die MEM-HF-Schalter einpolige MEM-HF-Umschalter (SPDT) sind.
Mehrbit-Zeitverzögerungseinstellereinheit nach einem der Ansprüche 13–15, dadurch gekennzeichnet, dass die Größe von jedem Zeitverzögerungssegment ΔT(k) T/n^k ist, wobei T das spezifizierte Zeitverzögerungsintervall bezeichnet, n die Zahl von Segmenten, in die das Zeitverzögerungsintervall T geteilt ist, bezeichnet, und k eine ganze Zahl von 1 bis p ist, wobei p die Gesamtzahl von Ebenenteilungen ist.
Mehrbit-Zeitverzögerungseinstellereinheit nach einem der Ansprüche 13–16, dadurch gekennzeichnet, dass die Gesamtzahl von Ebenenteilungen von der Zahl von verfügbaren Zuständen der Zeitverzögerungseinstellereinheit abhängt.
Mehrbit-Zeitverzögerungseinstellereinheit nach einem der Ansprüche 16–17, dadurch gekennzeichnet, dass n gleich vier ist.
Mehrbit-Zeitverzögerungseinstellereinheit nach einem der Ansprüche 13–18, dadurch gekennzeichnet, dass die einstellbare Zeitverzögerung für einen Mehrträger-Leistungsverstärker (MCPA) mit einem Mitkopplungs-Linearisierungsverfahren eingestellt wird.