DE60216780T2 - Bildsensor mit graben in planarisierungsschichten und herstellungsverfahren - Google Patents

Bildsensor mit graben in planarisierungsschichten und herstellungsverfahren Download PDF

Info

Publication number
DE60216780T2
DE60216780T2 DE60216780T DE60216780T DE60216780T2 DE 60216780 T2 DE60216780 T2 DE 60216780T2 DE 60216780 T DE60216780 T DE 60216780T DE 60216780 T DE60216780 T DE 60216780T DE 60216780 T2 DE60216780 T2 DE 60216780T2
Authority
DE
Germany
Prior art keywords
zone
layers
insulating
thickness
conductive layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60216780T
Other languages
English (en)
Other versions
DE60216780D1 (de
Inventor
Thales Intellectual Property Louis BRISSOT
Thales Intellectual Property Amedee SOLLIER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teledyne e2v Semiconductors SAS
Original Assignee
e2v Semiconductors SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by e2v Semiconductors SAS filed Critical e2v Semiconductors SAS
Publication of DE60216780D1 publication Critical patent/DE60216780D1/de
Application granted granted Critical
Publication of DE60216780T2 publication Critical patent/DE60216780T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3675Cooling facilitated by shape of device characterised by the shape of the housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14621Colour filter arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

  • Die Erfindung betrifft die elektronischen Bildsensoren, und insbesondere die Farbbildsensoren.
  • Diese Sensoren werden auf Siliciumchips gemäß verschiedenen Technologien hergestellt, darunter die Technologie CMOS (aus dem Englischen "Complementary Metal Oxide Semiconductor") oder die gemischten Technologien CMOS/CCD (CCD für "Charge Coupled Device"). Diese Technologien ermöglichen es, auf den gleichen Siliciumchip nicht nur eine Matrix von fotoempfindlichen Punkten, auf die das in ein elektronisches Signal umzuwandelnde Bild projiziert wird, sondern auch periphere elektronische Schaltungen zu integrieren, die diese Matrix umgeben und entweder zur Steuerung der Matrix für die Bildumwandlung in ein elektronisches Signal oder zur Verarbeitung des elektronischen Signals dienen, das nach der Umwandlung des Bilds aus der Matrix hervorgeht.
  • Für einen Farbbildsensor ist die Oberfläche der fotoempfindlichen Matrix mit einem Mosaik aus Farbfiltern bedeckt, das entsprechend dem Matrixgitter von fotoempfindlichen Punkten arrangiert ist. Jedes Elementarfilter befindet sich über eine Zone aus lichtempfindlichem Silicium, die das Licht einer einzigen Farbe empfängt. Die direkt benachbarten Filter über direkt benachbarten fotoempfindlichen Zonen haben unterschiedliche Farben und entsprechen unterschiedlichen Bildpunkten.
  • Die Farbfilter sind über isolierenden und leitenden Schichten angeordnet, die dazu gedient haben, die fotoempfindlichen Punkte, die inneren Verbindungen mit einem gegebenen fotoempfindlichen Punkt und die Verbindungen mit dem Rest des Chips (Zeilenleiter, Spaltenleiter, usw.) zu definieren.
  • Bei den derzeit verwendeten Technologien können diese Verbindungen aber nur mit Hilfe von mehreren Ebenen des Aufbringens und Ätzens von leitenden und isolierenden Schichten über der Siliciumfläche hergestellt werden, die die eigentlichen fotoempfindlichen Zonen enthält, d.h. diejenigen, die an jedem Bildpunkt die Photonen in elektrische Ladungen umwandeln.
  • Typischerweise werden sechs Verbindungsebenen verwendet, um die Einheit des Chips herzustellen, die den Bildsensor und seine zugeordnete Schaltungen bildet, zum Beispiel zwei Ebenen aus polykristallinem Silicium (Halbleiter, der im Kontext der Erfindung einem Leiter gleichgestellt werden kann), und vier Ebenen aus Aluminium.
  • Die Dicke einer leitenden Ebene (Schicht aus Aluminium oder Schicht aus polykristallinem Silicium) kann kaum unter einige Zehntel Mikrometer sinken, aufgrund der Anforderungen der elektrischen Leitfähigkeit. Zwei aufeinanderfolgende Ebenen müssen durch eine isolierende Schicht von etwa einem Mikrometer getrennt werden, einerseits, um eine ausreichende Isolierung herzustellen, andererseits, um die Fläche nach einem Ätzen einer leitenden Ebene und vor dem Aufbringen und Ätzen einer folgenden Schicht ausreichend zu planarisieren.
  • Die Planarisierung ist nämlich ein notwendiger Vorgang; sie besteht darin, die vom Ätzen der vorhergehenden Ebene gebildeten Stufen zu füllen, indem eine Schicht aufgebracht wird, deren Dicke da geringer ist, wo Zonen der vorhergehenden Ebene gebildet wurden, und dort größer ist, wo das Material der vorhergehenden Ebene durch selektives Ätzen entfernt wurde. Dies, damit nach dem Schritt der Planarisierung die Oberfläche des Chips praktisch eben ist. Diese Ebenheit ist aus zwei Gründen nützlich: einerseits erleichtert sie die Fotolithographie der folgenden Schicht, da die Fotolithographie auf einer ebenen Schicht wirksamer und präziser ist als auf einer Schicht mit Vertiefungen und Buckeln; andererseits vereinfacht sie das Aufbringen und das Ätzen (ebenfalls durch Fotolithographie) des Farbfiltermosaiks nach der Bildung aller Zwischenschichten. Das Filtermosaik wird dann erst nach der Bildung einer letzten Planarisierungsschicht nach dem Aufbringen aller anderen Verbindungsschichten und der Zwischen-Planarisierungsschichten zwischen diesen Schichten aufgebracht.
  • Bei einer klassischen Technologie führt dies dazu, dass das Mosaik von Farbfiltern sich auf einer Höhe von etwa 10 Mikrometern über der Zone aus fotoempfindlichem Silicium befindet. Diese Zone hat aber kaum einige Mikrometer Seitenlänge für einen Sensor mit ausreichender Auflösung. Die fotoempfindliche Zone befindet sich also in gewisser Weise am Boden einer Senke, die mit einer Stapelung von isolierenden transparenten Schichten gefüllt ist, umgeben von anderen Stapelungen von isolierenden und leitenden Schichten, die diese Senke begrenzen (die leitenden Schichten sind meist undurchsichtig und reflektierend, insbesondere wenn sie aus Aluminium sind).
  • Daraus folgt, dass Photonen, die ein Farbfilter durchquert haben, nicht sofort die diesem Filter entsprechende fotoempfindliche Zone erreichen; auf der Strecke, die sie nach dem Farbfilter noch durchlaufen müssen, können sie gedämpft werden, gestreut werden, Brechungen, Reflexionen erfahren, usw. Außer dem sich daraus ableitenden Empfindlichkeitsverlust kann man verstehen, dass ein Teil der Photonen eine benachbarte fotoempfindliche Zone erreichen kann. Bei monochromem Licht folgt daraus ein gewisser Verlust an räumlicher Auflösung. Bei einer Farbkamera ist das Problem aber sehr viel kritischer, da selbst Bildzonen, die nur schwache räumliche Frequenzen haben (zum Beispiel eine Bildzone von gleichmäßig roter Farbe), stark betroffen sind: Die Farbe wird systematisch verschlechtert, da die den anderen Farben entsprechenden Pixel systematisch einen Bruchteil von Lichtstrom empfangen, der nicht für sie bestimmt ist. Die Qualität der Farbmessung wird von der Streuung des Lichts in dem Zwischenraum also besonders betroffen, der das Farbfilter und die ihm entsprechende fotoempfindliche Zone trennt.
  • Die Druckschrift EP-A-0 721 220 beschreibt einen Bildsensor, der ausgehend von einer Stapelung mehrerer Ebenen der isolierenden Schichten und von geätzten leitenden Schichten gebildet wird.
  • Die vorliegende Erfindung hat zum Ziel, ein Herstellungsverfahren und eine Struktur eines Farbbildsensors anzugeben, die um den Preis einer geringen Erhöhung der Herstellungskomplexität die kolorimetrische Qualität der erhaltenen Bilder sowie die Auflösung, den Kontrast und die Empfindlichkeit bei schwachem Licht deutlich verbessern.
  • Obwohl der Hauptvorteil des Verfahrens die Farbsensoren betrifft, ist anzumerken, dass das Verfahren mit bestimmten Vorteilen auch bei Sensoren von nicht gefärbten Bildern anwendbar ist.
  • Es wird also ein integrierter Bildsensor vorgeschlagen, der auf einem ebenen Halbleitersubstrat hergestellt wird, wobei der Sensor in einer ersten Zone des Substrats eine Matrix von fotoempfindlichen Elementen und in einer zweiten Zone periphere Schaltungen aufweist, wobei der Sensor ausgehend von einer Stapelung mehrerer Ebenen von isolierenden Schichten, die mit geätzten leitenden Schichten abwechseln, hergestellt wird, bei der die isolierenden Schichten als Planarisierungsschichten der geätzten leitenden Schichten dienen, wobei der Sensor dadurch gekennzeichnet ist, dass die kumulierte Höhe oberhalb des Halbleitersubstrats der in der ersten Zone vorhandenen isolierenden Schichten geringer ist als die kumulierte Höhe der isolierenden Schichten in der zweiten Zone, wobei die Anzahl der als Planarisierungsschichten dienenden isolierenden Schichten in der ersten Zone geringer ist als in der zweiten Zone.
  • Das Licht, das die fotoempfindliche Matrix von oben erreichen soll, durchquert eine geringere Dicke von isolierenden transparenten Schichten als wenn die kumulierte Höhe in den beiden Schichten gleich wäre. Das Licht wird also weniger gedämpft, es erfährt weniger Stör-Reflexionen und -Streuungen, als wenn man auf dem ganzen Siliciumchip alle für die Herstellung der Schaltungen der zweiten Zone notwendigen Planarisierungsschichten behalten hätte.
  • Die zusätzlichen Planarisierungsschichten, die in der zweiten Zone aber nicht in der ersten vorhanden sind, werden in der ersten Zone am Ende der Vorgänge des Aufbringens und Ätzens der verschiedenen Schichten selektiv abgetragen, während im Lauf dieser Vorgänge die leitenden und isolierenden Schichten sowohl in der ersten Zone (fotoempfindliche Matrix) als auch in der zweiten Zone (periphere Schaltungen) gleichmäßig aufgebracht werden.
  • Die allgemeine Konfiguration der leitenden Auflagen ist im Prinzip derart, dass die Anzahl von leitenden Ebenen in der Zone der fotoempfindlichen Matrix geringer ist als die Anzahl von leitenden Ebenen außerhalb dieser Zone; die ersten Ebenen von leitenden Schichten werden sowohl in der Zone der Matrix als auch außerhalb dieser Zone verwendet, während andere zusätzliche leitende Ebenen nur außerhalb der Matrix vorhanden sind.
  • Global weist die Stapelung von leitenden und halbleitenden Schichten, die zur Herstellung der Gesamtheit der elektronischen Schaltungen des Chips dienen, einschließlich der fotoempfindlichen Matrix, eine Vertiefung in Höhe der fotoempfindlichen Matrix auf, wobei die Dicke der Stapelung in der Zone der Matrix geringer ist als außerhalb dieser Stapelung. Die Dicke beträgt vorzugsweise mindestens 30% und vorzugsweise 50% weniger in der Zone der Matrix.
  • Für einen Farbsensor ist ein Mosaik von Farbfiltern über der fotoempfindlichen Matrix vorhanden, also dort, wo die Stapelung von isolierenden und leitenden Schichten eine geringere Dicke aufweist als im Rest des Chips.
  • Um diese Verbesserung der Leistungen der Bildsensoren zu erhalten, schlägt die Erfindung ein Verfahren zur Herstellung eines Bildsensors vor, bei dem auf ein Halbleitersubstrat nacheinander mehrere leitende Schichten aufgebracht und geätzt werden, die mit isolierenden Schichten abwechseln, um einerseits in einer ersten Zone eines IC-Chips eine fotoempfindliche Matrix und andererseits in einer zweiten Zone des Chips periphere Schaltungen zu definieren, wobei die isolierenden Schichten insbesondere als Planarisierungsschichten nach dem Aufbringen und Ätzen der leitenden Schichten dienen, wobei dieses Verfahren dadurch gekennzeichnet ist, dass die isolierenden und leitenden Schichten auf die ganze Oberfläche des Chips aufgebracht und dann jede gemäß einem eigenen Muster geätzt werden, und dann eine Dicke der Isolierung gleichmäßig oberhalb der fotoempfindlichen Matrix abgetragen und auf den peripheren Schaltungen gelassen wird.
  • Weitere Merkmale und Vorteile der Erfindung gehen aus der nachfolgenden ausführlichen Beschreibung hervor, die sich auf die beiliegenden Zeichnungen bezieht. Es zeigen:
  • 1 eine allgemeine Ansicht in der Ebene eines IC-Chips, der eine fotoempfindliche Matrix und periphere Schaltungen aufweist;
  • 2 die der Matrix entsprechende Zone;
  • 3 einen seitlichen Schnitt des IC-Chips;
  • 4 eine Draufsicht auf den Bildsensor-Chip gemäß der Erfindung;
  • 5 einen seitlichen Schnitt dieses Chips;
  • 6 die Stapelung von leitenden und isolierenden Schichten gemäß der Erfindung in der Zone der Matrix (rechts) und außerhalb (links).
  • 1 zeigt in Draufsicht einen IC-Chip 10, der auf einen Siliciumsubstrat hergestellt ist und den Kern eines Bildsensors bildet, mit einer ersten Zone MP, die einer fotoempfindlichen Matrix entspricht, auf die das zu erfassende elektronische Bild optisch projiziert wird. Typischerweise ist der IC-Chip an der Rückseite eines Fokussierungsobjektivs angeordnet, dessen Fokussierungsebene die Oberfläche des Siliciumsubstrats ist.
  • Die Zone MP ist von anderen Zonen ZC1, ZC2, ZC3 umgeben, die elektronische Schaltungen aufweisen, die dazu dienen, entweder den Betrieb der fotoempfindlichen Matrix zu steuern oder die von der Matrix kommenden Signale zu verarbeiten.
  • Der Chip ist im allgemeinen von Anschlusskontakten PC für die Verbindung des Sensors mit der Außenumgebung des Sensors umgeben. Schließlich erstrecken sich zwischen der fotoempfindlichen Matrix, den elektronischen Schaltungen und den Kontakten nicht dargestellte Netze von Verbindungsleitern.
  • Die fotoempfindliche Matrix, die elektronischen Schaltungen, die Verbindungsleiter und die Kontakte werden zunächst mittels Vorgängen des Anordnens von Unreinheiten, von Streuungen, von Oxidierungen, die im Siliciumsubstrat (insbesondere für die Bildung von fotoempfindlichen Zonen an jedem Bildpunkt der Matrix und für die Bildung von Sourcen und Drains von Transistoren) ausgeführt werden, und dann von Aufbringungen und Ätzungen von abwechselnden isolierenden und leitenden Schichten über der Oberfläche des Siliciumsubstrats hergestellt.
  • Die Herstellungstechnologie der fotoempfindlichen Matrix kann eine CCD-Technologie (Charge-Coupled-Device) oder eine CMOS-Technologie (Complementary Metal Oxide Semiconductor) sein. Die Herstellungstechnologie der peripheren elektronischen Schaltungen ist außerdem immer öfter eine CMOS-Technologie.
  • 2 zeigt wieder in Draufsicht die Zone MP, die für die fotoempfindliche Matrix reserviert ist. In der Praxis ist ein zentraler Abschnitt ZL der Matrix MP für den Empfang des in elektronische Signale umzuwandelnden Lichtbilds reserviert. Ein peripherer Abschnitt ZM, der wie die Matrix aufgebaut ist und Teil des gleichen Netzes ist wie die Matrix, ist für die Bildung von Bezugspixeln für den elektronischen Ausgleich der Matrix reserviert. Diese Zone wird vollständig von einer Aluminiumschicht abgedeckt, und die fotoempfindlichen Punkte, die sich darunter befinden, empfangen kein Licht; sie übertragen also eine Schwarzpegelinformation. Die Einheit aus abgedeckter Zone ZM und nicht abgedeckter Zone ZL bildet die Zone MP, die für die fotoempfindliche Matrix reserviert ist. Außerhalb dieser Zone ist die Zone ZE, in der sich alle anderen Elemente des Sensors und insbesondere die peripheren Schaltungen der Zonen ZC1, ZC2, ZC3 befinden, die Teil der Zone ZE sind.
  • In der Zone der Matrix wird ein Mosaik von Farbfiltern FC aufgebracht, von denen in 2 nur eine Reihe dargestellt ist. Jedes Filter befindet sich über einem Pixel der Matrix.
  • 3 zeigt einen Schnitt der 2, mit einem stark vergrößerten Maßstab in senkrechter Richtung. Aufgrund der Herstellungskomplexität der Matrix und ihrer zugeordneten peripheren Schaltungen ist es notwendig, eine Folge von vielen abwechselnden isolierenden und leitenden Schichten zu bilden, die je gemäß einem eigenen Muster geätzt sind. Die Höhe der Stapelung 20, die sich daraus ergibt, beträgt etwa zehn Mikrometer über der Fläche S des Siliciumsubstrats 30, und die möglichen Farbfilter sind über dieser planarisierten Stapelung aufgebracht.
  • Erfindungsgemäß wird in der ganzen der Matrix MP gewidmeten Zone eine große Dicke von in dieser Zone vorhandener Isolierung abgetragen, ehe die Farbfilter aufgebracht werden. Der obere Bereich der über der Matrix vorhandenen Isolierung dient nämlich nicht dazu, die leitenden Schichten voneinander zu isolieren, und er kann abgetragen werden. Umgekehrt dient dieser obere Bereich in den peripheren Schaltungen dazu, leitende Schichten voneinander zu isolieren, und er darf in den diesen Schaltungen entsprechenden Zonen nicht abgetragen werden.
  • Wie man in 4 und 5 sieht, wird die Isolierung in der Zone MP gleichmäßig abgetragen (sowohl die beleuchtete Zone ZL als auch die abgedeckte Zone ZM) und bleibt in der Außenzone ZE erhalten. Es wurde ebenfalls eine Übergangszone ZT um die ganze Zone MP herum dargestellt, in der die Höhe der Stapelung von isolierenden und leitenden Schichten zwischen einer unteren Ebene H1 (Zone MP) und einer oberen Ebene H2 (Zone ZE) variiert.
  • Die Stapelung 20 von isolierenden und leitenden Schichten hat also eine Vertiefung in dem ganzen Bereich MP, und es ist in dieser Vertiefung, in der die Farbfilter FC im Fall eines Farbbildsensors oder andere optische Elemente (wie Mikrolinsen) im Fall eines monochromen Sensors angeordnet werden. Die Höhe der Stapelung in der Zone MP ist um mindestens 30% und vorzugsweise um 50% reduziert. Sie kann also etwa 5 Mikrometer in der Zone MP für 10 Mikrometer in der Zone ZE betragen.
  • Das Detail der aufgebrachten Schichten ist in 6 in einem typischen Ausführungsbeispiel detailliert dargestellt. Auf der linken Seite der Figur sieht man die Stapelung in der Zone ZE, und auf der rechten Seite sieht man die Stapelung in der Zone MP.
  • Dotierte Zonen 40 sind in dem Substrat 30 unter der Fläche S angeordnet, um mit dem Substrat Verbindungen PN zu formen, die Fotodioden bilden, die sich über einige Mikrometer Seitenlänge erstrecken. Andere Vorgänge des Anordnens von Unreinheiten werden im Substrat (Bildung von Sourcen, von Drains, usw.) sowohl in der Zone MP als auch in der Zone ZE durchgeführt.
  • Die typische Folge von isolierenden und leitenden Schichten, die man anschließend auf dem Substrat findet, ist nachfolgend angegeben. Die leitenden Schichten, die im Allgemeinen undurchsichtig sind, wenn sie aus Aluminium sind, oder leicht transparent sind, wenn sie aus polykristallinem Silicium sind, werden in Abhängigkeit von den gewünschten Verbindungsmustern eingeätzt, aber in jedem Fall sind sie nicht über den Fotodioden vorhanden, um deren Belichtung nicht zu beeinträchtigen. Die leitenden Schichten wurden also auf der Seite der Fotodiode dargestellt.
  • Zur Vereinfachung der Zeichnung wurden die Kontaktöffnungen nicht dargestellt, die lokal in den isolierenden Schichten ausgebildet sind, die es ermöglichen, durch Aufbringen von leitendem Material zwischen zwei unterschiedlichen leitenden Schichten einen Kontakt herzustellen.
  • Die typische Stapelung ist wie folgt:
    Eine erste isolierende Schicht IS1 bedeckt die Verbindungen; Dicke etwa 0,1 bis 0,2 Mikrometer.
    Eine erste Schicht aus polykristallinem Silicium SIP1 wird über dieser Schicht aufgebracht und bildet Ladungsübertragungs- oder Transistor-Gates; Dicke etwa 0,3 Mikrometer.
    Eine zweite isolierende Schicht IS2; Dicke etwa 0,1 bis 0,2 Mikrometer.
    Eine zweite Schicht aus polykristallinem Silicium SIP2; Dicke etwa 0,3 Mikrometer.
    Eine dritte isolierende Schicht IS3; Dicke etwa 1 Mikrometer.
    Eine erste metallische leitende Schicht (Aluminium) M1; Dicke 0,6 Mikrometer.
    Eine vierte isolierende Schicht IS4; Dicke etwa 1 Mikrometer.
    Eine zweite leitende Schicht M2; Dicke etwa 0,6 Mikrometer.
  • Alle obigen Schichten befinden sich in dieser Ausführungsform sowohl in der Zone MP als auch in der Zone ZE. Die letzte Metallisierungsebene der Zone MP ist die Ebene M2. Die isolierenden Planarisierungsschichten IS1 bis IS4 sind notwendigerweise transparent, da sie über der Zone MP am Ende der Herstellung verbleiben.
  • Weitere metallische Schichten M3 und M4 und isolierende Trenn- und Planarisierungsschichten werden später sowohl in der Zone MP als auch in der Zone ZE aufgebracht, werden aber in der Zone MP vollständig abgetragen: Die Metallisierungsebenen werden beim Ätzvorgang dieser Ebenen entfernt, da sie für den elektrischen Betrieb der Matrix nicht nützlich sind; die isolierenden Ebenen werden im Prinzip im Stadium des Ätzens vor dem Aufbringen einer späteren leitenden Schicht nicht entfernt (obwohl es theoretisch möglich ist, dies bei manchen Ebenen zu tun), aber sie werden global im Schritt der gleichmäßigen Abtragung einer Isolierungsdicke über der Zone MP abgetragen.
  • Davon ausgehend und bis zu diesem Abtragungsvorgang sind die isolierenden Planarisierungsschichten nicht unbedingt transparent, da sie abgetragen werden. In der Praxis sind sie aber trotzdem von der gleichen Beschaffenheit wie die vorhergehenden (transparentes Siliciumoxid).
  • Eine fünfte isolierende Planarisierungsschicht IS5 (Dicke etwa 1 Mikrometer) wird also nach dem Ätzen der metallischen Schicht M2 gleichmäßig auf den Chip aufgebracht. Sie wird in der Zone ZE geätzt, um insbesondere Kontaktöffnungen mit den leitenden Schichten unter der Schicht M2 zu definieren.
  • Eine dritte leitende Schicht M3 (Aluminium) einer Dicke von etwa 0,6 Mikrometer wird aufgebracht und geätzt. Sie verbleibt nur in der Zone ZE.
  • Eine sechste isolierende Planarisierungsschicht IS6 einer Dicke von etwa 1 Mikrometer wird gleichmäßig auf den Chip aufgebracht und in der Zone ZE geätzt, um Kontaktöffnungen mit den unteren leitenden Schichten zu bilden.
  • Eine vierte leitende Schicht M4 einer Dicke von etwa 0,6 Mikrometer wird gleichmäßig auf den Chip aufgebracht, geätzt und in der Zone MP entfernt.
  • Eine siebte isolierende Schicht IS7 einer Dicke von etwa 2 Mikrometern wird im Prinzip gleichmäßig in diesem Stadium auf den Chip aufgebracht, obwohl sie nicht obligatorisch ist, da sie durch eine Planarisierungsschicht ersetzt werden kann, die nach dem Aushöhlen der Zone MP aufgebracht wird.
  • Dann wird der Vorgang des Abtragens eines Teils der Dicke der Isolierung durchgeführt, die sich über der Zone MP befindet, einer Dicke, die für den elektrischen Betrieb in dieser Zone nicht notwendig ist. Dieser Vorgang erfolgt mit einer die Zone ZE schützenden Maske. Die Isolierung wird entweder über eine auf einen gewünschten Wert eingestellte Tiefe ausgehöhlt, oder bis zur Erfassung des Blanklegens der letzten Metallisierungsebene, die in der Zone MP vorhanden ist, d.h. in diesem Beispiel der Ebene M2.
  • Während dieses Vorgangs verschwinden die isolierenden Schichten IS5, IS6 und IS7 vollständig oder fast vollständig aus der Zone MP (es kann lokal ein wenig von der Schicht IS5 übrig bleiben).
  • Eine isolierende Planarisierungsschicht PL1 wird auf die ganze Fläche des Chips aufgebracht.
  • Eine Schicht von Farbfiltern FC einer Dicke von etwa 2 Mikrometern kann dann aufgebracht und geätzt werden, aus der Zone ZE entfernt und nur über der Zone MP gelassen werden. Anschließend kann man nach erneuten Planarisierungsschritten Mikrolinsen auf der Matrix MP bilden (eine Linse pro Farbbildpunkt).
  • Nach dem Vorgang des gleichmäßigen Abtragens der Isolierung in der Zone MP ist die kumulierte Höhe H1 der isolierenden Schichten in der Zone MP deutlich geringer als die kumulierte Höhe H2 in der Zone ZE, was sich in der in 5 in Höhe der Zone MP sichtbaren Vertiefung zeigt. Die Farbfilter werden in dieser Vertiefung aufgebracht und befinden sich also auf einer Höhe H1 über der Siliciumfläche, die geringer ist als im Stand der Technik.

Claims (9)

  1. Integrierter Bildsensor, der auf einem ebenen Halbleitersubstrat (30) hergestellt wird, wobei der Sensor in einer ersten Zone (MP) der Oberfläche des Substrats eine Matrix von fotoempfindlichen Elementen und in einer zweiten Zone (ZE) periphere Schaltungen aufweist, wobei der Sensor ausgehend von einer Stapelung mehrerer Ebenen von isolierenden Schichten (IS1 bis IS7), die mit geätzten leitenden Schichten (M1 bis M4) abwechseln, hergestellt wird, bei der die isolierenden Schichten als Planarisierungsschichten der geätzten leitenden Schichten dienen, wobei die kumulierte Höhe oberhalb des Halbleitersubstrats der in der ersten Zone vorhandenen isolierenden Schichten geringer ist als die kumulierte Höhe der isolierenden Schichten in der zweiten Zone, wobei der Sensor dadurch gekennzeichnet ist, dass die Anzahl von als Planarisierungsschichten dienenden isolierenden Schichten in der ersten Zone geringer ist als in der zweiten Zone.
  2. Bildsensor nach Anspruch 1, dadurch gekennzeichnet, dass er mehrere Ebenen (SIP1, SIP2, M1, M2) von leitenden Schichten, die sowohl in der ersten Zone (MP) als auch in der zweiten Zone (ZE) vorhanden sind, sowie weitere zusätzliche Ebenen (M3, M4) nur in der zweiten Zone (ZE) aufweist.
  3. Bildsensor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass er ein Mosaik von Farbfiltern oberhalb der isolierenden Schichten der ersten Zone aufweist, wobei die Dicke der Stapelung von in der ersten Zone unterhalb der Farbfilter vorhandenen isolierenden und leitenden Schichten geringer ist als die Dicke der Stapelung von in der zweiten Zone vorhandenen isolierenden und leitenden Schichten.
  4. Bildsensor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass er in der zweiten Zone mindestens zwei Metallisierungszonen (M3, M4) mehr aufweist als in der ersten Zone.
  5. Verfahren zur Herstellung eines Bildsensors, bei dem auf ein Halbleitersubstrat nacheinander mehrere leitende Schichten aufgebracht und geätzt werden, die mit transparenten isolierenden Schichten abwechseln, um einerseits in einer ersten Zone (MP) eines IC-Chips eine fotoempfindliche Matrix und andererseits in einer zweiten Zone (ZE) des Chips periphere Schaltungen zu definieren, wobei die isolierenden Schichten insbesondere als Planarisierungsschichten nach dem Aufbringen und Ätzen der leitenden Schichten dienen, wobei dieses Verfahren dadurch gekennzeichnet ist, dass die isolierenden und leitenden Schichten auf die ganze Oberfläche des Chips aufgebracht und dann jede gemäß einem eigenen Muster geätzt werden, und dann eine Dicke der Isolierung gleichmäßig oberhalb der fotoempfindlichen Matrix abgetragen und auf den peripheren Schaltungen gelassen wird.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die abgetragene Dicke der Isolierung mindestens 30% der Dicke der auf dem Chip zum Zeitpunkt dieses Abtragungsschritts vorhandenen Isolierung, und vorzugsweise mindestens 50% darstellt.
  7. Verfahren nach einem der Ansprüche 5 und 6, dadurch gekennzeichnet, dass die fotoempfindliche Matrix ausgehend von mehreren leitenden Schichten gebildet wird, mit einer letzten Metallisierungsebene (M2) für diesen Bereich, dass Planarisierungsschichten auf die ganze Oberfläche des Chips nach dieser letzten Ebene und dann abwechselnde zusätzliche leitende und isolierende Schichten aufgebracht werden, wobei das Ätzen dieser leitenden Schichten diese Schichten nur in der zweiten Zone bestehen lässt, dass der Schritt des Abtragens einer Isolierungsdicke darin besteht, die Isolierung bis zum Freilegen der letzten Metallisierungsebene der fotoempfindlichen Matrix abzutragen.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass auf den Abtragungsschritt ein Schritt des Aufbringens einer transparenten Planarisierungsschicht folgt.
  9. Verfahren nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass ein Mosaik von Farbfiltern nach dem Abtragungsschritt und nach einem möglichen Schritt des Aufbringens einer transparenten Planarisierungsschicht eingesetzt wird.
DE60216780T 2001-09-14 2002-09-10 Bildsensor mit graben in planarisierungsschichten und herstellungsverfahren Expired - Lifetime DE60216780T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0111938 2001-09-14
FR0111938A FR2829875B1 (fr) 2001-09-14 2001-09-14 Capteur d'image avec creusement des couches de planarisation et procede de fabrication
PCT/FR2002/003079 WO2003026016A2 (fr) 2001-09-14 2002-09-10 Capteur d'image avec creusement des couches de planarisation et procede de fabrication

Publications (2)

Publication Number Publication Date
DE60216780D1 DE60216780D1 (de) 2007-01-25
DE60216780T2 true DE60216780T2 (de) 2007-11-15

Family

ID=8867308

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60216780T Expired - Lifetime DE60216780T2 (de) 2001-09-14 2002-09-10 Bildsensor mit graben in planarisierungsschichten und herstellungsverfahren

Country Status (10)

Country Link
US (1) US7109054B2 (de)
EP (1) EP1425800B1 (de)
JP (1) JP4153426B2 (de)
CN (1) CN100413079C (de)
AU (1) AU2002347235A1 (de)
CA (1) CA2460394C (de)
DE (1) DE60216780T2 (de)
FR (1) FR2829875B1 (de)
IL (2) IL160705A0 (de)
WO (1) WO2003026016A2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3709873B2 (ja) * 2003-02-19 2005-10-26 ソニー株式会社 固体撮像装置及び撮像カメラ
KR100719341B1 (ko) * 2005-01-25 2007-05-17 삼성전자주식회사 이미지 센서 및 그 제조방법
KR100807214B1 (ko) * 2005-02-14 2008-03-03 삼성전자주식회사 향상된 감도를 갖는 이미지 센서 및 그 제조 방법
KR100640982B1 (ko) * 2005-10-11 2006-11-02 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 테스트 패턴 및 이를 이용한공정관리 측정방법
FR2895566B1 (fr) 2005-12-23 2008-04-18 Atmel Grenoble Soc Par Actions Capteur d'image aminci a plots de contact isoles par tranchee
KR100790288B1 (ko) * 2006-08-31 2008-01-02 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP2010273757A (ja) * 2009-05-27 2010-12-09 Zycube:Kk イメージセンサ応用装置
DE102011116409B3 (de) 2011-10-19 2013-03-07 Austriamicrosystems Ag Verfahren zur Herstellung dünner Halbleiterbauelemente
US9143673B2 (en) * 2012-09-19 2015-09-22 Google Inc. Imaging device with a plurality of pixel arrays
CN108963015B (zh) * 2017-05-17 2021-12-10 上海耕岩智能科技有限公司 一种光侦测薄膜、器件、显示装置、光敏二极管的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6316659A (ja) * 1986-07-09 1988-01-23 Fuji Photo Film Co Ltd 固体撮像装置
US5273910A (en) * 1990-08-08 1993-12-28 Minnesota Mining And Manufacturing Company Method of making a solid state electromagnetic radiation detector
JPH08186241A (ja) * 1995-01-06 1996-07-16 Canon Inc 撮像素子と固体撮像装置
US6297071B1 (en) * 1998-07-22 2001-10-02 Eastman Kodak Company Method of making planar image sensor color filter arrays
US6373117B1 (en) * 1999-05-03 2002-04-16 Agilent Technologies, Inc. Stacked multiple photosensor structure including independent electrical connections to each photosensor

Also Published As

Publication number Publication date
JP2005503674A (ja) 2005-02-03
DE60216780D1 (de) 2007-01-25
CN100413079C (zh) 2008-08-20
EP1425800A2 (de) 2004-06-09
JP4153426B2 (ja) 2008-09-24
US20040241899A1 (en) 2004-12-02
WO2003026016A3 (fr) 2004-02-19
CN1555578A (zh) 2004-12-15
FR2829875B1 (fr) 2004-01-02
IL160705A (en) 2009-07-20
FR2829875A1 (fr) 2003-03-21
CA2460394A1 (fr) 2003-03-27
CA2460394C (fr) 2012-05-22
WO2003026016A2 (fr) 2003-03-27
AU2002347235A1 (en) 2003-04-01
IL160705A0 (en) 2004-08-31
US7109054B2 (en) 2006-09-19
EP1425800B1 (de) 2006-12-13

Similar Documents

Publication Publication Date Title
DE69125927T2 (de) Festkörper-bildaufnahmevorrichtung und verfahren zur herstellung derselben
DE60223052T2 (de) Farbbildsensor mit verbesserter kalorimetrie und verfahren zu seiner herstellung
DE10230134B4 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102004063141B4 (de) Verfahren zum Herstellen eines CMOS-Bildsensors
DE102005063114B4 (de) CMOS-Bildsensor und Herstellungsverfahren desselben
DE102007037898B4 (de) Bildsensor und ein Verfahren zu dessen Herstellung
DE202012013576U1 (de) Festkörper-Bildaufnahmeeinheit und elektronische Vorrichtung
DE3788978T2 (de) Halbleiterbildsensor und Herstellungsverfahren dafür.
DE102007062126A1 (de) CMOS-Bildsensor und Herstellungsverfahren desselben
DE60216780T2 (de) Bildsensor mit graben in planarisierungsschichten und herstellungsverfahren
DE102005047127A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE60127047T2 (de) Festkörper-Bildsensor mit Gate-gesteuerten Photodioden und Verfahren zur Herstellung
DE102005063095B4 (de) CMOS-Bildsensor und Verfahren zur Herstellung desselben
DE102004062973A1 (de) Komplementärer Metalloxid-Halbleiter-Bildsensor und Verfahren zu dessen Herstellung
DE102004062972A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102005063119A1 (de) Verfahren zur Herstellung eines CMOS-Bildsensors
DE102008023459A1 (de) Verfahren zur Herstellung eines Bildsensors
DE102007058384A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE69126101T2 (de) Festkörperbildaufnahmevorrichtung
DE102005063111B4 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE4425360C2 (de) Zwei-Phasen CCD und Verfahren zu dessen Herstellung
DE69737439T2 (de) Kontaktfläche für Strahlungs-Bildaufnahmevorrichtungen
DE102009037419A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE69030164T2 (de) Festkörper-Bildaufnahmevorrichtung und deren Herstellungsmethode
DE4230648B4 (de) Ladungsverschiebeelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: E2V SEMICONDUCTORS, SAINT EGREVE, FR

8364 No opposition during term of opposition