DE60207303T2 - Speicherbusschnittstelle mit geringem energieverbrauch - Google Patents

Speicherbusschnittstelle mit geringem energieverbrauch Download PDF

Info

Publication number
DE60207303T2
DE60207303T2 DE60207303T DE60207303T DE60207303T2 DE 60207303 T2 DE60207303 T2 DE 60207303T2 DE 60207303 T DE60207303 T DE 60207303T DE 60207303 T DE60207303 T DE 60207303T DE 60207303 T2 DE60207303 T2 DE 60207303T2
Authority
DE
Germany
Prior art keywords
data
predetermined operation
memory
memory bus
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60207303T
Other languages
English (en)
Other versions
DE60207303D1 (de
Inventor
Jeffrey Wilcox
Noam Yosef
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of DE60207303D1 publication Critical patent/DE60207303D1/de
Publication of DE60207303T2 publication Critical patent/DE60207303T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Small-Scale Networks (AREA)

Description

  • HINTERGRUND
  • Die Erfindung betrifft im Allgemeinen die Leistungsreduktion in einer Speicherbus-Schnittstelle.
  • Computersysteme verwenden Speichervorrichtungen zum Speichern von Daten, welche verschiedenen Operationen des Systems zugeordnet sind. Zusammen können diese Vorrichtungen den Systemspeicher für das Computersystem bilden. Zum Speichern von Daten in und zum Abrufen von Daten aus dem Systemspeicher umfaßt das Computersystem typischerweise einen Speichercontroller, welcher über einen Speicherbus an den Systemspeicher angeschlossen ist. Die Signale, welche sich über den Speicherbus verbreiten, hängen von dem Typ der Speichervorrichtungen ab, welche den Systemspeicher bilden.
  • Ein Speichervorrichtungstyp ist beispielsweise ein synchroner dynamischer Schreib-/Lesespeicher (SDRAM), eine Vorrichtung, in welcher Datensignale über den Speicherbus zu und aus der SDRAM-Vorrichtung synchron mit wachsenden oder ansteigenden Flanken (beispielsweise) eines Taktsignals kommuniziert werden. Dieser grundlegende SDRAM-Typ ist als SDR-(Single Data Rate)-SDRAM bekannt, da die Daten bei jedem Zyklus des Taktsignals einmal getaktet sind. Im Gegensatz zu dem SDR-SDRAM werden bei der Operation eines DDR-(Double Data Rate)-SDRAM Daten sowohl auf den ansteigenden als auch auf den abfallenden Flanken eines Taktsignals (ein Datenhinweissignal genannt) getaktet, wodurch die Phrase „Double Data Rate" begründet ist.
  • Das Datenhinweissignal, das „DQS-Datenhinweissignal" genannt, wird entweder durch den Systemspeicher oder durch den Speichercontroller ausgegeben, abhängig davon, ob eine Lese- oder Schreiboperation über den Speicherbus auftritt. Eine SDR-SDRAM-Vorrichtung verwendet kein DQS-Datenhinweissignal. Bei einer Schreiboperation mit einer DDR-SDRAM-Vorrichtung gibt der Speichercontroller durch Steuern der Logikpegel von Datenbitleitungen („DQ-Datenbitleitungen" genannt) des Speicherbusses Datenbits an den Speicherbus aus. Bei der Schreiboperation gibt der Speichercontroller das DQS-Datenhinweissignal derartig aus, daß jede Flanke des DQS-Datenhinweissignals mit einem Zeitpunkt synchronisiert ist, zu welchem ein bestimmter Satz Datenbits (durch den Speichercontroller über die DQ-Datenbitleitungen ausgegeben) auf dem Speicherbus gültig ist. Auf diese Weise kann der Speichercontroller die Phase des DQS-Datenhinweissignals hinsichtlich der Datenbitsignale versetzen, so daß die Flanken des DQS-Datenhinweissignals auftreten, wenn der bestimmte Satz Datenbits gültig ist. Beispielsweise kann das DQS-Signal neunzig Grad aus der Phase der Signale sein, welche auf den DQ-Datenbitleitungen vorhanden sind. Folglich gibt beispielsweise der Speichercontroller einen ersten Satz Bits an den Speicherbus aus. Wenn diese Bits gültig sind, weist das DQS-Datenhinweissignal eine ansteigende Flanke auf. Der Speichercontroller gibt den nächsten Satz Bits an den Speicherbus aus. Wenn diese Bits gültig sind, weist das DQS-Datenhinweissignal eine abfallende Flanke auf usw..
  • Für eine Leseoperation ist die oben stehend beschriebene Rolle zwischen der DDR-SDRAM-Vorrichtung und dem Speichercontroller reserviert. Auf diese Weise gibt die DDR-SDRAM-Vorrichtung für eine Leseoperation das DQS-Datenhinweissignal aus und steuert auch die Signale, welche auf den DQ-Datenbitleitungen erscheinen.
  • Wenn weder eine Schreib- noch eine Leseoperation über den Speicherbus auftreten, verbleiben die DQ-Datenbitleitungen sowie die DQS-Datenhinweisleitungen auf einem Abschlußpegel, einem Pegel, welcher beispielsweise zwischen den Spannungspegeln logisch null und logisch eins liegen kann. Folglich ist eine potentielle Schwierigkeit dieser Anordnung, daß (beispielsweise) ein Eingangsleseverstärker des Speichercontrollers, welcher die Signale aus einer der DQ-Datenbitleitungen empfängt und verstärkt, eine Referenzspannung nahe an dem Abschlußpegel verwenden kann. Es ist diese Referenzspannung, welche der Leseverstärker verwendet, um eine Spannung logisch eins (d.h. eine Spannung größer als die Referenzspannung) von einem Signal logisch null (d.h. einer Spannung geringer als die Referenzspannung) zu unterscheiden. Folglich kann dem zugeordneten Leseverstärker Rauschen auf einer bestimmten DQ-Datensignalleitung unbeabsichtigt als eine Spannung logisch eins oder logisch null erscheinen, wenn tatsächlich weder eine Schreib- noch eine Leseoperation über den Speicherbus auftreten. Dieses Ereignis kann eine unbeabsichtigte Operation des Leseverstärkers bewirken und folglich kann überschüssige Leistung durch den Verstärker und möglicherweise durch andere Schaltkomplexe des Speichercontrollers aufgrund dieser Operation abgeführt werden.
  • Die US 6,058,059 offenbart eine Lese-/Ausgangsschaltung, welche zur Verwendung mit einer Speichervorrichtung entworfen ist, welche in der Lage ist, manche Strom verbrauchende Schaltungskomponenten sofort nach dem Beenden der angeforderten Datenausgabe auszuschalten, wohingegen das Datensignal, welches durch den Leseverstärker verstärkt wird, von dem Speicher empfangen wird, und der Ausgang des Leseverstärkers wird dem Speicherbus bereitgestellt.
  • Folglich gibt es einen fortdauernden Bedarf für eine Anordnung und/oder ein Verfahren, welche ein oder mehrere der oben stehend angesprochenen Probleme behandeln.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Schemadiagramm eines Computersystems gemäß einer Ausführungsform der Erfindung.
  • 2 ist ein Schemadiagramm eines Speichercontrollerknotens gemäß einer Ausführungsform der Erfindung.
  • 3 ist ein Schemadiagramm eines Speichercontrollers gemäß einer Ausführungsform der Erfindung.
  • 4, 5, 6, 7, 8, 9 und 10 sind Wellenformen, welche Signale des Computersystems gemäß einer Ausführungsform der Erfindung darstellen.
  • 11 ist ein Schemadiagramm des Steuerungsschaltkomplexes für einen Leseverstärker gemäß einer Ausführungsform der Erfindung.
  • 12 ist ein Schemadiagramm einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Unter Bezugnahme auf 1 umfaßt eine Ausführungsform 10 eines Computersystems gemäß der Erfindung einen Systemspeicher 22 zum Speichern verschiedener Daten, welche dem Betrieb des Computersystems 10 zugeordnet sind. Der Systemspeicher 22 wird aus einer Anzahl von Halbleiterspeichervorrichtungen gebildet. Als ein Beispiel kann der Systemspeicher 22 DDR-(Double Data Rate)-synchrone dynamische Schreib-/Lesespeicher-(SDRAM)-Vorrichtungen umfassen.
  • Die Vorrichtungen des Systemspeichers 22 kommunizieren über einen Speicherbus 20 mit einer North-Bridge oder einem Speichercontrollerknoten 16. Auf diese Weise umfaßt der Speicherbus 20 verschiedene Adreß-, Steuerungs- und Datensignalleitungen, welche dem Kommunizieren von Datenbits zwischen dem Speichercontrollerknoten 16 und dem Systemspeicher 22 zugeordnet sind. Der Speichercontrollerknoten 16 dient wiederum als eine Schnittstelle zwischen dem Rest des Computersystems 10 und dem Systemspeicher 22, und als diese Schnittstelle gibt er Signale an den Speicherbus 20 zur Steuerung des Lesens und Schreibens von Daten in und aus dem Systemspeicher 22 aus. Um dies zu erreichen, umfaßt der Speichercontrollerknoten 16 einen Speichercontroller 18, welcher eine Schnittstelle für den Speichercontrollerknoten 16 zur Kommunikation mit dem Systemspeicher 22 bildet.
  • Zum Zweck der Reduktion der Leistung, welche andernfalls von dem Speichercontroller 18 während Zeiten verbraucht wird, zu welchen keine Leseoperationen zwischen dem Speichercontroller 18 und dem Systemspeicher 22 auftreten, deaktiviert der Speichercontroller 18 seine Eingangsdaten-Leseverstärker (in 1 nicht gezeigt) während dieser Zeiten. Diese Leseverstärker erfassen während einer Leseoperation Daten auf den Datenleitungen („DQ-Datenbitleitungen" genannt) des Speicherbusses 20 und stellen Signale (welche diese Daten bezeichnen) bereit, welche von einem Lesepuffer (in 1 nicht gezeigt) des Speichercontrollers 18 abgetastet werden.
  • Wenn sie während einer Lese- oder Schreiboperation nicht verwendet werden, wird die Spannung jeder DQ-Datenbitleitung auf einen Abschlußpegel gesetzt, einen Pegel zwischen den Pegeln logisch eins und logisch null. Jeder Eingangsleseverstärker des Speichercontrollers kann jedoch eine Referenzspannung nahe des Abschlußpegels verwenden. Es ist diese Referenzspannung, welche jeder Leseverstärker verwendet, um eine Spannung logisch eins (d.h. eine Spannung größer als die Referenzspannung) von einem Signal logisch null (d.h. einer Spannung geringer als die Referenzspannung) zu unterscheiden. Folglich kann dem zugeordneten Leseverstärker Rauschen auf einer bestimmten DQ-Datensignalleitung unbeabsichtigt als eine Spannung logisch eins oder logisch null erscheinen, wenn tatsächlich weder eine Schreib- noch eine Leseoperation über den Speicherbus auftreten. Dieses Ereignis kann eine unbeabsichtigte Operation des Leseverstärkers bewirken, falls diese Leseverstärker nicht deaktiviert sind, wie nachfolgend beschrieben.
  • Als ein spezifischeres Beispiel kann bei manchen Ausführungsformen der Erfindung die Spannung logisch eins ungefähr 2,5 Volt betragen; die Spannung logisch null kann ungefähr null Volt betragen; und die Abschluß- und Referenzspannungen können ungefähr 1,25 Volt betragen. Es können bei anderen Ausführungsformen der Erfindung andere Spannungspegel verwendet werden.
  • Durch Deaktivieren der Leseverstärker des Speichercontrollers, wenn keine Schreib- oder Leseoperation über den Speicherbus 20 auftritt, reagiert der Leseverstärker nicht auf Rauschen, welches auf einer der DQ-Datenbitleitungen des Speicherbusses 20 vorhanden ist. Im Ergebnis reagieren die Leseverstärker während einer bestimmten Leseoperation nur auf die DQ-Datenbitleitungen, wenn ihre zugeordneten DQ-Datenbitleitungen von dem Abschlußpegel auf einen Pegel entweder logisch eins oder logisch null getrieben werden.
  • 4 und 5 illustrieren insbesondere die Signale, welche auf einer Datenbitleitung (4) und auf der DQS-Datenhinweisleitung (5) während einer Burst-Leseoperation vorhanden sind, bei welcher eine vorbestimmte Zahl (zwei, vier oder acht beispielsweise) Datenbits sequentiell über jede DQ-Datenbitleitung empfangen werden. Der Speichercontroller kann auf die Anzahl Bits konfiguriert werden, welche bei jedem Burst übermittelt werden. Bei dem hier beschriebenen Beispiel kommuniziert jede DQ-Datenbitleitung bei einer Burst-Leseoperation sequentiell vier Datenbits.
  • Bei diesem Beispiel tritt das erste Datenbit (Bit D0), welches von dem Systemspeicher 22 ausgegeben wird, zum Zeitpunkt T0 auf, einem Zeitpunkt, bei welchem der Systemspeicher 22 auch das DQS-Datenhinweissignal logisch wahr setzt, wie in 5 dargestellt. Zum Zeitpunkt T2 beginnt der Systemspeicher 22 ein Signal an die DQ-Bitleitung auszugeben, welches ein D1-Datenbit bezeichnet, und setzt das DQS-Datenhinweissignal synchron logisch falsch. Dieser Prozeß wird für die verbleibenden beiden Bits fortgesetzt. Zum Zeitpunkt T4 setzt beispielsweise der Systemspeicher 22 das DQS-Datenhinweissignal logisch wahr und beginnt ein Signal an die DQ-Datenbitsignalleitung auszugeben, welches das D2-Datenbit bezeichnet. Wie folglich aus 4 und 5 ersichtlich ist, tritt die Erzeugung der Datenbits D0, D1, D2 und D3 synchron mit abwechselnden Flanken des DQS-Datenhinweissignals auf.
  • Zum Zweck des Abtastens jeden Datenbits aus der DQ-Datenbitleitung verschiebt oder verzögert der Speichercontroller 18 das DQS-Datenhinweissignal, um jede Flanke des DQS-Datenhinweissignals an den Datenaugen des zugeordneten Datensignals auszurichten. Der Begriff „Datenauge" ("data eye") bezeichnet den Abschnitt des Datensignals, bei welchem das Datensignal ein bestimmtes Datenbit anzeigt. Folglich umfaßt das „Datenauge" nicht die Abschnitte des Datensignals, in welchen das Datensignal zwischen logischen Zuständen wechselt.
  • Die Nettowirkung der Ausrichtung des DQS-Datenhinweissignals an den Datenaugen der Datensignale ist, daß der Speichercontroller 18 das DQS-Datenhinweissignal verzögert, um ein internes, verzögertes DQS-Datenhinweissignal herzustellen, welches als ein Beispiel in 7 dargestellt ist. Wie folglich aus 7 ersichtlich ist, ist die erste ansteigende Flanke des verzögerten DQS-Datenhinweissignals (welche zum Zeitpunkt T2 erscheint) ungefähr auf die Mitte des Datenauges des Abschnitts des DQ-Signals ausgerichtet, welcher das D0-Datenbit bezeichnet, ist die nachfolgende abfallende Flanke des verzögerten DQS-Datenhinweissignals auf die Mitte des Datenauges ausgerichtet, welches das D1-Datenbit bezeichnet, usw.. Idealerweise zentriert die Verzögerung die Flanken des Hinweissignals auf die Datenaugen, aber die Verzögerung kann aufgrund von Effekten des Zeitverhaltens des System- und Speichercontrollers von dieser idealen Beziehung abweichen. Es gibt dennoch eine Verzögerung zwischen dem DQS-Datenhinweissignal und dem verzögerten DQS-Datenhinweissignal.
  • Der Speichercontroller 18 aktiviert seinen Eingangsleseverstärker als Reaktion auf den Beginn einer Leseoperation. Der Speichercontroller 18 deaktiviert als Reaktion auf das Ende der Leseoperation seine Leseverstärker wodurch ein unnötiger Stromverbrauch unterbunden wird.
  • Für die oben stehend beschriebene Leseoperation kann sich der Speichercontroller 18 folglich auf die folgende Weise verhalten. Vor dem Zeitpunkt T0 tritt bei diesem Beispiel keine Leseoperation auf, deshalb deaktiviert der Speichercontroller 18 seine Leseverstärker. Zum Zeitpunkt T0 beginnt jedoch die Leseoperation, da die Datensignale (wie beispielsweise das in 4 dargestellte DQ-Signal) und das DQS-Datenhinweissignal (5) auf den DQ- und DQS-Leitungen an dem Speichercontroller erscheinen. Diese Signale werden von dem Systemspeicher 20 erzeugt. Kurz vor oder zu dem Zeitpunkt T0 erkennt eine Logik des Speichercontrollers 18 den Beginn der Leseoperation und setzt ein Ende eines Byte-Signals, welches EOB genannt wird, logisch falsch (9). Wie nachfolgend beschrieben, setzt der Speichercontroller 18 bei manchen Ausführungsformen der Erfindung ein invertiertes Signal, Leseverstärker aktiviert, welches EN# genannt wird (10), als Reaktion auf das logisch falsch Setzen des EOB-Signals logisch wahr, um die Eingangsleseverstärker zu aktivieren. Die Aktivierung der Leseverstärker tritt vor der führenden ansteigenden Flanke des verzögerten DQS-Datenhinweissignals auf, wie in 6 und 7 dargestellt. Wenn folglich Lesepuffer des Speichercontrollers 18 auf die Flanken des verzögerten DQS-Datenhinweissignals reagieren, um ein Abtasten der Datenbits zu beginnen, sind die Leseverstärker bereits aktiviert worden, wodurch den Leseverstärkern gestattet wird, eine Signalangabe auf der zugeordneten Datenbitleitung zu den Datenpuffern auszugeben.
  • 8 stellt die abgetasteten Daten innerhalb des Lesepuffers des Speichercontrollers 18 dar. Auf diese Weise tastet der Lesepuffer zum Zeitpunkt T2 als Reaktion auf die ansteigende Flanke des verzögerten DQS-Datenhinweissignals das Bit D0 ab, und folglich erscheint das abgetastete Bit D0 in dem Lesepuffer zu Beginn des Zeitpunkts T2. Die Bits D2, D3 und D4 werden in ähnlicher Weise sequentiell abgetastet.
  • Unter Bezugnahme auf 2 kann der Speichercontrollerknoten 16 bei manchen Ausführungsformen der Erfindung den Speichercontroller 18 umfassen, um mit dem Speicherbus 20 zu kommunizieren; eine Systembus-Schnittstelle 70 umfassen, um mit einem Systembus 14 des Computersystems 10 zu kommunizieren; eine AGP-(Accelerated Graphics Port)-Bus-Schnittstelle 74 umfassen, um mit einem AGP-Bus 26 (1) des Computersystems zu kommunizieren; und eine Knotenschnittstelle 72 umfassen, um mit einer South Bridge oder mit einem E/A-Knoten 40 des Computersystems zu kommunizieren. Der AGP wird in der Accelerated Graphics Port Interface Specification, Revision 1.0, veröffentlicht am 31. Juli 1996 von Intel Corporation in Santa Clara, Kalifornien, ausführlich beschrieben. Der Speichercontroller 18, die Systembus-Schnittstelle 70, die AGP-Bus-Schnittstelle 74 und die Knotenschnittstelle 72 sind alle miteinander verbunden, um Daten an verschiedene Teile des Computersystems 10 zu kommunizieren.
  • Unter Bezugnahme auf 3 umfaßt der Speichercontroller 18 bei manchen Ausführungsformen der Erfindung eine Datenschnittstelle 100, eine Adreßschnittstelle 130 und eine Steuersignalschnittstelle 134. Die Adreßschnittstelle 130 umfaßt Kommunikationsleitungen 133 zum Betreiben von Adreßsignalen auf dem Speicherbus 20, um eine bestimmte Lese- oder Schreiboperation in Gang zu setzen. Die Steuersignalschnittstelle 134 umfaßt Signalkommunikationsleitungen 140, um die entsprechenden Betriebssteuersignale auf dem Speicherbus 20 zu betreiben, um eine bestimmte Lese- oder Schreiboperation in Gang zu setzen. Die Adreßschnittstelle 130, die Steuersignalschnittstelle 134 und die Datenschnittstelle 100 sind alle an eine Steuerungsschaltung 142 angeschlossen, welche die allgemeinen Operationen des Speichercontrollers 18 steuert und koordiniert.
  • Die Datenschnittstelle 100 umfaßt einen Schreibwegschaltkomplex 120 zum Zweck des Schreibens von Daten auf den Systemspeicher 22. Auf diese Weise ist der Schreibwegschaltkomplex 120 über Kommunikationsleitungen an den anderen Schaltkomplex des Speichercontrollerknotens 16 113 angeschlossen und steht über Kommunikationsleitungen 124 mit dem Speicherbus 20 in Verbindung.
  • Die Datenschnittstelle 100 umfaßt auch einen Schaltkomplex, welcher dem Leseweg der Datenschnittstelle 100 zugeordnet ist. Auf diese Weise umfaßt die Datenschnittstelle 100 die Leseverstärker 102, welche angeschlossen sind, um Datenbit-Leitungssignale (DQ[0:63] genannt, welche beispielsweise vierundsechzig DQ-Datenbitleitungen repräsentieren) aus den jeweiligen Datenbitleitungen 104 des Speicherbusses 20 zu empfangen. Die Aktivierung/Deaktivierung der Leseverstärker 102 wird von einer Leseverstärker-Steuerungsschaltung 114 gesteuert. Auf diese Weise aktiviert die Leseverstärker-Steuerungsschaltung 114, wie nachfolgend weiter beschrieben wird, als Reaktion auf den Beginn einer Leseoperation die Leseverstärker 102, und als Reaktion auf das Ende einer bestimmten Leseoperation (und keiner nachfolgenden Leseoperation) deaktiviert die Leseverstärker-Steuerungsschaltung 114 die Leseverstärker 102.
  • Zum Erfassen des Beginns und des Endes einer bestimmten Leseoperation empfängt die Leseverstärker-Steuerungsschaltung 114 bei manchen Ausführungsformen der Erfindung das EOB-Signal von der Steuerungsschaltung 142. Das EOB-Signal wird logisch wahr gesetzt (beispielsweise hoch betrieben), um das Ende einer Leseoperation zu bezeichnen, wie beispielsweise das Ende einer Burst-Leseoperation; und das EOB-Signal wird logisch falsch gesetzt (beispielsweise niedrig betrieben), um den Beginn der Leseoperation zu bezeichnen. In Erwiderung zu dem logisch wahr Setzen des EOB-Signals deaktiviert die Leseverstärker-Steuerungsschaltung 114 die Leseverstärker 102.
  • Unter den anderen Schaltkomplexen der Datenschnittstelle 100 umfaßt die Datenschnittstelle 100 bei manchen Ausführungsformen der Erfindung eine Verzögerungsschaltung 108, welche an die DQS-Datenhinweissignalleitung 106 angeschlossen ist, um das DQS-Datenhinweissignal zu empfangen. Die Verzögerungsschaltung 108 verzögert das DQS-Datenhinweissignal, um ein verzögertes Datenhinweissignal herzustellen (wie beispielsweise das in 8 dargestellte Signal), welches auf einer Taktsignalleitung 103 erscheint, welche Operationen eines Datenpuffers 112 taktet, wie nachfolgend weiter beschrieben wird. Bei manchen Ausführungsformen der Erfindung verzögert die Verzögerungsschaltung 108 das DQS-Datenhinweissignal um ein Viertel einer Periode eines Systemtaktsignals (SCLK genannt). Das SCLK-Systemtaktsignal kann wiederum beispielsweise auf der Ausgangsseite des Lesedatenpuffers 112 verwendet werden, um die abgetasteten Daten aus dem Lesedatenpuffer 112 zu lesen. Weiterhin kann die Frequenz des SCLK-Signals ungefähr die gleiche sein wie die Frequenz des DQS-Hinweissignals, wenn es betrieben wird.
  • Der Lesedatenpuffer 112 umfaßt Eingangsleitungen 105, welche an die Ausgangsanschlüsse der Leseverstärker 102 angeschlossen sind. In Erwiderung einer bestimmten Flanke (einer ansteigenden Flanke oder einer abfallenden Flanke) des verzögerten DQS-Datenhinweissignals tastet der Lesedatenpuffer 112 die Signale ab, welche auf den Ausgangsanschlüssen der Leseverstärker 102 vorhanden sind, erhält die Abtastwerte und speichert sie für ein Abrufen aus dem Lesedatenpuffer 112. Für Darstellungszwecke kann angenommen werden, daß die gespeicherten Daten aus dem Lesedatenpuffer 112 synchron mit dem SCLK-Systemtaktsignal abgerufen werden können. Es können jedoch andere Variationen verwendet werden.
  • 11 stellt den Schaltkomplex 200 dar, welcher gemäß einer Ausführungsform der Erfindung jeder Datenbitleitung 104 zugeordnet ist. Bei den verschiedenen Ausführungsformen der Erfindung kann der Schaltkomplex 200 für jede Datenbitleitung 104 repliziert werden. Bei diesem Schaltkomplex 200 umfaßt die Leseverstärker-Steuerungsschaltung 114 ein Flip-Flop vom D-Typ 154, welches ein Signal ausgibt (an seinem nicht invertierten Ausgangsanschluß), welches verwendet wird, um einen der Leseverstärker 102 als Reaktion auf das Ende einer bestimmten Leseoperation zu deaktivieren.
  • Insbesondere nahe des Endes einer bestimmten Leseoperation setzt das Flip-Flop 154 seinen nicht invertierten Ausgangsanschluß hoch. Dieses Ereignis bewirkt wiederum, daß ein Signal (EN# genannt und in einem Beispiel in 10 dargestellt), welches von dem invertierten Aktivierungsanschluß des Leseverstärkers 102 empfangen wird, welcher logisch falsch gesetzt wird (beispielsweise hoch betrieben wird), um den Leseverstärker 102 zu deaktivieren.
  • Wie in 9 dargestellt, empfängt das Flip-Flop 154 das EOB-Signal an seinem Eingangssignalanschluß, und der Taktanschluß des Flip-Flops 154 ist mit dem Ausgangsanschluß eines Invertierers 152 verbunden, welcher das interne Leseverzögerungs-DQS-Datenhinweissignal empfängt, d.h. der Eingangsanschluß des Invertierers 152 ist an die Kommunikationsleitung 103 angeschlossen. Das Flip-Flop 154 ist auf die ansteigenden Flanken des Taktsignals getaktet, welches an seinem Taktanschluß vorhanden ist. Deshalb wird das Flip-Flop 154 auf die abfallenden Flanken des verzögerten DQS-Signals getaktet. Der nicht invertierte Ausgangsanschluß des Flip-Flops 154 ist an einen Eingangsanschluß eines UND-Gatters 107 angeschlossen, und der Ausgangsanschluß des UND-Gatters 107 gibt das EN#-Signal aus.
  • Der Speichercontroller 18 verwendet den Schaltkomplex 200 in der folgenden Weise. Bei einer bestimmten Leseoperation (beispielsweise einer Burst-Leseoperation) setzt die Steuerungsschaltung 142 das EOB-Signal vor der letzten abfallenden Flanke des DQS-Datenhinweissignals logisch wahr (betreibt es beispielsweise hoch). Für das in 9 dargestellte Beispiel setzt die Steuerungsschaltung 142 das EOB-Signal ungefähr zum Zeitpunkt T5 logisch wahr. Das Flip-Flop 154 reagiert auf die abfallende Flanke des verzögerten DQS-Datenhinweissignals durch Betreiben seines nicht invertierten Ausgangsanschlusses auf hoher Spannung. Dies bewirkt, daß das UND-Gatter 107 das EN#-Signal logisch falsch setzt (es beispielsweise hoch betreibt). Für das in 10 dargestellte Beispiel tritt dieses logisch falsch Setzen des EN#-Signals zu dem Zeitpunkt T6 auf. Deshalb deaktiviert das Flip-Flop 154 den Leseverstärker 102 als Reaktion auf die letzte abfallende Flanke des verzögerten DQS-Datenhinweissignals.
  • Zum Aktivieren des Leseverstärkers 102 zu Beginn einer Leseoperation empfängt das UND-Gatter 107 das EOB-Signal. Wegen dieser Anordnung wird das EN#-Signal folglich als Reaktion auf das logisch falsch Setzen des EOB-Signals logisch wahr gesetzt (beispielsweise niedrig betrieben). Bei dem in 9 und 10 dargestellten Beispiel ist das EN#-Signal zu oder vor dem Zeitpunkt T0, bevor die Datenbits gültig werden, vollständig logisch wahr gesetzt, und das EOB-Signal ist vollständig logisch falsch gesetzt.
  • Zu dem Zeitpunkt, an welchem das EOB-Signal logisch wahr gesetzt wird (beispielsweise hoch betrieben wird), um das Ende des Lese-Bursts zu bezeichnen, hat das Flip-Flop 154 seinen nichtinvertierenden Ausgangsanschluß bereits logisch wahr gesetzt, wodurch ein Signal logisch eins an einem der Eingangsanschlüsse des UND-Gatters 107 hergestellt wird. Es ist folglich die letzte abfallende Flanke des verzögerten DQS-Hinweissignals, welche das zusätzliche Signal logisch eins an dem anderen Eingangsanschluß des UND-Gatters 107 herstellt, um ein logisch falsch Setzen des EN#-Signals und eine Deaktivierung des Leseverstärkers 102 zu bewirken.
  • Der Schaltkomplex 200, welcher in 11 dargestellt ist, umfaßt auch Signalspeicher 150 und 151, welche Schaltungen des Lesedatenpuffers 112 sind. Auf diese Weise umfaßt der Lesedatenpuffer 112 die Signalspeicher 150 und 151 für jede Datenbitleitung des Speicherbusses 20. Der Signalspeicher 150 erhält seinen Eingang von dem Ausgangsanschluß des Leseverstärkers 102 synchron mit der abfallenden Flanke des verzögerten DQS-Datenhinweissignals, und folglich ist sein Signalspeicher-Trigger-Eingangsanschluß an den Eingangsanschluß 103 des Puffers 152 angeschlossen. Der Signalspeicher 151 erhält seinen Eingang von dem Ausgangsanschluß des Leseverstärkers 102 synchron mit der ansteigenden Flanke des verzögerten DQS-Datenhinweissignals, und folglich ist sein Signalspeicher-Trigger-Eingangsanschluß an den Eingangsanschluß 103 des Puffers 152 angeschlossen. Die nicht invertierenden Ausgangsanschlüsse der Signalspeicher stellen jeweiligen Kommunikationsleitungen 113 Signale bereit, welche erhaltene Datenbits bezeichnen.
  • Andere Ausführungsformen innerhalb des Schutzumfangs der folgenden Ansprüche. Beispielsweise kann der Schaltkomplex des Speichercontrollers 18 auf eine ähnliche Weise in einer bestimmten Speichervorrichtung des Systemspeichers 22 verwendet werden. Unter Bezugnahme auf 12 kann auf diese Weise bei manchen Ausführungsformen der Erfindung eine bestimmte Systemspeichervorrichtung 220 beispielsweise die oben stehend beschriebene Datenschnittstelle 100 in Verbindung mit dem Speichercontroller 18 umfassen. Für diese Ausführungsformen deaktiviert die Schnittstelle 100 an Stelle einer Deaktivierung der Leseverstärker der Speichervorrichtung als Reaktion auf das Fehlen einer Leseoperation die Speichervorrichtung 220 bei dem Fehlen einer Schreiboperation, d.h. bei einer Operation, bei welcher Daten von dem Speichercontroller 18 empfangen werden. Andere Variationen liegen innerhalb des Schutzumfangs der folgenden Ansprüche.
  • Unter Rückverweis auf 1 umfaßt das Computersystem unter den anderen Merkmalen des Computersystems 10 bei manchen Ausführungsformen der Erfindung einen Prozessor 12 (beispielsweise einen oder mehrere Mikroprozessoren), welcher an den Systembus 14 angeschlossen ist. Der Prozessor 12 kann beispielsweise Befehle ausführen, um Lese- und Schreiboperationen mit dem Systemspeicher 22 in Gang zu setzen. Das Computersystem 10 kann auch einen Bildschirmtreiber 30, welcher an den AGP-Bus 26 angeschlossen ist, sowie einen Bildschirm 32 umfassen, welcher durch Signale von dem Bildschirmtreiber als Reaktion auf eine Kommunikation über den AGP-Bus 26 betrieben wird.
  • Der Speichercontrollerknoten 16 kann über die Knotenverknüpfung 34 mit dem E/A-Knoten 40 kommunizieren, welcher wiederum eine Schnittstelle zu einem E/A-Erweiterungsbus 42 und einen PCI-(Peripheral Component Interconnect)-Bus 60 bereitstellt. Die PCI-Spezifikation ist von The PCI Special Interest Group, Portland, Oregon 97214, erhältlich. Eine E/A-Steuerung 44 kann an den E/A-Erweiterungsbus 42 angeschlossen werden und kann Eingaben von einer Maus 46 und einer Tastatur 48 empfangen. Die E/A-Steuerung 44 kann auch Operationen eines Diskettenlaufwerks 50 steuern. Der E/A-Knoten 40 kann Operationen eines CD-ROM-Laufwerks 52 sowie Operationen eines Festplatten-Laufwerks 54 steuern. Der PCI-Bus 60 kann an eine Netzwerkschnittstellenkarte (NIC) angeschlossen werden, welche mit einem Netzwerk verbunden ist, um eine Kommunikation zwischen dem Computersystem 10 und dem Netzwerk einzurichten. Andere Variationen des Computersystems 10 sind möglich.
  • Während die vorliegende Erfindung hinsichtlich einer begrenzten Anzahl von Ausführungsformen beschrieben wurde, werden Fachleute zahlreiche Modifikationen und Variationen davon erkennen. Es ist vorgesehen, daß die angefügten Ansprüche alle derartigen Modifikationen und Variationen als innerhalb des wahren Schutzumfangs dieser vorliegenden Erfindung fallend abdecken.

Claims (16)

  1. Verfahren, welches umfaßt: Verstärken von Datensignalen von einem Speicherbus; Abtasten der verstärkten Datensignale; und wahlweises Aktivieren der Verstärkung als Antwort auf eine vorbestimmte Operation, welche über dem Speicherbus auftritt und/oder Deaktivieren der Verstärkung als Antwort auf das Fehlen einer solchen vorbestimmten Operation.
  2. Verfahren nach Anspruch 1, wobei das wahlweise Deaktivieren umfaßt: wahlweises Deaktivieren von Leseverstärkern.
  3. Verfahren nach Anspruch 1, wobei das wahlweise Deaktivieren umfaßt: wahlweises Deaktivieren der Verstärkung als Antwort auf das Ende einer speziellen vorbestimmten Operation.
  4. Verfahren nach Anspruch 1, welches des weiteren umfaßt: Lesen eines Datenhinweissignals von dem Bus; Verzögern des Datenhinweissignals; und Synchronisieren des Deaktivierens der Verstärkung auf eine Flanke des verzögerten Datenhinweissignals.
  5. Verfahren nach Anspruch 1, welches des weiteren umfaßt: zu einem DDR (Double Data Rate) Speicher gehörende Kommunikationssignale über den Speicherbus.
  6. Verfahren nach Anspruch 1, wobei die vorbestimmte Operation eine Leseoperation umfaßt.
  7. Verfahren nach Anspruch 1, wobei die vorbestimmte Operation eine Schreiboperation umfaßt.
  8. Verfahren nach Anspruch 1, wobei das wahlweise Aktivieren umfaßt: wahlweises Aktivieren von Leseverstärkern.
  9. Verfahren nach Anspruch 1, wobei das wahlweise Aktivieren umfaßt: Wahlweises Aktivieren der Verstärkung als Antwort auf den Anfang einer vorbestimmten Operation.
  10. Verfahren nach Anspruch 1, welches des weiteren umfaßt: Synchronisieren des Aktivierens auf die Flanke des Datenhinweissignals, das auf dem Speicherbus in Verbindung mit der vorbestimmten Operation auftritt.
  11. Vorrichtung, welche umfaßt: Verstärker zum Verstärken von Datensignalen, welche von einem Speicherbus empfangen werden; eine erste Schaltung, welche an den Verstärker gekoppelt ist, um die verstärkten Datensignale abzutasten; und eine zweite Schaltung, um die Verstärker als Antwort auf eine vorbestimmte Operation wahlweise zu aktivieren, welche über dem Speicherbus auftritt, und/oder Deaktivieren der Verstärkung als Antwort auf das Fehlen einer solchen vorbestimmten Operation.
  12. Vorrichtung nach Anspruch 11, wobei die zweite Schaltung als Antwort auf das Ende einer speziellen Leseoperation wahlweise die Verstärker deaktiviert.
  13. Vorrichtung nach Anspruch 11, wobei die vorbestimmte Operation eine Leseoperation umfaßt.
  14. Vorrichtung nach Anspruch 11, wobei die vorbestimmte Operation eine Schreiboperation umfaßt.
  15. Vorrichtung nach Anspruch 11, wobei die Vorrichtung einen Speichercontroller umfaßt.
  16. Vorrichtung nach Anspruch 11, wobei die Vorrichtung eine Speichervorrichtung umfaßt.
DE60207303T 2002-01-02 2002-12-31 Speicherbusschnittstelle mit geringem energieverbrauch Expired - Lifetime DE60207303T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US38960 2002-01-02
US10/038,960 US7000065B2 (en) 2002-01-02 2002-01-02 Method and apparatus for reducing power consumption in a memory bus interface by selectively disabling and enabling sense amplifiers
PCT/US2002/041742 WO2003058467A1 (en) 2002-01-02 2002-12-31 Power reduction in a memory bus interface

Publications (2)

Publication Number Publication Date
DE60207303D1 DE60207303D1 (de) 2005-12-15
DE60207303T2 true DE60207303T2 (de) 2006-03-30

Family

ID=21902905

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60207303T Expired - Lifetime DE60207303T2 (de) 2002-01-02 2002-12-31 Speicherbusschnittstelle mit geringem energieverbrauch

Country Status (9)

Country Link
US (3) US7000065B2 (de)
EP (1) EP1463998B1 (de)
KR (1) KR100611266B1 (de)
CN (1) CN1613065B (de)
AT (1) ATE309575T1 (de)
AU (1) AU2002360836A1 (de)
DE (1) DE60207303T2 (de)
TW (1) TWI279680B (de)
WO (1) WO2003058467A1 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7000065B2 (en) * 2002-01-02 2006-02-14 Intel Corporation Method and apparatus for reducing power consumption in a memory bus interface by selectively disabling and enabling sense amplifiers
US7216240B2 (en) * 2002-12-11 2007-05-08 Intel Corporation Apparatus and method for address bus power control
US20040128416A1 (en) * 2002-12-11 2004-07-01 Tsvika Kurts Apparatus and method for address bus power control
US7152167B2 (en) 2002-12-11 2006-12-19 Intel Corporation Apparatus and method for data bus power control
US7827424B2 (en) * 2004-07-29 2010-11-02 Ati Technologies Ulc Dynamic clock control circuit and method
US7782805B1 (en) 2005-02-08 2010-08-24 Med Belhadj High speed packet interface and method
US8593470B2 (en) * 2005-02-24 2013-11-26 Ati Technologies Ulc Dynamic memory clock switching circuit and method for adjusting power consumption
US9582449B2 (en) 2005-04-21 2017-02-28 Violin Memory, Inc. Interconnection system
US8112655B2 (en) * 2005-04-21 2012-02-07 Violin Memory, Inc. Mesosynchronous data bus apparatus and method of data transmission
KR101271245B1 (ko) 2005-04-21 2013-06-07 바이올린 메모리 인코포레이티드 상호접속 시스템
US9384818B2 (en) * 2005-04-21 2016-07-05 Violin Memory Memory power management
US7800621B2 (en) * 2005-05-16 2010-09-21 Ati Technologies Inc. Apparatus and methods for control of a memory controller
KR100656353B1 (ko) * 2005-07-12 2006-12-11 한국전자통신연구원 메모리 전력 소모를 줄이는 방법
US7945793B2 (en) * 2006-08-11 2011-05-17 Intel Corporation Interface frequency modulation to allow non-terminated operation and power reduction
US7730337B2 (en) * 2007-01-24 2010-06-01 Via Technologies, Inc. Method and apparatus for asserting a hardware pin to disable a data bus connecting a processor and a chipset during power saving state
US7605628B2 (en) * 2007-05-07 2009-10-20 Lsi Corporation System for glitch-free delay updates of a standard cell-based programmable delay
US8135972B2 (en) 2009-03-10 2012-03-13 Cortina Systems, Inc. Data interface power consumption control
US9465756B2 (en) * 2009-12-23 2016-10-11 Violin Memory Inc. Configurable interconnection system
US8799685B2 (en) 2010-08-25 2014-08-05 Advanced Micro Devices, Inc. Circuits and methods for providing adjustable power consumption
US8356155B2 (en) * 2010-09-13 2013-01-15 Advanced Micro Devices, Inc. Dynamic RAM Phy interface with configurable power states
US8966151B2 (en) * 2012-03-30 2015-02-24 Spansion Llc Apparatus and method for a reduced pin count (RPC) memory bus interface including a read data strobe signal
WO2013164699A2 (en) * 2012-05-01 2013-11-07 Marvell World Trade Ltd. Systems and methods for dqs gating
US9658642B2 (en) 2013-07-01 2017-05-23 Intel Corporation Timing control for unmatched signal receiver
US10127100B2 (en) 2016-06-03 2018-11-13 International Business Machines Corporation Correcting a data storage error caused by a broken conductor using bit inversion
CN111240596A (zh) * 2020-01-14 2020-06-05 深圳市德名利电子有限公司 一种判断闪存的操作接口模式的方法和装置以及设备

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862348A (en) 1986-01-20 1989-08-29 Nec Corporation Microcomputer having high-speed and low-speed operation modes for reading a memory
JPH0812756B2 (ja) 1987-06-22 1996-02-07 松下電子工業株式会社 スタチックｒａｍ回路
US4972374A (en) * 1989-12-27 1990-11-20 Motorola, Inc. Output amplifying stage with power saving feature
US5432944A (en) 1991-08-05 1995-07-11 Motorola, Inc. Data processing system having a dynamically enabled input synchronizer for selectively minimizing power consumption
US5327394A (en) 1992-02-04 1994-07-05 Micron Technology, Inc. Timing and control circuit for a static RAM responsive to an address transition pulse
US5559990A (en) * 1992-02-14 1996-09-24 Advanced Micro Devices, Inc. Memories with burst mode access
US5430683A (en) 1994-03-15 1995-07-04 Intel Corporation Method and apparatus for reducing power in on-chip tag SRAM
JPH07320483A (ja) 1994-05-24 1995-12-08 Nec Ic Microcomput Syst Ltd 半導体記憶装置
US5692202A (en) 1995-12-29 1997-11-25 Intel Corporation System, apparatus, and method for managing power in a computer system
US5819027A (en) 1996-02-28 1998-10-06 Intel Corporation Bus patcher
DE19617172C2 (de) 1996-04-29 1999-06-24 Siemens Ag Integrierte Schaltungsanordnung zur Reduzierung der Stromaufnahme
US5911153A (en) 1996-10-03 1999-06-08 International Business Machines Corporation Memory design which facilitates incremental fetch and store requests off applied base address requests
US5848428A (en) 1996-12-19 1998-12-08 Compaq Computer Corporation Sense amplifier decoding in a memory device to reduce power consumption
US6141765A (en) 1997-05-19 2000-10-31 Gigabus, Inc. Low power, high speed communications bus
JPH11212687A (ja) 1998-01-26 1999-08-06 Fujitsu Ltd バス制御装置
US6101612A (en) * 1998-10-30 2000-08-08 Micron Technology, Inc. Apparatus for aligning clock and data signals received from a RAM
KR100291194B1 (ko) * 1998-12-30 2001-06-01 박종섭 디디알 에스디램에서의 읽기 구동 방법 및 장치
JP3420120B2 (ja) * 1999-06-29 2003-06-23 日本電気株式会社 同期型半導体メモリシステム
US6401213B1 (en) * 1999-07-09 2002-06-04 Micron Technology, Inc. Timing circuit for high speed memory
JP2001060392A (ja) * 1999-08-24 2001-03-06 Mitsubishi Electric Corp 半導体装置
US6058059A (en) 1999-08-30 2000-05-02 United Microelectronics Corp. Sense/output circuit for a semiconductor memory device
JP4216415B2 (ja) * 1999-08-31 2009-01-28 株式会社ルネサステクノロジ 半導体装置
JP2001167580A (ja) 1999-12-07 2001-06-22 Toshiba Corp 半導体記憶装置
US6609171B1 (en) 1999-12-29 2003-08-19 Intel Corporation Quad pumped bus architecture and protocol
TW459242B (en) 2000-01-12 2001-10-11 Megawin Technology Co Ltd Method for decreasing power consumption of semiconductor memory circuit and its semiconductor memory circuit
US6466491B2 (en) * 2000-05-19 2002-10-15 Fujitsu Limited Memory system and memory controller with reliable data latch operation
JP2002007200A (ja) 2000-06-16 2002-01-11 Nec Corp メモリ制御装置及び動作切替方法並びにインターフェース装置、半導体集積チップ、記録媒体
US6316980B1 (en) * 2000-06-30 2001-11-13 Intel Corporation Calibrating data strobe signal using adjustable delays with feedback
JP3906015B2 (ja) 2000-07-12 2007-04-18 株式会社東芝 クロック周波数切り替え機能を有するｌｓｉ、計算機システム及びクロック周波数切り替え方法
US6664838B1 (en) * 2001-08-31 2003-12-16 Integrated Device Technology, Inc. Apparatus and method for generating a compensated percent-of-clock period delay signal
US7000065B2 (en) 2002-01-02 2006-02-14 Intel Corporation Method and apparatus for reducing power consumption in a memory bus interface by selectively disabling and enabling sense amplifiers
US6961787B2 (en) 2002-01-07 2005-11-01 Intel Corporation Method and apparatus for updating task files
US7216240B2 (en) 2002-12-11 2007-05-08 Intel Corporation Apparatus and method for address bus power control
US20040128416A1 (en) 2002-12-11 2004-07-01 Tsvika Kurts Apparatus and method for address bus power control
US7152167B2 (en) 2002-12-11 2006-12-19 Intel Corporation Apparatus and method for data bus power control
KR100704622B1 (ko) * 2004-09-24 2007-04-10 삼성전자주식회사 멀티스트리밍 오디오 제어를 위한 사용자 인터페이스제공방법 및 장치

Also Published As

Publication number Publication date
EP1463998A1 (de) 2004-10-06
AU2002360836A1 (en) 2003-07-24
WO2003058467A1 (en) 2003-07-17
US8176240B2 (en) 2012-05-08
US20030126485A1 (en) 2003-07-03
US10102157B2 (en) 2018-10-16
US20130103867A1 (en) 2013-04-25
TW200301859A (en) 2003-07-16
ATE309575T1 (de) 2005-11-15
EP1463998B1 (de) 2005-11-09
KR20040070301A (ko) 2004-08-06
KR100611266B1 (ko) 2006-08-10
DE60207303D1 (de) 2005-12-15
CN1613065B (zh) 2010-05-26
US20060190751A1 (en) 2006-08-24
CN1613065A (zh) 2005-05-04
TWI279680B (en) 2007-04-21
US7000065B2 (en) 2006-02-14

Similar Documents

Publication Publication Date Title
DE60207303T2 (de) Speicherbusschnittstelle mit geringem energieverbrauch
DE69906793T2 (de) Verfahren und anordnung für hochgeschwindigkeitsdatenerfassung mit korrektur der bit-zu-bit-zeitgebung und speicheranordnung unter verwendung derselben
DE102005051206B4 (de) Speichersystem, Halbleiterspeicherbauelement und Abtastsignalerzeugungsverfahren
DE69804108T2 (de) Zweischritt-befehlspuffer für speicheranordnung und verfahren und speicheranordnung und rechnersystem unter verwendung desselben
DE112011100118B4 (de) Abtastsignalverschiebung in Konfigurationen mit bidirektionalen Speicherabtastsignalen
DE69320508T2 (de) Verfahren und Gerät zur Busarbitrierungsdurchführung mit einem Arbiter in einem Datenverarbeitungssystem
DE602004007674T2 (de) Integrierte schaltung mit bimodalem daten-strobe
DE69229081T2 (de) Mikroprozessor mit externem Speicher
DE69120606T2 (de) Selbsteinstellender Treiber für Impedanzanpassung
DE102006004596A1 (de) Verfahren und Vorrichtungen zum Implementieren einer Leistungsreduzierung bei einer Speichervorrichtung
DE102006012896B4 (de) Halbleiterbauelement und Datenabtaststeuerverfahren
DE102007050864B4 (de) Verfahren und Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen
DE102004025900A1 (de) Leselatenz-Steuerschaltung
DE69422221T2 (de) Genaue und komplette Übertragung zwischen verschiedenen Busarchitekturen
DE69214702T2 (de) Speicherzugriff für die Datenübertragung in einer Ein-Ausgabevorrichtung
DE69524348T2 (de) Halbleiterspeicheranordnung mit einem synchronen DRAM, dessen Geschwindigkeitsgrad nicht begrenzt ist
DE102014107661A1 (de) Kontinuierliches Einstellen einer Präambel-Freigabe-Zeitsteuerung in einer Schnittstelle einer Speichereinrichtung mit doppelter Datenrate
DE3784368T2 (de) Datenprozessor mit wartesteuerung, die hochgeschwindigkeitszugriff gestattet.
DE69318348T2 (de) Schnittstelle für asynchronen Bus zur Minimisierung von Übertragungszeiten
DE102016206170B4 (de) Serielle draht-debug-brücke
DE102007039192A1 (de) Verfahren und Schaltung zum Übertragen eines Speichertaktsignals
DE69428071T2 (de) Stossbetrieb-SRAM zur Benutzung mit Hochgeschwindigkeitstakt
DE69129739T2 (de) Speicherschaltung
DE102007006293A1 (de) Speichersystem
DE10056152B4 (de) Verfahren zur Durchführung von Busarbitration zwischen Steuerchips eines Chipsatzes mit preemptiver Fähigkeit

Legal Events

Date Code Title Description
8364 No opposition during term of opposition