DE60205632T2

DE60205632T2 - Abbildung mit ungleichmässigem Fehlerschutz

Info

Publication number: DE60205632T2
Application number: DE60205632T
Authority: DE
Inventors: Min-Goo Suwon-shi KIM; Sang-Hyuck Suwon-shi Ha; Seong-Woo Yongin-shi Ahn
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2001-06-09
Filing date: 2002-06-10
Publication date: 2006-02-09
Anticipated expiration: 2022-06-11
Also published as: CA2418471A1; GB2378869A; AU2002309310B2; EP1411695B1; BRPI0205528B8; JP2004522360A; KR100442628B1; US7340008B2; CA2418471C; US20020186784A1; DE60205632D1; DE20208983U1; EP1411695A3; GB0321110D0; AU2002309310B9; RU2252491C2; EP1265413A3; EP1265413A2; GB2392069A; BR0205528A

Description

Die vorliegende Erfindung bezieht sich allgemein auf ein Kommunikationssystem, das eine mehrstufige Modulation/Demodulation vornimmt, und insbesondere eine Vorrichtung für das Neuanordnen eines Bitstroms einer Kodewortsequenz vor der Modulation, und das Anordnen eines Ausgangssignals eines Demodulators in Form einer ursprünglichen Kodewortsequenz.
Ein IMT-2000 System (International Mobile Telecommunication-2000) oder ein UMTS-System (Universal Mobile Telecommunication System), ein typisches mobiles CDMA-Kommunikationssystem (CDMA = Code Division Multiple Access = Vielfachzugriff durch Codetrennung), verwendet eine mehrstufige Modulation/Demodulation, um die spektrale Effizienz zu erhöhen. Hier bezieht sich die "mehrstufige Modulation" auf eine 8PSK (eine achtfache Phasenverschiebungstastung), eine 16QAM (eine sechzehnfache Quadraturamplitudenmodulation) und 64QAM Modulationen, wie eine 2^m-fache Modulation, die eine höhere Modulationsstufe als eine QPSK (Quadratur-Phasen-Verschiebungs-Verschlüsselungsmodulation) aufweist. Wenn modulierte Bits unter Verwendung einer mehrstufigen Modulation erzeugt werden, tritt ein Unterschied in der Zuverlässigkeit zwischen einer Vielzahl von Bits, die jedes modulierte Bit bilden, auf. Durch den Zuverlässigkeitsunterschied weisen die jeweiligen Bits unterschiedliche mittlere Bitfehlerraten auf.
Mittlerweile werden, wenn ein Kodierer, der aus einer Vielzahl von Systemkodierern besteht, wie ein Turbokodierer, als ein Kanalkodierer verwendet wird, Kodewortbits vom Systemkodierer in einen systematischen Teil, einen Strom von Bits mit einer höheren Priorität (Bedeutung), und einen Paritätsteil, einen Strom von Bits mit einer geringeren Priorität aufgeteilt. Wenn eine Informationssequenz in eine Vielzahl von beteiligten Kodierern eingegeben wird, kann es sein, dass eine Abnahme in einer Bitfehlerrate der Bits, die zum systematischen Teil der Kodewortbits gehören, zu einer Abnahme einer mittleren Bitfehlerrate und einer mittleren Paketfehlerrate einer Informationssequenz, die von einem Kanaldekodierer ausgegeben wird, führen kann. Das heißt, wenn die Kodewortbits, die zum systematischen Teil mit einer höheren Priorität gehören, sicher eine höhere Zuverlässigkeit aufweisen als die Kodewortbits, die zum Paritätsteil mit einer geringeren Priorität gehören, so ist es möglich, eine Leistungsverbesserung im Hinblick auf einer Fehlerrate einer Informationssequenz, die nach dem Dekodieren erzeugt wird, zu erwarten.
WO 00/74296 A offenbart ein Verfahren und eine Vorrichtung zum Abbilden einer ersten Gruppe verschachtelter Bits (z.B. Header-Symbole/Bits) und einer zweiten Gruppe verschachtelter Bits (z.B. Daten-Symbole/Bits) auf einem Informationspaket (information burst). Schließlich führt eine Bit-Austauscheinrichtung den Austausch bestimmter Bits, vorwiegend Header-Bits, von Bit-Positionen mit einer relativ hohen Wahrscheinlichkeit des Auftretens von Bit-Fehlern gegen Daten-Bits an Bit-Positionen mit einer relativ geringen Wahrscheinlichkeit des Auftretens von Bit-Fehlern durch.
In "Combined Multilevel Turbo-code with MR-modulation" (Proceedings of the Conference on Communications, IEEE, Vol. 2, 18.6.1995, Seiten 668–672) von Papke, L. et al. werden Konzepte für iterative Decodieralgorithmen für mehrdimensionale Codierung und serielle oder parallele verkettete Codierung offenbart. Das geschaffene System basiert auf einem verketteten Codierungsprotokoll, das eine Kombination von mehrstufiger Codierung mit einer mehrfach auflösenden Modulation nutzt. Die Modulation basiert auf einer mehrfach auflösenden Modulation, die es ermöglicht, ein hierarchisches Schutzschema zu gestalten. Seine Konstellation besteht aus Clustern von Punkten, die um unterschiedliche Abstände voneinander entfernt sind. Jeder Cluster selbst kann Teilcluster aufweisen usw.
"Turbo Coded Modulation for Systems with Transmit and Receive Antenna Diversity" (1999 IEEE Global Telecommunications Conference (Globecom), Vol. 5, 5.5–9.12.1999, Seiten 2336–2340) von Stevanov, A. et al. offenbart eine turbo-codierte Modulation für Drahtlos-Kommunikationssysteme mit Sende- und Empfangsantennen-Diversity über Blockkanäle mit Rayleigh-Schwund (block Rayleigh fading channels).
Die Aufgabe der vorliegenden Erfindung besteht darin, Verfahren und entsprechende Vorrichtungen zur Verbesserung der Sendezuverlässigkeit von Bits zu schaffen, die von einem Turbo-Codierer ausgegeben werden, wenn M-fach-Modulationsschemata verwendet werden.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst.
Ein Aspekt der vorliegenden Erfindung besteht somit darin, ein Verfahren und eine Vorrichtung für das Neuanordnen von Bits einer Kodewortsequenz, die von einem Kanalkodierer vor der Modulation ausgegeben wird, bereit zu stellen, so dass Bits, die zu einem systematischen Teil mit einer höheren Priorität gehören, in Bitpositionen mit einer höheren Zuverlässigkeit eines modulierten Bits in einem Kommunikationssystem, das eine mehrstufige Modulation verwendet, angeordnet werden.
Ein anderer Aspekt der vorliegenden Erfindung besteht darin, ein Verfahren und eine Vorrichtung für das Neuanordnen von Bits einer Kodewortsequenz, die von einem Kanalkodierer vor der Modulation ausgegeben wird, bereit zu stellen, so dass Bits, die zu einem systematischen Teil mit einer höheren Priorität gehören, in Bitpositionen mit einer höheren Zuverlässigkeit eines modulierten Bits angeordnet werden, und bei dem oder der die demodulierten Bit in der Reihenfolge einer ursprünglichen Kodewortsequenz angeordnet werden, in einem Kommunikationssystem, das eine mehrstufige Modulation verwendet.
Ein nochmals weiterer Aspekt der vorliegenden Erfindung besteht darin, ein Verfahren und eine Vorrichtung für das Verbessern einer mittleren Bitfehlerrate und einer mittleren Paketfehlerrate einer Informationssequenz, die nach dem Dekodieren in einem Kommunikationssystem erzeugt wird, bereit zu stellen.
Um diese und andere Aspekte zu erreichen, werden ein Verfahren und eine Vorrichtung für das Abbilden (mapping) eines Stroms von Bits, die von einem Kodierer ausgegeben werden, auf einen Strom von Bits für eine 2^m-fache Modulation bereitstellt. Die Vorrichtung teilt den Strom von Bits vom Kodierer in eine erste Periode und eine zweite Periode auf. Die erste Periode umfasst Bits mit einer höheren Priorität im Strom der Bits, die vom Kodierer ausgegeben werden, und die zweite Periode umfasst Bits mit einer niedrigeren Priorität. Die Vorrichtung bildet die Bits, die in der ersten Periode existieren, auf Bitpositionen mit einer höheren Zuverlässigkeit in einem Strom von m Bits, die jedes der Bits für die 2^m-fache Modulation darstellen, ab, und sie bilden die Bits, die in der zweiten Periode existieren, auf Bitpositionen mit einer niedrigeren Zuverlässigkeit im Strom der m Bits ab.
Die obigen Aufgaben und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung in Verbindung mit den begleitenden Zeichnungen deutlicher.
1 zeigt eine erfindungsgemäße Struktur einer Sendevorrichtung, die eine Sequenzmappingvorrichtung (sequence mapper) für das Neuanordnen einer Kodewortsequenz einschließt;
2 zeigt eine Struktur einer Empfangsvorrichtung, die eine Sequenzdemappingvorrichtung einschließt, gemäß einer Ausführungsform der vorliegenden Erfindung;
3 zeigt ein Signalkonstellationsdiagramm für eine 8PSK Modulation (achtfache Phasenverschiebungstastungsmodulation);
4 zeigt ein Signalkonstellationsdiagramm für eine 16QAM (sechzehnfache Quadraturamplitudenmodulation);
5 zeigt ein Signalkonstellationsdiagramm für eine 64QAM (vierundsechzigfache Quadraturamplitudenmodulation);
6 zeigt einen Fall, bei dem die Leistung der Kodewortsequenz gleichförmig zugewiesen ist;
7 zeigt einen Fall, bei dem ein höherer Leistungspegel einem vorderen Teil der Kodewortsequenz zugewiesen ist;
8 zeigt einen Fall, bei dem ein höherer Leistungspegel einem hinteren Teil der Kodewortsequenz zugewiesen ist;
9 zeigt einen Bitneuanordnungsvorgang für eine 8PSK-Modulation, in welcher die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
10 zeigt ein Verfahren für das Durchführen eines Bitneuanordnungsvorgangs für eine 8PSK-Modulation, bei welchem die Leistung gleichmäßig der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
11 zeigt einen Bitneuanordnungsvorgang für eine 16QAM Modulation, bei welchem die Leistung gleichmäßig der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
12 zeigt ein Verfahren für das Durchführen eines Bitneuanordnungsvorgangs für eine 16QAM-Modulation, bei welcher die Leistung der Kodewortsequenz gleichförmig zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
13 zeigt einen Bitneuanordnungsvorgang für eine 64QAM-Modulation, bei welchem die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
14 zeigt ein Verfahren für das Durchführen eines Bitneuanordnungsvorgangs für eine 64QAM-Modulation, bei welchem die Leistung der Kodewortsequenz gleichförmig zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
15 zeigt einen Bitneuanordnungsvorgang für eine 8PSK-Modulation, bei der ein höherer Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
16 zeigt ein Verfahren für das Durchführen eines Bitneuanordnungsvorgangs für eine 8PSK-Modulation, bei dem ein höherer Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
17 zeigt einen Bitneuanordnungsvorgang für eine 16QAM-Modulation, bei dem ein höherer Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
18 zeigt ein Verfahren für das Durchführen eines Bitneuanordnungsvorgangs für eine 16QAM-Modulation, bei dem ein höherer Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
19 zeigt einen Bitneuanordnungsvorgang für eine 64QAM-Modulation, bei dem ein höherer Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
20 zeigt ein Verfahren für das Durchführen eines Bitneuanordnungsvorgangs für eine 64QAM-Modulation, bei dem ein höherer Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
21 zeigt einen Bitneuanordnungsvorgang für eine 8PSK-Modulation, bei dem die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
22 zeigt ein Verfahren für das Durchführen eines Bitneuanordnungsvorgangs für eine 8PSK-Modulation, bei welchem die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
23 zeigt einen Bitneuanordnungsvorgang für eine 16QAM-Modulation, bei dem Leistung der Kodewortsequenz gleichmäßig zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
24 zeigt ein Verfahren für das Durchführen eines Bitneuanordnungsvorgangs für eine 16QAM-Modulation, in welchem Leistung der Kodewortsequenz gleichförmig zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
25 zeigt einen Bitneuanordnungsvorgang für eine 64QAM-Modulation, bei welchem Leistung der Kodewortsequenz gleichförmig zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
26 zeigt ein Verfahren für das Durchführen eines Bitneuanordnungsvorgangs für eine 64QAM-Modulation, bei dem Leistung der Kodewortsequenz gleichförmig zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
27 zeigt einen Bitneuanordnungsvorgang für eine 8PSK-Modulation, bei der ein hoher Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
28 zeigt ein Verfahren für das Durchführen eines Bitneuanordnungsvorgangs für eine 8PSK-Modulation, bei dem ein hoher Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
29 zeigt einen Bitneuanordnungsvorgang für eine 16QAM-Modulation, bei dem ein hoher Leistungspegel dem hinteren Teil des Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
30 zeigt ein Verfahren für das Durchführen eines Bitneuanordnungsvorgangs für eine 16QAM Modulation, bei der ein hoher Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
31 zeigt einen Bitneuanordnungsvorgang für eine 64QAM-Modulation, bei der ein hoher Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
32 zeigt ein Verfahren für das Durchführen eines Bitneuanordnungsvorgangs für eine 64QAM-Modulation, bei dem ein hoher Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung;
33 zeigt eine mittlere Bitfehlerratenleistung der vorliegenden Erfindung im Vergleich mit dem Stand der Technik für eine 8PSK-Modulation, wenn die Leistung einer Kodewortsequenz gleichmäßig zugewiesen wird;
34 zeigt eine mittlere Paketfehlerratenleistung der vorliegenden Erfindung im Vergleich mit dem Stand der Technik für eine 8PSK-Modulation, wenn die Leistung einer Kodewortsequenz gleichmäßig zugewiesen wird;
35 zeigt eine mittlere Bitfehlerratenleistung der vorliegenden Erfindung im Vergleich mit dem Stand der Technik für eine 16QAM-Modulation, wenn die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird; und
36 zeigt eine mittlere Paketfehlerratenleistung der vorliegenden Erfindung im Vergleich zum Stand der Technik für eine 16QAM-Modulation, wenn die Leistung einer Kodewortsequenz gleichförmig zugewiesen wird.
Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird nachfolgend unter Bezug auf die begleitenden Zeichnungen beschrieben. In der folgenden Beschreibung werden wohl bekannte Funktionen oder Konstruktionen nicht im Detail beschrieben, da sie die Erfindung durch unnötige Details verdecken würden.
Die vorliegende Erfindung liefert (1) ein Verfahren für das Neuanordnen von Bits einer Kodewortsequenz, die aus einem Kanalkodierer ausgegeben wird, vor der Modulation, so dass die Bits mit höherer Zuverlässigkeit, wie die Bits, die zu einem systematischen Teil gehören, in Positionen mit einer höheren Zuverlässigkeit unter den Bits, die ein moduliertes Bit bilden, in einem Kommunikationssystem, das eine mehrstufige Modulation/Demodulation, wie 8PSK, 16QAM und 64QAM, die einen höheren Modulationspegel als QPSK aufweisen, angeordnet werden, (2) ein Verfahren für das Anordnen von Ausgangswerten eines Demodulators an ihren ursprünglichen Positionen der Kodewortsequenz, und (3) eine Vorrichtung für das Durchführen der Verfahren. Wenn in der folgenden Stufe des Kanalkodierers keine Kanalverschachtelungsvorrichtung verwendet wird, oder sogar obwohl eine Kanalverschachtelungsvorrichtung verwendet wird, kann eine verschachtelte Sequenz in einen systematischen Teil mit einer höheren Priori tät und einem Paritätsteil mit einer niedrigen Priorität aufgeteilt werden, so dass dann die vorliegende Erfindung die Systemleistung durch das Verwenden eines Verfahrens für das Neuanordnen von Ausgangsbits des Kanalkodierers oder der Kanalverschachtelungsvorrichtung vor der Modulation unter Berücksichtigung eines Unterschieds der Zuverlässigkeit zwischen den Bits bei der mehrstufigen Modulation/Demodulation, und durch das Anordnen der Ausgangswerte eines Demodulators an den ursprünglichen Positionen vor der Kanaldekodierung oder der Kanalentschachtelung, verbessern kann. Es wird hier zuerst eine Beschreibung der Sendevorrichtung für das Neuanordnen einer Kodewortsequenz gemäß einer Ausführungsform der vorliegenden Erfindung und einer Empfangsvorrichtung, die der Sendevorrichtung entspricht, angegeben. Als nächstes wird die Funktion der Neuanordnung eine Kodewortsequenz gemäß unterschiedlichen Ausführungsformen der vorliegenden Erfindung beschrieben. Die Beschreibung der Kodewortsequenzneuanordnung erfolgt aus zwei unterschiedlichen Perspektiven. Die Ausführungsformen A-1, A-2, A-3, B-1, B-2 und B-3 zeigen, basierend auf einer ersten Perspektive, wie die Neuanordnung der Kodewortsequenz aus der Perspektive der Kodewortsequenzen durchgeführt wird. Die Ausführungsformen C-1, C-2, C-3, D-1, D-2 und D-3 zeigen, basierend auf einer zweiten Perspektive, wie die Neuanordnung der Kodewortsequenz aus der Perspektive der modulierten Bits ausgeführt wird. Die Ausführungsformen, die auf der ersten Perspektive basieren, werden unter der Annahme beschrieben, dass die Kodewortsequenz N Bit aufweist, und die Ausführungsformen, die auf der zweiten Perspektive basieren, werden unter der Annahme beschrieben, dass die Anzahl der modulierten Bits N beträgt. Obwohl die Neuanordnung der Kodewortsequenz gemäß der vorliegenden Erfindung aus zwei unterschiedlichen Perspektiven beschrieben wird, sollte beachtet werden, dass beide Vorgänge im wesentlichen identisch sind. Schließlich wird die Leistung des Vorgangs der Neuanordnung der Kodewortsequenz gemäß der vorliegenden Erfindung analysiert.
1 zeigt eine Struktur einer Sendevorrichtung, die eine Sequenzmappingvorrichtung für das Neuanordnen einer Kodewortsequenz gemäß einer Ausführungsform der vorliegenden Erfindung einschließt. Betrachtet man die 1, so kodiert ein Kanalkodierer 110 einen Eingangsinformationsbitstrom und gibt eine Kodewortsequenz, die aus einer Vielzahl von Bitströmen besteht, aus. Beispielsweise kann ein Turbokodierer als Kanalkodierer 110 verwendet werden. Eine Kanalverschachtelungsvorrichtung 120 verschachtelt die Kodewortsequenz, die vom Kanalkodierer 110 ausgegeben wird, und gibt eine verschachtelte Kodewortsequenz aus. Eine Sequenzmappingvorrichtung 130, ein spezielles Element gemäß der vorliegenden Erfindung, ordnet die Kodesequenz für die Modulation gemäß den unterschiedlichen Ausführungsformen der vorliegenden Erfindung neu an. Ein Modulator 140 moduliert die Kodewortsequenz, die durch die Sequenzmappingvorrichtung 130 neu angeordnet wurde, in Übereinstimmung mit einer Modulationstechnik und erzeugt modulierte Bits. Der Modulator 140 ist ein mehrstufiger Modulator, der eine mehrstufige (2^m-fache) Modulation, wie 8PSK, 16QAM und 64QAM verwendet. Ein Vorgang der Neuanordnung der Kodewortsequenz durch die Sequenzmappingvorrichtung 130 kann in Abhängigkeit von der Modulationstechnik des Modulators 140 bestimmt werden. Das heißt, die Sequenzmappingvorrichtung 130 führt den Vorgang der Neuanordnung der Kodewortsequenz gemäß einer der 8PSK, 16QAM und 64QAM Modulationen, die durch den Modulator 140 verwendet werden, durch.
2 zeigt eine Struktur einer Empfangsvorrichtung, die eine Sequenzdemappingvorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung umfasst. Die Empfangsvorrichtung, die der Sendevorrichtung von 1 entspricht, umfasst Elemente, die den Elementen der Sendevorrichtung entsprechen, und sie führt eine umgekehrte Funktion der entsprechenden Elemente des Senders durch.
Betrachtet man die 2, so demoduliert ein Demodulator 210, der ein Element darstellt, das dem Modulator 140 entspricht, empfangene Information und gibt ein demoduliertes Bit aus. Eine Sequenzdemappingvorrichtung 220, ein Element das der Sequenzmappingvorrichtung 130 entspricht, ordnet das demodulierte Bit vom Demodulator 210 in der Reihenfolge der ursprünglichen Kodewortsequenz, bevor es durch die Sequenzmappingvorrichtung 130 neu angeordnet wurde, an. Eine Kanalentschachtelungsvorrichtung 230, ein Element das der Kanalverschachtelungsvorrichtung 120 entspricht, entschachtelt die Kodewortsequenz von der Sequenzdemappingvorrichtung 220. Ein Kanaldekodierer 240, ein Element, das dem Kanalkodierer 110 entspricht, dekodiert das Ausgangssignal der Kanalentschachtelungsvorrichtung 230. Es kann ein Turbodekodierer als Kanaldekodierer 240 verwendet werden.
Vor einer detaillierten Beschreibung der vorliegenden Erfindung wird Bezug darauf genommen, wie die Sequenzmappingvorrichtung 130 gemäß der vorliegenden Erfindung die Eingangskodewortsequenz gemäß den Modulationstechniken abbildet (oder anord net). Die Kodewortsequenz kann entweder eine Kodewortsequenz sein, die direkt vom Kanalkodierer 110 der 1 ausgegeben wird, oder eine Kodewortsequenz, die durch die Kanalverschachtelungsvorrichtung 120 verschachtelt wurde, nachdem sie durch die Kanalkodiervorrichtung 110 kodiert wurde, wie das in 1 gezeigt ist. Somit bezieht sich der Ausdruck "Kodewortsequenz", wie er hier verwendet wird, auf eine Kodewortsequenz, die vom Kanalkodierer 110 ausgegeben wird, oder eine Kodewortsequenz, die von der Kanalverschachtelungsvorrichtung 120 verschachtelt wurde, nachdem sie durch den Kanalkodierer 110 kodiert wurde.
Während der Modulation wird die Kodewortsequenz, die vom Kanalkodierer 110 ausgegeben wird, durch m Bits geteilt, und dann an einem spezifischen Signalpunkt unter M = 2^m Signalpunkten gemäß beispielsweise einer Gray-Kodierungsregel, angeordnet. Dies kann ausgedrückt werden durch Sm-1Sm-2^S0 → I, Q (1)
In Gleichung (1) stellt s_i (i = 0, 1, ..., m – 1) das (i + 1)-te Bit der Kodewortsequenz, die vom Kanalkodierer ausgegeben wird und das zu einem modulierten Bit angeordnet wurde, dar. Weiterhin stellen I und Q eine in Phase befindliche Komponente und eine Quadraturphasenkomponente des entsprechenden modulierten Bits dar. Bei einer 8PSK-Modulation ist m = 3. Bei einer 16QAM und einer 64QAM-Modulation ist m = 4 beziehungsweise 6.
Bei der mehrstufigen Modulation unterscheiden sich die Zuverlässigkeiten zwischen den Bits, die ein moduliertes Bit bilden, voneinander. Das kommt daher, weil Fehlerwahrscheinlichkeiten, die durch eine Distanzdifferenz verursacht werden, bis zu einer Region, bei der jeder Bitwert des modulierten Bits, das in einer spezifischen Position auf der I-Q-Ebene angeordnet ist, durch Rauschsignale, die sich voneinander unterscheiden, invertiert werden kann. Durch dieses Phänomen haben LLRs (logarithmische Wahrscheinlichkeitsverhältnisse) der jeweiligen Bits unterschiedliche Werte, was eine Reduktion in der Leistung des Kanaldekodierers, der bewerte Werte für die Bits, die dieselbe Fehlerrate aufweisen, erwartet, bewirkt.
Bei einer 8PSK weisen 2 der 3 Bits, die ein moduliertes Bit bilden, dieselbe Zuverlässigkeit auf, wohingegen das verbleibende eine Bit eine geringere Zuverlässigkeit als die anderen Bits aufweist. Wenn beispielsweise ein Signalkonstellationsdiagramm für 8PSK der 3 angewandt wird, so haben ein zweites Bit s₁ und ein drittes Bit s₂ unter den 3 Bits eine höhere Zuverlässigkeit als ein erste Bit s₀. Bei einer 16QAM weisen 2 der 4 Bits, die ein moduliertes Bit bilden, eine höhere Zuverlässigkeit als die beiden verbleibenden Bits auf. Wenn beispielsweise ein Signalkonstellationsdiagramm für 16QAM der 4 angewandt wird, so weisen ein zweites Bit s₁ und ein viertes Bit s₃ unter den 4 Bits eine höhere Zuverlässigkeit als ein erstes Bit s₀ und ein drittes Bit s₂ auf. Im Falle einer 64QAM haben 6 Bits jeweils paarweise unterschiedliche Zuverlässigkeiten. Wenn beispielsweise ein Signalkonstellationsdiagramm für 64QAM der 5 angewandt wird, so weisen ein drittes Bit s₂ und ein sechstes Bit s₆ unter den 6 Bits eine höhere Zuverlässigkeit als ein zweites Bit s₁ und ein fünftes Bit s₄ auf, und ein erste Bit s₀ und ein viertes Bit s₃ weisen die geringste Zuverlässigkeit auf. Die Bitpositionen, die verschiedene Zuverlässigkeiten aufweisen, können vom angewandten Signalkonstellationsdiagramm abhängen.
Es erfolgt zunächst eine Beschreibung des Vorgangs der Neuanordnung von Bits einer Kodewortsequenz, die von einem Kanalkodierer oder einer Kanalverschachtelungsvorrichtung vor der Modulation ausgegeben werden.
Prinzip der Erfindung
Ein grundsätzliches Prinzip bei der Neuanordnung gemäß der vorliegenden Erfindung besteht darin, die Kodewortsequenz, die vom Kanalkodierer oder der Kanalverschachtelungsvorrichtung ausgegeben wird, so neu anzuordnen, so dass so viele Bits mit einer höheren Priorität wie möglich sind, wie die Kodewortbits, die zu einem systematischen Teil gehören, in Bitpositionen mit einer höheren Zuverlässigkeit unter den Bits, die ein moduliertes Bit darstellen, angeordnet werden. Die Neuanordnung der Bits bei der Kodewortsequenz, die vor der Erzeugung des modulierten Bits durchzuführen ist, kann sich in Abhängigkeit von der Form der Leistung, die der Kodewortsequenz zuzuweisen ist, unter Beachtung des obigen Prinzips unterscheiden.
Ausführungsformen auf der Basis des ersten Betrachtungspunkts
Es erfolgt eine Beschreibung des Vorgangs der Neuanordnung der Bits gemäß den Ausführungsformen der vorliegenden Erfindung getrennt für einen Fall, bei dem die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird, und für einen anderen Fall, bei dem dem vorderen Teil und dem hinteren Teil der Kodewortsequenz verschiedene Leistungspegel zugewiesen werden. Weiterhin erfolgt eine Beschreibung getrennt für jeden Fall einer 8PSK, 16QAM und 64QAM. In der folgenden Beschreibung des Vorgangs der Neuanordnung der Bits wird angenommen, dass eine Kodewortsequenz aus N Bits besteht, wobei N ein Vielfaches von 3 für die 8PSK-Modulation, ein Vielfaches von 4 für die 16QAM Modulation und ein Vielfaches von 6 für die 64QAM Modulation ist. Zusätzlich wird die Kodewortsequenz vor der Neuanordnung durch {d₀, d₁, ..., d_k, ..., d_N-2, d_N-1} dargestellt, und die Kodewortsequenz nach der Neuanordnung wird durch {b₀, b₁, ..., b_k, ..., b_N-2, b_N-1} dargestellt. Darüber hinaus wird angenommen, dass die Kodewortsequenz vor der Neuanordnung, das heißt die ausgegebene Kodewortsequenz des Kanalkodierers oder der Kanalverschachtelungsvorrichtung, in der Reihenfolge des systematischen Teils und des Paritätsteils angeordnet ist. Wenn die Kodewortsequenz nicht in der Reihenfolge des systematischen Teils und des Paritätsteils angeordnet ist, so wird zuerst eine getrennte geradlinige Verarbeitung durchgeführt, um diese Reihenfolge zu erzielen.
A. Leistung wird der Kodewortsequenz gleichmäßig zugewiesen
Wenn die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird, ist es möglich, Leistungsverbesserungen im Hinblick auf eine mittlere Paketfehlerrate durch das Verwenden des intakten Neuanordnungsprinzips zu erzielen. 6 zeigt einen Fall, bei dem die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird.
Ausführungsform A-1 (für 8PSK-Modulation)
Wie vorher erwähnt wurde, so weisen 2 der 3 Bits, die ein 8PSK-moduliertes Bit bilden, eine höhere Zuverlässigkeit als das verbleibende 1 Bit auf. Wenn angenommen wird, dass das Signalkonstellationsdiagramm der 3 verwendet wird, so weisen ein zweites Bit s₁ und ein drittes Bit s₂ eine höhere Zuverlässigkeit als ein erstes Bit s₀ auf. In diesem Fall wird eine Neuanordnung der ausgegebenen Kodewortsequenz des Kanalkodierers oder der Kanalverschachtelungsvorrichtung vor der Modulation durch die Sequenzmappingvorrichtung 130 der 1 in folgender Weise durchgeführt.

1. Für die Bits in einer ersten Periode bildet die Sequenzmappingvorrichtung 130 erste bis {(2/3) × N}-te Bits an Positionen eines zweiten Bits s₁ und eines dritten Bits s₂ in jedem der (N/3) modulierten Bits ab.
2. Bei den Bits in einer zweiten Periode bildet die Sequenzmappingvorrichtung 130 {(2/3) × N + 1}-te Bits bis N-te Bits an der Positionen eines ersten Bits s₀ in jedem der (N/3) modulierten Bits ab.

Diese Verfahren werden in den Gleichungen (2) und (3) zusammengefasst. Die Bits der Kodewortsequenz vor der Neuanordnung werden so neu angeordnet, wie das in 9 gezeigt ist. b3×|k/2⌋+(kmod2)+1 = dk für k < (2/3) × N (2) b(3×k)-(2×N) = dk für k = (2/3) × N (3)
In den Gleichungen (2) und (3) stellt 'A mod B' einen Rest dar, den man durch das Teilen von A durch B erhält, und ⌁X⌋ zeigt eine maximale ganze Zahl, die kleiner als X ist, an.
9 zeigt einen Vorgang der Bitneuanordnung für eine 8PSK-Modulation, bei der die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Betrachtet man die 9, so wird eine Kodewortsequenz, die aus einem Strom von N Bits besteht, in eine erste Periode und eine zweite Periode aufgeteilt. Die erste Periode ist eine Zeitdauer zwischen einem ersten Bit d₀ und einem {(2/3) × N}-ten Bit d_2N/3-1 der Kodewortsequenz, und die zweite Periode ist eine Zeitdauer zwischen einem {(2/3) × N + 1}-ten Bit d_2N/3 und einem N-ten Bit d_N-1 der Kodewortsequenz. Hier besteht das modulierte Bit aus 3 Bits, und die Anzahl der modulierten Bits, die der Kodewortsequenz entsprechen, beträgt N/3.
Ein erste Bit d₀ in der erste Periode der Kodewortsequenz wird auf eine zweite Bitposition m₀s₁ (das heißt b₁) eines erste modulierten Bits abgebildet, und ein zweites Bit d₁ in der ersten Periode der Kodewortsequenz wird auf eine dritte Bitposition m₀s₂ (das heißt b₂) des erste modulierten Bits abgebildet. Ein drittes Bit d₂ in der erste Periode wird auf eine zweite Bitposition m₁s₁ (das heißt b₄) eines zweiten modulierten Bits abgebildet, und ein viertes Bit d₃ in der ersten Periode wird auf eine dritte Bitposition m₁s₂ (das heißt b₃) des zweiten modulierten Bits abgebildet. Ein {(2/3) × N – 1}-tes Bit d_2N/3-2 in der ersten Periode wird auf eine zweite Bitposition m_N/3-1,s₁ (das ist b_N-2) eines (N/3)-ten modulierten Bits, des letzten modulierten Bits und eines {(2/3) × N}-ten Bits d_2N/3-1 abgebildet, das letzte Bit in der ersten Periode wird auf eine dritte Bitposition m_N/3-1,s₂ (das ist b_N-1) des letzten modulierten Bits abgebildet.
Ein {(2/3) × N + 1}-tes Bit d_2N/3, ein erstes Bit in der zweiten Periode, wird auf eine erste Bitposition m₀,s₀ (das ist b₀) des ersten modulierten Bits abgebildet, und ein {(2/3) × N + 2}-tes Bit d_2N/3+1, ein zweites Bit in der zweiten Periode, wird auf eine erste Bitposition m₁,s₀ des zweiten modulierten Bits abgebildet. Ein (N – 1)-tes Bit d_N-2 in der zweiten Periode wird auf eine erste Bitposition m_N/3-2,s₀ (das ist b_N-6) eines (N/3 – 1)-ten modulierten Bits abgebildet, und ein N-tes Bit d_N-1 des letzten Bits in der zweiten Periode wird auf eine erste Bitposition m_N/3-1,s₀ (das ist b_N-3) eines (N/3)-ten modulierten Bits, dem letzten modulierten Bit, abgebildet.
10 zeigt ein Verfahren für das Durchführen des Vorgangs einer Bitneuanordnung für eine 8PSK-Modulation, in welcher die Leistung der Kodewortsequenz gleichmäßig zugeteilt wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Dieses Verfahren wird durch die Sequenzmappingvorrichtung 130 der 1 durchgeführt.
Betrachtet man die 10, so setzt in Schritt 301 die Sequenzmappingvorrichtung 130 k auf den Wert 0 (k = 0). Die Sequenzmappingvorrichtung 130 bestimmt in Schritt 302, ob k kleiner als {(2/3) × N} ist. Wenn k kleiner als {(2/3) × N} ist, so führt die Sequenzmappingvorrichtung 130 die Funktion des Schritt 303 aus. Ansonsten führt die Sequenzmappingvorrichtung 130 die Funktion des Schritts 304 aus. Im Schritt 303 führt die Sequenzmappingvorrichtung 130 ein Bitmapping mit der Kodewortsequenz in Übereinstimmung mit Gleichung (2) aus. In Schritt 304 führt die Sequenzmappingvorrichtung 130 ein Bitmapping mit der Kodewortsequenz in Übereinstimmung mit Gleichung (3) aus. Die Funktionen der Schritte 303 und 304 werden wiederholt ausgeführt, bis in Schritt 305 bestimmt wird, dass das Bitmapping mit allen Bits der Kodewortsequenz vollständig durchgeführt wurde. Das heißt, wenn in Schritt 305 bestimmt wird, dass k kleiner als N ist, so erhöht die Sequenzmappingvorrichtung 130 in Schritt 306 k um 1 und kehrt dann zum Schritt 302 zurück.
Ausführungsform A-2 (für 16QAM-Modulation)
Wie vorher erwähnt wurde, so weisen 2 von 4 Bits, die ein 16QAM-moduliertes Bit bilden, eine höhere Zuverlässigkeit als die verbleibenden 2 Bit auf. Wenn angenommen wird, dass das Signalkonstellationsdiagramm der 4 verwendet wird, so weisen ein zweites Bit s₁ und ein viertes Bit s₃ eine höhere Zuverlässigkeit als ein erstes Bit s₀ und ein drittes Bit s₂ auf. In diesem Fall wird eine Neuanordnung der ausgegebenen Kodewortsequenz des Kanalkodierers oder der Kanalverschachtelungsvorrichtung vor der Modulation durch die Sequenzmappingvorrichtung 130 in folgender Weise durchgeführt.

1. Für die Bits in einer ersten Periode bildet die Sequenzmappingvorrichtung 130 erste bis {(1/2) × N}-te Bits an Positionen eines zweiten Bits s₁ und eines vierten Bits s₃ in jedem der (N/4) modulierten Bits ab.
2. Bei den Bits in einer zweiten Periode bildet die Sequenzmappingvorrichtung 130 sequentiell die verbleibenden {(1/2) × N + 1}-ten Bits bis N-ten Bits an Positionen eines ersten Bits s₀ und eines dritten Bits s₂ in jedem der (N/4) modulierten Bits ab.

Diese Verfahren werden in den Gleichungen (4) und (5) zusammengefasst. Die Bits der Kodewortsequenz vor der Neuanordnung werden so neu angeordnet, wie das in 11 gezeigt ist. b(2×k)-(0×N)+1 = dk für k < (1/2) × N (4) b(3×k)-(1×N)+0 = dk für k = (1/2) × N (5)
11 zeigt einen Vorgang der Bitneuanordnung für eine 16QAM-Modulation, bei der die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Betrachtet man die 11, so wird eine Kodewortsequenz, die aus einem Strom von N Bits besteht, in eine erste Periode und eine zweite Periode aufgeteilt. Die erste Periode ist eine Zeitdauer zwischen einem ersten Bit d₀ und einem {(1/2) × N}-ten Bit d_N/2-1 der Kodewortsequenz, und die zweite Periode ist eine Zeitdauer zwischen einem {(1/2) × N + 1}-ten Bit d_N/2 und einem N-ten Bit d_N-1 der Kodewortsequenz. Hier besteht das modulierte Bit aus 4 Bits, und die Anzahl der modulierten Bits, die der Kodewortsequenz entsprechen, beträgt N/4.
Ein erste Bit d₀ in der erste Periode der Kodewortsequenz wird auf eine zweite Bitposition m₀s₁ (das heißt b₁) eines erste modulierten Bits abgebildet, und ein zweites Bit d₁ in der ersten Periode der Kodewortsequenz wird auf eine vierte Bitposition m₀s₃ (das heißt b₃) des erste modulierten Bits abgebildet. Ein drittes Bit d₂ in der erste Periode wird auf eine zweite Bitposition m₁s₁ (das heißt b₅) eines zweiten modulierten Bits abgebildet, und ein viertes Bit d₃ in der ersten Periode wird auf eine vierte Bitposition m₁s₃ (das heißt b₇) des zweiten modulierten Bits abgebildet. Ein {(1/2) × N – 1}-tes Bit d_N/2-2 in der ersten Periode wird auf eine zweite Bitposition m_N/4-1,s₁ (das ist b_N-3) eines (N/4)-ten modulierten Bits, des letzten modulierten Bits und eines {(2/3) × N}-ten Bits d_2N/3-1, des letzten modulierten Bits abgebildet, und ein {(1/2) × N1}-tes Bit d_N/2-1, das letzte Bit in der ersten Periode, wird auf eine vierte Bitposition m_N/4-1,s₃ (das ist b_N-1) des letzten modulierten Bits abgebildet.
Ein {(1/2) × N + 1}-tes Bit d_N/2, ein erstes Bit in der zweiten Periode der Kodewortsequenz, wird auf eine erste Bitposition m₀,s₀ (das ist b₀) des ersten modulierten Bits abgebildet, und ein {(1/2) × N + 2}-tes Bit d_N/2+1, ein zweites Bit in der zweiten Periode, wird auf eine dritte Bitposition m₀,s₂ (das ist b₂) des ersten modulierten Bits abgebildet. Ein (N – 1)-tes Bit d_N-2 in der zweiten Periode wird auf eine erste Bitposition m_N/4-1,s₀ (das ist b_N-4) eines (N/4)-ten modulierten Bits, des letzten modulierten Bits, abgebildet, und ein N-tes Bit d_N-1, das letzte Bit in der zweiten Periode, wird auf eine dritte Bitposition m_N/4-1,s₂ (das ist b_N-2) eines (N/4)-ten modulierten Bits abgebildet.
12 zeigt ein Verfahren für das Durchführen des Vorgangs einer Bitneuanordnung für eine 16QAM-Modulation, in welchem die Leistung der Kodewortsequenz gleichmäßig zugeteilt wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Dieses Verfahren wird durch die Sequenzmappingvorrichtung 130 der 1 durchgeführt.
Betrachtet man die 12, so setzt in Schritt 401 die Sequenzmappingvorrichtung 130 k auf den Wert 0 (k = 0). Die Sequenzmappingvorrichtung 130 bestimmt in Schritt 402, ob k kleiner als {(1/2) × N} ist. Wenn k kleiner als {(1/2) × N} ist, so führt die Sequenzmappingvorrichtung 130 die Funktion des Schritt 403 aus. Ansonsten führt die Sequenzmappingvorrichtung 130 die Funktion des Schritts 404 aus. Im Schritt 403 führt die Sequenzmappingvorrichtung 130 ein Bitmapping mit der Kodewortsequenz in Übereinstimmung mit Gleichung (4) aus. In Schritt 404 führt die Sequenzmappingvorrichtung 130 ein Bitmapping mit der Kodewortsequenz in Übereinstimmung mit Gleichung (5) aus. Die Funktionen der Schritte 403 und 404 werden wiederholt ausgeführt, bis in Schritt 405 bestimmt wird, dass das Bitmapping mit allen Bits der Kodewortsequenz vollständig durchgeführt wurde. Das heißt, wenn in Schritt 405 bestimmt wird, dass k kleiner als N ist, so erhöht die Sequenzmappingvorrichtung 130 in Schritt 406 k um 1 und kehrt dann zum Schritt 402 zurück.
Ausführungsform A-3 (für 64QAM-Modulation)
Wie vorher erwähnt wurde, so weisen 2 von 6 Bits, die ein 64QAM-moduliertes Bit bilden, eine höhere Zuverlässigkeit als die verbleibenden 2 Paar von Bits auf. Wenn angenommen wird, dass das Signalkonstellationsdiagramm der 5 verwendet wird, so weisen ein drittes Bit s₂ und ein sechstes Bit s₅ eine höhere Zuverlässigkeit als ein zweites Bit s₁ und ein fünftes Bit s₄ auf, und ein erstes Bit s₀ und ein viertes Bit s₃ weisen die niedrigste Zuverlässigkeit auf. In diesem Fall wird eine Neuanordnung der ausgegebenen Kodewortsequenz des Kanalkodierers oder der Kanalverschachtelungsvorrichtung vor der Modulation durch die Sequenzmappingvorrichtung 130 in folgender Weise durchgeführt.

1. Für die Bits in einer ersten Periode bildet die Sequenzmappingvorrichtung 130 erste bis {(1/3) × N}-te Bits an Positionen eines dritten Bits s₂ und eines sechsten Bits s₅ in jedem der (N/6) modulierten Bits ab.
2. Für die Bits in einer zweiten Periode bildet die Sequenzmappingvorrichtung 130 sequentiell die {(1/3) × N + 1}-ten bis {(2/3) × N}-ten Bits an Positionen eines zweiten Bits s₁ und eines fünften Bits s₄ in jedem der (N/6) modulierten Bits ab.
3. Bei den Bits in einer dritten Periode bildet die Sequenzmappingvorrichtung 130 sequentiell die verbleibenden {(2/3) × N + 1}-ten Bits bis N-ten Bits an Positionen eines ersten Bits s₀ und eines vierten Bits s₃ in jedem der (N/6) modulierten Bits ab.

Diese Verfahren werden in den Gleichungen (6) bis (8) zusammengefasst. Die Bits der Kodewortsequenz vor der Neuanordnung werden so neu angeordnet, wie das in 13 gezeigt ist. b(3×k)-(0×N)+2 = dk für k < (1/3) × N (6) b(3×k)-(1×N)+1 = dk für (1/3) × N = k < (2/3) × N (7) b(3×k)-(2×N)+0 = dk für k = (2/3) × N (8)
13 zeigt einen Vorgang der Bitneuanordnung für eine 64QAM-Modulation, bei der die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Betrachtet man die 13, so wird eine Kodewortsequenz, die aus einem Strom von N Bits besteht, in eine erste Periode, eine zweite Periode und eine dritte Periode aufgeteilt. Die erste Periode ist eine Zeitdauer zwischen einem ersten Bit d₀ und einem {(1/3) × N}-ten Bit d_N/3-1 der Kodewortsequenz. Die zweite Periode ist eine Zeitdauer zwischen einem {(1/3) × N + 1}-ten Bit d_N/3 und einem {(2/3) × N}-ten Bit d_2N/3-1 der Kodewortsequenz. Die dritte Periode ist eine Zeitdauer zwischen einem {(2/3) × N + 1}-ten Bit d_2N/3 und einem N-ten Bit d_N-1 der Kodewortsequenz. Hier besteht das modulierte Bit aus 6 Bits, und die Anzahl der modulierten Bits, die der Kodewortsequenz entsprechen, beträgt N/6.
Ein erste Bit d₀ in der erste Periode der Kodewortsequenz wird auf eine dritte Bitposition m₀s₂ (das heißt b₂) eines erste modulierten Bits abgebildet, und ein zweites Bit d₁ in der ersten Periode der Kodewortsequenz wird auf eine sechste Bitposition m₀s₅ (das heißt b₃) des erste modulierten Bits abgebildet. Ein drittes Bit d₂ in der erste Periode wird auf eine dritte Bitposition m₁s₂ (das heißt b₈) eines zweiten modulierten Bits abgebildet, und ein viertes Bit d₃ in der ersten Periode wird auf eine sechste Bitposition m₁s₅ (das heißt b₁₁) des zweiten modulierten Bits abgebildet. Ein {(1/3) × N – 1}-tes Bit d_N/3-2 in der ersten Periode wird auf eine dritte Bitposition m_N/6-1,s₂ (das ist b_N-4) eines (N/6)-ten modulierten Bits, des letzten modulierten Bits, abgebildet, und ein {(1/3) × N}-tes Bits d_N/3-1, das letzte Bit in der ersten Periode, wird auf eine sechste Bitposition m_N/6-1,s₅ (das ist b_N-1) des letzten modulierten Bits abgebildet.
Ein {(1/3) × N + 1}-tes Bit d_N/3, ein erstes Bit in der zweiten Periode der Kodewortsequenz, wird auf eine zweite Bitposition m₀,s₁ (das ist b₁) des ersten modulierten Bits abgebildet, und ein {(1/3) × N + 2}-tes Bit d_N/3+1, ein zweites Bit in der zweiten Periode, wird auf eine fünfte Bitposition m₀,s₄ (das ist b₄) des ersten modulierten Bits abgebildet. Ein {(2/3) × N + 1}-tes Bit d_2N/3-2 in der zweiten Periode der Kodewortsequenz wird auf eine zweite Bitposition m_N/6-1,s₁ (das ist b_N-5) des (N/6)-ten modulierten Bits, des letzten modulierten Bits, abgebildet, und ein {(2/3) × N}-tes Bit d_2N/3-1, das letzte Bit in der zweiten Periode, wird auf eine fünfte Bitposition m_N/6-1,s₄ (das ist b_N-2) des letzten modulierten Bits abgebildet.
Ein {(2/3) × N + 1}-tes Bit d_2N/3, ein erstes Bit in der zweiten Periode der Kodewortsequenz, wird auf eine erste Bitposition m₀,s₀ (das ist b₀) des ersten modulierten Bits abgebildet, und ein {(2/3) × N + 2}-tes Bit d_2N/3+1, ein zweites Bit in der dritten Periode, wird auf eine vierte Bitposition b₀,s₃ des ersten modulierten Bits abgebildet. Ein (N – 1)-tes Bit d_N-2 in der dritten Periode der Kodewortsequenz wird auf eine erste Bitposition m_N/6-1,s₀ (das ist b_N-6) des (N/6)-ten modulierten Bits, des letzten modulierten Bits, abgebildet, und ein N-tes Bit d_N-1, das letzte Bit in der vierten Periode, wird auf eine dritte Bitposition m_N/6-1,s₃ (das ist b_N-3) des letzten modulierten Bits abgebildet.
14 zeigt ein Verfahren für das Durchführen des Vorgangs einer Bitneuanordnung für eine 64QAM-Modulation, in welcher die Leistung der Kodewortsequenz gleichmäßig zugeteilt wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Dieses Verfahren wird durch die Sequenzmappingvorrichtung 130 der 1 durchgeführt.
Betrachtet man die 14, so setzt in Schritt 501 die Sequenzmappingvorrichtung 130 k auf den Wert 0 (k = 0). Die Sequenzmappingvorrichtung 130 bestimmt in Schritt 502, ob k kleiner als {(1/3) × N} ist. Wenn k kleiner als {(1/3) × N} ist, so führt die Sequenzmappingvorrichtung 130 die Funktion des Schritts 503 aus. Ansonsten führt die Sequenzmappingvorrichtung 130 die Funktion des Schritts 504 aus. Die Sequenzmappingvorrichtung 130 bestimmt in Schritt 504, ob k kleiner als {(2/3) × N} ist. Wenn k größer oder gleich {(1/3) × N} und kleiner als {(2/3) × N} ist, so führt die Sequenzmap pingvorrichtung 130 die Funktion des Schritts 505 aus. Ansonsten führt die Sequenzmappingvorrichtung 130 die Funktion eines Schritts 506 aus. Im Schritt 503 führt die Sequenzmappingvorrichtung 130 ein Bitmapping mit der Kodewortsequenz in Übereinstimmung mit Gleichung (6) aus. In Schritt 505 führt die Sequenzmappingvorrichtung 130 ein Bitmapping mit der Kodewortsequenz in Übereinstimmung mit Gleichung (7) aus. In Schritt 506 führt die Sequenzmappingvorrichtung 130 ein Bitmapping mit der Kodewortsequenz in Übereinstimmung mit Gleichung (8) aus. Die Funktionen der Schritte 503, 505 und 506 werden wiederholt ausgeführt, bis in Schritt 507 bestimmt wird, dass das Bitmapping mit allen Bits der Kodewortsequenz vollständig durchgeführt wurde. Das heißt, wenn in Schritt 507 bestimmt wird, dass k kleiner als N ist, so erhöht die Sequenzmappingvorrichtung 130 in Schritt 508 k um 1 und kehrt dann zum Schritt 502 zurück.
B. Unterschiedliche Leistungspegel werden dem vorderen Teil und dem hinteren Teil der Kodewortsequenz zugewiesen
Eine Beschreibung des Vorgangs für den Fall, bei dem die Leistung nicht gleichmäßig der Kodewortsequenz zugewiesen wird, kann getrennt für die beiden folgenden Fälle erfolgen.
In einem ersten Fall wird ein höherer Leistungspegel dem vorderen Teil der Kodewortsequenz zugewiesen, während ein niedrigerer Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird. Eine solche Leistungszuweisung ist in 7 gezeigt. In diesem Fall werden die ausgegebenen Bits des Kanalkodierers oder der Kanalverschachtelungsvorrichtung nach demselben, oben beschriebenen Verfahren, bei dem die Leistung der Kodewortsequenz gleichmäßig zugewiesen wurde, neu angeordnet. Das ergibt sich deswegen, weil wenn die Leistung der Kodewortsequenz unvermeidlich nicht gleichmäßig zugewiesen wird, es vorteilhaft ist, einen höheren Leistungspegel dem systematischen Teil und einen niedrigeren Leistungspegel dem Paritätsteil zuzuweisen, um eine bessere Leistung zu gewährleisten.
In einem zweiten Fall wird im Gegensatz dazu ein niedriger Leistungspegel dem vorderen Teil der Kodewortsequenz zugewiesen, während ein höherer Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird. Eine solche Leistungszuweisung ist in 8 gezeigt. In diesem Fall wird das Verfahren zur Neuanordnung der Bits, das verwendet wird, wenn die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird, modifiziert, da das Zuweisen eines höheren Leistungspegels zum systematischen Teil eine bessere Leistung bringt als das Zuweisen eines höheren Leistungspegels zum Paritätsteil. Das heißt, um dem systematischen Teil einen höheren Leistungspegel zuzuweisen, ist es notwendig, einen spezifischen Teil der Kodewortsequenz an Bitpositionen mit derselben Zuverlässigkeit in einer Reihenfolge, die im Vergleich zur Reihenfolge in den oben beschriebenen Fällen umgekehrt ist, anzuordnen. Der Vorgang für diesen Fall wird unter Bezug auf die jeweiligen Modulationstechniken beschrieben.
Ausführungsform B-1 (für 8PSK-Modulation)

1. Für die Bits in einer ersten Periode bildet die Sequenzmappingvorrichtung 130 in einer umgekehrten Reihenfolge erste bis {(2/3) × N}-te Bits an Positionen eines dritten Bits s₂ und eines zweiten Bits s₁ in jedem der (N/3) modulierten Bits ab.
2. Bei den Bits in einer zweiten Periode bildet die Sequenzmappingvorrichtung 130 in einer umgekehrten Reihenfolge {(2/3) × N + 1}-te Bits bis N-te Bits an der Positionen eines ersten Bits s₀ in jedem der (N/3) modulierten Bits ab.

Diese Verfahren werden in den Gleichungen (9) und (10) zusammengefasst. Die Bits der Kodewortsequenz vor der Neuanordnung werden so neu angeordnet, wie das in 15 gezeigt ist. b1×(N-1)-(3×k/2]+(kmod2)+1 = dk für k < (2/3) × N (9) b3×(N-1)-3×k = dk für k = (2/3) × N (10)
15 zeigt einen Vorgang der Bitneuanordnung für eine 8PSK-Modulation, bei dem ein höherer Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Betrachtet man die 15, so wird eine Kodewortsequenz, die aus einem Strom von N Bits besteht, in eine erste Periode und eine zweite Periode aufgeteilt. Die erste Periode ist eine Zeitdauer zwi schen einem ersten Bit d₀ und einem {(2/3) × N}-ten Bit d_2N/3-1 der Kodewortsequenz, und die zweite Periode ist eine Zeitdauer zwischen einem {(2/3) × N + 1}-ten Bit d_2N/3 und einem N-ten Bit d_N-1 der Kodewortsequenz. Hier besteht das modulierte Bit aus 3 Bits, und die Anzahl der modulierten Bits, die der Kodewortsequenz entsprechen, beträgt N/3.
Ein erste Bit d₀ in der erste Periode der Kodewortsequenz wird auf eine dritte Bitposition m_N/3-1s₂ (das ist b_N-1) eines (N/3)-ten modulierten Bits, dem letzten modulierten Bit, abgebildet, und ein zweites Bit d₁ in der ersten Periode der Kodewortsequenz wird auf eine zweite Bitposition m_N/3-1s₁ (das ist b_N-2) des letzten modulierten Bits abgebildet. Ein drittes Bit d₂ in der erste Periode wird auf eine dritte Bitposition m_N/3-2,s₂ (das heißt b_N-4) eines {(N/3) – 1)}-ten modulierten Bits abgebildet, und ein viertes Bit d₃ in der ersten Periode wird auf eine zweite Bitposition m_N/3-2,s₁ (das heißt b_N-5) des zweiten {(N/3) – 1)}-ten modulierten Bits abgebildet. Ein {(2/3) × N – 1}-tes Bit d_2N/3-2 in der ersten Periode wird auf eine dritte Bitposition m₀,s₂ (das ist b₂) eines ersten modulierten Bits abgebildet, und ein {(2/3) × N}-ten Bit d_2N/3-1 abgebildet, das letzte Bit in der ersten Periode, wird auf eine zweite Bitposition m₀,s₁ (das ist b₁) des ersten modulierten Bits abgebildet.
Ein {(2/3) × N + 1}-tes Bit d_2N/3, ein erstes Bit in der zweiten Periode der Kodewortsequenz, wird auf eine erste Bitposition m_N/3-1,s₀ (das ist b_N-3) eines (N/3)-ten modulierten Bits, dem letzten modulierten Bit, abgebildet, und ein {(2/3) × N + 2}-tes Bit d_2N/3+1, ein zweites Bit in der zweiten Periode, wird auf eine erste Bitposition m_N/3-2,s₀ (das ist b_N-6) eines {(N/3) – 1}-ten modulierten Bits abgebildet. Ein (N – 1)-tes Bit d_N-2 in der zweiten Periode wird auf eine erste Bitposition m₁,s₀ (das ist b₃) eines zweiten modulierten Bits abgebildet, und ein N-tes Bit d_N-1, das letzte Bit in der zweiten Periode, wird auf eine erste Bitposition m₀,s₀ (das ist b₀) eines ersten modulierten Bits abgebildet.
16 zeigt ein Verfahren für das Durchführen des Vorgangs einer Bitneuanordnung für eine 8PSK-Modulation, in welcher ein höherer Leistungspegel dem hinteren Teil der Kodewortsequenz zugeteilt wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Dieses Verfahren wird durch die Sequenzmappingvorrichtung 130 der 1 durchgeführt.
Betrachtet man die 16, so setzt in Schritt 601 die Sequenzmappingvorrichtung 130 k auf den Wert 0 (k = 0). Die Sequenzmappingvorrichtung 130 bestimmt in Schritt 602, ob k kleiner als {(2/3) × N} ist. Wenn k kleiner als {(2/3) × N} ist, so führt die Sequenzmappingvorrichtung 130 die Funktion des Schritt 603 aus. Ansonsten führt die Sequenzmappingvorrichtung 130 die Funktion des Schritts 604 aus. Im Schritt 603 führt die Sequenzmappingvorrichtung 130 ein Bitmapping mit der Kodewortsequenz in Übereinstimmung mit Gleichung (9) aus. In Schritt 604 führt die Sequenzmappingvorrichtung 130 ein Bitmapping mit der Kodewortsequenz in Übereinstimmung mit Gleichung (10) aus. Die Funktionen der Schritte 603 und 604 werden wiederholt ausgeführt, bis in Schritt 605 bestimmt wird, dass das Bitmapping mit allen Bits der Kodewortsequenz vollständig durchgeführt wurde. Das heißt, wenn in Schritt 605 bestimmt wird, dass k kleiner als N ist, so erhöht die Sequenzmappingvorrichtung 130 in Schritt 606 k um 1 und kehrt dann zum Schritt 602 zurück.
Ausführungsform B-2 (für 16QAM-Modulation)

1. Die Sequenzmappingvorrichtung 130 ordnet die ausgegebene Kodewortsequenz des Kanalkodierers oder der Kanalverschachtelungsvorrichtung in der Reihenfolge des systematischen Teils und des Paritätsteils an.
2. Für die Bits in einer ersten Periode bildet die Sequenzmappingvorrichtung 130 im umgekehrter Reihenfolge erste bis {(1/2) × N}-te Bits an Positionen eines vierten Bits s₃ und eines zweiten Bits s₁ in jedem der (N/4) modulierten Bits ab.
3. Bei den Bits in einer zweiten Periode bildet die Sequenzmappingvorrichtung 130 im umgekehrter Reihenfolge die verbleibenden {(1/2) × N + 1}-ten Bits bis N-ten Bits an Positionen eines dritten Bits s₂ und eines ersten Bits s₀ in jedem der (N/4) modulierten Bits ab.

Diese Verfahren werden in den Gleichungen (11) und (12) zusammengefasst. Die Bits der Kodewortsequenz vor der Neuanordnung werden so neu angeordnet, wie das in 17 gezeigt ist. b1×(N-1)-2×k = dk für k < (1/2) × N (11) b2×(N-1)-2×k = dk für k = (1/2) × N (12)
17 zeigt einen Vorgang der Bitneuanordnung für eine 16QAM-Modulation, bei der ein höherer Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Betrachtet man die 17, so wird eine Kodewortsequenz, die aus einem Strom von N Bits besteht, in eine erste Periode und eine zweite Periode aufgeteilt. Die erste Periode ist eine Zeitdauer zwischen einem ersten Bit d₀ und einem {(1/2) × N}-ten Bit d_N/2-1 der Kodewortsequenz, und die zweite Periode ist eine Zeitdauer zwischen einem {(1/2) × N + 1}-ten Bit d_N/2 und einem N-ten Bit d_N-1 der Kodewortsequenz. Hier besteht das modulierte Bit aus 4 Bits, und die Anzahl der modulierten Bits, die der Kodewortsequenz entsprechen, beträgt N/4.
Ein erste Bit d₀ in der erste Periode der Kodewortsequenz wird auf eine vierte Bitposition m_N/4-1,s₃ (das ist b_N-1) eines (N/4)-ten modulierten Bits, des letzten modulierten Bits, abgebildet, und ein zweites Bit d₁ in der ersten Periode der Kodewortsequenz wird auf eine zweite Bitposition m_N/4-1,s₁ (das ist b_N-3) des letzten modulierten Bits abgebildet. Ein drittes Bit d₂ in der erste Periode wird auf eine vierte Bitposition m_N/4-2,s₃ (das ist b_N-5) eines {(N/4) – 1}-ten modulierten Bits abgebildet, und ein viertes Bit d₃ in der ersten Periode wird auf eine zweite Bitposition m_N/4-2,s₁ (das ist b_N-7) des {(N/4) – 1}-ten modulierten Bits abgebildet. Ein {(1/2) × N – 1}-tes Bit d_N/2-2 in der ersten Periode wird auf eine vierte Bitposition m₀,s₁ (das ist b₃) eines ersten modulierten Bits abgebildet, und ein {(1/2) × N1}-tes Bit d_N/2-1, das letzte Bit in der ersten Periode, wird auf eine zweite Bitposition m₀,s₁ (das ist b₁) des ersten modulierten Bits abgebildet.
Ein {(1/2) × N + 1}-tes Bit d_N/2, ein erstes Bit in der zweiten Periode der Kodewortsequenz, wird auf eine dritte Bitposition m_N/4-1,s₂ (das ist b_N-2) des (N/4)-ten modulierten Bits, des letzten modulieren Bits, abgebildet, und ein {(1/2) × N + 2}-tes Bit d_N/2+1, ein zweites Bit in der zweiten Periode, wird auf eine erste Bitposition m_N/4-1,s₀ (das ist b_N-4) des letzten modulierten Bits abgebildet. Ein (N – 1)-tes Bit d_N-2 in der zweiten Periode wird auf eine dritte Bitposition m₀,s₂ (das ist b₂) eines ersten modulierten Bits abgebildet, und ein N-tes Bit d_N-1, das letzte Bit in der zweiten Periode, wird auf eine erste Bitposition m₀,s₀ (das ist b₀) des ersten modulierten Bits abgebildet.
18 zeigt ein Verfahren für das Durchführen des Vorgangs einer Bitneuanordnung für eine 16QAM-Modulation, in welcher ein höherer Leistungspegel dem hinteren Teil der Kodewortsequenz zugeteilt wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Dieses Verfahren wird durch die Sequenzmappingvorrichtung 130 der 1 durchgeführt.
Betrachtet man die 18, so setzt in Schritt 701 die Sequenzmappingvorrichtung 130 k auf den Wert 0 (k = 0). Die Sequenzmappingvorrichtung 130 bestimmt in Schritt 702, ob k kleiner als {(1/2) × N} ist. Wenn k kleiner als {(1/2) × N} ist, so führt die Sequenzmappingvorrichtung 130 die Funktion des Schritt 703 aus. Ansonsten führt die Sequenzmappingvorrichtung 130 die Funktion des Schritts 704 aus. Im Schritt 703 führt die Sequenzmappingvorrichtung 130 ein Bitmapping mit der Kodewortsequenz in Übereinstimmung mit Gleichung (11) aus. In Schritt 704 führt die Sequenzmappingvorrichtung 130 ein Bitmapping mit der Kodewortsequenz in Übereinstimmung mit Gleichung (12) aus. Die Funktionen der Schritte 703 und 704 werden wiederholt ausgeführt, bis in Schritt 705 bestimmt wird, dass das Bitmapping mit allen Bits der Kodewortsequenz vollständig durchgeführt wurde. Das heißt, wenn in Schritt 705 bestimmt wird, dass k kleiner als N ist, so erhöht die Sequenzmappingvorrichtung 130 in Schritt 706 k um 1 und kehrt dann zum Schritt 702 zurück.
Ausführungsform B-3 (für 64QAM-Modulation)

1. Für die Bits in einer ersten Periode bildet die Sequenzmappingvorrichtung 130 im umgekehrter Reihenfolge erste bis {(1/3) × N}-te Bits an Positionen eines sechsten Bits s₅ und eines dritten Bits s₂ in jedem der (N/6) modulierten Bits ab.
2. Für die Bits in einer zweiten Periode bildet die Sequenzmappingvorrichtung 130 im umgekehrter Reihenfolge die {(1/3) × N + 1}-ten bis {(2/3) × N}-ten Bits an Positionen eines fünften Bits s₄ und eines zweiten Bits s₁ in jedem der (N/6) modulierten Bits ab.
3. Bei den Bits in einer dritten Periode bildet die Sequenzmappingvorrichtung 130 in umgekehrter Reihenfolge die verbleibenden {(2/3) × N + 1}-ten Bits bis N-ten Bits an Positionen eines vierten Bits s₃ und eines ersten Bits s₀ in jedem der (N/6) modulierten Bits ab.

Diese Verfahren werden in den Gleichungen (13) bis (15) zusammengefasst. Die Bits der Kodewortsequenz vor der Neuanordnung werden so neu angeordnet, wie das in 19 gezeigt ist. b1×(N-1)-3×k = dk für k < (1/3) × N (13) b2×(N-1)-3×k = dk für (1/3) × N = k < (2/3) × N (14) b3×(N-1)-3×k = dk für k = (2/3) × N (15)
19 zeigt einen Vorgang der Bitneuanordnung für eine 64QAM-Modulation, bei der ein hoher Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Betrachtet man die 19, so wird eine Kodewortsequenz, die aus einem Strom von N Bits besteht, in eine erste Periode, eine zweite Periode und eine dritte Periode aufgeteilt. Die erste Periode ist eine Zeitdauer zwischen einem ersten Bit d₀ und einem {(1/3) × N}-ten Bit d_N/3-1 der Kodewortsequenz. Die zweite Periode ist eine Zeitdauer zwischen einem {(1/3) × N + 1}-ten Bit d_N/3 und einem {(2/3) × N}-ten Bit d_2N/3-1 der Kodewortsequenz. Die dritte Periode ist eine Zeitdauer zwischen einem {(2/3) × N + 1}-ten Bit d_2N/3 und einem N-ten Bit d_N-1 der Kodewortsequenz. Hier besteht das modulierte Bit aus 6 Bits, und die Anzahl der modulierten Bits, die der Kodewortsequenz entsprechen, beträgt N/6.
Ein erste Bit d₀ in der erste Periode der Kodewortsequenz wird auf eine sechste Bitposition m_N/6-1,s₅ (das ist b_N-1) eines (N/6)-ten modulierten Bits, dem letzten modulierten Bit, abgebildet, und ein zweites Bit d₁ in der ersten Periode der Kodewortsequenz wird auf eine dritte Bitposition m_N/6-1,s₂ (das ist b_N-4) des letzten modulierten Bits abgebildet. Ein drittes Bit d₂ in der erste Periode wird auf eine sechste Bitposition m_N/6-2,s₅ (das ist b_N-7) eines {(N/6) – 1}-ten modulierten Bits abgebildet, und ein viertes Bit d₃ in der ersten Periode wird auf eine dritte Bitposition m_N/6-2,s₂ (das heißt b_N-10) des {(N/6) – 1}-ten modulierten Bits abgebildet. Ein {(1/3) × N – 1}-tes Bit d_N/3-2 in der ersten Periode wird auf eine sechste Bitposition m₀,s₅ (das ist b₅) eines ersten modulierten Bits abgebildet, und ein {(1/3) × N}-tes Bits d_N/3-1, das letzte Bit in der ersten Periode, wird auf eine dritte Bitposition m₀,s₂ (das ist b₂) des ersten modulierten Bits abgebildet.
Ein {(1/3) × N + 1}-tes Bit d_N/3, ein erstes Bit in der zweiten Periode der Kodewortsequenz, wird auf eine fünfte Bitposition m_N/6-1,s₄ (das ist b_N-2) eines (N/6)-ten modulierten Bits, des letzten Bits, abgebildet, und ein {(1/3) × N + 2}-tes Bit d_N/3+1, ein zweites Bit in der zweiten Periode, wird auf eine zweite Bitposition m_N/6-1,s₁ (das ist b_N-5) des letzten modulierten Bits abgebildet. Ein {(2/3) × N + 1}-tes Bit d_2N/3-2 in der zweiten Periode der Kodewortsequenz wird auf eine fünfte Bitposition m₀,s₄ (das ist b₄) eines ersten modulierten Bits abgebildet, und ein {(2/3) × N}-tes Bit d_2N/3-1, das letzte Bit in der zweiten Periode, wird auf eine zweite Bitposition m₀,s₁ (das ist b₁) des ersten modulierten Bits abgebildet.
Ein {(2/3) × N + 1}-tes Bit d_2N/3, ein erstes Bit in der dritten Periode der Kodewortsequenz, wird auf eine vierte Bitposition m_N/6-1,s₃ (das ist b_N-3) eines (N/6)-ten modulierten Bits, des letzten Bits, abgebildet, und ein {(2/3) × N + 2}-tes Bit d_2N/3+1, ein zweites Bit in der dritten Periode, wird auf eine erste Bitposition m_N/6-1,s₀ (das ist b_N-6) des letzten modulierten Bits abgebildet. Ein (N – 1)-tes Bit d_N-2 in der dritten Periode der Kodewortsequenz wird auf eine vierte Bitposition m₀,s₀ (das ist b₃) eines ersten modulierten Bits abgebildet, und ein N-tes Bit d_N-1, das letzte Bit in der dritten Periode, wird auf eine erste Bitposition m₀,s₀ (das ist b₀) des ersten modulierten Bits abgebildet.
20 zeigt ein Verfahren für das Durchführen des Vorgangs einer Bitneuanordnung für eine 64QAM-Modulation, in welcher ein hoher Leistungspegel dem hinteren Teil der Kodewortsequenz zugeteilt wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Dieses Verfahren wird durch die Sequenzmappingvorrichtung 130 der 1 durchgeführt.
Betrachtet man die 20, so setzt in Schritt 801 die Sequenzmappingvorrichtung 130 k auf den Wert 0 (k = 0). Die Sequenzmappingvorrichtung 130 bestimmt in Schritt 802, ob k kleiner als {(1/3) × N} ist. Wenn k kleiner als {(1/3) × N} ist, so führt die Sequenzmappingvorrichtung 130 die Funktion des Schritts 803 aus. Ansonsten führt die Sequenzmappingvorrichtung 130 die Funktion des Schritts 804 aus. Die Sequenzmappingvorrichtung 130 bestimmt in Schritt 804, ob k kleiner als {(2/3) × N} ist. Wenn k größer oder gleich {(1/3) × N} und kleiner als {(2/3) × N} ist, so führt die Sequenzmappingvorrichtung 130 die Funktion des Schritts 805 aus. Ansonsten führt die Sequenzmappingvorrichtung 130 die Funktion eines Schritts 806 aus. Im Schritt 803 führt die Sequenzmappingvorrichtung 130 ein Bitmapping mit der Kodewortsequenz in Übereinstimmung mit Gleichung (13) aus. In Schritt 805 führt die Sequenzmappingvorrichtung 130 ein Bitmapping mit der Kodewortsequenz in Übereinstimmung mit Gleichung (14) aus. In Schritt 806 führt die Sequenzmappingvorrichtung 130 ein Bitmapping mit der Kodewortsequenz in Übereinstimmung mit Gleichung (15) aus. Die Funktionen der Schritte 803, 805 und 806 werden wiederholt ausgeführt, bis in Schritt 807 bestimmt wird, dass das Bitmapping mit allen Bits der Kodewortsequenz vollständig durchgeführt wurde. Das heißt, wenn in Schritt 807 bestimmt wird, dass k kleiner als N ist, so erhöht die Sequenzmappingvorrichtung 130 in Schritt 808 k um 1 und kehrt dann zum Schritt 802 zurück.
Bis hierher wurde die Beschreibung der Funktion der Neuanordnung der ausgegebenen Kodewortsequenzbits des Kanalkodierers oder der Kanalverschachtelungsvorrichtung vor der Modulation gemäß den Ausführungsformen der vorliegenden Erfindung angegeben. Als nächstes erfolgt eine Beschreibung der Funktion der Anordnung der Ausgabewerte eines Demodulators in der Reihenfolge der ursprünglichen Kodewortsequenz vor der Kanaldekodierung oder der Kanalentschachtelung.
Die Funktion der Anordnung des Ausgabewerte des Demodulators in der Reihenfolge der ursprünglichen Kodewortsequenz wird durch das umgekehrten Durchführen der oben beschriebenen Neuanordnung erzielt. Wenn eine Ausgabesequenz des Demodulators durch {q₀, q₁, ..., q_k, ..., q_N-2, q_N-1} dargestellt wird, so wird die Sequenz, die in der ursprünglichen Reihenfolge vor der Kanaldekodierung oder Kanalentschachtelung angeordnet ist, durch {p₀, p₁, ..., p_k, ..., p_N-2, p_N-1} dargestellt, ein unterer Index des linken Ausdrucks b in den Gleichungen (2) bis (15) wird durch m dargestellt, und ein unterer Index des rechten Ausdrucks d wird durch n dargestellt, wobei dann ein Verfahren für das Anordnen der ausgegebenen Sequenzwerte des Demodulators in der ursprünglichen Reihenfolge vor der Kanaldekodierung oder der Kanalentschachtelung folgendermaßen ausgedrückt werden kann: Qm ⇒ pn für alle m und n (wobei jedoch m und n ∊ {0, 1, ..., N – 1}) (16)
Auf der zweiten Perspektive basierende Ausführungsformen
Eine Beschreibung des Vorgangs der Neuanordnung der Bits gemäß den Ausführungsformen der vorliegenden Erfindung erfolgt getrennt für einen Fall, bei dem die Leistung der Kodewortsequenz gleichmäßig zugeteilt wird, und einem anderen Fall, bei dem un terschiedliche Leistungspegel dem vorderen Teil und dem hinteren Teil des Kodewortsequenz zugewiesen werden. Weiterhin erfolgt für jeden Fall eine getrennte Beschreibung für die 8PSK, 16QAM und 64QAM. In der folgenden Beschreibung des Vorgangs der Neuanordnung der Bits wird angenommen dass die Anzahl der modulierten Bits, die eine modulierte Bitsequenz bilden, N ist, und dass eine Kodewortsequenz vor der Neuanordnung, das heißt eine vom Kanalkodierer oder der Kanalverschachtelungsvorrichtung ausgegebenen Sequenz durch {x(0), ..., x(k), ..., x(N × m – 1)} dargestellt wird, und dass eine Kodewortsequenz nach der Neuanordnung durch s₀(i), ..., s_m-1(i), wobei i ∊ {0, ..., N – 1} dargestellt wird. Darüber hinaus wird angenommen, dass die Kodewortsequenz vor der Neuanordnung in der Reihenfolge des systematischen Teils und des Paritätsteils angeordnet ist. Wenn die Kodewortsequenz nicht in der Reihenfolge des systematischen Teils und des Paritätsteils angeordnet ist, so wird eine geradlinige Verarbeitung eingeschlossen, um die Sequenz in dieser Reihenfolge anzuordnen.
C. Leistung wird einer Kodewortsequenz gleichmäßig zugeteilt
Wenn die Leistung einer Kodewortsequenz gleichmäßig zugeteilt wird, ist es möglich, eine Leistungsverbesserung im Hinblick auf eine mittlere Paketfehlerrate durch das Verwenden des intakten Neuanordnungsprinzips zu erzielen. 6 zeigt einen Fall, bei dem die Leistung der Kodewortsequenz gleichmäßig zugeteilt ist.
Ausführungsform C1 (für 8PSK Modulation)
Wie vorher erwähnt wurde, so haben 2 der 3 Bits, die ein 8PSK-moduliertes Bit bilden, eine höhere Zuverlässigkeit als das verbleibende 1 Bit. Wenn angenommen wird, dass das Signalkonstellationsdiagramm der 3 verwendet wird, so haben ein zweites Bit s₁ und ein drittes Bit s₂ eine höhere Zuverlässigkeit als ein erstes Bit s₀. In diesem Fall wird der Vorgang der Neuanordnung der ausgegebenen Kodewortsequenz des Kanalkodierers oder der Kanalverschachtelungsvorrichtung vor der Modulation durch die Sequenzmappingvorrichtung 130 der 1 folgendermaßen ausgeführt.

1. Für die Bits in einer ersten Periode bildet die Sequenzmappingvorrichtung 130 sequentiell erste bis {2 × N}-te Bits an Positionen eines zweiten Bits s₁ und eines dritten Bits s₂ in jedem der N modulierten Bits ab.
2. Bei den Bits in einer zweiten Periode bildet die Sequenzmappingvorrichtung 130 sequentiell {2 × N + 1}-te Bits bis {3 × N}-te Bits an der Positionen eines ersten Bits s₀ in jedem der N modulierten Bits ab.

Diese Verfahren werden in den Gleichungen (17) bis (19) zusammengefasst. Die Bits der Kodewortsequenz vor der Neuanordnung werden so neu angeordnet, wie das in 21 gezeigt ist. s0(i) = x(2 × N + i) (17) s1(i) = x(2 × i) (18) s2(i) = x(2 × i + 1) (19)
21 zeigt einen Vorgang der Bitneuanordnung für eine 8PSK-Modulation, bei dem die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Es sollte beachtet werden, dass dieser Vorgang der Bitneuanordnung identisch dem Vorgang der Bitneuanordnung, der in 9 gezeigt ist, ist.
Betrachtet man die 21, so wird eine Kodewortsequenz, die aus einem Strom von 3N Bits besteht, in eine erste Periode und eine zweite Periode aufgeteilt. Die erste Periode ist eine Zeitdauer zwischen einem ersten Bit x(0) und einem {2 × N}-ten Bit x(2N – 1) der Kodewortsequenz, und die zweite Periode ist eine Zeitdauer zwischen einem {2 × N + 1}-ten Bit S(2N) und einem {3 × N}-ten Bit x(3N – 1) der Kodewortsequenz. Hier besteht das modulierte Bit aus 3 Bits, und die Anzahl der modulierten Bits, die der Kodewortsequenz entsprechen, beträgt N.
Ein erste Bit x(2N) in der zweiten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(0) eines ersten modulierten Bits abgebildet, ein erstes Bit x(0) in der ersten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(0) des ersten modulier ten Bits abgebildet, und ein zweites Bit x(1) in der erste Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(0) des ersten modulierten Bits abgebildet.
Ein zweites Bit x(2N + 1) in der zweiten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(1) eines zweiten modulierten Bits abgebildet, ein drittes Bit x(2) in der ersten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(1) des zweiten modulierten Bits abgebildet, und ein viertes Bit x(3) in der erste Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(1) des zweiten modulieren Bits abgebildet.
Ein drittes Bit x(2N + 2) in der zweiten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(2) eines dritten modulierten Bits abgebildet, ein fünftes Bit x(4) in der ersten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(2) des dritten modulierten Bits abgebildet, und ein sechstes Bit x(5) in der erste Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(2) des dritten modulierten Bits abgebildet.
Ein {3N – 1}-tes Bit x(3N – 2) in der zweiten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(N – 2) eines (N – 1)-ten modulierten Bits abgebildet, ein {2N – 3}-tes Bit x(2N – 4) in der ersten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(N – 2) des (N – 1)-ten modulierten Bits abgebildet, und ein {2N – 2}-tes Bit x(2N – 3) in der erste Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(N – 2) des (N – 1)-ten modulierten Bits abgebildet.
Ein {3 × N}-tes Bit x(3N – 1) in der zweiten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(N – 1) eines N-ten modulierten Bits abgebildet, ein {2N – 1}-tes Bit x(2N – 2) in der ersten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(N – 1) des (N-ten modulierten Bits abgebildet, und ein {2 × N}-tes Bit x(2N – 1) in der erste Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(N – 1) des (N-ten modulierten Bits abgebildet.
22 zeigt ein Verfahren für das Durchführen des Vorgangs einer Bitneuanordnung für eine 8PSK-Modulation, in welcher eine Leistung der Kodewortsequenz gleichmäßig zugeteilt wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Dieses Verfahren wird durch die Sequenzmappingvorrichtung 130 der 1 durchgeführt.
Betrachtet man die 22, so setzt in Schritt 311 die Sequenzmappingvorrichtung 130 i auf den Wert 0 (i = 0). In Schritt 312 führt die Sequenzmappingvorrichtung einen Vorgang der Neuanordnung der Bits der Kodewortsequenz in den entsprechenden Bitpositionen des modulierten Bits in Übereinstimmung mit den Gleichungen 17 bis 19 durch. Das heißt, die Sequenzmappingvorrichtung 130 bildet ein Bit x(2 × N + i) in einem Bitstrom der Kodewortsequenz an einer ersten Bitposition s₀(i) eines i-ten modulierten Bits ab, sie bildet ein Bit (2 × i) im Bitstrom der Kodewortsequenz auf eine zweite Bitposition s_i(i) des i-ten modulierten Bits ab, und sie bildet ein Bit x(2 × i + 1) im Bitstrom der Kodewortsequenz auf eine dritte Bitposition s₂(i) des i-ten modulierten Bits ab. Der Vorgang des Schritts 312 wird wiederholt ausgeführt, bis in Schritt 313 bestimmt wurde, dass das Bitmapping mit allen Bits der Kodewortsequenz vollständig durchgeführt wurde. Das heißt, wenn in Schritt 313 bestimmt wird, dass i kleiner als N ist, so erhöht die Sequenzmappingvorrichtung 130 in Schritt 314 i um 1 und kehrt dann zum Schritt 312 zurück.
Ausführungsform C-2 (für 16QAM-Modulation)
Wie vorher erwähnt wurde, so haben 2 der 4 Bits, die ein 16QAM-moduliertes Bit bilden, eine höhere Zuverlässigkeit als die verbleibende 2 Bit. Wenn angenommen wird, dass das Signalkonstellationsdiagramm der 4 verwendet wird, so haben ein zweites Bit s₁ und ein viertes Bit s₃ eine höhere Zuverlässigkeit als ein erstes Bit s₀ und ein drittes Bit s₂. In diesem Fall wird der Vorgang der Neuanordnung der ausgegebenen Kodewortsequenz des Kanalkodierers oder der Kanalverschachtelungsvorrichtung vor der Modulation durch die Sequenzmappingvorrichtung 130 der 1 folgendermaßen ausgeführt.

1. Für die Bits in einer ersten Periode bildet die Sequenzmappingvorrichtung 130 sequentiell erste bis {2 × N}-te Bits an Positionen eines zweiten Bits s₁ und eines vierten Bits s₃ in jedem der N modulierten Bits ab.
2. Bei den Bits in einer zweiten Periode bildet die Sequenzmappingvorrichtung 130 sequentiell die verbleibenden {2 × N + 1}-ten Bits bis {4 × N}-te Bits an der Positionen eines ersten Bits s₀ und eines dritten Bits s₂ in jedem der N modulierten Bits ab.

Diese Verfahren werden in den Gleichungen (20) bis (23) zusammengefasst. Die Bits der Kodewortsequenz vor der Neuanordnung werden so neu angeordnet, wie das in 23 gezeigt ist. s0(i) = x(2 × N + 2 × i) (20) s1(i) = x(2 × i) (21) s2(i) = x(2 × N + 2 × i + 1) (22) s3(i) = x(2 × i + 1) (23)
23 zeigt einen Vorgang der Bitneuanordnung für eine 16QAM-Modulation, bei dem die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Es sollte beachtet werden, dass dieser Vorgang der Bitneuanordnung identisch dem Vorgang der Bitneuanordnung, der in 11 gezeigt ist, ist.
Betrachtet man die 23, so wird eine Kodewortsequenz, die aus einem Strom von 4N Bits besteht, in eine erste Periode und eine zweite Periode aufgeteilt. Die erste Periode ist eine Zeitdauer zwischen einem ersten Bit x(0) und einem {2 × N}-ten Bit x(2N – 1) der Kodewortsequenz, und die zweite Periode ist eine Zeitdauer zwischen einem {2 × N + 1}-ten Bit x(2N) und einem {4 × N}-ten Bit x(4N – 1) der Kodewortsequenz. Hier besteht das modulierte Bit aus 4 Bits, und die Anzahl der modulierten Bits, die der Kodewortsequenz entsprechen, beträgt N.
Ein erste Bit x(2N) in der zweiten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(0) eines ersten modulierten Bits abgebildet, ein erstes Bit x(0) in der ersten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(0) des ersten modulierten Bits abgebildet, ein zweites Bit x(2N + 1) in der zweiten Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(0) des ersten modulierten Bits abgebildet, und ein zweites Bit x(1) in der ersten Periode der Kodewortsequenz wird auf eine vierte Bitposition s₃(0) des ersten modulierten Bits abgebildet.
Ein drittes Bit x(2N + 1) in der zweiten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(1) eines zweiten modulierten Bits abgebildet, ein drittes Bit x(2) in der ers ten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(1) des zweiten modulierten Bits abgebildet, ein viertes Bit x(2N + 3) in der zweiten Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(1) des zweiten modulierten Bits abgebildet, und ein viertes Bit x(3) in der ersten Periode der Kodewortsequenz wird auf eine vierte Bitposition s₃(1) des zweiten modulierten Bits abgebildet.
Ein {4N – 3}-tes Bit x(4N – 4) in der zweiten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(N – 2) eines (N – 1)-ten modulierten Bits abgebildet, ein {2N – 3}-tes Bit x(2N – 4) in der ersten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(N – 2) des (N – 1)-ten modulierten Bits abgebildet, ein {4N – 2}-tes Bit x(4N – 3) in der zweiten Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(N – 2) des (N – 1)-ten modulierten Bits abgebildet, und ein {2N – 2}-tes Bit x(2N – 3) in der ersten Periode der Kodewortsequenz wird auf eine vierte Bitposition s₃(N – 2) des (N – 1)-ten modulierten Bits abgebildet.
Ein {4N – 1}-tes Bit x(4N – 2) in der zweiten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(N – 1) eines N-ten modulierten Bits abgebildet, ein {2N – 1}-tes Bit x(2N – 2) in der ersten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(N – 1) des N-ten modulierten Bits abgebildet, ein {4 × N}-tes Bit x(4N – 1) in der zweiten Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(N – 1) des N-ten modulierten Bits abgebildet, und ein {2 × N}-tes Bit x(2N – 1) in der ersten Periode der Kodewortsequenz wird auf eine vierte Bitposition s₃(N – 1) des N-ten modulierten Bits abgebildet.
24 zeigt ein Verfahren für das Durchführen des Vorgangs einer Bitneuanordnung für eine 16QAM-Modulation, in welcher eine Leistung der Kodewortsequenz gleichmäßig zugeteilt wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Dieses Verfahren wird durch die Sequenzmappingvorrichtung 130 der 1 durchgeführt.
Betrachtet man die 24, so setzt in Schritt 411 die Sequenzmappingvorrichtung 130 i auf den Wert 0 (i = 0). In Schritt 412 führt die Sequenzmappingvorrichtung 130 einen Vorgang der Neuanordnung der Bits der Kodewortsequenz in den entsprechenden Bitpositionen des modulierten Bits in Übereinstimmung mit den Gleichungen (20) bis (23) durch. Das heißt, die Sequenzmappingvorrichtung 130 bildet ein Bit x(2 × N + 2 × i) in einem Bitstrom der Kodewortsequenz an einer ersten Bitposition s₀(i) eines i-ten modulierten Bits ab, sie bildet ein Bit x(2 × i) im Bitstrom der Kodewortsequenz auf eine zweite Bitposition s_i(i) des i-ten modulierten Bits ab, sie bildet ein Bit x(2 × N + 2 × i + 1) im Bitstrom der Kodewortsequenz auf eine dritte Bitposition s₂(i) des i-ten modulierten Bits ab, und sie bildet ein Bit x(2 × i + 1) im Bitstrom der Kodewortsequenz auf eine vierte Bitposition s₃(i) des i-ten modulierten Bits ab. Der Vorgang des Schritts 412 wird wiederholt ausgeführt, bis in Schritt 413 bestimmt wurde, dass das Bitmapping mit allen Bits der Kodewortsequenz vollständig durchgeführt wurde. Das heißt, wenn in Schritt 413 bestimmt wird, dass i kleiner als N ist, so erhöht die Sequenzmappingvorrichtung 130 in Schritt 414 i um 1 und kehrt dann zum Schritt 412 zurück.
Ausführungsform C-3 (für 64QAM-Modulation)
Wie vorher erwähnt wurde, so haben 2 der 6 Bits, die ein 64QAM-moduliertes Bit bilden, eine höhere Zuverlässigkeit als die verbleibende 2 Paare der Bits. Wenn angenommen wird, dass das Signalkonstellationsdiagramm der 5 verwendet wird, so haben ein drittes Bit s₂ und ein sechstes Bit s₅ eine höhere Zuverlässigkeit als ein zweites Bit s₁ und ein fünftes Bit s₄, und ein erstes Bit s₀ und ein viertes Bit s₃ weisen die geringste Zuverlässigkeit auf. In diesem Fall wird der Vorgang der Neuanordnung der ausgegebenen Kodewortsequenz des Kanalkodierers oder der Kanalverschachtelungsvorrichtung vor der Modulation durch die Sequenzmappingvorrichtung 130 folgendermaßen ausgeführt.

1. Für die Bits in einer ersten Periode bildet die Sequenzmappingvorrichtung 130 sequentiell erste bis {2 × N}-te Bits an Positionen eines dritten Bits s₂ und eines sechsten Bits s₅ in jedem der N modulierten Bits ab.
2. Bei den Bits in einer zweiten Periode bildet die Sequenzmappingvorrichtung 130 sequentiell die {2 × N + 1}-ten Bits bis {4 × N}-te Bits an den Positionen eines zweiten Bits s₁ und eines fünften Bits s₄ in jedem der N modulierten Bits ab.
3. Bei den Bits in einer dritten Periode bildet die Sequenzmappingvorrichtung 130 sequentiell die verbleibenden {4 × N + 1}-ten Bits bis {6 × N}-ten Bits an den Positionen eines ersten Bits s₀ und eines vierten Bits s₃ in jedem der N modulierten Bits ab.

Diese Verfahren werden in den Gleichungen (24) bis (29) zusammengefasst. Die Bits der Kodewortsequenz vor der Neuanordnung werden so neu angeordnet, wie das in 25 gezeigt ist. s0(i) = x(4 × N + 2 × i) (24) s1(i) = x(2 × N + 2 × i) (25) s2(i) = x(2 × i) (26) s3(i) = x(4 × N + 2 × i + 1) (27) s4(i) = x(2 × N + 2 × i + 1) (28) s5(i) = x(2 × i + 1) (29)
25 zeigt einen Vorgang der Bitneuanordnung für eine 64QAM-Modulation, bei dem die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Es sollte beachtet werden, dass dieser Vorgang der Bitneuanordnung identisch dem Vorgang der Bitneuanordnung, der in 13 gezeigt ist, ist.
Betrachtet man die 25, so wird eine Kodewortsequenz, die aus einem Strom von 6N Bits besteht, in eine erste Periode, eine zweite Periode und eine dritte Periode aufgeteilt. Die erste Periode ist eine Zeitdauer zwischen einem ersten Bit x(0) und einem {2 × N}-ten Bit x(2N – 1) der Kodewortsequenz. Die zweite Periode ist eine Zeitdauer zwischen einem {2 × N + 1}-ten Bit x(2N) und einem {4 × N}-ten Bit x(4N – 1) der Kodewortsequenz. Die dritte Periode ist eine Zeitdauer zwischen einem {4 × N + 1}-ten Bit x(4N) und einem {6 × N}-ten Bit x(6N – 1) der Kodewortsequenz. Hier besteht das modulierte Bit aus 6 Bits, und die Anzahl der modulierten Bits, die der Kodewortsequenz entsprechen, beträgt N.
Ein erste Bit x(4N) in der dritten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(0) eines ersten modulierten Bits abgebildet, ein erstes Bit x(2N) in der zweiten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(0) des ersten modulierten Bits abgebildet, ein erstes Bit x(0) in der ersten Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(0) des ersten modulierten Bits abgebildet, ein zweites Bit x(4N + 1) in der dritten Periode der Kodewortsequenz wird auf eine vierte Bitposition s₃(0) des ersten modulierten Bits abgebildet, ein zweites Bit x(2N + 1) in der zweiten Periode der Kodewortsequenz wird auf eine fünfte Bitposition s₄(0) des ersten modulierten Bits abgebildet, und ein zweites Bit x(1) in der ersten Periode der Kodewortsequenz wird auf eine sechste Bitposition s₅(0) des ersten modulierten Bits abgebildet.
Ein {6N – 1}-tes Bit x(6N – 2) in der dritten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(N – 1) eines N-ten modulierten Bits abgebildet, ein {4N – 1}-tes Bit x(4N – 2) in der zweiten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(N – 1) des N-ten modulierten Bits abgebildet, ein {2N – 1}-tes Bit x(2N – 2) in der ersten Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(N – 1) des N-ten modulieren Bits abgebildet, ein {6 × N}-tes Bit x(6N – 1) in der dritten Periode der Kodewortsequenz wird auf eine vierte Bitposition s₃(N – 1) des N-ten modulierten Bits abgebildet, ein {4 × N}-tes Bit x(4N – 1) in der zweiten Periode der Kodewortsequenz wird auf eine fünfte Bitposition s₄(N – 1) des N-ten modulierten Bits abgebildet, und ein {2 × N}-tes Bit x(2N – 1) in der ersten Periode der Kodewortsequenz wird auf eine sechste Bitposition s₅(N – 1) des N-ten modulierten Bits abgebildet.
26 zeigt ein Verfahren für das Durchführen des Vorgangs einer Bitneuanordnung für eine 64QAM-Modulation, in welcher eine Leistung der Kodewortsequenz gleichmäßig zugeteilt wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Dieses Verfahren wird durch die Sequenzmappingvorrichtung 130 der 1 durchgeführt.
Betrachtet man die 26, so setzt in Schritt 511 die Sequenzmappingvorrichtung 130 i auf den Wert 0 (i = 0). In Schritt 512 führt die Sequenzmappingvorrichtung 130 einen Vorgang der Neuanordnung der Bits der Kodewortsequenz in den entsprechenden Bitpositionen des modulierten Bits in Übereinstimmung mit den Gleichungen (24) bis (29) durch. Das heißt, die Sequenzmappingvorrichtung 130 bildet ein Bit x(4 × N + 2 × i) in einem Bitstrom der Kodewortsequenz an einer ersten Bitposition s₀(i) eines i-ten modulierten Bits ab, sie bildet ein Bit x(2 × N + 2 × i) im Bitstrom der Kodewortsequenz auf eine zweite Bitposition s_i(i) des i-ten modulierten Bits ab, sie bildet ein Bit x(2 × i) im Bitstrom der Kodewortsequenz auf eine dritte Bitposition s₂(i) des i-ten modulierten Bits ab, sie bildet ein Bit x(4 × N + 2 × i + 1) im Bitstrom der Kodewortsequenz auf einer vierten Bitposition s₃(i) des i-ten modulierten Bits ab, sie bildet ein Bit x(2 × N + 2 × i + 1) im Bitstrom der Kodewortse quenz auf einer fünften Bitposition s₄(i) des i-ten modulierten Bits ab, und sie bildet ein Bit x(2 × i + 1) im Bitstrom der Kodewortsequenz auf einer sechsten Bitposition s₅(i) des i-ten modulierten Bits ab. Der Vorgang des Schritts 512 wird wiederholt ausgeführt, bis in Schritt 513 bestimmt wurde, dass das Bitmapping mit allen Bits der Kodewortsequenz vollständig durchgeführt wurde. Das heißt, wenn in Schritt 513 bestimmt wird, dass i kleiner als N ist, so erhöht die Sequenzmappingvorrichtung 130 in Schritt 514 i um 1 und kehrt dann zum Schritt 512 zurück.
D. Unterschiedliche Leistungspegel werden dem vorderen Teil und dem hinteren Teil einer Kodewortsequenz zugewiesen
Eine Beschreibung eines Vorgangs für den Fall, bei dem die Leistung der Kodewortsequenz nicht gleichmäßig zugeteilt wird, kann getrennt für die folgenden beiden Fälle erfolgen.
In einem ersten Fall wird ein höherer Leistungspegel dem vorderen Teil der Kodewortsequenz zugewiesen, während ein niedrigerer Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird. Eine solche Leistungszuweisung ist in 7 gezeigt. In diesem Fall werden die ausgegebenen Bits des Kanalkodierers oder der Kanalverschachtelungsvorrichtung nach demselben Verfahren, das verwendet wird, wenn die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird, neu angeordnet. Das ergibt sich deswegen, weil wenn die Leistung der Kodewortsequenz unvermeidlich nicht gleichmäßig zugewiesen wird, es vorteilhaft ist, einen höheren Leistungspegel dem systematischen Teil und einen niedrigeren Leistungspegel dem Paritätsteil zuzuweisen, um eine bessere Leistung zu gewährleisten.
In einem zweiten Fall, wird im Gegensatz dazu, ein niedriger Leistungspegel dem vorderen Teil der Kodewortsequenz zugewiesen, während ein höherer Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird. Eine solche Leistungszuweisung ist in 8 gezeigt. In diesem Fall wird das Verfahren zur Neuanordnung der Bits, das verwendet wird, wenn die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird, modifiziert, da das Zuweisen eines höheren Leistungspegels zum systematischen Teil, eine bessere Leistung bringt als das Zuweisen eines höheren Leistungspegels zum Pari tätsteil. Das heißt, um dem systematischen Teil einen höheren Leistungspegel zuzuweisen, ist es notwendig, einen spezifischen Teil der Kodewortsequenz an Bitpositionen mit derselben Zuverlässigkeit in einer Reihenfolge, die im Vergleich zur Reihenfolge in den oben beschriebenen Fällen umgekehrt ist, anzuordnen. Der Vorgang für diesen Fall wird unter Bezug auf die jeweiligen Modulationstechniken beschrieben.
Ausführungsform D-1 (für 8PSK-Modulation)

1. Für die Bits in einer ersten Periode bildet die Sequenzmappingvorrichtung 130 in einer umgekehrten Reihenfolge erste bis {2 × N}-te Bits an Positionen eines dritten Bits s₂ und eines zweiten Bits s₁ in jedem der (N/3) modulierten Bits ab.
2. Bei den Bits in einer zweiten Periode bildet die Sequenzmappingvorrichtung 130 in einer umgekehrten Reihenfolge {2 × N + 1}-te Bits bis {3 × N}-te Bits an der Positionen eines ersten Bits s₀ in jedem der N modulierten Bits ab.

Diese Verfahren werden in den Gleichungen (30) und (32) zusammengefasst. Die Bits der Kodewortsequenz vor der Neuanordnung werden so neu angeordnet, wie das in 27 gezeigt ist. s0(N – 1 – i) = x(2 × N + i) (30) s1(N – 1 – i) = x(2 × i + 1) (31) s2(N – 1 – i) = x(2 × i) (32)
27 zeigt einen Vorgang der Neuanordnung von Bits für eine 8PSK-Modulation, bei der ein höherer Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Es sollte angemerkt werden, dass dieser Vorgang der Neuanordnung von Bits identisch dem Vorgang der Neuanordnung von Bits, der in 15 gezeigt ist, ist.
Betrachtet man die 27, so wird eine Kodewortsequenz, die aus einem Strom von 3N Bit besteht, in eine erste Periode und eine zweite Periode unterteilt. Die erste Periode ist eine Zeitdauer zwischen einem ersten Bit x₀ und einem {2 × N}-ten Bit x(2N – 1) des Kodewortsequenz, und die zweite Periode ist eine Zeitdauer zwischen einem {2 × N + 1}-ten Bit x(2N) und einem {3 × N}-ten Bit x(3N – 1) des Kodewortsequenz. Hier besteht das modulierte Bit aus 3 Bits, und die Anzahl der modulierten Bits, die der Kodewortsequenz entsprechen, ist N.
Ein {3 × N}-tes Bit x(3N – 1) in der zweiten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(0) eines ersten modulierten Bits abgebildet, ein {2 × N}-tes Bit x(2N – 1) in der ersten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(0) des ersten modulierten Bits abgebildet, und ein {2 × N – 1}-tes Bit x(2N – 1) in der ersten Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(0) des ersten modulierten Bits abgebildet.
Ein {3 × N – 1}-tes Bit x(3N – 2) in der zweiten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(1) eines zweiten modulierten Bits abgebildet, ein {2 × N – 2}-tes Bit x(2N – 3) in der ersten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(1) des zweiten modulierten Bits abgebildet, und ein {2 × N – 3}-tes Bit x(2N – 4) in der ersten Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(1) des zweiten modulierten Bits abgebildet.
Ein {3 × N – 2}-tes Bit x(3N – 3) in der zweiten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(2) eines dritten modulierten Bits abgebildet, ein {2 × N – 4}-tes Bit x(2N – 5) in der ersten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(2) des dritten modulierten Bits abgebildet, und ein {2 × N – 5}-tes Bit x(2N – 6) in der ersten Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(2) des dritten modulierten Bits abgebildet.
Ein zweites Bit x(2N + 1) in der zweiten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(N – 2) eines {N – 1}-ten modulierten Bits abgebildet, ein viertes Bit x(3) in der ersten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(N – 2) des {N – 1}-ten modulierten Bits abgebildet, und ein drittes Bit x(2) in der ersten Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(N – 2) des {N – 1}-ten modulierten Bits abgebildet.
Ein erstes Bit x(2N) in der zweiten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(N – 1) eines N-ten modulierten Bits abgebildet, ein zweites Bit x(1) in der ersten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(N – 1) des N-ten modulierten Bits abgebildet, und ein erstes Bit x(0) in der ersten Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(N – 1) des N-ten modulierten Bits abgebildet.
28 zeigt ein Verfahren für das Durchführen einer Neuanordnung von Bits für eine 8PSK-Modulation, bei dem ein höherer Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Dieses Verfahren wird durch die Sequenzmappingvorrichtung 130 der 1 durchgeführt.
Betrachtet man die 28, so setzt in Schritt 611 die Sequenzmappingvorrichtung 130 i auf den Wert 0 (i = 0). In Schritt 512 führt die Sequenzmappingvorrichtung 130 einen Vorgang der Neuanordnung der Bits der Kodewortsequenz in den entsprechenden Bitpositionen des modulierten Bits in Übereinstimmung mit den Gleichungen (30) bis (32) durch. Das heißt, die Sequenzmappingvorrichtung 130 bildet ein Bit x(2 × N + i) in einem Bitstrom der Kodewortsequenz an einer ersten Bitposition s₀(N – 1 – i) eines {N – 1 – i}-ten modulierten Bits ab, sie bildet ein Bit x(2 × i + 1) im Bitstrom der Kodewortsequenz auf eine zweite Bitposition s₁(N – 1 – i) des {N – 1 – i}-ten modulierten Bits ab, und sie bildet ein Bit x(2 × i) im Bitstrom der Kodewortsequenz auf eine dritte Bitposition s₂(N – 1 – i) des {N – 1 – i}-ten modulierten Bits ab. Der Vorgang des Schritts 612 wird wiederholt ausgeführt, bis in Schritt 613 bestimmt wurde, dass das Bitmapping mit allen Bits der Kodewortsequenz vollständig durchgeführt wurde. Das heißt, wenn in Schritt 613 bestimmt wird, dass i kleiner als N ist, so erhöht die Sequenzmappingvorrichtung 130 in Schritt 614 i um 1 und kehrt dann zum Schritt 612 zurück.
Ausführungsform D-2 (für 16QAM-Modulation)

1. Für die Bits in einer ersten Periode bildet die Sequenzmappingvorrichtung 130 in einer umgekehrten Reihenfolge erste bis {2 × N}-te Bits an Positionen eines vierten Bits s₃ und eines zweiten Bits s₁ in jedem der N modulierten Bits ab.
2. Bei den Bits in einer zweiten Periode bildet die Sequenzmappingvorrichtung 130 in einer umgekehrten Reihenfolge die verbleibenden {2 × N + 1}-ten Bits bis {4 × N}-ten Bits an den Positionen eines dritten Bits s₂ und eines ersten Bits s₀ in jedem der N modulierten Bits ab.

Diese Verfahren werden in den Gleichungen (33) bis (36) zusammengefasst. Die Bits der Kodewortsequenz vor der Neuanordnung werden so neu angeordnet, wie das in 17 gezeigt ist. s0(N – 1 – i) = x(2 × N + 2 × i + 1) (33) s1(N – 1 – i) = x(2 × i + 1) (34) s2(N – 1 – i) = x(2 × N + 2 × i) (35) s3(N – 1 – i) = x(2 × i) (36)
29 zeigt einen Vorgang der Neuanordnung von Bits für eine 16QAM-Modulation, bei der ein höherer Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Es sollte angemerkt werden, dass dieser Vorgang der Neuanordnung von Bits identisch dem Vorgang der Neuanordnung von Bits, der in 17 gezeigt ist, ist.
Betrachtet man die 29, so wird eine Kodewortsequenz, die aus einem Strom von 4N Bit besteht, in eine erste Periode und eine zweite Periode unterteilt. Die erste Periode ist eine Zeitdauer zwischen einem ersten Bit x(0) und einem {2 × N}-ten Bit x(2N – 1) des Kodewortsequenz, und die zweite Periode ist eine Zeitdauer zwischen einem {2 × N + 1}-ten Bit x(2N) und einem {4 × N}-ten Bit x(4N – 1) der Kodewortsequenz. Hier besteht das modulierte Bit aus 4 Bits, und die Anzahl der modulierten Bits, die der Kodewortsequenz entsprechen, ist N.
Ein {4 × N}-tes Bit x(4N – 1) in der zweiten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(0) eines ersten modulierten Bits abgebildet, ein {2 × N}-tes Bit x(2N – 1) in der ersten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(0) des ersten modulierten Bits abgebildet, ein {4 × N – 1}-tes Bit x(4N – 1) in der zweiten Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(0) des ersten modulierten Bits abge bildet, und ein {2 × N – 1}-tes Bit x(2N – 2) in der ersten Periode der Kodewortsequenz wird auf eine vierte Bitposition s₃(0) des ersten modulierten Bits abgebildet.
Ein {4 × N – 2}-tes Bit x(4N – 3) in der zweiten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(1) eines zweiten modulierten Bits abgebildet, ein {2 × N – 2}-tes Bit x(2N – 3) in der ersten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(1) des zweiten modulierten Bits abgebildet, ein {4 × N – 3}-tes Bit x(4N – 4) in der zweiten Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(1) des zweiten modulierten Bits abgebildet, und ein {2 × N – 3}-tes Bit x(2N – 4) in der ersten Periode der Kodewortsequenz wird auf eine vierte Bitposition s₃(1) des zweiten modulierten Bits abgebildet.
Ein viertes Bit x(2N + 3) in der zweiten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(N – 2) eines {N – 1}-ten modulierten Bits abgebildet, ein viertes Bit x(3) in der ersten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(N – 2) des {N – 1}-ten modulierten Bits abgebildet, ein drittes Bit x(2N + 2) in der zweiten Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(N – 2) des {N – 1}-ten modulierten Bits abgebildet, und ein drittes Bit x(2) in der ersten Periode der Kodewortsequenz wird auf eine vierte Bitposition s₃(N – 2) des {N – 1}-ten modulierten Bits abgebildet.
Ein zweites Bit x(2N + 1) in der zweiten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(N – 1) eines N-ten modulierten Bits abgebildet, ein zweites Bit x(1) in der ersten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(N – 1) des N-ten modulierten Bits abgebildet, ein erstes Bit x(2N) in der zweiten Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(N – 1) des N-ten modulierten Bits abgebildet, und ein erstes Bit x(0) in der ersten Periode der Kodewortsequenz wird auf eine vierte Bitposition s₃(N – 1) des N-ten modulierten Bits abgebildet.
30 zeigt ein Verfahren für das Durchführen einer Neuanordnung von Bits für eine 16QAM-Modulation, bei dem ein höherer Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Dieses Verfahren wird durch die Sequenzmappingvorrichtung 130 der 1 durchgeführt.
Betrachtet man die 30, so setzt in Schritt 711 die Sequenzmappingvorrichtung 130 i auf den Wert 0 (i = 0). In Schritt 712 führt die Sequenzmappingvorrichtung 130 einen Vorgang der Neuanordnung der Bits der Kodewortsequenz in den entsprechenden Bitpositionen des modulierten Bits in Übereinstimmung mit den Gleichungen (33) bis (36) durch. Das heißt, die Sequenzmappingvorrichtung 130 bildet ein Bit x(2 × N + 2 × i + 1) in einem Bitstrom der Kodewortsequenz an einer ersten Bitposition s₀(N – 1 – i) eines {N – 1 – i}-ten modulierten Bits ab, sie bildet ein Bit x(2 × i + 1) im Bitstrom der Kodewortsequenz auf eine zweite Bitposition s₁(N – 1 – i) des {N – 1 – i}-ten modulierten Bits ab, sie bildet ein Bit x(2 × N + 2 × i) im Bitstrom der Kodewortsequenz auf eine dritte Bitposition s₂(N – 1 – i) des {N – 1 – i}-ten modulierten Bits ab, und sie bildet ein Bit x(2 × i) im Bitstrom der Kodewortsequenz auf eine vierte Bitposition s₃(N – 1 – i) des {N – 1 – i}-ten modulierten Bits ab. Der Vorgang des Schritts 712 wird wiederholt ausgeführt, bis in Schritt 713 bestimmt wurde, dass das Bitmapping mit allen Bits der Kodewortsequenz vollständig durchgeführt wurde. Das heißt, wenn in Schritt 713 bestimmt wird, dass i kleiner als N ist, so erhöht die Sequenzmappingvorrichtung 130 in Schritt 714 i um 1 und kehrt dann zum Schritt 712 zurück.
Ausführungsform D-3 (für 64QAM-Modulation)

1. Für die Bits in einer ersten Periode bildet die Sequenzmappingvorrichtung 130 in einer umgekehrten Reihenfolge erste bis {2 × N}-te Bits an Positionen eines vierten Bits s₃ und eines sechsten Bits s₅ und eines dritten Bits s₂ in jedem der N modulierten Bits ab.
2. Bei den Bits in einer zweiten Periode bildet die Sequenzmappingvorrichtung 130 in einer umgekehrten Reihenfolge die {2 × N + 1}-ten Bits bis {4 × N}-ten Bits an den Positionen eines fünften Bits s₄ und eines zweiten Bits s₁ in jedem der N modulierten Bits ab.
3. Bei den Bits in einer dritten Periode bildet die Sequenzmappingvorrichtung 130 in einer umgekehrten Reihenfolge die verbleibenden {4 × N + 1}-ten Bits bis {6 × N}-ten Bits an den Positionen eines vierten Bits s₃ und eines ersten Bits s₀ in jedem der N modulierten Bits ab.

Diese Verfahren werden in den Gleichungen (37) bis (42) zusammengefasst. Die Bits der Kodewortsequenz vor der Neuanordnung werden so neu angeordnet, wie das in 31 gezeigt ist. s0(N – 1 – i) = x(4 × N + 2 × i + 1) (37) s1(N – 1 – i) = x(2 × N + 2 × i + 1) (38) s2(N – 1 – i) = x(2 × i + 1) (39) s3(N – 1 – i) = x(4 × N + 2 × i) (40) s4(N – 1 – i) = x(2 × N + 2 × i) (41) s5(N – 1 – i) = x(2 × i) (42)
31 zeigt einen Vorgang der Neuanordnung von Bits für eine 64QAM-Modulation, bei der ein höherer Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Es sollte angemerkt werden, dass dieser Vorgang der Neuanordnung von Bits identisch dem Vorgang der Neuanordnung von Bits, der in 19 gezeigt ist, ist.
Betrachtet man die 31, so wird eine Kodewortsequenz, die aus einem Strom von 6N Bit besteht, in eine erste Periode, eine zweite Periode und eine dritte Periode unterteilt. Die erste Periode ist eine Zeitdauer zwischen einem ersten Bit x(0) und einem {2 × N}-ten Bit x(2N – 1) der Kodewortsequenz. Die zweite Periode ist eine Zeitdauer zwischen einem {2 × N + 1}-ten Bit x(2N) und einem {4 × N}-ten Bit x(4N – 1) der Kodewortsequenz. Die dritte Periode ist eine Zeitdauer zwischen einem {4 × N + 1}-ten Bit x(4N) und einem {6 × N}-ten Bit x(6N – 1) der Kodewortsequenz. Hier besteht das modulierte Bit aus 6 Bits, und die Anzahl der modulierten Bits, die der Kodewortsequenz entsprechen, ist N.
Ein {6 × N}-tes Bit x(6N – 1) in der dritten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(0) eines ersten modulierten Bits abgebildet, ein {4 × N}-tes Bit x(4N – 1) in der zweiten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(0) des ersten modulierten Bits abgebildet, ein {2 × N}-tes Bit x(2N – 1) in der ersten Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(0) des ersten modulierten Bits abgebildet, ein {6 × N – 1}-tes Bit x(6N – 2) in der dritten Periode der Kodewortsequenz wird auf eine vierte Bitposition s₃(0) des ersten modulierten Bits abgebildet, ein {4N – 1}-tes Bit x(4N – 2) in der zweiten Periode der Kodewortsequenz wird auf eine fünfte Bitposition s₄(0) des ersten modulierten Bits abgebildet, und ein {2 × N – 1}-tes Bit x(2N – 2) in der ersten Periode der Kodewortsequenz wird auf eine sechste Bitposition s₅(0) des ersten modulierten Bits abgebildet.
Ein zweites Bit x(4N + 1) in der dritten Periode der Kodewortsequenz wird auf eine erste Bitposition s₀(N – 1) eines N-ten modulierten Bits abgebildet, ein zweites Bit x(2N + 1) in der zweiten Periode der Kodewortsequenz wird auf eine zweite Bitposition s₁(N – 1) des N-ten modulierten Bits abgebildet, ein zweites Bit x(1) in der ersten Periode der Kodewortsequenz wird auf eine dritte Bitposition s₂(N – 1) des N-ten modulierten Bits abgebildet, ein erstes Bit x(4N) in der dritten Periode der Kodewortsequenz wird auf eine vierte Bitposition s₃(N – 1) des N-ten modulierten Bits abgebildet, ein erstes Bit x(2N) in der zweiten Periode der Kodewortsequenz wird auf eine fünfte Bitposition s₄(N – 1) des N-ten modulierten Bits abgebildet, und ein erstes Bit x(0) in der ersten Periode der Kodewortsequenz wird auf eine sechste Bitposition s₅(N – 1) des N-ten modulierten Bits abgebildet.
32 zeigt ein Verfahren für das Durchführen einer Neuanordnung von Bits für eine 64QAM-Modulation, bei dem ein höherer Leistungspegel dem hinteren Teil der Kodewortsequenz zugewiesen wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Dieses Verfahren wird durch die Sequenzmappingvorrichtung 130 der 1 durchgeführt.
Betrachtet man die 32, so setzt in Schritt 811 die Sequenzmappingvorrichtung 130 i auf den Wert 0 (i = 0). In Schritt 812 führt die Sequenzmappingvorrichtung 130 einen Vorgang der Neuanordnung der Bits der Kodewortsequenz in den entsprechenden Bitpositionen des modulierten Bits in Übereinstimmung mit den Gleichungen (37) bis (42) durch. Das heißt, die Sequenzmappingvorrichtung 130 bildet ein Bit x(4 × N + 2 × i + 1) in einem Bitstrom der Kodewortsequenz an einer ersten Bitposition s₀(N – 1 – i) eines {N – 1 – i}-ten modulierten Bits ab, sie bildet ein Bit x(2 × N + 2 × i + 1) im Bitstrom der Kodewortsequenz auf eine zweite Bitposition s₁(N – 1 – i) des {N – 1 – i}-ten modulierten Bits ab, sie bildet ein Bit x(2 × i + 1) im Bitstrom der Kodewortsequenz auf eine dritte Bitposition s₂(N – 1 – i) des {N – 1 – i}-ten modulierten Bits ab, sie bildet ein Bit x(4 × N + 2 × i) im Bitstrom der Kodewortsequenz auf eine vierte Bitposition s₃(N – 1 – i) des {N – 1 – i}-ten modulierten Bits ab, sie bildet ein Bit x(2 × N + 2 × i) im Bitstrom der Kodewortsequenz auf eine fünfte Bitposition s₄(N – 1 – i) des {N – 1 – i}-ten modulierten Bits ab, und sie bildet ein Bit x(2 × i) im Bitstrom der Kode wortsequenz auf eine sechste Bitposition s₅(N – 1 – i) des {N – 1 – i}-ten modulierten Bits ab. Der Vorgang des Schritts 812 wird wiederholt ausgeführt, bis in Schritt 813 bestimmt wurde, dass das Bitmapping mit allen Bits der Kodewortsequenz vollständig durchgeführt wurde. Das heißt, wenn in Schritt 813 bestimmt wird, dass i kleiner als N ist, so erhöht die Sequenzmappingvorrichtung 130 in Schritt 814 i um 1 und kehrt dann zum Schritt 812 zurück.
Bis hierher erfolgte die Beschreibung des Vorgangs der Neuanordnung der ausgegebenen Kodewortsequenzbits des Kanalkodierers oder der Kanalverschachtelungsvorrichtung vor der Modulation gemäß den Ausführungsformen der vorliegenden Erfindung. Als nächstes erfolgt eine Beschreibung des Vorgangs der Anordnung von Ausgangswerten eines Demodulators in der Reihenfolge der ursprünglichen Kodewortsequenz vor der Kanaldekodierung oder der Kanalentschachtelung.
Der Vorgang der Anordnung der Ausgabewerte des Demodulators in der Reihenfolge der ursprünglichen Kodewortsequenz wird durch das umgekehrte Durchführen des oben beschriebenen Vorgangs der Neuanordnung erzielt. Wenn eine Ausgabesequenz des Demodulators durch {t₀(i), ..., t_m-1(i)} (wobei i ∊ {0, ..., N – 1}) dargestellt wird, und die Sequenz, die in der ursprünglichen Ordnung angeordnet ist, vor der Kanaldekodierung oder Kanalentschachtelung durch {y₀, ..., y_k, ..., y_N×m-1} dargestellt wird, dann kann ein Verfahren zur Anordnung von Ausgabewerten des Demodulators in der ursprünglichen Reihenfolge vor der Kanaldekodierung oder der Kanalentschachtelung durch das Verschieben der rechten Terme der Gleichungen (17) bis (42) zu den linken Termen, während 'y' an Stelle von 'x' tritt, und das Verschieben der linken Terme zu den rechten Termen, während 't' an die Stelle von 's' tritt, ausgeführt werden. Beispielsweise kann die Gleichung (42) geändert werden zu y_2×i = t₅(N – 1 – i) und bei der Anordnung der Ausgabewerte des Demodulators in der ursprünglichen Reihenfolge verwendet werden.
Leistungsanalyse
33 zeigt eine mittlere Bitfehlerratenleistung der aktuellen Erfindung im Vergleich mit dem Stand der Technik für eine 8PSK-Modulation, wenn die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird.
34 zeigt eine mittlere Paketfehlerratenleistung der aktuellen Erfindung im Vergleich mit dem Stand der Technik für eine 8PSK-Modulation, wenn die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird.
35 zeigt eine mittlere Bitfehlerratenleistung der aktuellen Erfindung im Vergleich mit dem Stand der Technik für eine 16QAM-Modulation, wenn die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird.
36 zeigt eine mittlere Paketfehlerratenleistung der aktuellen Erfindung im Vergleich mit dem Stand der Technik für eine 16QAM-Modulation, wenn die Leistung der Kodewortsequenz gleichmäßig zugewiesen wird.
Es ist aus den 33 bis 36 ersichtlich, dass die Kodewortsequenzbits, die gemäß den Ausführungsformen der vorliegenden Erfindung neu angeordnet werden, eine bessere Leistung zeigen als die nicht neu angeordneten Kodewortsequenzbits des Stands der Technik.
Wie oben beschrieben wurde, ordnet das Kommunikationssystem, das eine mehrstufige Modulation verwendet, die einen höheren Modulationspegel als eine QPSK-Modulation aufweist, gemäß der vorliegenden Erfindung ausgegebene Kodewortsequenzbits des Kanalkodierers oder der Kanalverschachtelungsvorrichtung vor der Modulation neu an, so dass die Bits, die zu einem systematischen Teil gehören, in Bitpositionen mit einer höheren Zuverlässigkeit der Bits, die ein mehrstufiges moduliertes Bit bilden, angeordnet werden, und dass die Ausgabewerte des Demodulators in der ursprünglichen Reihenfolge vor der Kanaldekodierung oder der Kanalentschachtelung angeordnet werden, um somit zu einer Verbesserung bei der mittleren Bitfehlerrate und der mittleren Paketfehlerrate beizutragen. Zusätzlich kann das Verfahren der Neuanordnung der Sequenz gemäß der vorliegenden Erfindung ohne eine Erhöhung des Komplexität des Systems und ohne eine Erhöhung der Zeitverzögerung implementiert werden.
Während die Erfindung unter Bezug auf eine gewisse bevorzugte Ausführungsform beschrieben wurde, werden Fachleute verstehen, dass verschiedene Änderungen in der Form und den Details vorgenommen werden können, ohne vom Wesen und Umfang der Erfindung, wie sie durch die angefügten Ansprüche definiert wird, abzuweichen. Obwohl die Erfindung unter Bezug auf 8PSK, 16QAM und 64QAM-Modulationen beschrieben wurde, kann das Verfahren der Neuanordnung einer Sequenz gemäß der vorliegenden Erfindung auch auf andere Modulationen angewandt werden.

Claims

Verfahren zum Abbilden eines Stroms von Bits, der von einem Turbo-Codierer ausgegeben wird, auf einem umgeordneten Strom von Bits, wobei der umgeordnete Strom von Bits für 8-PSK-Modulation verwendet wird und das Verfahren die folgenden Schritte umfasst: Unterteilen des Stroms von Bits von dem Turbo-Codierer in eine erste Periode und eine zweite Periode, wobei die erste Periode Bits mit höherer Priorität enthält und die zweite Periode Bits mit niedrigerer Priorität enthält; und Abbilden (312) jedes Bits des Stroms von Bits von dem Turbo-Codierer auf einer der drei Bit-Positionen eines 8-PSK-Modulationssymbols, wobei die Bits des umgeordneten Stroms bestimmt werden durch: s0(i) = x(2N + i) s1(i) = x(2i) s2(i) = x(2i + 1)wobei x(0) ... x(2N – 1) die Bits aus der ersten Periode anzeigen, x(2N) ... x(3N – 1) die Bits aus der zweiten Periode anzeigen, die Anzahl von Bits in dem Strom von Bits, der von dem Turbo-Codierer ausgegeben wird, 3N ist, s₀(i) ein erstes Bit der drei Bits anzeigt, die dem i-ten 8-PSK-Modulationssymbol entsprechen, s₁(i) ein zweites Bit der 3 Bits anzeigt, die dem i-ten 8-PSK-Modulationssymbol entsprechen, s₂(i) ein drittes Bit der drei Bits anzeigt, die dem i-ten 8-PSK-Modulationssymbol entsprechen, und i die 8-PSK-Modulationssymbole anzeigt und von 0 bis N – 1 reicht.
Verfahren zum Abbilden eines Stroms von Bits, der von einem Turbo-Codierer ausgegeben wird, auf einem umgeordneten Strom von Bits, wobei der umgeordne te Strom von Bits für 16-QAM-Modulation verwendet wird und das Verfahren die folgenden Schritte umfasst: Unterteilen des Stroms von Bits von dem Turbo-Codierer in eine erste Periode und eine zweite Periode, wobei die erste Periode Bits mit höherer Priorität enthält und die zweite Periode Bits mit niedrigerer Priorität enthält; und Abbilden (412) jedes Bits des Stroms von Bits von dem Turbo-Codierer auf einer der vier Bit-Positionen eines 16-QAM-Modulationssymbols, wobei die Bits des umgeordneten Stroms bestimmt werden durch: s0(i) = x(2N + 2i) s1(i) = x(2i) s2(i) = x(2N + 2i + 1) s3(i) = x(2i + 1)wobei x(0) ... x(2N – 1) die Bits aus der ersten Periode anzeigen, x(2N) ... x(4N – 1) die Bits aus der zweiten Periode anzeigen, die Anzahl von Bits in dem Strom von Bits, der von dem Turbo-Codierer ausgegeben wird, 4N ist, s₀(i) ein erstes Bit der vier Bits anzeigt, die der i-ten 16-QAM-Modulation entsprechen, s₁(i) ein zweites Bit der vier Bits anzeigt, die der i-ten 16-QAM-Modulation entsprechen, s₂(i) ein drittes Bit der vier Bits anzeigt, die der i-ten 16-QAM-Modulation entsprechen, s₃(i) ein viertes Bit der vier Bits anzeigt, die der i-ten 16-QAM-Modulation entsprechen, und i die 16-QAM-Modulationssymbole anzeigt und von 0 bis N – 1 reicht.
Verfahren zum Abbilden eines Stroms von Bits, der von einem Turbo-Codierer ausgegeben wird, auf einem umgeordneten Strom von Bits, wobei der umgeordnete Strom von Bits für 64-QAM-Modulation verwendet wird und das Verfahren die folgenden Schritte umfasst: Unterteilen des Stroms von Bits von dem Turbo-Codierer in eine erste Periode, eine zweite Periode und eine dritte Periode, wobei die erste Periode Bits mit höherer Priorität enthält, die zweite Periode Bits mit niedrigerer Priorität enthält und die dritte Periode Bits enthält, die niedrigere Priorität haben als die Bits in der ersten Periode und höhere Priorität haben als die Bits in der zweiten Periode; und Abbilden (512) jedes Bits des Stroms von Bits von dem Turbo-Codierer auf einer der sechs Bit-Positionen eines 64-QAM-Modulationssymbols, wobei die Bits des umgeordneten Stroms bestimmt werden durch: s0(i) = (4N + 2i) s1(i) = x(2N + 2i) s2(i) = x(2i) s3(i) = x(4N + 2i + 1) s4(i) = x(2N + 2i + 1) s5(i) = x(2i + 1)wobei x(0) ... x(2N – 1) die Bits aus der ersten Periode anzeigen, x(2N) ... x(4N – 1) die Bits aus der zweiten Periode anzeigen, x(4N) ... x(6N – 1) die Bits aus der dritten Periode anzeigen, die Anzahl von Bits in dem Strom von Bits, der von dem Turbo-Codierer ausgegeben wird, 6N ist, s₀(i) ein erstes Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, s₁(i) ein zweites Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, s₂(i) ein drittes Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, s₃(i) ein viertes Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, s₄(i) ein fünftes Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, s₅(i) ein sechstes Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, und i die 64-QAM-Modulationssymbole anzeigt und von 0 bis N – 1 reicht.
Sendevorrichtung in einem Kommunikationssystem, wobei die Sendevorrichtung umfasst: einen Turbo-Codierer; eine Sequenz-Abbildungseinrichtung, die so eingerichtet ist, dass sie einen Strom von Bits von dem Turbo-Codierer in eine erste Periode und eine zweite Periode unterteilt, wobei die erste Periode Bits mit höherer Priorität enthält und die zweite Periode Bits mit niedrigerer Priorität enthält, und jedes Bit des Stroms von Bits von dem Turbo-Codierer auf einer der drei Bit-Positionen des 8-PSK-Modulationssymbols abbildet, wobei die Bit-Positionen bestimmt werden durch: s0(i) = x(2N + i) s1(i) = x(2i) s2(i) = x(2i + 1)wobei x(0) ... x(2N – 1) die Bits aus der ersten Periode anzeigen, x(2N) ... x(3N – 1) die Bits aus der zweiten Periode anzeigen, die Anzahl von Bits in dem Strom von Bits, der von dem Turbo-Codierer ausgegeben wird, 3N ist, s₀(i) ein erstes Bit der drei Bits anzeigt, die der i-ten 8-PSK-Modulation entsprechen, s₁(i) ein zweites Bit der drei Bits anzeigt, die der i-ten 8-PSK-Modulation entsprechen, s₂(i) ein drittes Bit der drei Bits anzeigt, die der i-ten 8-PSK-Modulation entsprechen und i die 8-PSK-Modulationssymbole anzeigt und von 0 bis N – 1 reicht; und einen Modulator, der 8-PSK-Modulation der abgebildeten Bits durchführt.
Sendevorrichtung in einem Kommunikationssystem, wobei die Sendevorrichtung umfasst: einen Turbo-Codierer; eine Sequenz-Abbildungseinrichtung, die so eingerichtet ist, dass sie den Strom von Bits von dem Turbo-Codierer in eine erste Periode und eine zweite Periode unterteilt, wobei die erste Periode Bits mit höherer Priorität enthält und die zweite Periode Bits mit niedrigerer Priorität enthält, und jedes Bit des Stroms von Bits von dem Turbo-Codierer auf einer der vier Bit-Positionen eines 16-QAM-Modulationssymbols abbildet, wobei die Bit-Positionen bestimmt werden durch: s0(i) = x(2N + 2i) s1(i) = x(2i) s2(i) = x(2N + 2i + 1) s3(i) = x(2i + 1)wobei x(0) ... x(2N – 1) die Bits aus der ersten Periode anzeigen, x(2N) ... x(4N – 1) die Bits aus der zweiten Periode anzeigen, die Anzahl von Bits in dem Strom von Bits, der von dem Turbo-Codierer ausgegeben wird, 4N ist, s₀(i) ein erstes Bit der vier Bits anzeigt, die der i-ten 16-QAM-Modulation entsprechen, s₁(i) ein zweites Bit der vier Bits anzeigt, die der i-ten 16-QAM-Modulation entsprechen, s₂(i) ein drittes Bit der vier Bits anzeigt, die der i-ten 16-QAM-Modulation entsprechen, s₃(i) ein viertes Bit der vier Bits anzeigt, die der i-ten 16-QAM-Modulation entsprechen, und i die 16-QAM-Modulationssymbole anzeigt und von 0 bis N – 1 reicht; und einen Modulator, der 16-QAM-Modulation der abgebildeten Bits durchführt.
Sendevorrichtung in einem Kommunikationssystem, wobei die Sendevorrichtung umfasst: einen Turbo-Codierer; eine Sequenz-Abbildungseinrichtung, die so eingerichtet ist, dass sie den Strom von Bits von dem Turbo-Codierer in eine erste Periode, eine zweite Periode und eine dritte Periode unterteilt, wobei die erste Periode Bits mit höherer Priorität enthält, die zweite Periode Bits mit niedriger Priorität enthält und die dritte Periode Bits enthält, die niedrigere Priorität haben als die Bits in der ersten Periode und höhere Priorität haben als die Bits in der zweiten Periode, jedes Bit der Bits in der ersten Periode auf Bit-Positionen eines 64-QAM-Modulationssymbols mit höherer Zuverlässigkeit abbildet und jedes Bit des Stroms von Bits in dem Turbo-Codierer auf einer der sechs Bit-Positionen eines 64-QAM-Modulationssymbols abbildet, wobei die Bit-Positionen bestimmt werden durch: s0(i) = x(4N + 2i) s1(i) = x(2N + 2i) s2(i) = x(2i) s3(i) = x(4N + 2i + 1) s4(i) = x(2N + 2i + 1) s5(i) = x(2i + 1)wobei x(0) ... x(2N – 1) die Bits aus der ersten Periode anzeigen, x(2N) ... x(4N – 1) die Bits aus der zweiten Periode anzeigen, x(4N) ... x(6N – 1) die Bits aus der dritten Periode anzeigen, die Anzahl von Bits in dem Strom von Bits, der von dem Turbo-Codierer ausgegeben wird, 6N ist, s₀(i) ein erstes Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, s₁(i) ein zweites Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, s₂(i) ein drittes Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, s₃(i) ein viertes Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, s₄(i) ein fünftes Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, s₅(i) ein sechstes Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, und i die 64-QAM-Modulationssymbole anzeigt und von 0 bis n – 1 reicht; und einen Modulator, der 64-QAM-Modulation der abgebildeten Bits durchführt.
Verfahren zum Abbilden eines Stroms von Bits, der von einem Turbo-Codierer ausgegeben wird, auf einem umgeordneten Strom von Bits, wobei der umgeordnete Strom von Bits für 8-PSK-Modulation verwendet wird und das Verfahren die folgenden Schritte umfasst: Unterteilen des Stroms von Bits von dem Turbo-Codierer in eine erste Periode und eine zweite Periode, wobei die erste Periode Bits mit höherer Priorität enthält und die zweite Periode Bits mit niedrigerer Priorität enthält; und Abbilden (612) jedes Bits des Stroms von Bits von dem Turbo-Codierer auf einer der drei Bit-Positionen eines 8-PSK-Modulationssymbols, wobei die Bits des umgeordneten Stroms bestimmt werden durch: s0(N – 1 – i) = x(2N + i) s1(N – 1 – i) = x(2i + 1) s2(N – 1 – i) = x(2i)wobei x(0) ... x(2N – 1) die Bits aus der ersten Periode anzeigen, x(2N) ... x(3N – 1) die Bits aus der zweiten Periode anzeigen, die Anzahl von Bits in dem Strom von Bits, der von dem Turbo-Codierer ausgegeben wird, 3N ist, s₀(i) ein erstes Bit der drei Bits anzeigt, die der i-ten 8-PSK-Modulation entsprechen, s₁(i) ein zweites Bit der drei Bits anzeigt, die der i-ten 8-PSK-Modulation entsprechen, s₂(i) ein drittes Bit der drei Bits anzeigt, die der i-ten 8-PSK-Modulation entsprechen, und i die 8-PSK-Modulationssymbole anzeigt und von 0 bis N – 1 reicht.
Verfahren zum Abbilden eines Stroms von Bits, der von einem Turbo-Codierer ausgegeben wird, auf einem umgeordneten Strom von Bits, wobei der umgeordnete Strom von Bits für 16-QAM-Modulation verwendet wird und das Verfahren die folgenden Schritte umfasst: Unterteilen des Stroms von Bits von dem Turbo-Codierer in eine erste Periode und eine zweite Periode, wobei die erste Periode Bits mit höherer Priorität enthält und die zweite Periode Bits mit niedrigerer Priorität enthält; und Abbilden (712) jedes Bits des Stroms von Bits von dem Turbo-Codierer auf einer der vier Bit-Positionen eines 16-QAM-Modulationssymbols, wobei die Bits des umgeordneten Stroms bestimmt werden durch: s0(N – 1 – i) = x(2N + 2i + 1) s1(N – 1 – i) = x(2i + 1) s2(N – 1 – i) = x(2N + 2i) s3(N – 1 – i) = x(2i)wobei x(0) ... x(2N – 1) die Bits aus der ersten Periode anzeigen, x(2N) ... x(4N – 1) die Bits aus der zweite Periode anzeigen, die Anzahl von Bits in dem Strom von Bits, der von dem Turbo-Codierer ausgegeben wird, 4N ist, s₀(i) ein erstes Bit der vier Bits anzeigt, die der i-ten 16-QAM-Modulation entsprechen, s₁(i) ein zweites Bit der vier Bits anzeigt, die der i-ten 16-QAM-Modulation entsprechen, s₂(i) ein drittes Bit der vier Bits anzeigt, die der i-ten 16-QAM-Modulation entspre chen, s₃(i) ein viertes Bit der vier Bits anzeigt, die der i-ten 16-QAM-Modulation entsprechen, und i die 16-QAM-Modulationssymbole anzeigt und von 0 bis N – 1 reicht.
Verfahren zum Abbilden eines Stroms von Bits, der von einem Turbo-Codierer ausgegeben wird, auf einem umgeordneten Strom von Bits, wobei der umgeordnete Strom von Bits für 64-QAM-Modulation verwendet wird und das Verfahren die folgenden Schritte umfasst: Unterteilen des Stroms von Bits von dem Turbo-Codierer in eine erste Periode, eine zweite Periode und eine dritte Periode, wobei die erste Periode Bits mit höherer Priorität enthält, die zweite Periode Bits mit niedrigerer Priorität enthält und die dritte Periode Bits enthält, die niedrigere Priorität haben als die Bits in der ersten Periode und höhere Priorität haben als die Bits in der zweiten Periode; und Abbilden (812) jedes Bits des Stroms von Bits von dem Turbo-Codierer auf einer der sechs Bit-Positionen eines 64-QAM-Modulationssymbols, wobei die Bits des umgeordneten Stroms bestimmt werden durch: s0(N – 1 – i) = x(4N + 2i + 1) s1(N – 1 – i) = x(2N + 2i + 1) s2(N – 1 – i) = x(2i + 1) s3(N – 1 – i) = x(4N + 2i) s4(N – 1 – i) = x(2N + 2i) s5(N – 1 – i) = x(2i)wobei x(0) ... x(2N – 1) die Bits aus der ersten Periode anzeigen, x(2N) ... x(4N – 1) die Bits aus der zweiten Periode anzeigen, x(4N) ... x(6N – 1) die Bits aus der dritten Periode anzeigt, die Anzahl von Bits in dem Strom von Bits, der von dem Turbo-Codierer ausgegeben wird, 6N ist, s₀(i) ein erstes Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, s₁(i) ein zweites Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, s₂(i) ein drittes Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, s₃(i) ein viertes Bit der sechs Bits anzeigt, die der i-ten 64- QAM-Modulation entsprechen, s₄(i) ein fünftes Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, s₅(i) ein sechstes Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, und i die 64-QAM-Modulationssymbole anzeigt und von 0 bis N – 1 reicht.
Sendevorrichtung in einem Kommunikationssystem, wobei die Sendevorrichtung umfasst: einen Turbo-Codierer; eine Sequenz-Abbildungseinrichtung, die so eingerichtet ist, dass sie einen Strom von Bits von dem Turbo-Codierer in eine erste Periode und eine zweite Periode unterteilt, wobei die erste Periode Bits mit höherer Priorität enthält und die zweite Periode Bits mit niedrigerer Priorität enthält, und jedes Bit des Strom von Bits von dem Turbo-Codierer auf einer der drei Bit-Positionen eines 8-PSK-Modulationssymbols abbildet, wobei die Bit-Positionen bestimmt werden durch: s0(N – 1 – i) = x(2N + i) s1(N – 1 – i) = x(2i + 1) s2(N – 1 – i) = x(2i)wobei x(0) ... x(2N – 1) die Bits aus der ersten Periode anzeigen, x(2N) ... x(3N – 1) die Bits aus der zweiten Periode anzeigen, die Anzahl von Bits in dem Strom von Bits, der von dem Turbo-Codierer ausgegeben wird, 3N ist, s₀(i) ein erstes Bit der drei Bits anzeigt, die der i-ten 8-PSK-Modulation entsprechen, s₁(i) ein zweites Bit der drei Bits anzeigt, die der i-ten 8-PSK-Modulation entsprechen, s₂(i) ein drittes Bit der drei Bits anzeigt, die der i-ten 8-PSK-Modulation entsprechen, und i die 8-PSK-Modulationssymbole anzeigt und von 0 bis N – 1 reicht; und einen Modulator, der 8-PSK-Modulation der abgebildeten Bits durchführt.
Sendevorrichtung in einem Kommunikationssystem, wobei die Sendevorrichtung umfasst: einen Turbo-Codierer, eine Sequenz-Abbildungseinrichtung, die so eingerichtet ist, dass sie den Strom von Bits von dem Turbo-Codierer in eine erste Periode und eine zweite Periode unterteilt, wobei die erste Periode Bits mit höherer Priorität enthält und die zweite Periode Bits mit niedrigerer Priorität enthält, und jedes Bit des Stroms von Bits von dem Turbo-Codierer auf einer der vier Bit-Positionen eines 16-QAM-Modulationssymbols abbildet, wobei die Bit-Positionen bestimmt werden durch: s0(N – 1 – i) = x(2N + 2i + 1) s1(N – 1 – i) = x(2i + 1) s2(N – 1 – i) = x(2N + 2i) s3(N – 1 – i) = x(2i)wobei x(0) ... x(2N – 1) die Bits aus der ersten Periode anzeigen, x(2N) ... x(4N – 1) die Bits aus der zweiten Periode anzeigen, die Anzahl von Bits in dem Strom von Bits, der von dem Turbo-Codierer ausgegeben wird, 4N ist, s₀(i) ein erstes Bit der vier Bits anzeigt, die der i-ten 16-QAM-Modulation entsprechen, s₁(i) ein zweites Bit der vier Bits anzeigt, die der i-ten 16-QAM-Modulation entsprechen, s₂(i) ein drittes Bit der vier Bits anzeigt, die der i-ten 16-QAM-Modulation entsprechen, s₃(i) ein viertes Bit der vier Bits anzeigt, die der i-ten 16-QAM-Modulation entsprechen, und i die 16-QAM-Modulationssymbole anzeigt und von 0 bis N – 1 reicht; und einen Modulator, der 16-QAM-Modulation der abgebildeten Bits durchführt.
Sendevorrichtung in einem Kommunikationssystem, wobei die Sendevorrichtung umfasst: einen Turbo-Codierer; eine Sequenz-Abbildungseinrichtung, die so eingerichtet ist, dass sie den Strom von Bits von dem Turbo-Codierer in eine erste Periode, eine zweite Periode und eine dritte Periode unterteilt, wobei die erste Periode Bits mit höherer Priorität ent hält, die zweite Periode Bits mit niedrigerer Priorität enthält und die dritte Periode Bits enthält, die niedrigere Priorität haben als die Bits in der ersten Periode und höhere Priorität haben als die Bits in der zweiten Periode, jedes Bit der Bits in der ersten Periode auf Bit-Positionen eines 64-QAM-Modulationssymbols mit höherer Zuverlässigkeit abbildet und jedes Bit des Stroms von Bits von dem Turbo-Codierer auf einer der sechs Bit-Positionen eines 64-QAM-Modulationssymbols abbildet, wobei die Bit-Positionen bestimmt werden durch: s0(N – 1 – i) = x(4N + 2i + 1) s1(N – 1 – i) = x(2N + 2i + 1) s2(N – 1 – i) = x(2i + 1) s3(N – 1 – i) = x(4N + 2i) s4(N – 1 – i) = x(2N + 2i) s5(N – 1 – i) = x(2i)wobei x(0) ... x(2N – 1) die Bits aus der ersten Periode anzeigen, x(2N) ... x(4N – 1) die Bits aus der zweiten Periode anzeigen, x(4N) ... x(6N – 1) die Bits aus der dritten Periode anzeigen, die Anzahl von Bits in dem Strom von Bits, der von dem Turbo-Codierer ausgegeben wird, 6N ist, s₀(i) ein erstes Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, s₁(i) ein zweites Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, s₂(i) ein drittes Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, s₃(i) ein viertes Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, s₄(i) ein fünftes Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, s₅(i) ein sechstes Bit der sechs Bits anzeigt, die der i-ten 64-QAM-Modulation entsprechen, und i die 64 QAM-Modulationssymbole anzeigt und von 0 bis N – 1 reicht; und einen Modulator, der 64-QAM-Modulation der abgebildeten Bits durchführt.