DE60216040T2

DE60216040T2 - Verfahren und vorrichtung zur zuordnung faltungscodierter bits zu symbolen vor deren modulation

Info

Publication number: DE60216040T2
Application number: DE60216040T
Authority: DE
Inventors: Hannu Mikkola; Janne Vainio; Jani Rotola-Pukkila
Original assignee: Nokia Oyj
Current assignee: Conversant Wireless Licensing SARL
Priority date: 2001-01-08
Filing date: 2002-01-04
Publication date: 2007-04-19
Anticipated expiration: 2022-01-05
Also published as: DE60216040D1; EP1352478A2; US6981202B2; WO2002054603A3; CA2431698C; BR0206230A; US20020133781A1; JP2004524734A; CN1320770C; CA2431698A1; ATE345596T1; KR100593496B1; AU2002230018A1; EP1352478B1; KR20040064604A; WO2002054603A2; ZA200304685B; CN1529942A; ES2275847T3; JP3825750B2

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft zellulare Telekommunikation und insbesondere Kanalcodieren für Sprachparameter auf der Basis von Faltungscodes.
HINTERGRUND DER ERFINDUNG
In einem modernen Zellularsystem werden manche Modulationsschemata verwendet, um mehrere Bits auf einmal, d.h. als ein einziges Symbol, zu senden, wie beispielsweise bei der 8-PSK-Modulation, welche beim bevorstehenden EDGE (Enhanced Data rates for the Global System for Mobile Communications (GSM) Evolution) verwendet werden soll. Die Verwendung derartiger Modulationsschemata führt für gewöhnlich zu unterschiedlichen Fehlerwahrscheinlichkeiten für die verschiedenen Bits eines Symbols. Beispielsweise werden im Fall der für EDGE konzipierten 8-P5K-Modulation drei Bits in jedem Symbol übertragen (siehe die ETSI(European Telecommunication Standards Institute)-Spezifikation GSM 05.04, Abschnitt 3.2, welche erläutert, dass Modulationsbits Gray-Mapping in Gruppen zu je drei auf 8PSK-Symbole unterzogen werden), und die Bitfehlerrate (BER) für eines der Bits ist annähernd das Doppelte verglichen mit der BER für jedes der anderen beiden Bits. Im Gegensatz dazu verwendet GSM derzeit das sogenannte GMSK(Gaußsche-Minimum-Shift-Keying)-Modulationsschema, wobei nur ein Bit je Symbol übertragen wird und die BER für jedes empfangene Bit folglich dieselbe ist. Ein optimaler Codec (Coder/Decoder) für ein System, welches mehrere Bits je Symbol überträgt, muss der ungleichen BER in Modulationsverfahren mit mehreren Bits pro Symbol Rechnung tragen, da beim Vorwärtsfehlerkorrekturcodieren, welches Faltungscodieren mit einschließt, die Bits des faltungscodierten Bitstroms keine gleichmäßige Fehlerelastizität aufweisen, d.h. Fehler in manchen Bits kritischer als Fehler sind, die in anderen Bits auftreten.
Besonderes Augenmerk sollte auf das Konzipieren eines geeigneten Interleavers für den Codec eines derartigen Systems gelegt werden. Es gibt im Wesentlichen zwei Arten von Interleaverbauarten: eine Bit-Interleaver-Bauart und eine Symbol-Interleaver-Bauart. Ein Symbol-Interleaver interleavt Symbole, wobei die Bits, die zum jeweiligen Symbol gehören, zusammengehalten werden, während ein Bit-Interleaver eine gesamte Bitsequenz auf einer bitweisen Basis interleavt.
Wenn eine Symbol-Interleaving-Bauart verwendet wird, müssten die codierten Bits gemäß einem Algorithmus vor dem Interleaver verarbeitet werden, um die Fehlerschutzleistung durch Steuern der Zuweisung der Bits zu Symbolen zu verbessern. Andererseits würde, wenn eine Bit-Interleaving-Bauart verwendet wird, wieder ein ähnlicher oder derselbe Algorithmus verwendet werden, welcher jedoch doch nach dem Interleaver auf die Bits einwirken würde.
Bei im Stand der Technik bekannten Systemen wird eine faltungscodierte und eventuell punktierte Bitsequenz (eine Bitsequenz, wobei einige der Bits, die als punktierte Bits bezeichnet werden, entfernt wurden) vor der Modulation interleavt, wie aus 1 und 2 hervorgeht. Der Interleaving-Vorgang ist wesentlich, wenn Faltungscodes verwendet werden, da derartige Codes ausgebildet sind, um gut mit Zufallsfehlern fertig zu werden, wobei ihre Leistung jedoch stark nachlässt, wenn die Fehler stoßartig sind (und wenn Interleaving nicht verwendet wird).
Interleaving gewährleistet, dass aufeinanderfolgende Bits nicht in demselben Funk-Burst gesendet werden und auch dass benachbarte Bits in der faltungscodierten Sequenz innerhalb des Bursts vor der Übertragung maximal getrennt sind [siehe ETSI-Spezifikation GSM 05.03]. Demnach neigt Interleaving dazu zu gewährleisten, dass Fehler, die in einem Sendekanal auftreten, so gleichmäßig wie möglich über den gesamten codierten Sprachrahmen verteilt sind, d.h. die Fehler werden als regellos verteilt erscheinen, nicht als stoßartig. Interleaving ist eine sehr verbreitete und leistungsstarke Möglichkeit, um die Fehlerschutzleistung zu verbessern, da die meisten Codes ausgebildet sind, um gegen regellos verteilte Fehler und nicht gegen stoßartige Fehler robust zu sein.
Gemäß dem Stand der Technik wird allerdings für gewöhnlich unabhängig von dem Modulationsschema dieselbe Art von Interleaving verwendet. Wenn jedoch Modulationsschemata verwendet werden, wobei die Fehlerwahrscheinlichkeit für jedes Bit innerhalb eines Symbols nicht gleich ist, sollte der Interleaving-Vorgang angepasst werden, um der ungleichen Bitfehlerrate Rechnung zu tragen.
Das Patent US-A-5,909,454 betrifft Zwischenratenanwendungen von punktierten Faltungscodes für 8-PSK-Trellis-Modulation über Satellitenkanäle. Gemäß US-A-5,909,454 wird ein Verfahren zum Faltungscodieren digitaler Daten mit einem Faltungscode mit Rate 5/8 bereitgestellt. Der Code mit Rate 5/8 wird durch Punktieren eines Faltungscodes mit Rate 1/2 basierend auf oktalen Generatoren durch Verwendung eines Punktierungsabbilds erhalten.
Das Dokument WO-A-99/17509 offenbart Symbol-Mappings für codierte Modulationen. In WO-A-99/17509 wird offenbart, dass verschiedene Codegeneratoren verwendet werden können, um verschiedene codierte Bitströme von verschiedenen Eingangsströmen bereitzustellen, und ein Bits-Symbol-Mapper, der die Bits der verschiedenen codierten Bitströme mappt, um Symbole zu bilden. Die Symbole werden vor der Übertragung interleavt. Die Bits-Symbol-Mappings können verschiedene Grade des Fehlerschutzes für verschiedene Klassen von Informationen erreichen und zugleich die Leistung der verschiedenen Klassen optimieren.
Eine Situation, in welcher die Notwendigkeit, die ungleiche Bitfehlerrate in Betracht zu ziehen, relevant ist, liegt in einem System vor, das sich der 8-PSK-Modulation (oder irgendeines Mehrpegel-Modulationsschemas) bedient.
Bei Verwendung eines Modulationsschemas, welches N Bits pro Symbol überträgt, müssen offensichtlich die Symbole mit N Bits vor der Modulation aus der Bitsequenz konstruiert werden. Dazu wird die bestens bekannte N-Bit-Seriell-Parallel-Wandlung verwendet. Wie in 1 und 2 dargestellt ist, ist ein Modul 13, welches die N-Bit-Seriell-Parallel-Wandlung durchführt, vor dem Interleaver angeordnet, wenn ein Symbol-Interleaver 14 verwendet wird (1), und nach dem Interleaver, wenn ein Bit-Interleaver 24 verwendet wird (2). Die im Stand der Technik bekannte Lösung, bei der die Wandlung nach dem Bit-Interleaver durchgeführt wird, ist in der ETSI-Spezifikation GSM 05.03 beschrieben (welche in Abschnitt 3.11 bis 3.13 Kanalcodieren für ECSD-Datenkanäle, d.h. Enhanced Circuit Switched Data, eine EDGE-Version von HSCSD (High Speed Circuit Switched Data), darlegt, indem ECSD HSCSD ist, wobei GMSK-Modulation auf 8PSK-Modulation geändert wurde).
5 zeigt den Betrieb eines im Stand der Technik bekannten Systems, wobei ein Symbol-Interleaver verwendet wird und die Seriell-Parallel-Wandlung nach dem Interleaver angeordnet ist (wie in 1).
Bei dem in 5 dargestellten Beispiel wird ein punktierter Faltungscode mit Rate 1/3 mit 8-PSK-Modulation verwendet (3 Bits/Symbol). Keine speziellen Maßnahmen werden ergriffen, um die Zuweisung von faltungscodierten und punktierten Bits zu Drei-Bit-Symbolen zu steuern. Die konstruierten Symbole werden in den Symbol-Interleaver eingespeist, welcher auf einem blockdiagonalen Bit-Interleaver basieren kann (welcher beispielsweise in GSM 05.03 dargelegt wird), der modiziert wurde, um Symbole anstatt einzelner Bits zu interleaven.
Wenn ein Symbol-Interleaver in einem System verwendet wird, gewährleistet der Stand der Technik optimales Interleaving auf der Symbolebene, jedoch nicht auf der Bitebene, wie aus 5 hervorgeht, wobei aufeinanderfolgende Bits von einem Punktierungsmodul in demselben Symbol übertragen werden. Ein derartiges System führt zu mehr stoßartigen Fehlern bei Decodierzuständen des Faltungscodes und vermindert folglich die Fehlerschutzleistung des Codes. Ein derartiges Problem tritt bei Verwendung eines Bit-Interleavers nicht auf.
Der Hauptnachteil des Standes der Technik betrifft die Tatsache, dass er die Zuweisung der codierten Bits von einem bestimmten Generatorpolynom zu einer bestimmten Position innerhalb eines Symbols nicht steuert (wenn verschiedene Bitpositionen innerhalb des Symbols verschiedene Fehlerwahrscheinlichkeiten aufweisen, was für gewöhnlich der Fall ist). Dieses Problem wird unten ausführlicher beschrieben.
Ein Faltungs-Encoder, der für gewöhlich als Schieberegister implementiert ist, kann zur Gänze durch ein Anschlussdiagramm, beispielsweise durch das Anschlussdiagramm 110 aus 1A für einen Encoder mit einer Rate von 1/2 (2 Ausgangsbits für jedes Eingangsbit), beschrieben werden, welches drei Verzögerungselemente 111a, 111b, 111c und zwei Addierer 112, 114 zeigt. Die Coderate R wird im Allgemeinen als k/n notiert, was angibt, dass der Encoder ein k-Tupel auf ein n-Tupel abbildet. Es ist möglich, einen Encoder prägnanter als durch Bereitstellen eines Anschlussdiagramms zu beschreiben. Eine prägnantere Beschreibung kann durch Angabe der Werte von n, k und der sogenannten Einflusslänge K (welche auf verschiedene Arten definiert wird, beispielsweise als die Anzahl von k-Tupel, welche die Bildung jedes n-Tupels beim Codieren beeinflussen) erfolgen. Für den Encoder aus 1A gilt n = 2, k = 1 und K = 3. Eine andere Möglichkeit ist, die Addiereranschlüsse in Form von Vektoren oder Generatorpolynomen anzugeben. Beispielsweise weist der Code mit Rate 1/2 aus 1A die Generatorvektoren g₁ = 111 und g₂= 101, oder, gleichwertig dazu, die Generatorpolynome g₁(x) = x²+ x + 1 und g₂(x) = x² + 1 auf, wobei x die Verzögerung ist (x beinhaltet eine Verzögerung einer Abtastung, x² beinhaltet eine Verzögerung von zwei Abtastungen und so weiter).
Bei dem Beispiel des in 5 dargestellten Encoders stimmt die Coderate des Faltungscodes von 1/3 genau mit der Anzahl der in einem Symbol übertragenen Bits, nämlich drei, überein, was die Zuweisung aller Bits von einem Generatorpolynom zu einer bestimmten Position innerhalb jedes übertragenen Symbols und insbesondere das Zuweisen der Ausgangsbits von bestimmten Polynomen zu starken Bitpositionen und das Zuweisen der Ausgangsbits von anderen Polynomen zu schwachen Bitpositionen ermöglicht (Bei der 8-PSK-Modulation weist ein Bit von den drei Bits jedes Symbols die doppelte Bitfehlerrate der anderen beiden Bits auf. Das Bit mit der höheren Bitfehlerrate wird als schwaches Bit bezeichnet, und die anderen beiden werden starke Bits genannt). Wenn allerdings nach dem Faltungscodieren jedwedes Punktieren stattfindet (wie aus 5 hervorgeht und auch in allen im Stand der Technik bekannten Kanal-Codecs für die Sprachkodierung anzutreffen ist), muss die Zuweisung der Ausgangsbits der Polynome des Encoders mittels eines höher entwickelten Algorithmus erfolgen. Es ist zu sehen, dass zu Beginn der Zuweisung die Bits von den Polynomen A und B starken Bitpositionen zugewiesen werden, während Bits vom Polynom C schwachen Bitpositionen zugewiesen werden. Allerdings werden auf Grund des Punktierens manche Bits von den Polynomen A und B später schwachen Bitpositionen zugewiesen, was nicht angestrebt wird. Die nicht beabsichtigten Zuweisungen reduzieren die Fehlerkorrekturleistung des Codes, da die Polynome A und B in diesem Beispiel empfindlicher gegenüber Fehlern im Sendekanal sind. Ob ein Polynom empfindlich ist, wird durch Durchführen umfassender Simulationen ermittelt (Festzuhalten ist, dass dasselbe Problem ebenfalls auftritt, wenn die Rate des Faltungscodes nicht der Anzahl von als ein Symbol zu übertragenden Bits entspricht).
Was im Fall von Faltungs-Encodern, welche mehrere Bits pro Symbol übertragen, benötigt wird, ist ein Algorithmus zum getrennten Zuweisen der Bits, welche durch jedes Polynom eines derartigen Encoders ausgegeben werden, zu den verschiedenen Positionen innerhalb eines übertragenen Symbols, ein Algorithmus, der die verschiedenen Fehlerwahrscheinlichkeiten der verschiedenen Bits eines Symbols, welche durch einen derartigen Encoder bereitgestellt werden, berücksichtigt, um die Fehlerschutzleistung des Encoders zu verbessern.
KURZDARSTELLUNG DER ERFINDUNG
Demzufolge wird in einem ersten Aspekt der Erfindung ein Verfahren zum Codieren einer Sequenz aus Bits zur Übertragung über einen Sendekanal als Symbole, welche aus einer Mehrzahl von Bits bestehen, wobei einige der Bitpositionen der Symbole eine höhere Bitfehlerrate als andere Bitpositionen aufweisen, bereitgestellt, wobei das Verfahren umfasst: Bereitstellen einer Mehrzahl von Sequenzen aus Bits durch Verwendung eines Faltungs-Encoders als Reaktion auf eine Sequenz aus Eingangsbits, wobei jede Sequenz aus Bits durch ein vorgegebenes Generatorpolynom definiert ist, welches einen vorgegebenen Empfindlichkeitsgrad gegenüber Punktierung aufweist. Das Verfahren ist primär gekennzeichnet durch Mapping der Bits von jeder Sequenz aus Bits auf Symbolpositionen auf der Basis des Empfindlichkeitsgrads gegenüber Punktierung des Generatorpolynoms, welches die Sequenz aus Bits definiert,
wobei beim Mapping der Bits auf Symbolpositionen die Bits von den Generatorpolynomen, welche eine geringere Empfindlichkeit gegenüber Punktierung aufweisen, Bitpositionen, die eine größere Bitfehlerrate aufweisen, zugewiesen werden, so dass die Bits von dem Generatorpolynom, welches die höchste Empfindlichkeit gegenüber Punktierung aufweist, Bitpositionen, welche die niedrigste Bitfehlerrate aufweisen, zugewiesen werden, und die Bits von dem Generatorpolynom, welches die niedrigste Empfindlichkeit gegenüber Punktierung aufweist, den Bitpositionen, welche die höchste Bitfehlerrate aufweisen, zugewiesen werden, wodurch die Fehlerschutzkapazitäten des Faltungscodes maximiert werden.
Im Einklang mit dem ersten Aspekt der Erfindung kann das Verfahren auch Interleaving umfassen. Ferner kann das Interleaving Bit-Interleaving sein, und das Bereitstellen eines Mapping kann nach dem Bit-Interleaving durchgeführt werden. Alternativ dazu kann das Interleaving Symbol-Interleaving sein, und das Bereitstellen eines Mapping kann vor dem Symbol-Interleaving durchgeführt werden.
Ebenso kann im Einklang mit dem ersten Aspekt der Erfindung beim Bereitstellen einer Mehrzahl von Sequenzen aus Bits durch Verwendung eines Faltungs-Encoders mindestens eine der Sequenzen aus Bits nach der Verwendung des Faltungs-Encoders punktiert werden, um die mindestens eine Sequenz aus Bits in einen Sendekanal zu passen. Ferner kann das Ausmaß an Punktierung von jeder Sequenz von dem Empfindlichkeitsgrad des die Sequenz definierenden Polynoms abhängen.
Ebenso kann im Einklang mit dem ersten Aspekt der Erfindung beim Bereitstellen einer Mehrzahl von Sequenzen aus Bits durch Verwendung eines Faltungs-Encoders mindestens eine der Sequenzen aus Bits nach der Verwendung des Faltungs-Encoders punktiert werden, um die mindestens eine Sequenz aus Bits in einen Sendekanal zu passen, und das Ausmaß an Punktierung von jeder Sequenz kann von dem Empfindlichkeitsgrad des die Sequenz definierenden Polynoms abhängen. Ferner kann das Verfahren auch Interleaving umfassen. Ferner kann das Interleaving auch Bit-Interleaving sein, und das Bereitstellen eines Mapping kann nach dem Bit-Interleaving durchgeführt werden. Alternativ dazu kann das Interleaving Symbol-Interleaving sein, und das Bereitstellen eines Mapping kann vor dem Symbol-Interleaving durchgeführt werden.
In einem zweiten Aspekt der Erfindung wird ein Verfahren zum Decodieren einer Sequenz aus Bits, welche zur Übertragung über einen Sendekanal als Symbole codiert sind, die aus einer Mehrzahl von Bits bestehen, wobei einige der Bitpositionen der Symbole eine höhere Bitfehlerrate als andere Bitpositionen aufweisen, bereitgestellt, wobei das Verfahren Arbeitsgänge umfasst, welche die Umkehrung der Arbeitgänge sind, die beim Codieren einer Sequenz aus Bits gemäß dem ersten Aspekt der Erfindung durchgeführt wurden und im Besonderen umfassen: reagierend auf empfangene Symbole, Demapping der Symbole zurück in eine Mehrzahl von Sequenzen aus Bits, wobei jede Sequenz aus Bits durch ein vorgegebenes Generatorpolynom definiert ist, welches einen vorgegebenen Empfindlichkeitsgrad gegenüber Punktierung aufweist. Das Verfahren ist primär dadurch gekennzeichnet, dass das Verfahren ferner umfasst:
reagierend auf die Mehrzahl von Sequenzen aus Bits, Bereitstellen von Ausgangsbits durch Verwendung eines Faltungs-Decoders, wobei das Demapping auf dem Empfindlichkeitsgrad eines Generatorpolynoms basiert, welches eine entsprechende der Sequenzen aus Bits definiert, indem beim Mapping der Bits auf Symbolpositionen die Bits von den Generatorpolynomen, welche eine geringere Empfindlichkeit gegenüber Punktierung aufweisen, Bitpositionen, die eine größere Bitfehlerrate aufweisen, zugewiesen werden, so dass die Bits von dem Generatorpolynom, welches die größte Empfindlichkeit gegenüber Punktierung aufweist, Bitpositionen, welche die niedrigste Bitfehlerrate aufweisen, zugewiesen werden und die Bits von dem Generatorpolynom, welches die kleinste Empfindlichkeit gegenüber Punktierung aufweist, den Bitpositionen, welche die höchste Bitfehlerrate aufweisen, zugewiesen werden, wodurch die Fehlerschutzkapazitäten des Faltungscodes maximiert werden.
In einem dritten Aspekt der Erfindung wird eine Sendevorrichtung zum Codieren einer Sequenz aus Bits zur Übertragung über einen Sendekanal als Symbole, welche aus einer Mehrzahl von Bits bestehen, wobei einige der Bitpositionen der Symbole eine höhere Bitfehlerrate als andere Bitpositionen aufweisen, bereitgestellt, wobei die Vorrichtung umfasst: Mittel zum Bereitstellen einer Mehrzahl von Sequenzen aus Bits durch Verwendung eines Faltungs-Encoders als Reaktion auf eine Sequenz aus Eingangsbits, wobei jede Sequenz aus Bits durch ein vorgegebenes Generatorpolynom definiert ist, welches einen vorgegebenen Empfindlichkeitsgrad gegenüber Punktierung aufweist. Die Vorrichtung ist primär dadurch gekennzeichnet, dass die Vorrichtung ferner Mittel zum Mapping der Bits von jeder Sequenz aus Bits auf Symbolpositionen auf der Basis des Empfindlichkeitsgrads gegenüber Punktierung des Generatorpolynoms, welches die Sequenz aus Bits definiert, umfasst, wobei die Mittel zum Mapping ausgebildet sind, um die Bits von den Generatorpolynomen, welche eine geringere Empfindlichkeit gegenüber Punktierung aufweisen, Bitpositionen, die eine größere Bitfehlerrate aufweisen, zuzuweisen, so dass die Bits von dem Generatorpolynom, welches die höchste Empfindlichkeit gegenüber Punktierung aufweist, Bitpositionen, welche die niedrigste Bitfehlerrate aufweisen, zugewiesen werden, und um die Bits von dem Generatorpolynom, welches die niedrigste Empfindlichkeit gegenüber Punktierung aufweist, den Bitpositionen, welche die höchste Bitfehlerrate aufweisen, zuzuweisen, wodurch die Fehlerschutzkapazitäten des Faltungscodes maximiert werden.
Im Einklang mit dem dritten Aspekt der Erfindung kann die Sendevorrichtung auch Mittel zum Interleaving umfassen. Ferner können die Mittel zum Interleaving Bit-Interleaving durchführen, und die Mittel zum Mapping können nach den Mitteln zum Interleaving in Betrieb sein. Alternativ dazu können die Mittel zum Interleaving Symbol-Interleaving durchführen, und die Mittel zum Bereitstellen eines Mapping können vor den Mitteln zum Interleaving in Betrieb sein. Ferner kann das Mittel zum Bereitstellen einer Mehrzahl von Sequenzen aus Bits durch Verwendung eines Faltungs-Encoders nach dem Faltungs-Encoder ein Mittel zum Punktieren von mindestens einer der Sequenzen aus Bits umfassen, um die mindestens eine Sequenz aus Bits in einen Sendekanal zu passen, und das Mittel zum Punktieren kann das Punktieren jeder Sequenz in einem Maß, welches vom Empfindlichkeitsgrad des die Sequenz definierenden Polynoms abhängt, vorsehen. Ebenfalls im Einklang mit dem dritten Aspekt der Erfindung kann das Mittel zum Bereitstellen einer Mehrzahl von Sequenzen aus Bits durch Verwendung eines Faltungs-Encoders nach dem Faltungs-Encoder ein Mittel zum Punktieren von mindestens einer der Sequenzen aus Bits umfassen, um die mindestens eine Sequenz aus Bits in einen Sendekanal zu passen. Ferner kann die Sendevorrichtung auch Mittel zum Interleaving umfassen. Ferner können auch die Mittel zum Interleaving Bit-Interleaving durchführen, und die Mittel zum Bereitstellen eines Mapping können nach den Mitteln zum Interleaving in Betrieb sein. Alternativ dazu können die Mittel zum Interleaving Symbol-Interleaving durchführen, und die Mittel zum Bereitstellen eines Mapping können vor den Mitteln zum Interleaving in Betrieb sein. Ferner kann auch das Mittel zum Punktieren das Punktieren jeder Sequenz in einem Maß, welches vom Empfindlichkeitsgrad des die Sequenz definierenden Polynoms abhängt, vorsehen.
In einem vierten Aspekt der Erfindung wird eine Empfangsvorrichtung zum Decodieren einer Sequenz aus Bits, die zur Übertragung über einen Sendekanal als Symbole codiert ist, welche aus einer Mehrzahl von Bits bestehen, wobei einige der Bitpositionen der Symbole eine höhere Bitfehlerrate als andere Bitpositionen aufweisen, bereitgestellt, wobei die Vorrichtung Mittel zum Durchführen der Umkehrung jener Arbeitsgänge, die beim Codieren einer Sequenz aus Bits gemäß dem ersten oder dritten Aspekt der Erfindung durchgeführt werden, umfasst und im Besonderen umfasst: Mittel, die in der Lage sind, auf empfangene Symbole zu reagieren, zum Demapping der Symbole zurück auf eine Mehrzahl von Sequenzen aus Bits, wobei jede Sequenz aus Bits durch ein vorgegebenes Generatorpolynom definiert ist, welches einen vorgegebenen Empfindlichkeitsgrad gegenüber Punktierung aufweist. Die Vorrichtung ist primär dadurch gekennzeichnet, dass die Vorrichtung ferner Mittel umfasst, die in der Lage sind, auf die Mehrzahl von Sequenzen aus Bits zu reagieren, zum Bereitstellen von Ausgangsbits durch Verwendung eines Faltungs-Decoders, wobei die Mittel (36, 45) zum Demapping ausgebildet sind, um das Demapping auf der Basis des Empfindlichkeitsgrads eines Generatorpolynoms durchzuführen, welches eine entsprechende der Sequenzen aus Bits definiert, indem beim Mapping der Bits auf Symbolpositionen die Bits von den Generatorpolynomen, welche eine geringere Empfindlichkeit gegenüber Punktierung aufweisen, Bitpositionen, die eine größere Bitfehlerrate aufweisen, zugewiesen wurden, so dass die Bits von dem Generatorpolynom, welches die größte Empfindlichkeit gegenüber Punktierung aufweist, Bitpositionen, welche die niedrigste Bitfehlerrate aufweisen, zugewiesen wurden und die Bits von dem Generatorpolynom, welches die kleinste Empfindlichkeit gegenüber Punktierung aufweist, den Bitpositionen, welche die höchste Bitfehlerrate aufweisen, zugewiesen wurden, wodurch die Fehlerschutzkapazitäten des Faltungscodes maximiert werden.
Demnach kann durch Ändern des Seriell-Parallel-Blocks (Moduls) eines Encoders in einen speziellen funktionellen Block (der hier als Mapping-Block bezeichnet wird), einen Block, der vor dem Symbol-Interleaving-Block eines Symbol-Interleaving-Encoders oder nach dem Bit-Interleaving-Block eines Bit-Interleaving-Encoders angeordnet ist, die Zuweisung von Bits von jedem Generatorpolynom des Encoders getrennt gesteuert werden. Im Fall eines Symbol-Interleaver-Encoders weist der Mapping-Block auch sequenzielle Bits von einem Punktierungsblock (Modul) zu verschiedenen Symbolen zu, um ferner zu verhindern, dass Kanalfehler stoßartig an dem Eingang des Faltungs-Decoders verteilt werden.
Im Prinzip könnte der Mapping-Block der Erfindung mit dem Interleaver-Block des Standes der Technik kombiniert werden. Allerdings ist es insbesondere bei Mehrraten-Codecs (beispielsweise AMR-NB oder AMR-WB, welche in 3GPP26.090 bzw. 3GPP26.190 dargelegt werden) vorteilhaft, den Mapping-Block der Erfindung von dem Interleaving-Block zu trennen, da dann der Interleaver generisch sein kann (indem seine Funktion nicht für jeden Modus des Encoders getrennt spezifiziert werden muss); nur der Mapping-Betrieb unterscheidet sich dann von Modus zu Modus. Allerdings kann der Mapping-Algorithmus durch Verwendung des Codec-Modus als einen Eingangsparameter auch als generischer Algorithmus implementiert werden, was die Verwendung eines (generischen) Mapping-Algorithmus ermöglicht, der für verschiedene Codec-Moden unterschiedlich funktioniert.
Aus mehreren Gründen ist die vorliegende Erfindung zweckmäßiger (einfacher zu implementieren, geringerer Speicherbedarf auf Grund von einer geringeren Anzahl von Tabellen) für Encoder, bei denen Symbol-Interleaving verwendet wird (und der Mapping-Block vor dem Interleaver-Block angeordnet ist), als für Encoder, bei denen Bit-Interleaving durchgeführt wird. Einerseits ist es in der Praxis schwierig, nach dem Bit-Interleaving die Zuweisung jedes Ausgangsbits von jedem der verschiedenen Polynome zu verfolgen, was das Mapping nach dem Bit-Interleaving zu einem komplexen Prozess werden lässt. Andererseits kann Mapping durch Verwendung von Verweistabellen implementiert werden, was die Komplexität verringert, jedoch Ressourcen verbraucht; die Verwendung einer Verweistabelle ist nicht immer realisierbar, da mitunter eine ziemlich große Tabelle benötigt wird und mitunter mehrere verschiedene Tabellen benötigt werden. Für einen Mehrraten-Codec ist beispielsweise für jeden Modus eine eigene Tabelle erforderlich.
Andererseits kann ein Symbol-Interleaver auf einem entsprechenden Bit-Interleaver basieren, falls ein solcher verfügbar ist, beispielsweise auf einem Bit-Interleaver, der in GSM verwendet wird, wobei GMSK-Kanäle (Vollrate/Halbrate) frühere spezifizierte Bit-Interleaver aufweisen (Gemäß der Erfindung können diese selben Interleaver einfach durch Neuanordnen von Symbolen anstatt von einzelnen Bits auch für 8-PSK-Kanal-Codecs verwendet werden). Wenn ein geeigneter Bit-Interleaver verfügbar ist,
kann der Code für den Bit-Interleaver zur Verwendung durch den Symbol-Interleaver angepasst werden, und die Verwendung der Verweistabellen (ROM-Tabellen) kann ebenfalls angepasst werden. Ferner ist keine Optimierung für die Symbol-Interleaver-Bauart erforderlich, wenn ein optimaler Bit-Interleaver für dasselbe System und denselben Kanal mit einem anderen Modulationsschema verwendet wird, wie im Fall von GSM, GMSK, die auf 8-PSK geändert werden. Der Vorteil, dass keine Optimierung für die Interleaver-Bauart erforderlich ist, ist für Implementierungen wie EDGE überaus wertvoll, bei denen Kanalcodecs sowohl für GMSK- als auch 8-PSK-Modulationen bereitgestellt werden müssen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die oben angeführten und andere Aufgaben, Merkmale und Vorteile der Erfindung gehen deutlich aus einer Betrachtung der nachfolgenden ausführlichen Beschreibung hervor, die in Verbindung mit beiliegenden Zeichnungen dargelegt wird. Es zeigen:
1 ein Blockdiagramm für einen im Stand der Technik bekannten Kanalcodec, der einen Symbol-Interleaver verwendet;
1A einen Schaltplan eines Schieberegisters, welches einen Faltungs-Encoder implementiert, gemäß dem Stand der Technik;
2 ein Blockdiagramm für einen im Stand der Technik bekannten Kanalcodec, der einen Bit-Interleaver verwendet;
3 ein Blockdiagramm für einen erfindungsgemäßen Kanalcodec, wobei das Parallel-Seriell-Wandlungsmodul aus 1 durch ein Mapping-Modul vor dem Symbol-Interleaver ersetzt ist;
4 ein Blockdiagramm für einen Kanalcodec gemäß der Erfindung, wobei das Parallel-Seriell-Wandlungsmodul aus 2 durch ein Mapping-Modul nach dem Bit-Interleaver ersetzt ist;
5 zeigt ein im Stand der Technik bekanntes Verfahren zum Zuweisen von faltungscodierten Bits vor einem Symbol-Interleaver in einem Decoder, welcher beispielsweise in 1 dargestellt ist, für einen Faltungscode mit einer Rate von 1/3; und
6 zeigt ein erfindungsgemäßes Verfahren zum Mapping von faltungscodierten Bits vor einem Symbol-Interleaver in einem Codec, beispielsweise dem in 3 dargestellten Codec, für einen Faltungscode mit einer Rate von 1/3.
BESTE ART ZUR DURCHFÜHRUNG DER ERFINDUNG
Nunmehr auf 3 und 4 Bezug nehmend wird gemäß der Erfindung in einem Kanalcodec (300, 400), der sich Modulation bedient, welche mehrere Bits pro Symbol überträgt, wobei die Fehlerwahrscheinlichkeit für jedes Bit innerhalb des Symbols nicht dieselbe ist, ein Mapping (33, 44) der faltungscodierten Bits (die durch einen Faltungs-Encoder (31, 41) bereitgestellt werden) durchgeführt (nach jedwedem erforderlichen Punktieren durch ein Punktierungsmodul (32, 42)), um die Kanalcodecleistung zu optimieren; wenn der Kanalcodec ein Symbol-Interleaving-Modul 34, wie in 3 dargestellt, umfasst, wird das Mapping 33 der Erfindung vor dem Interleaving durchgeführt; und wenn der Kanalcodec ein Bit-Interleaving-Modul 43, wie in 4 dargestellt, umfasst, wird das Mapping 44 nach dem Interleaving durchgeführt. Das Mapping 33, 44 der Erfindung ersetzt das Seriell-Parallel-Wandlungsmodul 13 (1 und 2) des Standes der Technik.
Im Stand der Technik sind schwächere Bits gleichmäßig unter stärkeren Bits verteilt und vermindern die Fehlerschutzleistung des Faltungscodes; das Ausmaß der Verminderung des Fehlerschutzes, welches durch gleichmäßiges Verteilen schwächerer Bits unter stärkeren Bits verursacht wird, hängt davon ab, welche Polynome bei der Faltungscodierung verwendet werden und wie die Bits von jedem Polynom den Symbolen zugewiesen werden. Der durch die schwachen Bits verursachte Effekt kann als weiches Punktieren bezeichnet werden, da die schwachen Bits die Fehlerschutzleistung des Faltungscodes auf dieselbe Weise vermindern wie (beabsichtigtes) Punktieren mittels Punktierungsmatrizen, jedoch in einem geringeren Ausmaß.
Beim Optimieren eines Kanalcodecs werden die Eigenschaften eines gewählten Polynomsatzes für gewöhnlich sehr sorgfältig analysiert. Eine derartige Analyse bestimmt, wie die mögliche Punktierung durchgeführt werden sollte (d.h. welche Polynome punktiert und welche nicht punktiert werden sollen und ob ein rekursives Modell verwendet werden soll oder nicht). (Punktieren wird durchgeführt, um die Anzahl von faltungscodierten Bits an die Anzahl von Bits anzupassen, die tatsächlich gesendet werden können, und die Analyse zielt darauf ab zu bestimmen, wie das Punktieren durchzuführen ist, um die erforderliche Übereinstimmung zu erreichen und dennoch die Fehlerschutzleistung des Faltungscodes möglichst wenig zu vermindern. Faltungscodieren wird für gewöhnlich mit Raten durchgeführt, bei denen der Zähler Eins ist, d.h. z.B. 1/2, so dass für jedes Eingangsbit zwei Ausgangsbits zur Verfügung stehen. Wenn der Zähler Eins ist, können wir nicht direkt Codierungsraten erhalten, bei denen der Zähler nicht Eins ist, beispielsweise 2/3. Dazu verwenden wir eine Codierungsrate von 1/2 und punktieren einige Codierungsbits heraus, um die gewünschte Codierungsrate zu erreichen.) Es ist auch sehr wichtig herauszufinden, welches Polynom das empfindlichste gegenüber Punktieren ist (d.h. Punktieren seines Ausgangs), welches das zweitempfindlichste ist und so weiter. Für gewöhnlich ist die optimale Vorgangsweise, nur den Ausgang des wenigst empfindlichen Polynoms oder jene von einigen der wenigst empfindlichen Polynome zu punktieren und die anderen unpunktiert zu lassen. Zudem sollten als Faustregel die Ausgänge von rekursiven Polynomen für gewöhnlich unpunktiert bleiben.
Die Fehlerschutzleistung eines Faltungscodes wird erheblich verbessert, wenn das wahre (oder harte) Punktieren der verschiedenen Polynome des Codes unabhängig gesteuert wird, d.h. wenn das Punktieren jedes Polynoms in der Konstruktionsphase des Kanalcodecs unabhängig von den anderen Polynomen optimiert wird. Gleicherweise verbessert das Steuern des sogenannten weichen Punktierens auf einer polynomweisen Basis die Fehlerschutzleistung eines Faltungscodes weiter, wird jedoch im Stand der Technik nicht vorgesehen, und das Mapping der vorliegenden Erfindung sieht eine derartige Steuerung vor.
Nunmehr auf 5 und 6 Bezug nehmend wird der Ausgang eines Encoders gemäß dem Stand der Technik (5) mit dem Ausgang eines Encoders gemäß der Erfindung (6) verglichen. Der im Stand der Technik bekannte Encoder, welcher den in 5 angegebenen Ausgang bereitstellt, ist jener, der in 1 abgebildet ist (d.h. das Encoder-Untersystem 10), welcher Symbol-Interleaving durchführt, und der Encoder, der den in 6 angegebenen Ausgang bereitstellt, ist der in 3 abgebildete Encoder (d.h. das Encoder-Untersystem 30). Der Unterschied zwischen dem Encoder-Betrieb, der in 5 dargestellt ist, und jenem aus 6 ist, dass das Seriell-Parallel-Wandlungsmodul des im Stand der Technik bekannten Encoders (1) durch ein Mapping-Modul 33 (in 3) gemäß der Erfindung ersetzt ist.
Erfindungsgemäß werden die Zuweisungen von Bits, die durch verschiedene Polynome ausgegeben werden, zu Bitpositionen in dem Ausgangsstrom gemäß der Reihenfolge vorgenommen, in welcher die Polynome als wichtig, d.h. als gegenüber (jedwedem) Punktieren empfindlich, bestimmt werden: je empfindlicher, desto wichtiger. Bei dem in 5 und 6 dargestellten Beispiel wird die Reihenfolge der Wichtigkeit beginnend mit dem wichtigsten als A, B und C angenommen. Bits von dem wichtigsten Polynom werden den stärksten Bitpositionen jedes Symbols zugewiesen. Wenn alle Bits von dem wichtigsten Polynom auf diese Weise zugewiesen wurden, wird die Zuweisung mit den Bits von dem nächstwichtigen Polynom fortgesetzt und so weiter, bis die Bits von dem wenigst wichtigen Polynom zu den schwächsten Bits der Symbole zuwiesen werden.
Demnach richtet gemäß der Erfindung das Mapping-Modul 33 (3) ein, dass die Ausgangssequenz des Symbol-Interleavers 34 alle Bits von Polynom A starken Bits zuweist, d.h. alle Bits werden Positionen in den Symbolen, die übertragen werden, zugewiesen, die nicht so fehleranfällig sind. Nicht einmal weiches Punktieren wird für das Polynom A durchgeführt (Zu beachten ist auch, dass sequenzielle Bits von Polynom A sequenziellen Symbolen zugewiesen werden, da ein geeignet konstruierter Symbol-Interleaver sequenzielle Symbole maximal trennt und mitunter sequenzielle Symbole sogar in getrennten Funk-Bursts überträgt, wie in GSM05.03 dargelegt ist).
Im Beispiel aus 6 wird kein weiches Punktieren der wichtigsten Polynome (A und B) durchgeführt, d.h. keine Bits von diesen Polynomen werden schwachen Bitpositionen in den zu übertragenden Symbolen zugewiesen, und folglich wird die Fehlerschutzleistung des Faltungscodes, der durch die Generatorpolynome A, B und C spezifiziert wird, für das Modulationsschema optimiert.
Neuerlich auf 3 und 4 Bezug nehmend sieht die Erfindung auch inverse Mappings (36, 45) vor, die den Mappings (33, 44) entsprechen. Die inversen Mappings (als Demapping-Module (36, 45) dargestellt)) werden nach dem inversen Interleaving durchgeführt, wenn Symbol-Deinterleaving 35 durchgeführt wird, und vor dem inversen Interleaving, wenn Bit-Deinterleaving 46 durchgeführt wird. Durch Empfangen von Symbolen, welche erfindungsgemäß übertragen wurden, und Ableiten der codierten und als die empfangenen Symbole übertragenen Bits daraus würde ein Empfänger nicht nur die inversen Mappings (36, 45), sondern auch inverse Module (37, 38, 47, 48), die den Modulen (31, 32, 41, 42) zum Faltungscodieren (31, 41) und Punktieren (32, 42) entsprechen, jedoch in der umgekehrten Reihenfolge, in welcher diese Arbeitsgänge auf der Senderseite durchgeführt werden, umfassen (Jeder Arbeitsgang auf der Empfängerseite entspricht einem jeweiligen Arbeitsgang auf der Senderseite, und die Reihenfolge der Arbeitsgänge auf der Empfängerseite ist die Umkehrung der Reihenfolge auf der Senderseite). Die Erfindung kann in der mobilen Station oder auf der Netzwerkseite implementiert werden. Auf der Netzwerkseite würde die Erfindung für gewöhnlich in der Basisstation implementiert sein, mit das Kanalcodieren und Mapping durchführenden Ausstattungen.

Claims

Verfahren zum Codieren einer Sequenz aus Bits zur Übertragung über einen Sendekanal als Symbole, welche aus einer Mehrzahl von Bits bestehen, wobei einige der Bitpositionen der Symbole eine höhere Bitfehlerrate als andere Bitpositionen aufweisen, wobei das Verfahren umfasst: Bereitstellen einer Mehrzahl von Sequenzen aus Bits durch Verwendung eines Faltungs-Encoders (31, 41) als Antwort auf eine Sequenz aus Eingangsbits, wobei jede Sequenz aus Bits durch ein vorgegebenes Generatorpolynom definiert ist, welches einen vorgegebenen Empfindlichkeitsgrad gegenüber Punktierung aufweist; gekennzeichnet durch Mapping der Bits von jeder Sequenz aus Bits auf Symbolpositionen auf der Basis des Empfindlichkeitsgrads gegenüber Punktierung des Generatorpolynoms, welches die Sequenz aus Bits definiert, wobei beim Mapping der Bits auf Symbolpositionen die Bits von den Generatorpolynomen, welche eine geringere Empfindlichkeit gegenüber Punktierung aufweisen, Bitpositionen, die eine größere Bitfehlerrate aufweisen, zugewiesen werden, so dass die Bits von dem Generatorpolynom, welches die höchste Empfindlichkeit gegenüber Punktierung aufweist, Bitpositionen, welche die niedrigste Bitfehlerrate aufweisen, zugewiesen werden, und die Bits von dem Generatorpolynom, welches die niedrigste Empfindlichkeit gegenüber Punktierung aufweist, den Bitpositionen, welche die höchste Bitfehlerrate aufweisen, zugewiesen werden, wodurch die Fehlerschutzkapazitäten des Faltungscodes maximiert werden.
Verfahren zum Decodieren einer Sequenz aus Bits, welche zur Übertragung über einen Sendekanal als Symbole codiert sind, die aus einer Mehrzahl von Bits bestehen, wobei einige der Bitpositionen der Symbole eine höhere Bitfehlerrate als andere Bitpositionen aufweisen, wobei das Verfahren umfasst: a) reagierend auf empfangene Symbole, Demapping der Symbole zurück in eine Mehrzahl von Sequenzen aus Bits, nachdem die Mehrzahl von Sequenzen aus Bits auf Symbolpositionen gemappt wurden, wobei jede Sequenz aus Bits durch ein vorgegebenes Generatorpolynom definiert ist, welches einen vorgegebenen Empfindlichkeitsgrad gegenüber Punktierung aufweist, dadurch gekennzeichnet, dass das Verfahren ferner umfasst: b) reagierend auf die Mehrzahl von Sequenzen aus Bits, Bereitstellen von Ausgangsbits durch Verwendung eines Faltungs-Decoders (38, 48), wobei das Demapping auf dem Empfindlichkeitsgrad eines Generatorpolynoms basiert, welches eine entsprechende der Sequenzen aus Bits definiert, indem beim Mapping der Bits auf Symbolpositionen die Bits von den Generatorpolynomen, welche eine geringere Empfindlichkeit gegenüber Punktierung aufweisen, Bitpositionen, die eine größere Bitfehlerrate aufweisen, zugewiesen werden, so dass die Bits von dem Generatorpolynom, welches die größte Empfindlichkeit gegenüber Punktierung aufweist, Bitpositionen, welche die niedrigste Bitfehlerrate aufweisen, zugewiesen werden und die Bits von dem Generatorpolynom, welches die kleinste Empfindlichkeit gegenüber Punktierung aufweist, den Bitpositionen, welche die höchste Bitfehlerrate aufweisen, zugewiesen werden, wodurch die Fehlerschutzkapazitäten des Faltungscodes maximiert werden.
Verfahren nach Anspruch 2, ferner umfassend Deinterleaving.
Verfahren nach Anspruch 3, wobei das Deinterleaving (46) Bit-Deinterleaving ist und wobei das Demapping vor dem Bit-Deinterleaving durchgeführt wird.
Verfahren nach Anspruch 3, wobei das Deinterleaving (35) Symbol-Deinterleaving ist und wobei das Demapping nach dem Symbol-Deinterleaving durchgeführt wird.
Verfahren nach Anspruch 1, wobei beim Bereitstellen einer Mehrzahl von Sequenzen aus Bits durch Verwendung eines Faltungs-Encoders (31, 41) mindestens eine der Sequenzen aus Bits nach der Verwendung des Faltungs-Encoders (31, 41) punktiert (32, 42) wird, um die mindestens eine Sequenz aus Bits in einen Sendekanal zu passen.
Verfahren nach Anspruch 2, wobei beim Bereitstellen von Ausgangsbits von der Mehrzahl von Sequenzen aus Bits punktierte Bits in mindestens eine der Sequenzen aus Bits eingefügt werden (37, 47), ehe der Faltungs-Decoder (38, 48) verwendet wird.
Verfahren nach Anspruch 1 oder 6, ferner umfassend Interleaving.
Verfahren nach Anspruch 8, wobei das Interleaving (43) Bit-Interleaving ist und wobei das Bereitstellen eines Mapping nach dem Bit-Interleaving durchgeführt wird.
Verfahren nach Anspruch 8, wobei das Interleaving (34) Symbol-Interleaving ist und wobei das Bereitstellen eines Mapping vor dem Symbol-Interleaving durchgeführt wird.
Verfahren nach Anspruch 6 oder 8, wobei das Ausmaß an Punktierung (32, 42) von jeder Sequenz von dem Empfindlichkeitsgrad des die Sequenz definierenden Polynoms abhängt.
Sendevorrichtung zum Codieren einer Sequenz aus Bits zur Übertragung über einen Sendekanal als Symbole, welche aus einer Mehrzahl von Bits bestehen, wobei einige der Bitpositionen der Symbole eine höhere Bitfehlerrate als andere Bitpositionen aufweisen, wobei die Vorrichtung umfasst: Mittel (31, 32, 41, 42) zum Bereitstellen einer Mehrzahl von Sequenzen aus Bits durch Verwendung eines Faltungs-Encoders (31, 41) als Reaktion auf eine Sequenz aus Eingangsbits, wobei jede Sequenz aus Bits durch ein vorgegebenes Generatorpolynom definiert ist, welches einen vorgegebenen Empfindlichkeitsgrad gegenüber Punktierung aufweist; dadurch gekennzeichnet, dass die Vorrichtung ferner umfasst Mittel (33, 44) zum Mapping der Bits von jeder Sequenz aus Bits auf Symbolpositionen auf der Basis des Empfindlichkeitsgrads gegenüber Punktierung des Generatorpolynoms, welches die Sequenz aus Bits definiert, wobei die Mittel zum Mapping ausgebildet sind, um die Bits von den Generatorpolynomen, welche eine geringere Empfindlichkeit gegenüber Punktierung aufweisen, Bitpositionen, die eine größere Bitfehlerrate aufweisen, zuzuweisen, so dass die Bits von dem Generatorpolynom, welches die höchste Empfindlichkeit gegenüber Punktierung aufweist, Bitpositionen, welche die niedrigste Bitfehlerrate aufweisen, zugewiesen werden, und um die Bits von dem Generatorpolynom, welches die niedrigste Empfindlichkeit gegenüber Punktierung aufweist, den Bitpositionen, welche die höchste Bitfehlerrate aufweisen, zuzuweisen, wodurch die Fehlerschutzkapazitäten des Faltungscodes maximiert werden.
Empfangsvorrichtung zum Decodieren einer Sequenz aus Bits, die zur Übertragung über einen Sendekanal als Symbole codiert ist, welche aus einer Mehrzahl von Bits bestehen, wobei einige der Bitpositionen der Symbole eine höhere Bitfehlerrate als andere Bitpositionen aufweisen, wobei die Vorrichtung umfasst: Mittel (36, 45), reagierend auf empfangene Symbole, zum Demapping der Symbole zurück in eine Mehrzahl von Sequenzen aus Bits, wobei jede Sequenz aus Bits durch ein vorgegebenes Generatorpolynom definiert ist, welches einen vorgegebenen Empfindlichkeitsgrad gegenüber Punktierung aufweist, dadurch gekennzeichnet, dass die Vorrichtung ferner umfasst Mittel (37, 38, 47, 48), reagierend auf die Mehrzahl von Sequenzen aus Bits, zum Bereitstellen von Ausgangsbits durch Verwendung eines Faltungs-Decoders (38, 48), wobei die Mittel (36, 45) zum Demapping ausgebildet sind, um das Demapping auf der Basis des Empfindlichkeitsgrads eines Generatorpolynoms durchzuführen, welches eine entsprechende der Sequenzen aus Bits definiert, indem beim Mapping der Bits auf Symbolpositionen die Bits von den Generatorpolynomen, welche eine geringere Empfindlichkeit gegenüber Punktierung aufweisen, Bitpositionen, die eine größere Bitfehlerrate aufweisen, zugewiesen wurden, so dass die Bits von dem Generatorpolynom, welches die größte Empfindlichkeit gegenüber Punktierung aufweist, Bitpositionen, welche die niedrigste Bitfehlerrate aufweisen, zugewiesen wurden und die Bits von dem Generatorpolynom, welches die kleinste Empfindlichkeit gegenüber Punktierung aufweist, Bitpositionen, welche die höchste Bitfehlerrate aufweisen, zugewiesen wurden, wodurch die Fehlerschutzkapazitäten des Faltungscodes maximiert werden.
Sendevorrichtung nach Anspruch 12, ferner umfassend Mittel (34, 43) zum Interleaving.
Empfangsvorrichtung nach Anspruch 13, ferner umfassend Mittel (35, 46) zum Deinterleaving.
Sendevorrichtung nach Anspruch 14, wobei das Mittel (43) zum Interleaving Bit-Interleaving durchführt und wobei das Mittel (44) zum Mapping nach dem Mittel (43) zum Interleaving in Betrieb ist.
Empfangsvorrichtung nach Anspruch 15, wobei das Mittel (46) zum Deinterleaving Bit-Deinterleaving durchführt und wobei das Mittel (45) zum Demapping vor dem Bit-Deinterleaving betrieben wird.
Sendevorrichtung nach Anspruch 14, wobei das Mittel (34) zum Interleaving Symbol-Interleaving durchführt und wobei das Mittel (33) zum Bereitstellen von Mapping vor dem Mittel (34) zum Interleaving in Betrieb ist.
Empfangsvorrichtung nach Anspruch 15, wobei das Mittel (35) zum Deinterleaving Symbol-Deinterleaving durchführt und wobei das Mittel (36) zum Demapping nach dem Mittel (35) zum Deinterleaving in Betrieb ist.
Sendevorrichtung nach Anspruch 14, wobei das Mittel (31, 32, 41, 42) zum Bereitstellen einer Mehrzahl von Sequenzen aus Bits durch Verwendung eines Faltungs-Encoders (31, 41) nach dem Faltungs-Encoder (31, 41) ein Mittel (32, 42) zum Punktieren von mindestens einer der Sequenzen aus Bits umfasst, um die mindestens eine Sequenz aus Bits in einen Sendekanal zu passen.
Sendevorrichtung nach Anspruch 20, wobei das Mittel zum Punktieren (32, 42) das Punktieren jeder Sequenz in einem Maß, welches vom Empfindlichkeitsgrad des die Sequenz definierenden Polynoms abhängt, vorsieht.
Sendevorrichtung nach Anspruch 12, wobei das Mittel (31, 32, 41, 42) zum Bereitstellen einer Mehrzahl von Sequenzen aus Bits durch Verwendung eines Faltungs-Encoders (31, 41) nach dem Faltungs-Encoder (31, 41) ein Mittel (32, 42) zum Punktieren von mindestens einer der Sequenzen aus Bits umfasst, um die mindestens eine Sequenz aus Bits in einen Sendekanal zu passen.
Empfangsvorrichtung nach Anspruch 13, wobei das Mittel (37, 38, 47, 48) zum Bereitstellen von Ausgangsbits durch Verwendung eines Faltungs-Decoders (38, 48) vor dem Faltungs-Decoder (38, 48) ein Mittel (37, 47) zum Einfügen von Bits in mindestens eine der Sequenzen aus Bits umfasst.
Sendevorrichtung nach Anspruch 22, ferner umfassend Mittel (34, 43) zum Interleaving.
Sendevorrichtung nach Anspruch 24, wobei das Mittel (43) zum Interleaving Bit-Interleaving durchführt und wobei das Mittel (44) zum Bereitstellen von Mapping nach dem Mittel (43) zum Interleaving in Betrieb ist.
Sendevorrichtung nach Anspruch 24, wobei das Mittel (34) zum Interleaving Symbol-Interleaving durchführt, und wobei das Mittel (33) zum Bereitstellen von Mapping vor dem Mittel (34) zum Interleaving in Betrieb ist.
Sendevorrichtung nach Anspruch 22, wobei das Mittel zum Punktieren (32, 42) das Punktieren von jeder Sequenz in einem Ausmaß bereitstellt, welches von dem Empfindlichkeitsgrad des die Sequenz definierenden Polynoms abhängt.
System für Drahtloskommunikation, umfassend eine Basisstation und eine mobile Station, wobei entweder die Basisstation oder die mobile Station eine Sendevorrichtung nach Anspruch 12 umfasst.
System für Drahtloskommunikation, umfassend eine Basisstation und eine mobile Station, wobei entweder die Basisstation oder die mobile Station eine Empfangsvorrichtung nach Anspruch 13 umfasst.