DE20122022U1

DE20122022U1 - Vorrichtung zur flexiblen Datenratenanpassung durch Einfügen von Zeichen für ein Datenkommunikationssystem

Info

Publication number: DE20122022U1
Application number: DE20122022U
Authority: DE
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2000-07-08
Filing date: 2001-07-07
Publication date: 2003-12-18
Anticipated expiration: 2011-07-08
Also published as: WO2002005445A1; US20020031168A1; CA2414363A1; JP2004503173A; EP1305889A1; BR0112256A; KR100387058B1; AU2001269583A1; CN1446408A; KR20020006592A

Abstract

Übertragungsvorrichtung in einem Kommunikationssystem, welche aufweist:
einen Kodierer (200) zum Generieren einer Sequenz von L Codezeichen durch Kodieren von Quelleninformation;
einen Kanalverschachtler (220) zum Empfangen einer Sequenz von N Zeichen, welche größer ist als die L Codezeichen; und
einen Flexible Datenratenübertragungs-Block (230) zum Generieren der Sequenz von N Zeichen von der Sequenz von L Codezeichen durch Detektieren von Zeichen an im Wesentlichen äquidistanten N-L Positionen unter den L Codezeichen und für jedes detektierte Zeichen zum sequentiellen Einfügen des detektierten Zeichens vor oder nach der Position des detektierten Zeichens in der Sequenz von L Codezeichen durch Wiederholung.

Description

1. Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich im Allgemeinen auf ein Datenkommunikationssystem und insbesondere auf eine Vorrichtung zum Anpassen eines Rahmens, welcher eine variable Anzahl von Codezeichen gemäß einer variablen Datenrate hat, an eine Verschachtlergröße vor einer Übertragung.
2. Beschreibung des Standes der Technik
Faltungskodierung oder Linearblock-Kodierung unter Verwendung eines einzelnen Decoders sind allgemeine Kodierverfahren in einem mobilen Kommunikationssystem, wie ein Satellitensystem, ISDN (Integrated Service Digital Network), ein digitales zellulares System, ein W-CDMA-(Wide band Code Division Multiple Access)-System, UMTS (Universal Mobile Telecommunications System) und IMT-(International Mobile Telecommunications)-2000. Codezeichen, welche aus diesen Kanalkodierungen resultieren, werden im Allgemeinen durch einen Kanalverschachtler verschachtelt.
Ein typischer Kanalverschachtler verschachtelt einen Rahmen, welcher so viele Codezeichen hat wie eine Verschachtlergröße pro Rahmen. Andererseits führt der modernere Kanalverschachtler FDRT-(Flexible Data Rate Transmission)- Verschachtelung durch. Dies bedeutet, dass er einen Rahmen verschachtelt, welcher Codezeichen hat, welche verschieden sind von einer Verschachtlergröße pro Rahmen.
1 zeigt einen nicht FDRT-basierten Kanalverschachtler zum Verschachteln eines Rahmens, welcher so viele Codezeichen hat wie eine Verschachtlergröße. Bezug nehmend auf 1, falls eine Datenrate festgelegt ist, ist die Anzahl L von Codezeichen pro Rahmeneinheit, welche in einen Kanalverschachtler 100 eingegeben wird, immer gleich einer Verschachtlergröße N in einem Nicht-FDRT-Schema. Zum Beispiel sind dort verschiedene Übertragungskanäle, einschließlich RC1, RC2, RC3, RC4, RC5, RC6, RC7, RC8 und RC9 gemäß der Funkkonfiguration (radio configuration – RC) eines IMT-2000 und diese unterscheiden sich in Datenrahmengröße, Code-Rate und Verschachtelung. Ein Übertragungskanal überträgt mit einer vorherbestimmten Daten-Rate gemäß seiner Eigenschaften.
2 zeigt ein Beispiel eines Codezeichenrahmens, welcher gemäß dem Nicht-FDRT-Schema übertragen wird. Bezug nehmend auf 2, wenn die Daten-Rate eines physikalischen Kanals auf diese von RC3 gesetzt ist, d.h. 19,2 kbps, ist N 1536. Ein 20 ms Rahmen mit 19,2 kbps enthält 384 Bits pro Sekunde und ein R=1/4 Code-Kodierer gibt 1536 Bits pro Sekunde aus. Falls ein Benutzer beabsichtigt, einen Rahmen bei 20 kbps zu übertragen, wird die Datenrate des physikalischen Kanals auf 38,4 kbps gesetzt, eine minimale Datenrate größer als 20 kbps durch Anfangsverhandlung zwischen einer Basisstation und einer Mobilstation. Dann ist N 3072 (=2x1536).
Wenn die Datenrate von 20 kbps auf 38,4 kbps steigt, schreibt eine höhere Schicht Null-Daten in den verbleibenden Bereich des Kanalverschachtlers (nicht gezeigt), nachdem Eingabedatenzeichen von 20 kbps x 20 msec aufgefüllt sind. In anderen Worten werden 47,92% (=38,4-20/38,4) der Ausgabe des Kanalverschachtlers der Größe n als Null-Daten übertragen. Infolgedessen werden 47,92% der Energie verbraucht hinsichtlich der empfangenen Zeichenenergie. Der Energieverlust tritt auf, weil es keinen Weg gibt, Null-Daten in einer physikalischen Schicht in dem Nicht-FDRT-Schema zu verarbeiten. Sogar wenn die Null-Daten verarbeitet werden durch Zeichenwiederholung, ist eine Zeichenkombination nicht verfügbar für einen Vorwärts-Ergänzungskanal (forward supplemental channel- F-SCH). Da darüber hinaus Null-Daten mit der Datenrate der Eingabe-Codezeichen variieren, sollte die höhere Schicht die Basisstation und die Mobilstation über Variationen vorher benachrichtigen. In der Realität muss Energie wieder erlangt werden in Bezug auf die Null-Daten vor der Kanaldekodierung und eine L1/L2 höhere Schicht verarbeitet nur dekodierte Informationszeichen nach der Kanaldekodierung. Als ein Ergebnis wird die Dekodierleistung verschlechtert.
FDRT wurde vorgeschlagen, um Leistung zu verbessern, um das Problem von Nicht-FDRT zu überwinden. FDRT ist ein Datenraten-Anpassungsschema, um Übertragungseffizienz von kodierten Daten zu erhöhen und die Systemleistung zu verbessern in einem Mehrfachzugriffs- und Mehrfachkanalsystem unter Verwendung von Kanalkodierung. Die Idee von FDRT basiert auf der Prämisse, dass der verwendete Kanalcode ein Faltungscode, ein Linearcode oder ein verketteter Code unter Verwendung eines Faltungscodes ist. Das 3GPP (3^rd Generation Project Partnership 2), welches viel Interesse anzieht, hat sich vorläufig festgelegt auf FDRT als den Standard der Luftschnittstelle und FDRT wird realisiert in realen Situationen.
Jedoch haben die konventionelle IS-2000-FDRT und die aktuelle IS-2000-FDRT für einen Faltungscode oder einen linearen Blockcode die folgenden Probleme.

(1) Das konventionelle FDRT-Schema erfordert, falls möglich, gleichmäßiges Punktieren, weil angenommen werden kann, dass Fehleranfälligkeit fast gleichmäßig ist über alle Codezeichen in einer Rahmenausgabe von einem Faltungskodierer oder einem Linearblockkodierer. Die Annahme ist nicht gültig für das aktuelle IS-2000-FDRT.
(2) Es wurde in dem konventionellen IS-2000-FDRT berücksichtigt, dass die Verwendung eines Wiederholschemas für die Perspektive einer Zeichenwiederholung geringen Einfluss auf ein Punktierungsmuster hat. Bisher muss diese Zeichenwiederholung berücksichtigt werden auf der Schicht der Zeichenpunktierung. Dies bedeutet, dass die gleichmäßige Zeichenwiederholung erreicht werden sollte auf der Annahme, dass Fehleranfälligkeit fast gleichmäßig ist über alle Codezeichen in einer Rahmenausgabe von einem Kodierer, für FDRT mit optimaler Leistung. Jedoch ist diese Annahme nicht gültig für das aktuelle IS-2000-FDRT.
(3) Obwohl die Zeichenwiederholung genug ist, folgt die Zeichenpunktierung der Zeichenwiederholung in dem konventionellen IS-2000-FDRT. Deshalb ergibt sich Implementationskomplexität.

Das IS-2000-FDRT hat auch für einen Fehlerkorrekturcode, wie einen Turbocode, das unten beschriebene Problem.
Wie vorher gesagt, ist, gemäß dem FDRT für einen Faltungscode oder einen Linearblockcode, gleichmäßiges Punktieren erforderlich, falls möglich auf der Annahme, dass jede Rahmenausgabe von einem Kodierer fast gleichmäßige Fehleranfälligkeit in allen Codezeichen hat. Andererseits, im Fall eines Turbocodes, ist die Fehleranfälligkeit in Codezeichen von jeder Rahmen-(Codewort)-Ausgabe von einem Kodierer unterschiedlich. In anderen Worten können Codezeichen von einem Turbokodierer gemäß deren Fehleranfälligkeiten gruppiert werden. Auch ist in dem Fall des Turbocodes eine Notwendigkeit für ein FDRT-Schema, welches gleichmäßiges Punktieren oder Wiederholung für alle Zeichen in jeder Codezeichengruppe sicher stellt. Bisher hat das aktuelle IS-2000-FDRT Einschränkungen in diesem Zusammenhang.
ZUSAMMENFASSUNG DER ERFINDUNG
Es ist daher ein Ziel der vorliegenden Erfindung, eine flexible Datenraten-Anpassungsvorrichtung bereit zu stellen, welche optimale Leistung sicher stellt, wenn ein Faltungscode, ein Turbocode und ein Linearblockcode individuell öder in Kombination in einem Datenkommunikationssystem verwendet werden.
Es ist ein weiteres Ziel der vorliegenden Erfindung, eine flexible Datenraten-Anpassungsvorrichtung bereit zu stellen, welche einfach und flexibel bei einer variablen Datenrate ist durch Steuern von Startwerten in einem Datenkommunikationssystem unter Verwendung eines Faltungscodes, eines Turbocodes oder eines Linearblockcodes.
Es ist ein weiteres Ziel der vorliegenden Erfindung, eine Datenraten-Anpassungsvorrichtung für ein Datenkommunikationssystem bereit zu stellen.
Die vorhergehenden und anderen Ziele der vorliegenden Erfindung können erreicht werden durch Bereitstellen einer flexiblen Datenraten-Anpassungsvorrichtung durch Zeichenwiederholung in einem Datenkommunikationssystem. Um eine Sequenz von N Zeichen von einer Sequenz von L Codezeichen kleiner als die N Zeichen in einem System, welches einen Kodierer zum Generieren der Sequenz von L Codezeichen und einen Kanalverschachtler zum Empfangen der Sequenz von N Zeichen hat, zu generieren, werden Zeichen an im Allgemeinen äquidistanten (N-L) Positionen unter den L Codezeichen detektiert und die detektierten Zeichen werden sequentiell vor oder nach den detektierten Zeichen durch Wiederholung eingefügt.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die obigen und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden offensichtlicher werden aus der folgenden detaillierten Beschreibung, wenn in Verbindung mit den beigefügten Zeichen genommen, in welchen:
1 einen typischen nicht FDRT-basierten Kanalverschachtler zeigt;
2 ein Beispiel eines Codezeichenrahmens, welcher gemäß einer Nicht-FDRT übertragen wird, zeigt;
3 ein Blockdiagramm einer FDRT-Vorrichtung ist, welche Zeichenwiederholung & Zeichen-Punktieren gemäß den IS-2000-Spezifikationen durchführt;
4 ein Blockdiagramm einer Übertragungsvorrichtung in einem FDRT-Schema ist, gemäß einer Ausführungsform der vorliegenden Erfindung;
5A, 5B und 5C Beispiele von Zeichenausgaben von einer FDRT-Vorrichtung, welche in 4 gezeigt ist, zeigt;
6 ein Flussdiagramm ist, welches einen FDRT-Betrieb zeigt gemäß der Ausführungsform der vorliegenden Erfindung;
7 ein detailliertes Blockdiagramm der FDRT-Vorrichtung ist gemäß der Ausführungsform der vorliegenden Erfindung;
8 ein Blockdiagramm einer FDRT-Vorrichtung ist gemäß einer anderen Ausführungsform der vorliegenden Erfindung;
9 eine Ansicht ist zum Beschreiben eines Problems, welches möglicherweise in einer FDRT-verarbeiteten Codezeichenausgabe als eine Sequenz von einem Turbokodierer auftritt;
10 Beispiele zeigt von Zeichen, welche mit einem Anfangs-Offsetkonzept generiert werden, welches gemäß einer dritten Ausführungsform der vorliegenden Erfindung eingeführt wird;
11 ein Flussdiagramm ist, welches eine Anfangs-Offset-Bestimmungsprozedur zeigt zum Bestimmen des ersten Zeichens, welches zu wiederholen ist, in einem Rahmen nach Kodieren in einem Kodierer, welcher Codezeichen in einer Sequenz gemäß der dritten Ausführungsform der vorliegenden Erfindung ausgibt; und
12 ein weiteres Flussdiagramm ist, welches eine Anfangs-Offset-Bestimmungsprozedur zeigt zum Bestimmen des ersten Zeichens, welches zu wiederholen ist, in einem Rahmen nach Kodieren in einem Kodierer, welcher Codezeichen in einer Sequenz gemäß der dritten Ausführungsform der vorliegenden Erfindung ausgibt.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Bevorzugte Ausführungsformen der vorliegenden Erfindung werden hiernach beschrieben werden mit Bezug auf die beigefügten Zeichnungen. In der folgenden Beschreibung werden wohl bekannte Funktionen oder Konstruktionen nicht im Detail beschrieben, da sie die Erfindung in unnötigem Detail unklar machen würden.
Vor einer detaillierten Beschreibung der vorliegenden Erfindung wird ein FDRT-Schema, welches Zeichenwiederholung & Zeichen-Punktieren, wie bereit gestellt durch die IS-2000-Spezifikationen, unten beschrieben werden.
Bezug nehmend auf 3, da während der Eingabe von L Codezeichen von einem Kodierer 200 ein FDRT-Block 210 N Codezeichen gleich oder größer als die L Codezeichen ausgibt, sind die Eingabezeichen einer Zeichenwiederholung unterworfen. Deshalb findet ein Zeichenpunktierer 214 Verwendung, um die wiederholten Codezeichen an die Anzahl von Ausgabezeichen, die Größe N, eines Verschachtlers 220 anzupassen. Gemäß dem obigen FDRT-Schema werden Codezeichen M mal in einem Wiederholer 212 wiederholt und die wiederholten Codezeichen werden in dem Zeichenpunktierer 214 punktiert, um die Codezeichen an die Verschachtlergröße N anzupassen.
Ausführungsform 1
Ein neues FDRT-Schema gemäß einer Ausführungsform der vorliegenden Erfindung fügt (N-L) Zeichen unter L Zeichen ein und gibt N Zeichen abschließend aus, verglichen mit dem konventionellen IS-2000-FDRT-Schema, wo Zeichenpunktieren ausgeführt wird, um (LM-N) Zeichen von LM Zeichen nach M Zeichenwiederholungen zu löschen. Eine Übertragungsvorrichtung gemäß dem neuen FDRT-Schema wird in 4 gezeigt.
Bezug nehmend auf 4 gibt ein Kodierer 200 eine Codesequenz aus, welche L Codezeichen hat, durch Kodieren einer Quellinformation. Eine FDRT-Vorrichtung 230 fügt (N-L) Zeichen unter den L Codezeichen ein und gibt N Zeichen aus. Insbesondere detektiert die FDRT-Vorrichtung 230 (N-L) Zeichenpositionen, welche im Allgemeinen äquidistant sind, unter den L Codezeichen und fügt sequentiell die (N-L) Zeichen vor oder nach den Codezeichen an den detektierten Positionen ein. Ein Verschachtler 220 verschachtelt die N Zeichen, welche von der FDRT-Vorrichtung 230 empfangen werden. Wie in 4 gezeigt, ist das FDRT-Schema gemäß der Ausführungsform der vorliegenden Erfindung sehr einfach, weil M-fache Zeichenwiederholung, wie in 3 gezeigt, unterlassen wird.
Nun wird ein Algorithmus, welcher in der FDRT-Vorrichtung 230 abläuft, im Detail beschrieben werden. Gemäß dem FDRT-Algorithmus gemäß der Ausführungsform der vorliegenden Erfindung werden (N-L) Codezeichen unter L Codezeichen eingefügt ohne Zeichenwiederholung, begleitet von Punktieren. Zum Beispiel, falls eine Datenrate 17 kbps ist, ein Rahmen die Dauer von 20 msec hat, eine Coderate R 1/4 ist, und die Datenrate eines Kanals, welche zu übertragen ist, 19,2 kbps ist, fügt die FDRT-Vorrichtung 230[(19,2-17)x20x4] Zeichen zwischen die L Zeichen ein. Da eine optimale FDRT gekennzeichnet ist durch beinahe gleichmäßige Fehleranfälligkeit über alle Zeichen in einer Rahmen-(Codewort)-Ausgabe von einem Kodierer, muss die FDRT-Vorrichtung 230 ein gleichmäßiges Einfügen von Zeichen in einem Rahmen, wenn möglich, durchführen. Wenn einmal die Verschachtlergröße N und die Anzahl L von Eingabecodezeichen gegeben sind, wird die Anzahl von einzufügenden Zeichen berechnet. Nachdem die Parameter, aufgelistet in Tabelle 1, welche für den FDRT-Algorithmus benötigt werden, bestimmt sind, wird ein Zeicheneinfügemuster (oder ein Zeichenwiederholungsmuster) bestimmt werden. Es soll hier erwähnt werden, dass Zeicheneinfügung und Zeichenwiederholung in der gleichen Bedeutung verwendet werden.
(Tabelle 1)
In Tabelle 1 ist L die Anzahl von Codezeichen, welche in die FDRT-Vorrichtung 230 eingegeben werden, nach Kodierung in dem Kodierer 200 und N ist die Größe des Verschachtlers 220, die Anzahl von Codezeichen, welche von der FDRT-Vorrichtung 230 nach Datenratenanpassung ausgegeben werden. Nis ist die Anzahl von eingefügten Zeichen in der FDRT-Vorrichtung 230. Eacc ist ein Wert, welcher durch sequentielle Verringerung eines vorherbestimmten Anfangswerts durch ein vorherbestimmtes Dekrement verlangt wird. In der Ausführungsform der vorliegenden Erfindung wird Eacc für jedes Zeichen in einem Rahmen generiert und mit 0 verglichen. Falls Eacc geringer ist als oder gleich 0, wird das Zeichen wiederholt. In diesem Sinne wird Eacc als ein Fehlersummenwert bezeichnet und der Anfangswert wird als ein Anfangsfehler-Summenwert bezeichnet. Der Anfangswert kann (IaxNis) sein.
(Tabelle 2)
Tabelle 2 ist der FDRT-Algorithmus, durchgeführt in der Ausführungsform der vorliegenden Erfindung. "Wiederhole m-tes Zeichen" bedeutet, dass ein m-tes Zeichen wiederholt wird. Falls Eacc ≤ 0, wird die Wiederholung des m-ten Zei chens in einer "do while"-Schleife fortgeführt, bis Eacc > 0 ist. Wenn der Algorithmus vollständig durchgelaufen ist, d.h., wenn die "while"-Schleife durchgeführt wird, bis m=L, wird eine Gesamtzahl von N Zeichen generiert. Die N Zeichen werden von der FDRT-Vorrichtung 230 durch Einfügen von (N-L) Zeichen unter L Eingabecodezeichen ausgegeben. Der FDRT-Algorithmus der Tabelle 2 wird in größerem Detail später unter Bezugnahme auf 6 beschrieben werden.
Inzwischen ist der Algorithmus von Tabelle 2 auch anwendbar auf VDRT (Variable Data Rate Transmission – Übertragung mit variabler Datenrate) unter Verwendung eines beliebigen Werts M (Anzahl der Wiederholungen). Da der FDRT-Algorithmus Positionen von wiederholten Zeichen auswählt, tritt fortlaufendes Punktieren, welches bestimmte Codezeichen verwirft, nicht auf im Unterschied zu dem konventionellen FDRT-Schema, welches Zeichenwiederholung & – punktieren durchführt. Dementsprechend tritt die Leistungsverschlechterung, welche durch die fortlaufende Punktierung verursacht wird, auch nicht auf.
Falls Eacc, 0, Ia*Nis und Ia*L als jeweils ein Fehlersummenwert, ein Schwellenwert, ein Dekrement und ein Inkrement definiert werden, wird der Algorithmus in den folgenden Schritten durchgeführt: (a) Setzen von Eacc für die ersten Zeichen unter L Codezeichen; (b) Vergleichen von Eacc mit 0; (c) Aktualisieren von Eacc durch Eacc+ Ia*L, falls Eacc kleiner ist als 0 und Zurückkehren zu Schritt (b); (d) Aktualisieren von Eacc durch Eacc – Ia*Nis, falls Eacc größer ist als 0 und Zurückkehren zu Schritt (b); und (e) Beenden der Prozedur, falls eine Sequenz von N Zeichen von den L Codezeichen während der Schritte (c) oder (d) generiert wurden. Während es vorteilhaft ist, den Schwellenwert, das Dekrement und das Inkrement auf 0, Ia*Nis, bzw. auf Ia*L zu setzen, können diese auf geeignete empirische Werte gesetzt werden.
Anwendungsfälle des FDRT-Algorithmus, durchgeführt in der Ausführungsform der vorliegenden Erfindung, werden im Folgenden präsentiert werden. Im Fall 1 ist M=1, d.h., dass keine Zeichenwiederholung gegeben ist. Im Fall 2 ist M=2.
Eine Codesequenz wird einmal wiederholt und deshalb werden zwei gleiche Codesequenzen generiert. Im Fall 3 ist M=3. Ein Codesequenz wird zweimal wiederholt und drei gleiche Codesequenzen werden generiert. In allen Fällen ist (Ia, Ib)=(2, 1).
(Fall 1)
Wenn L=5 und N=5, ist Nis=N-L=5-5=0. Dieser Fall erfordert keine Zeichenwiederholung. Tabelle 3 zeigt den Fall, wo ein Zeichenwiederholungsmuster gegeben ist als c1, c2, c3, c4, c5 für Codezeichenpositionen m=1, 2, 3, 4, 5, d.h. dass dort keine Zeichenwiederholung vorhanden ist. Deshalb werden N(=5) Eingabecodezeichen einfach ausgegeben gemäß Zeichenwiederholungsmuster, wie in 5A gezeigt.
(Tabelle 3)
Zum Beispiel ist der Anfangsfehler-Summenwert Eacc 5 und ein Fehlersummenwert Eacc für ein Eingabezeichen an Position m=1 ist 5-2x(N-L)=5-2x0=5 in Tabelle 3. Weil der Fehlersummenwert Eacc größer ist als 0, wird das Zeichen an m=1 nicht wiederholt. Ein Zeichenwiederholungsmuster für das Eingabezeichen c1 an m=1 wird bestimmt als c1 und das Eingabezeichen wird einfach ausgegeben. NA in Tabelle 3 repräsentiert "Not Available" ("nicht verfügbar") mit der Bedeutung, dass die Berechnung des Fehlersummenwerts durch Eacc=Eacc+Ia*L nicht nötig ist.
(Fall 2)
Wenn L=5 und N=8, wird Nis=N-L=8-5=3. Drei Codezeichen müssen unter fünf Eingabecodezeichen eingefügt werden. Tabelle 4 zeigt den Fall, wo ein Zeichenwiederholungsmuster gegeben ist als c1, c1, c2, c3, c3, c4, c5, c5 für Codezeichen bei m=1, 2, 3, 4, 5. Gemäß dem Zeichenwiederholungsmuster von c1, c1, c2, c3, c3, c4, c5, c5 werden die Eingabecodezeichen wiederholt und N(=8) Codezeichen werden ausgegeben, wie in 5B gezeigt.
(Tabelle 4)
Zum Beispiel ist der Anfangsfehler-Summenwert Eacc 5 und ein Fehlersummenwert Eacc für ein Eingabezeichen bei Position m=1 ist 5-2x(N-L)=5-2x3=-1 in Tabelle 4. Weil der Fehlersummenwert Eacc kleiner ist als 0, wird das Zeichen bei m=1 wiederholt. Deshalb wird Eacc auf Eacc+ Ia*L (-1+2x3=5) aktualisiert. Der aktualisierte Fehlersummenwert Eacc ist größer als 0 und so wird das Zeichen bei m=1 nicht mehr wiederholt. Ein Zeichenwiederholungsmuster für das Eingabezei chen c1 bei m=1 wird bestimmt als c1, c1 und zwei Ausgabezeichen werden für das Eingabezeichen generiert.
(Fall 3)
Falls L=5 und N=15, ist Nis=N-L=15-5=10. Zehn Codezeichen müssen unter fünf Eingabecodezeichen eingefügt werden. Tabelle 5 zeigt den Fall, wo ein Zeichenwiederholungsmuster gegeben ist als c1, c1, c1, c2, c2, c2, c3, c3, e3, c4, c4, c4, c5, c5, c5 für Codezeichen bei m=1, 2, 3, 4, 5. Gemäß dem Zeichenwiederholungsmuster von c1, c1, c1c2, c2, c2, c3, c3, c3, c4, c4, c4, c5, c5, c5 werden die Eingabecodezeichen wiederholt und N(=15) Codezeichen werden ausgegeben, wie gezeigt in 5C.
(Tabelle 5)
In Tabelle 5 sind -5, +5 Eacc, generiert während einer verschachtelten While-Schleife gemäß der Bedingung "do while Eacc ≤ 0". Deshalb, wenn die verschachtelte While-Schleife läuft, erhöhen sich Zeichenwiederholungsanzahlen. Zum Beispiel ist der Anfangsfehlersummenwert Eacc 5 und ein Fehlersummenwert Eacc für ein Eingabezeichen an der Position m=1 ist 5-2x(N-L)=5-2x10=-15 in Tabelle 5. Weil der Fehlersummenwert Eacc kleiner ist als 0, wird das Zeichen bei m=1 wiederholt. Während die Wiederholung fortgeführt wird, wird Eacc auf Eacc+ Ia*L (-15+2x5=-5) aktualisiert. Der aktualisierte Fehlersummenwert Eacc ist kleiner als 0 und so wird das Zeichen bei m=1 einmal mehr wiederholt. Dann wird Eacc erneut auf Eacc+ Ia*L (-5+2x5=5) aktualisiert. Da der aktualisierte Fehlersummenwert Eacc größer ist als 0, wird das Zeichen bei m=1 nicht wiederholt. Infolgedessen wird das Zeichen bei m=1 zweimal wiederholt. Ein Zeichenwiederholungsmuster für das Eingabezeichen c1 bei m=1 ist bestimmt als c1, c1, c1 und drei Ausgabezeichen werden generiert für das Eingabezeichen.
In den obigen Fällen wird angenommen, dass der Parameter (Ia, Ib) (2, 1) ist. Dieser Parameter (Ia, Ib) kann auf einen unterschiedlichen Wert gesetzt werden gemäß der Merkmale eines verwendeten Fehlerkorrekturcodes. Zum Beispiel kann der Fehlerkorrekturcode ein Faltungscode, ein Linearblockcode oder ein Turbocode sein. Dann kann der Parameter (Ia, Ib) gesetzt werden auf (2, 1), (4, 1), (8, 1), (L, 1) oder (L, K) (K ist eine ganze Zahl, welche 1 ≤ K ≤L erfüllt). Deshalb muss geschätzt werden, dass der Parameter (Ia, Ib) auf einen Wert gesetzt wird, welcher eine optimale Leistung gemäß dem verwendeten Fehlerkorrekturcode sicher stellt in Anbetracht seiner Merkmale, beschrieben im Folgenden in der vorliegenden Erfindung. Die folgende Gleichung bezeichnet die Position des ersten wiederholten Zeichens, Anfangs-Offset_m unter Codezeichen in einem Rahmen.
Anfangs-Offset_m = ⌈ Ib*L/Ia*Nis⌉ = ⌈(Ib/Ia)*(L/Nis)⌉ .... (1)
Bezug nehmend auf Gleichung 1 kann die Position des ersten Zeichens, welches in einem Rahmen zu wiederholen ist, eingestellt werden innerhalb des Bereichs von (L/Nis) durch Steuern des Parameters (Ia, Ib).
Wenn Ib eine Konstante ist, verringert sich der Anfangs-Offset_m, wenn Ia sich vergrößert. Daher bewegt sich die Position des ersten wiederholten Zeichens in Richtung des Anfangs des Rahmens. Falls Ia ≥ (Ib*Nis/L), ist der Anfangs- Offset_m 1. Daher wird das erste Zeichen in dem Rahmen immer wiederholt. Da Ib den Anfangs-Offset_m mit Ia steuert, ist Ib bestimmt mit einem Wert in dem Bereich von 1 ≤ Ib ≤ Ia, nachdem Ia bestimmt ist. Falls Ia eine Konstante ist, vergrößert sich der Anfangs-Offset_m und Ib verringert sich und umgekehrt. Deshalb wird die Position des ersten wiederholten Zeichens eingestellt durch Steuern von Ib. Dies bedeutet, Ia ist ein Parameter, welcher eine Zeichenwiederholungsperiode und das erste wiederholte Zeichen bestimmt, und Ib ist ein Parameter, welcher die ersten wiederholten Zeichen und die Positionen der gesamten wiederholten Zeichen bestimmt. Wie von dem Algorithmus bekannt, beeinflusst Ib nur das Setzen eines Anfangs-Eacc-Werts, und Ib beeinflusst die Zeichenwiederholungsperiode, da das Inkrement oder Dekrement Ia demgemäß, ob eine Wiederholung ausgeführt wird oder nicht, enthält. Daher bestimmt Ib die Positionen aller wiederholten Zeichen.
Tabelle 6 zeigt Anfangs-Offset_m für die obigen drei Fälle.
(Tabelle 6)
Gemäß Tabelle 6 benötigt Fall 1 keine Wiederholung und da Anfangs-Offset_m 1 ist für sowohl Fall 2 als auch Fall 3, ist das erste Zeichen die Anfangswiederholungsposition.
6 ist ein Flussdiagramm, welches den FDRT-Algorithmus, durchgeführt in der Ausführungsform der vorliegenden Erfindung, zeigt. Es wird angenommen, dass L, N und (Ia, Ib) gegeben sind, bevor der FDRT-Algorithmus durchgeführt wird.
Bezug nehmend auf 6 wird eine Initialisierung durchgeführt durch Empfangen von Eacc (=Ib*L) in Schritt 601. Eacc wird generiert durch sequentielles Reduzieren eines vorherbestimmten Anfangsfehler-Summenwerts durch ein vorherbestimmtes Dekrement, wie vorher erwähnt. In Schritt 602 wird die Codezeichenposition m auf 1 gesetzt. Es wird bestimmt, ob m kleiner als oder gleich L ist in Schritt 603. Falls m kleiner als oder gleich L ist, wird Eacc durch Eacc -(Ia*Nis) in Schritt 604 aktualisiert.
In Schritt 605 wird bestimmt, ob der aktualisierte Eacc kleiner als oder gleich mit 0 ist. Falls der aktualisierte Eacc größer ist als 0, wird m in Schritt 606 um 1 erhöht, um eine Operation des Bezeichnens der nächsten Position als eine Zeichenwiederholungsposition in Schritten 603, 604 und 605 durchzuführen. Die Prozedur des Vergleichens des aktualisierten Eacc mit 0 und Erhöhen von m wird wiederholt durchgeführt für all die Codezeichen in einem Rahmen. Deshalb werden die Schritte 603, 604 und 605 wiederholt, bis m ≤ L ist.
Falls der aktualisierte Eacc kleiner als oder gleich 0 ist in Schritt 605, wird das mte Zeichen in Schritt 607 wiederholt. In Schritt 608 wird Eacc aktualisiert durch Eacc+(Ia*L). Dann kehrt die Prozedur zu Schritt 605 zurück.
Die Schritte 603 bis 606 werden durchgeführt, um Eacc für jedes Codezeichen in dem Rahmen zu erlangen und um die wiederholten Zeichen gemäß Eacc zu bestimmen. Die Schritte 607 und 608 werden durchgeführt, um zu bestimmen, wie oft die Zeichen zu wiederholen sind und um diese zu wiederholen. Gemäß der Ausführungsform der vorliegenden Erfindung werden Nis (=N-L)= Zeichenpositionen detektiert unter L Codezeichen und Nis Zeichen an den bestimmten Positionen werden sequentiell wiederholt, wobei eine Sequenz von N Zeichen generiert wird. Hier sind die (N-L) Zeichen äquidistant unter den L Zeichen.
7 ist ein detailliertes Blockdiagramm der FDRT-Vorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zum Durchführen der Prozedur, welche in 6 gezeigt ist. In 7 repräsentiert EN ein Aktivierungssignal. Falls EN=1, wird ein korrespondierender Block aktiviert und falls EN=0, wird der Block deaktiviert. Ein Zeichenwiederholer 707 gibt einfach ein Codezeichen ck aus, welches bei jedem Taktpuls, wenn EN=0, empfangen wird, und wiederholt das Codezeichen ck, wenn EN=1. Das Aktivierungssignal EN=1 kann wiederkehrend auftreten für ein Codezeichen. Ein Aktivierungssignal EN für den Zeichenwiederholer 707 wird ausgegeben von einem Komparator 705 zum Bestimmen, ob Eacc ≤ 0. Wenn Eacc ≤ 0, gibt der Komparator 705 EN=1 aus und wenn Eacc > 0, gibt er EN=0 aus. Die Ausgabe des Aktivierungssignals EN von dem Komparator 705 wird auch in ein Register 701 und einen Subtrahierer 702 via eines Selektors 703 und eines Inverters 704 gegeben, um das Register 701 und den Subtrahierer 702 zu aktivieren.
Wie in 7 gezeigt, umfasst die FDRT-Vorrichtung gemäß der Ausführungsform der vorliegenden Erfindung das Register 701, den Subtrahierer 702, den Selektor 703, den Inverter 704, den Komparator 705, einen Addierer 706 und den Zeichenwiederholer 707. Das Register 701 lädt einen Wert (Ib*L) herunter als einen Anfangsfehler-Summenwert Eacc und speichert diesen, wenn die FDRT-Vorrichtung am Anfang betrieben wird und speichert dann Eacc, welches von dem Subtrahierer 702 empfangen wird. Der Subtrahierer 702 subtrahiert (Ia*Nis) von Eacc, welches in dem Register 701 gespeichert ist, und gibt das Subtraktionsergebnis als aktualisiertes Eacc aus. Die Operation des Registers 701 für die Initialisierung korrespondiert mit Schritt 601 der 6 und die Operation des Subtrahierers 702 korrespondiert mit Schritt 604. Nur wenn das Ausgabesignal des Inverters 704 1 ist, d.h., das Ausgangssignal des Komparators 705 ist 0, gibt der Subtrahierer 702 Eacc aus.
Der Selektor 703, welcher ein Multiplexer (MUX) sein kann, führt anfangs Eacc, welches von dem Subtrahierer 702 empfangen wird, an sowohl den Komparator 705 als auch den Addierer 706 zu und gibt dann selektiv die Werte, welche von dem Subtrahierer 702 und dem Addierer 706 empfangen werden, an sowohl den Komparator 705 als auch den Addierer 706 gemäß dem Pegel des Aktivierungssignals EN aus, welches von dem Komparator 705 empfangen wird. Falls EN=0, gibt der Selektor 703 Eacc, welches von dem Subtrahierer 702 empfangen wird, an den Komparator 705 und den Addierer 706 aus. Falls EN=1, gibt der Selektor 703 den Wert, welcher von dem Addierer 706 empfangen wird, an den Komparator 705 und den Addierer 706 aus.
Der Komparator 705 vergleicht Eacc, welches von dem Selektor 703 empfangen wird, mit 0, bestimmt, ob Eacc, welches von dem Selektor 703 empfangen wird, kleiner als oder gleich 0 ist, und gibt ein Entscheidungsergebnissignal aus. Falls Eacc kleiner als oder gleich 0 ist, gibt der Komparator 705 EN=1 aus und falls Eacc größer ist als 0, gibt der Komparator 705 EN=0 aus. Gemäß dem Aktivierungssignal EN, welches von dem Komparator 705 empfangen wird, gibt der Zeichenwiederholer 707 ein Eingabecodezeichen einfach ohne Wiederholung aus oder wiederholt das Codezeichen. Die Operationen des Selektors 703, des Registers 701 und des Subtrahierers 702 werden gesteuert durch das Aktivierungssignal EN des Komparators 705. Die Operation des Komparators 705 korrespondiert mit Schritt 605 der 6.
Der Addierer 706 addiert Eacc, welches von dem Selektor 703 empfangen wird, zu (Ia*L) und führt die Summe dem Selektor 703 zu. Wenn EN=1, wird die Summe durch den Selektor 703 selektiert. Diese Operation korrespondiert mit Schritt 608 der 6.
Falls die Eacc-Ausgabe von dem Register 701 ein erster Fehlersummenwert ist, die Eacc-Ausgabe von dem Subtrahierer 702 ein zweiter Fehlersummenwert ist, die Eacc-Ausgabe von dem Addierer 706 ein dritter Fehlersummenwert ist, die Eacc-Ausgabe von dem Selektor 703 ein vierter Fehlersummenwert ist, und Ia und Ib, welche verwendet werden, um das erste wiederholte Zeichen in einem Rahmen zu bestimmen, eine erste Variable bzw. eine zweite Variable sind (Ib ist eine ganze Zahl, welche 1 ≤ Ib ≤ Ia erfüllt), gibt das Register 701 einen ersten Parameter, welcher durch Multiplizieren des zweiten Parameters mit L erhalten wurde, als den ersten Fehlersummenwert für das erste Zeichen aus und gibt den zweiten Fehlersummenwert der vorhergehenden Zeichen als aktuälisierte erste Fehlersummenwerte für die folgenden Zeichen aus. Das Register 701 führt die Aktualisierungsoperation in Antwort auf ein Steuersignal durch, welches generiert wird, wenn der Komparator 705 bestimmt, dass der vierte Fehlersummenwert größer ist als ein vorherbestimmter Schwellenwert (z.B. 0). Der Subtrahierer 702 subtrahiert einen zweiten Parameter, welcher das Produkt der ersten Variablen und Nis (=N-L) ist, von dem ersten Fehlersummenwert und gibt das Subtraktionsergebnis als den zweiten Fehlersummenwert aus. Der Selektor 703 gibt selektiv den zweiten oder dritten Fehlersummenwert als den vierten Fehlersummenwert unter der Steuerung des Komparators 705 aus. Der Addierer 706 addiert den vierten Fehlersummenwert mit einem dritten Parameter, welcher das Produkt der ersten Variablen und L ist, und gibt die Summe als den dritten Fehlersummenwert aus. Der Komparator 705 vergleicht den vierten Fehlersummenwert mit dem vorherbestimmten Schwellenwert. Falls der vierte Fehlersummenwert größer ist als der Schwellenwert, gibt der Komparator 705 ein Steuersignal aus, um den Selektor 703 zu steuern, um den zweiten Fehlersummenwert als den vierten Fehlersummenwert zu selektieren. Falls der vierte Fehlersummenwert kleiner als oder gleich dem Schwellenwert ist, gibt der Komparator 705 ein Steuersignal aus, um den Selektor 703 zu steuern, um den dritten Fehlersummenwert als den vierten Fehlersummenwert zu selektieren.
Der Inverter 704 ist verbunden zwischen dem Komparator 705 und dem Register 701, und aktiviert das Register 701 in Antwort auf das Steuersignal von dem Komparator 705, so dass das Register 701 den ersten Fehlersummenwert auf den zweiten Fehlersummenwert aktualisiert. Der Zeichenwiederholer 707 empfängt ein Entscheidungsergebnis von dem Komparator 705 und fügt Zeichen ein, für welche die Fehlersummenwerte geringer oder gleich dem Schwellenwert sind, durch Wiederholung, um dabei eine Sequenz von N Zeichen zu generieren.
Ausführungsform 2
Das FDRT-Schema gemäß der ersten Ausführungsform der vorliegenden Erfindung ermöglicht gleichmäßige Punktierung oder gleichmäßige Wiederholung (Einfügung) in Anbetracht des Merkmals, dass faltungskodierte Zeichen oder linearblockkodierte Zeichen fast die gleiche Fehleranfälligkeit in einem Rahmen oder einem Codewort zeigen. Dieses FDRT-Schema ist auch anwendbar auf Turbocodes durch Setzen geeigneter Parameter, was hier im Folgenden beschreiben werden wird.
8 ist ein Blockdiagramm einer FDRT-Vorrichtung gemäß einer anderen Ausführungsform der vorliegenden Erfindung. Ein R=1/3 Turbokodierer wird verwendet in der FDRT-Vorrichtung.
Bezug nehmend auf 8 kodiert ein Kodierer 801 Quellinformation und gibt eine Sequenz von L Codezeichen aus. Ein Demultiplexer (DEMUX) 802 separiert die L Codezeichen in eine X-Gruppe mit L1 Informationszeichen, eine Y-Gruppe mit L2 Paritätszeichen und eine Z-Gruppe mit L3 Paritätszeichen. Hier ist L=L1+L2+L3 und L1, L2 und L3 können identisch oder verschieden sein. Für die Eingabe der L1 Informationszeichen gibt ein erster FDRT-Block 803 N1 Zeichen aus durch Einfügen von (N1-L1) Zeichen unter den L1 Codezeichen. Der erste FDRT-Block 803 bestimmt im Allgemeinen äquidistante (N1-L1) Zeichenpositionen und wiederholt sequentiell die (N1-L1) Zeichen an den bestimmten Positionen. Für die Eingabe der L2 Informationszeichen gibt ein zweiter FDRT-Block 804 N2 Zeichen durch Einfügen von (N2-L2) Zeichen unter den L2 Codezeichen aus. Der zweite FDRT-Block 804 bestimmt im Allgemeinen äquidistante (N2-L2) Zeichenpositionen und wiederholt sequentiell die (N2-L2) Zeichen an den bestimmten Positionen. Für die Eingabe der L3 Informationszeichen gibt ein dritter FDRT-Block 805 N3 Zeichen durch Einfügen von (N3-L3) Zeichen unter den L3 Codezeichen aus. Der dritte FDRT-Block 805 bestimmt im Allgemeinen äquidistante (N3-L3) Zeichenpositionen und wiederholt sequentiell die (N3-L3) Zeichen an den bestimmten Positionen. Ein MUX 806 multiplext die N1 Zeichen, N2 Zeichen und N3 Zeichen, welche von den FDRT-Blocks 803, 804 und 805 empfangen werden, und gibt N Zeichen aus. Hier ist N1+N2+N3=N und N1, N2 und N3 können identisch oder verschieden sein. Ein Verschachtler 807 verschachtelt die N Zeichen, welche von dem MUX 806 empfangen werden, und gibt N verschachtelte Zeichen aus.
Wie von 8 bekannt, wird die Codezeichenausgabe von dem R=1/3 Turbokodierer 802 separiert in die X-Gruppe (L1) mit Informationszeichen, die Y-Gruppe (L2) mit Paritätszeichen und die Z-Gruppe (L3) mit Paritätszeichen und die Gruppen werden separat FDRT-verarbeitet. Der FDRT-Algorithmus, welcher oben beschrieben ist, ist ebenso angewandt auf die FDRT-Blöcke 803, 804 und 805, nur wenn Parameter (Li, Ni) und (Iai, Ibi) bestimmt werden für jeden FDRT-Block. Wie oben erwähnt, sind L=L1+L2+L3 und N=N1+N2+N3. Deshalb ist die wichtige Frage des Verbesserns der Leistung eines Turbocodes, wie die (N-L) eingefügten Zeichen auf die Gruppen verteilt werden. Die optimale Turbocodeleistung kann erreicht werden durch Bestimmen einer unterschiedlichen Anzahl von eingefügten Zeichen für jede Gruppe gemäß der Fehleranfälligkeit der Gruppe, unter Steuerung der obigen Parameter. Zum Beispiel, falls die Informationszeichengruppe X relativ signifikant ist, wird die Anzahl von wiederholten Zeichen für die X-Gruppe erhöht (z.B. L/2) und die verbleibende Anzahl verfügbarer wiederholter Zeichen wird in zwei gleiche Hälften geteilt für die Y- und Z-Gruppen (z.B. L/4 für jede). Da die Bestimmung der Anzahl der wiederholten Zeichen in Beziehung steht mit einer Coderate und einem Generatorpolynom, ist es nötig, Parameter zu optimieren, welche erforderlich sind, um eine optimale Datenrate und ein optimales Generatorpolynom zu erreichen. Die Optimierung der Parameter wird hierin nicht beschrieben werden, aber empirische Optimalwerte können als die Parameter verwendet werden. Wenn einmal Li, Ni, Iai und Ibi für jede Gruppe bestimmt sind, führt jeder FDRT-Block Zeicheneinfügung (d.h. Zeichenwiederholung) auf die gleiche Art und Weise wie vorher beschrieben durch.
Ausführungsform 3
Die dritte Ausführungsform der vorliegenden Erfindung wird bereit gestellt, um die Leistung eines Turbocodes zu optimieren, sogar wenn die X-, Y- und Z-Gruppen als eine Codesequenz ausgegeben werden, wie ein Faltungscode oder ein Linearblockcode. Dies bedeutet, dass gleichmäßige Zeicheneinfügung oder – wiederholung durchgeführt wird auf Codezeichen in einer Rahmenausgabe von einem Turbokodierer auf die gleiche Art und Weise wie für einen Faltungscode. Zusätzlich wird ein Anfangs-Offset gesteuert, um die folgende Bedingung in Anbetracht der Merkmale eines Turbocodes zu erfüllen und somit eine Leistung zu erreichen, welche angenähert ist an die Leistung in der zweiten Ausführungsform.
(Bedingung) Ein Turbocode wird verwendet und Wiederholung der X-Gruppe wird verstärkt, falls möglich, um die optimale Leistung des Turbocodes in einem Kodierer sicher zu stellen, welcher Codezeichen als eine Sequenz ausgibt.
Um die obige Bedingung zu erfüllen, stellt die dritte Ausführungsform der vorliegenden Erfindung ein Offset-Steuerverfahren bereit.
In einem Kommunikationssystem, wo die Anzahl von Ausgabecodezeichen eines R=1/3 Turbocode-Kodierers größer ist als die Größe eines Verschachtlers, welcher nach dem Turbokodierer verbunden ist, werden die Codezeichen typischerweise wiederholt und dann punktiert, um die Codezeichen an die Verschachtlergröße anzupassen. Falls eine Zeichenpunktierungsperiode ein Vielfaches von 3 ist und eine Punktierung mit dem ersten Codezeichen beginnt, impliziert dies, dass nur Informationszeichen nacheinander punktiert werden. Zum Beispiel, falls L=15 und N=20, werden die Codezeichen M mal (=2) wiederholt und die Anzahl von punktierten Zeichen ist P=LM-N=10. Deshalb ist eine durchschnittliche Punktierungsperiode 3. Die Leistung des Turbocodes in diesem Fall wird verschlechtert im Vergleich zum Punktieren von Paritätszeichen. Dieses Problem wird ebenso beobachtet in dem FDRT-Schema, wo Codezeichen für Datenratenanpassung wiederholt eingefügt werden.
9 ist eine Ansicht, auf welche Bezug genommen wird zum Beschreiben des Problems, welches möglicherweise erzeugt wird, wenn eine Sequenz von turbokodierten Zeichen einer FDRT-Verarbeitung unterliegt. Bezug nehmend auf 9, falls ein R=1/3 Turbokodierer verwendet wird, generiert der Turbokodierer sequenziell Informationszeichen 1, 4, 7, 10, 13, 16 einer X-Gruppe, Paritätszeichen 2, 5, 8, 11, 14, 17 einer Y-Gruppe und Paritätszeichen 3, 6, 9, 12, 15, 18 einer Z-Gruppe. Obwohl die markierten Informationszeichen wiederholt werden, werden die Informationscodezeichen eine kleine Zeichenenergie relativ zu den Paritätszeichen haben. Als ein Ergebnis wird die Leistung eines Turbocodes verschlechtert. Dieses Problem kann gelöst werden durch Steuern von nichtwiederholten Zeichenpositionen durch Einführen eines Anfangs-Offset-Konzepts, welches als Gleichung 1 ausgedrückt ist und somit den Paritätszeichen erlaubt, periodisch nicht-wiederholt zu sein.
10 zeigt Beispiele von Zeichen, welche erzeugt werden, wenn das Anfangs-Offset-Konzept auf FDRT-Verarbeitung einer Sequenz von turbokodierten Zeichen gemäß einer dritten Ausführungsform der vorliegenden Erfindung angewandt wird. Es kann aus 10 gesehen werden, dass die Informationszeichen 1, 4, 7, 10, 13, 16 wiederholt werden, wohingegen die Paritätszeichen 2, 5, 8, 11, 14, 17 oder 3, 6, 9, 12, 15, 18 nicht wiederholt werden.
(Tabelle 7)
Tabelle 7 listet Offset-Steuerwerte gemäß den Datenraten auf, um das Problem zu lösen, welches auftritt beim Wiederholen von Nicht-Informationszeichen innerhalb einer Codezeichenausgabe von einem Turbokodierer. Dieses Problem wird auch beobachtet, wenn die Informationszeichen punktiert werden, aber die folgende Beschreibung ist beschränkt auf den vorherigen Fall. Ein Problem tritt auf, wenn D 2 ist oder ein Vielfaches von 2 für R=1/2, wenn D 3 ist oder ein Vielfaches von 3 für R=1/3 und wenn D 4 ist oder ein Vielfaches von 4 für R=1/4. "Offset-Steuerwert" in Tabelle 7 ist ein Offset-Wert, welcher gegeben ist, um das vorher erwähnte Problem zu lösen. Zum Beispiel, falls R=1/3, wird ein Zeichen-Offset von +1 zugeordnet, um die Paritätszeichen 2, 5, 8, 11, 14, 17 der Y-Gruppe periodisch nicht-wiederholt zu machen. Ähnlich macht ein Zeichen-Offset von +2 die Paritätszeichen 3, 6, 9, 12, 15, 18 der Z-Gruppe periodisch nicht-wiederholt. Die Offset-Steuerung kann implementiert werden auf vielen Wegen. Deshalb ist die Offset-Steuerung, welche hier beschrieben ist, ein reines Beispiel. Die Offset-Steuerung löst das Problem von erfolgreicher Nicht-Wiederholung von Informationszeichen, welche am signifikantesten in einem Turbocode sind und verbessert die Leistung.
Die Verwendung des Parameters (Ia, Ib) wird beschrieben werden als ein Weg der Offset-Steuerung. Die Position des ersten wiederholten Zeichens in einem Rahmen, Anfangs-Offset_m wird bestimmt durch Gleichung 1, wie vorher gesagt. Gemäß Gleichung 1 steuert der Parameter (Ia, Ib) eine Wiederholungsperiode (L/Nis) durch (Ib/Ia). Deshalb, falls D 2m, 3m oder 4m (m=1, 2, 3,...) gemäß den Datenraten ist, kann der Anfangs-Offset (Anfangs-Offset_m) bestimmt werden, um eine Position einer gewünschten Zeichenwiederholung durch Verwenden von (Ib/Ia) zu setzen. Dies bedeutet, dass der Anfangs-Offset_m bestimmt werden kann durch Setzen von (Ib/Ia)=(Nis/L)* 1, (Ib/Ia)=(Nis/L)*2, (Ib/Ia)=(Nis/L)*3, (Ib/Ia)=(Nis/L)*4, um die Offset-Steuerwerte zu bestimmen, wie in Tabelle 7 gezeigt, gemäß den Datenraten eines Turbocodes und durch geeignetes Selektieren eines (Ib/Ia) Wertes in Anbetracht von L und N.
11 ist ein Flussdiagramm, welches eine Anfangs-Offset-Bestimmungsoperation zeigt, um die Position des ersten wiederholten Zeichens zu bestimmen in einem Rahmen nach Kodierung in einem Kodierer, welcher Codezeichen in einer Sequenz ausgibt, durchgeführt in der dritten Ausführungsform der vorliegenden Erfindung. Bezug nehmend auf 11 wird eine Coderate bestimmt in Schritt 1101. Die Coderate kann 1/2, 1/3 oder 1/4 sein. In Schritt 1103 werden die Größe eines Eingaberahmens L und die Größe eines Ausgaberahmens N bestimmt. L ist die Anzahl von Zeichen, welche in einem FDRT-Block eingegeben werden oder von einem Kodierer ausgegeben werden, und N ist die Anzahl von Zeichen, welche von dem FDRT-Block ausgegeben werden. L und N werden durch eine höhere Schicht bereit gestellt. Ein Optimalwert (Ia, Ib) ist bestimmt durch Gleichung 1 in Schritt 1105, ein Anfangs-Offset wird erlangt von dem Parameter (Ia, Ib) in Schritt 1107 und der oben beschriebene FDRT-Algorithmus wird in Schritt 1109 in der vorliegenden Erfindung durchgeführt.
12 ist ein anderes Flussdiagramm, welches eine Anfangs-Offset-Bestimmungsoperation zeigt, um die Position des ersten wiederholten Zeichens zu bestimmen in einem Rahmen nach Kodierung in einem Kodierer, welcher Code zeichen in einer Sequenz ausgibt, durchgeführt in einer vierten Ausführungsform der vorliegenden Erfindung. Bezug nehmend auf 12 wird eine Coderate bestimmt in Schritt 1201. Die Coderate kann 1/2, 1/3 oder 1/4 sein. In Schritt 1203 werden die Größe eines Eingaberahmens L und die Größe eines Ausgaberahmens N bestimmt. L ist die Anzahl von Zeichen, welche in einen FDRT-Block eingegeben werden oder von einem Kodierer ausgegeben werden, und N ist die Anzahl von Zeichen, welche von dem FDRT-Block ausgegeben werden. L und N werden durch eine höhere Schicht bereit gestellt. Ein Offset, welcher eine Konstante ist, wird bestimmt gemäß der bestimmten Datenrate in Schritt 1205. Zum Beispiel ist der Offset gegeben als +1 für R=1/2, +1 oder +2 für R=1/3 und +1, +2 oder +3 für R=4. Dann wird der oben beschriebene FDRT-Algorithmus in Schritt 1207 in der vorliegenden Erfindung durchgeführt.
In Übereinstimmung mit der vorliegenden Erfindung, wie oben beschrieben, werden L Codezeichen in einem Rahmen, welcher gemäß einer variablen Datenrate vaiiert, angepasst an eine feste Verschachtlergröße N in einer einfachen Struktur durch Steuern eines Anfangs-Offsets und somit eingefügte Zeichen innerhalb des Rahmens gleichmäßig verteilt in einem Datenkommunikationssystem unter Verwendung eines Fehlerkorrekturcodes, wie ein Faltungscode, ein Linearblockcode oder ein Turbocode. Infolgedessen können Daten gemäß der Datenraten ohne Leistungsverschlechterung flexibel übertragen werden.
Während die Erfindung gezeigt und beschreiben wurde mit Bezug auf bestimmte vorteilhafte Ausführungsformen davon, wird durch den Fachmann verstanden werden, dass verschiedene Änderungen in Form und Detail darin gemacht werden können, ohne sich von dem Geist und dem Umfang der Erfindung zu entfernen, wie durch die angefügten Ansprüche definiert.

Claims

Übertragungsvorrichtung in einem Kommunikationssystem, welche aufweist: einen Kodierer (200) zum Generieren einer Sequenz von L Codezeichen durch Kodieren von Quelleninformation; einen Kanalverschachtler (220) zum Empfangen einer Sequenz von N Zeichen, welche größer ist als die L Codezeichen; und einen Flexible Datenratenübertragungs-Block (230) zum Generieren der Sequenz von N Zeichen von der Sequenz von L Codezeichen durch Detektieren von Zeichen an im Wesentlichen äquidistanten N-L Positionen unter den L Codezeichen und für jedes detektierte Zeichen zum sequentiellen Einfügen des detektierten Zeichens vor oder nach der Position des detektierten Zeichens in der Sequenz von L Codezeichen durch Wiederholung.
Übertragungsvorrichtung gemäß Anspruch 1, wobei der Kodierer (200) ein Faltungskodierer ist.
Übertragungsvorrichtung gemäß Anspruch 1, wobei der Kodierer (200) ein Linearblock-Kodierer ist.
Übertragungsvorrichtung gemäß Anspruch 1, wobei der Kodierer (200) ein Turbokodierer ist.
Vorrichtung zum Generieren einer Sequenz von N Zeichen von einer Sequenz von L Codezeichen, welche kleiner ist als die N Zeichen, in einem Kommunikationssystem, welches aufweist einen Kodierer zum Generieren der Sequenz von L Codezeichen und einen Zeichenwiederholer (707) zum Wiederholen von N-L Zeichen unter den L Codezeichen, um die Sequenz von N Zeichen zu generieren, wobei die Vorrichtung aufweist: ein Register (701) zum Ausgeben eines ersten Parameters, welcher das Produkt einer zweiten Variablen Ib und L ist, als einen ersten Fehlersummenwert, wobei eine erste Variable Ia und die zweite Variable Ib verwendet werden, um die Position des ersten wiederholten Zeichens in einem vorherbestimmten Rahmen zu bestimmen, und die zweite Variable Ib eine ganze Zahl ist, welche 1 ≤ Ib ≤ Ia erfüllt; einen Subtrahierer (702) zum Subtrahieren eines zweiten Parameters, welcher das Produkt der ersten Variablen und N-L ist, von dem ersten Fehlersummenwert und zum Ausgeben des Subtraktionsergebnisses als einen zweiten Fehlersummenwert; einen Selektor (703) zum Empfangen des zweiten Fehlersummenwerts und eines dritten Summenwerts und zum selektiven Ausgeben des zweiten oder dritten Fehlersummenwerts als einen vierten Fehlersummenwert; einen Addierer (706) zum Empfangen des vierten Fehlersummenwerts, welcher den vierten Fehlersummenwert zu einem dritten Parameter addiert, welcher das Produkt der ersten Variablen und L ist, und zum Ausgeben der Summe als den dritten Fehlersummenwert; einen Komparator (705) zum Vergleichen des vierten Fehlersummenwerts mit einem vorherbestimmten Schwellenwert und zum Generieren eines Ausgabesignals gemäß einem Ergebnis des Vergleichs, und einen Zeichenwiederholer (707) zum Empfangen von wenigstens einem Ausgabesignal von dem Komparator für jedes Zeichen und zum Wiederholen eines Zeichens, für welches ein Ausgabesignal von dem Ergebnis ist, dass der Fehlersummenwert kleiner als oder gleich dem Schwellenwert ist, dabei die Sequenz von N Zeichen generierend, wobei der Komparator (705) ein Steuersignal ausgibt, um den Selektor (703) zu steuern, den zweiten Fehlersummenwert als den vierten Fehlersummenwert zu selektieren, falls der vierte Fehlersummenwert größer ist als der Schwellenwert, und ein Steuersignal ausgibt, um den Selektor (703) zu steuern, den dritten Fehlersummenwert als den vierten Fehlersummenwert zu selektieren, falls der vierte Fehlersummenwert kleiner als oder gleich dem Schwellenwert ist; und wobei das Register (701) den ersten Parameter als den ersten Fehlersummenwert für das erste Zeichen unter den L Codezeichen und die zweiten Fehlersummenwerte der vorhergehenden Zeichen als aktualisierte erste Fehlersummenwerte für die folgenden Zeichen ausgibt.
Vorrichtung gemäß Anspruch 5, weiter aufweisend einen Inverter (704), welcher zwischen dem Komparator (705) und dem Register (701) verbunden ist, zum Aktivieren des Registers (701) als Antwort auf ein Steuersignal von dem Komparator (705), um den ersten Fehlersummenwert mit dem zweiten Fehlersummenwert zu aktualisieren.
Vorrichtung gemäß Anspruch 6, wobei das Register (701) in Antwort auf das Steuersignal aktiviert ist, falls der Komparator (705) bestimmt, dass der vierte Fehlersummenwert größer ist als der Schwellenwert, den ersten Fehlersummenwert mit dem zweiten Fehlersummenwert aktualisiert, und den aktualisierten ersten Fehlersummenwert ausgibt.
Vorrichtung gemäß Anspruch 5, wobei der Schwellenwert 0 ist.