KR100734346B1

KR100734346B1 - 데이터 레이트 매칭 방법

Info

Publication number: KR100734346B1
Application number: KR1020000044803A
Authority: KR
Inventors: 김기준; 윤영우; 이영조; 권순일
Original assignee: 엘지전자 주식회사
Priority date: 2000-08-02
Filing date: 2000-08-02
Publication date: 2007-07-03
Also published as: KR20020011499A

Abstract

본 발명은 비트열에 대해, 소정의 코딩 레이트로 채널 코딩을 수행하는 단계와, 상기 채널 코딩된 비트열의 구성 비트에 대해, 인터리버 사이즈에 정합하도록, 제 1 반복 팩터 또는 제 2 반복 팩터를 적용하여, 비트 반복을 수행하되, (a) 제 1 반복 팩터를 적용할 비트 수(R)와 시스테메틱 비트 수(I)를 비교하는 단계 및 (b) R ≤ I 인 경우, 상기 시스테메틱 비트들에 상기 제 1 반복 팩터를 적용하여 비트 반복을 수행하고, R > I 인 경우, 상기 시스테메틱 비트들 및 패리티 비트들에 상기 제 1 반복 팩터를 적용하여 비트 반복을 수행하는 단계 및 상기 비트 반복된 비트열에 대해, 인터리빙을 수행하는 단계를 포함하여 이루어지며, 이를 통해, 보다 중요한 시스테메틱 비트들에 대해 우선적으로 높은 반복 팩터를 적용하여 비트 반복을 수행할 수 있는 효과가 있다.

시스테메틱 비트 그룹, 제1 구성 부호기 비트 그룹, 제2 구성 부호기 비트 그룹, 패리티 비트 그룹

Description

데이터 레이트 매칭 방법{Method for Data Rate Matching}

도 1은 일반적인 터보 코드 방식을 위한 채널 부호화기의 블록 구성도.

도 2는 종래 기술에 따른 가변 데이터 레이트 매칭 방법을 나타낸 도면.

도 3은 본 발명에 따른 터보 코드 방식을 위한 심볼 반복 과정을 설명하기 위한 도면.

도 4는 본 발명에 따른 시스테메틱 비트 그룹의 우선 순위를 고려한 반복 알고리즘을 설명하기 위한 도면.

도 5는 본 발명에 따른 터보 코드 심볼들을 코드 그룹으로 나누어 각 코드 그룹간 균일한 심볼 반복이 이루어지도록 하는 알고리즘을 설명하기 위한 도면.

본 발명은 차세대 이동 통신에 관한 것으로, 특히 물리 계층상에서 터보 코드를 사용하는 경우 가변 데이터 레이트를 지원하기 위한 가변 데이터 레이트 매칭 방법에 관한 것이다.

차세대 이동 통신(3GPP2)에서 채널 코딩된 데이터들이 물리 계층에 매핑되도 록 하기 위해서는 시스템에서 원하는 데이터 레이트로 조정할 필요가 있다.

이를 위해서 시스템에서는 고정 데이터 레이트 및 가변 데이터 레이트 방식을 지원하는데, 특히 데이터 전송 모드 중에서 가변 데이터 레이트 방식은 차세대 이동 통신(3GPP2)의 각각의 무선 구조상에서 지원하고 있는 표준의 전송율 이외에도 임의의 전송율을 지원할 수 있도록 하는 전송 방법이다.

특히, 차세대 이동 통신(3GPP2)의 19.2kbps 이상의 전송율에서는 보조 채널(Supplemental Channel)을 통하여 터보 코드를 채널 부호화 방법으로 지원할 수 있도록 규정하고 있다.

이러한 터보 코드는 도 1에서와 같이 두 개의 중첩 시스터메틱 컨벌루션(Recursive Systematic Convolutional;이하 RSC라 약칭함)(10,11) 부호화기와 랜덤한 특성을 가지는 인터리버(12)를 통하여 상기 두 개의 구성 부호화기를 병렬로 연결시켜 구성된다.

현재 차세대 이동 통신(3GPP2)상에서 규정하고 있는 터보 코드의 구성 RSC 부호화기(10,11)는 코딩율이 1/3인 RSC 부호화기이고, 궤환 성분에 대한 폴리노미얼(polynomial)은 8진수로 '13'을 사용하고 패리티를 위한 폴리노미얼은 '15'와,'17'을 사용하고 있다.

그리고 터보 부호화기의 인터리버(12)로는 선형 합동 시퀀스(Linear Congruential Sequence) 방식을 사용한 인터리버를 사용하고 있다.

그러므로, 종래 기술에서는 1/3 레이트의 구성 부호화기를 병렬 연결한 구조를 가지므로, 기본적인 터보 부호화기의 출력 레이트는 1/6 레이트를 가진다.

그러나, 실제로 차세대 통신 시스템(3GPP2)의 각각의 무선 구조상에서 가질 수 있는 부호화기의 코드율은 1/2, 1/3, 1/4이며, 이를 지원할 수 있도록 하는 펑처링 패턴이 필요하게 된다.

따라서, 종래에는 다음 표 1과 표 2에 의한 펑처링 패턴을 가지고, 데이터 또는 테일에 대한 비트 펑처링을 수행한다.

	레이트 1/2	레이트 1/3	레이트 1/4
X_k	1111	1111	1111
Y_k	1010	1111	1111
Z_k	0000	0000	1010
X_k'	0000	0000	0000
Y_k'	0101	1111	0101
Z_k'	0000	0000	1111

	레이트 1/2	레이트 1/3	레이트 1/4
X_k	1111	1111	1111
Y_k	1111	1111	1111
Z_k	0000	1111	1111

이때, 각각의 무선 구조상의 보조 채널 상에서, 터보 인터리버의 사이즈가 378비트 이상의 데이터 전송율에 대해서는 터보 코드를 사용할 수 있으며, 이 경우 보조 채널에 대한 가변 데이터 레이트를 지원한다면 터보 코드에 대한 가변 데이터 레이트도 지원해야 하는 것으로 생각할 수 있다.

따라서, 현재 가변 데이터 레이트를 지원하기 위한 펑처링 기법은 균일한 심볼 반복 알고리즘을 사용하여 블록 인터리버의 길이가 N이고, 채널 부호화기의 출력열의 길이가 L이라고 할 때, (N-L)개만큼의 비트 반복을 균일한 방식으로 수행하여, L개의 비트열에서 비트 위치별로 다른 위치에 비하여 최대 1번 더 반복시키는 방법을 사용하며, 여기서 다른 위치에 비하여 1번 더 반복되는 비트들의 위치를 전체 L개의 비트열 상에 균일한 간격으로 배치시키는 방법을 사용한다.

이하에서 설명할 종래의 알고리즘은 채널 부호기의 하나의 코드 심볼을 구성하는 각각의 코드 비트들의 중요도를 모두 같다고 생각했을 경우 좋은 성능을 줄 것으로 생각되는 방법이다.

도 2는 종래 기술에 따른 가변 데이터 레이트 매칭 방법을 나타낸 도면이다.

도 2를 참조하면, 심볼 반복을 위한 입력열의 길이(I)는 채널 부호화기의 출력열의 길이 L(=nI)이 된다.(S20)

이때, 심볼 반복에서는 (N-L)개 만큼의 추가적인 반복횟수를 가지도록 하여야 하며, 수신단의 복호기의 성능을 최적화시키기 위해서는 이 추가적인 (N-L)개의 비트들의 반복되는 위치들이 코드 비트열 L개에 대하여 균일하게 배치되어야 한다.(S21)

그리고, 상기 (N-L)개의 비트들이 채널 부호화기의 전체 비트열에 대해 균일하게 심볼 반복됨으로써, 펑처링 과정이 생략된 상태에서 인터리빙 과정이 수행된다.(S22)

따라서, 종래 기술에서는 먼저 두 개의 반복 팩터 M₁과, M₂를 다음 식과 같이 정의한다.

이때, 전체 L개의 비트열 중에서 M₂번의 비트 반복을 수행해야하는 위치의 비트 개수를 K₁으로 정의하고, 이러한 K₁은 다음 수학식 3과 같이 N과 L의 모듈로 연산을 통하여 산출된다.

상기 K₁과 유사하게, M₁번의 비트 반복을 수행해야 하는 위치의 비트 개수를 K₂로 정의할 때 K₂는 다음 수학식 4와 같이 산출된다.

따라서, 심볼 반복기의 출력열의 길이 N은 다음 수학식 5와 같이 표현된다.

이때, 상기 M₁과 M₂에 의한 심볼 반복이 전체 출력열 L에 대하여 균일하게 배치되도록 하기 위하여, 전체 L개의 비트 위치 가운데에서, M₂번의 반복을 수행해야 하는 위치의 개수 K₁개를 균일하게 선택하도록 한다.

이를 위해서 종래 기술에서는 다음과 같은 알고리즘을 이용한다.

이하 채널 부호화기의 출력열의 길이(i)는 "0 ≤i< L"의 인덱스를 갖는다.

for(i=0;i< L;i++){

if((i*K₁)mod L< K₁) ;비트 반복되는 위치를 찾기 위하여 K₁만큼씩 증가

repeat i_thbit repetition factor M₂;반복 팩터 M₂에 의해 비트 반복 수행

else repeat i_thbit repetition factor M₁;반복 팩터 M₁에 의해 비트 반복 수행

}

즉, 상기 알고리즘에서 비트 인덱스를 0부터 증가시켜가면서, 한 번의 비트 인덱스의 증가마다, 테스트하고자 하는 비트 수를 K₁만큼씩 증가시키면서 이 값의 (mod L)값을 K₁과 비교하여, K₁보다 작은 경우에는 M₂의 반복 팩터를 가지게 하고, k₁보다 크거나 같은 경우에는 M₁의 반복 팩터를 가지고 K₁만큼의 증가된 해당 위치에서 비트 반복을 수행하도록 한다.

그러나 종래 기술에 따른 심볼 반복과 펑처링 기법을 터보 코드에 적용하는 경우에는 문제가 발생할 수 있다.

그러나, 하나의 코드 심볼을 구성하는 각각의 코드 비트들의 중요도가 서로 다르다고 생각하면 종래 기술로 레이트 매칭을 수행하는 경우, 문제점이 발생할 수 있다.

즉, 중요도가 높은 코드 비트에 반복의 우선 순위를 주는 것이 보다 성능면에서 바람직한 것으로 생각되지만 종래 기술로는 이러한 우선 순위를 주는 것이 불가능하게 된다.

이때, 터보 코드의 시스테메틱 비트는 복호 알고리즘의 수렴 특성을 결정짓는데 중요한 역할을 하는 비트라고 볼 수 있으며, 따라서 시스테메틱 비트열에 반복의 우선 순위를 두는 알고리즘을 구성하는 것이 바람직하다. 또한 하나의 코드 심볼을 구성하는 코드 비트들은 각각 서로 다른 구성 부호기의 출력으로 생각할 수 있으며, 가능하다면 서로 다른 부호기의 출력 비트들에 대하여 되도록 균등한 에너지를 주는 것이 바람직할 것으로 생각된다.

따라서, 본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 시스테메틱 출력 비트열에 대한 심볼 반복의 우선 순위를 주기 위한 가변 레이트 매칭 방법을 제공하기 위한 것이다.

본 발명의 다른 목적은 시스테메틱 출력 비트열에 대한 심볼 반복을 우선적으로 수행하고, 제 1 구성 부호기의 출력 비트열과, 제 2 구성 부호기의 출력 비트열에 대한 균등한 양의 심볼 반복을 통하여 에너지의 균형을 유지시키기 위한 가변 레이트 매칭 방법을 제공하기 위한 것이다.

본 발명의 또 다른 목적은 각각의 구성 부호기의 출력 비트열들 내에서 균일한 반복 조건을 만족시키기 위한 가변 레이트 매칭 방법을 제공하기 위한 것이다.

삭제

본 발명은, 비트열에 대해, 소정의 코딩 레이트로 채널 코딩을 수행하는 단계와, 상기 채널 코딩된 비트열의 구성 비트에 대해, 인터리버 사이즈에 정합하도록, 제 1 반복 팩터 또는 제 2 반복 팩터를 적용하여, 비트 반복을 수행하되, (a) 제 1 반복 팩터를 적용할 비트 수(R)와 시스테메틱 비트 수(I)를 비교하는 단계 및(b) R ≤ I 인 경우, 상기 시스테메틱 비트들에 상기 제 1 반복 팩터를 적용하여 비트 반복을 수행하고, R > I 인 경우, 상기 시스테메틱 비트들 및 패리티 비트들에 상기 제 1 반복 팩터를 적용하여 비트 반복을 수행하는 단계 및 상기 비트 반복된 비트열에 대해, 인터리빙을 수행하는 단계를 포함하여 이루어진다.
또한, 본 발명은, 길이 I 를 갖는 정보 비트열을 1/n 코딩 레이트로 터보 코딩을 수행하여, L 길이의 비트열을 출력하고, 상기 출력 비트열이 인터리버 사이즈 N 에 정합하도록 레이트 매칭을 수행하는 방법에 있어서, 상기 터보 코드로 채널 코딩된 출력 비트열이 일정한 심볼 레이트가 되도록 상기 채널 코딩된 출력열을 적어도 하나 이상의 비트 그룹들로 구분하는 단계 및 상기 구분된 그룹들 중 시스테메틱 비트를 포함하는 비트 그룹에 우선적으로 제 1 반복 팩터를 적용하여 비트 반복을 수행하는 단계를 포함하여 이루어진다.
이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.

도 3은 본 발명에 따른 터보 코드 방식을 위한 심볼 반복 과정을 설명하기 위한 도면이다.

일반적으로, 1/n 레이트의 터보 부호기의 입력열의 길이 I는 테일(tail) 부분과 예비(Reserved) 비트 부분을 포함한 정보 비트의 길이이고, 터보 부호기의 출력열의 길이가 L이라고 하고, n을 터보 부호기의 코드 레이트의 역수라고 가정하면, 상기 I는 L/n의 관계에 의하여 추정되기도 한다.

본 발명에서는 도 3을 참고로 하여, 우선적으로 터보 코드방식을 이용한 채널 부호기의 출력열들(S30)을 각각 시스테메틱 비트 그룹과, 제1 구성 부호기의 비트 그룹과, 그리고 제2 구성 부호기의 비트 그룹들로 나누고 현재의 비트가 위의 3가지 그룹들 중 어느 그룹에 속하는지를 판단하여 그 해당 그룹에 채널 코딩 레이트에 따라 임의의 비트 인덱스를 할당한다.(S31)

이 과정이 끝나면 결과적으로 시스테메틱 비트 그룹의 길이는 I가 되고(S32), 제1 구성 부호기의 비트 그룹의 길이는 "

"가 되고(S33), 제2 구성 부호기의 비트 그룹의 길이는 "

"로 표현된다(S34).

다음으로, 시스테메틱 비트 그룹에 대하여 심볼 반복의 우선 순위를 두기 위하여 다음과 같은 알고리즘을 이용한다.

제1 알고리즘

우선적으로, 전체 길이 L을 갖는 채널 부호기의 출력 비트열들에 대하여 "M+1"의 반복 팩터를 가져야 하는 전체 비트 개수 R은 "N mod L"로 정의되고, 반복 팩터 M은 "

"로 정의된다.

이때 R값은 도 3에서 분리한 개개의 비트 그룹 즉, 시스테메틱 비트 그룹과, 제1 구성 부호기의 비트 그룹과, 제2 구성 부호기의 비트 그룹에서 균일하게 이루어져야 하므로 각 비트 그룹에서 반복 팩터 "M+1"에 의하여 비트 반복되어야 할 비트의 개수는 R₀, R₁, R₂로 각각 명명되고, 다음 수학식 6, 수학식 7, 수학식 8과 같이 정의된다.

, ( 인 경우)

, (

인 경우)

상기 수학식 6에서 R₀는 시스테메틱 비트 그룹에서 "M+1"의 반복 팩터를 가 지는 비트의 개수이다. 즉, 채널 부호기의 전체 출력열에서 반복 팩터 "M+1"에 의하여 비트 반복되어야 비트 개수 R이 정보 비트열의 길이 I보다 작거나 같은 경우에 시스테메틱 비트 그룹에 대하여 반복 팩터 "M+1"에 의한 비트 반복은 전적으로 시스테메틱 비트 그룹에서만 발생되고, 채널 부호기의 전체 출력열에서 반복 팩터 "M+1"에 의하여 비트 반복되어야 비트 개수 R이 정보 비트열의 길이 I보다 큰 경우에는 최소한의 정보열의 길이 만큼의 비트 반복이 시스테메틱 비트 그룹에서 발생된다.

, ( 인 경우)

, (

인 경우)

상기 수학식 7에서 상기 R₁은 제1 구성 부호기 비트 그룹에서 "M+1"만큼의 반복 팩터를 가지는 비트의 개수이다. 즉, 채널 부호기의 전체 출력열에서 반복 팩터 "M+1"에 의하여 비트 반복되어야 비트 개수 R이 정보 비트열의 길이 I보다 작거나 같은 경우에 시스테메틱 비트 그룹에 대해 우선 순위가 주어지므로, 제1 구성 부호기 비트 그룹에서는 "M+1"의 반복 팩터를 가지는 비트 반복은 수행되지 않는다. 그러나, 채널 부호기의 전체 출력열에서 반복 팩터 "M+1"에 의하여 비트 반복되어야 비트 개수 R이 정보 비트열의 길이 I보다 큰 경우에는 "

"개수의 비트들이 "M+1"의 반복 팩터에 의하여 비트 반복이 수행된다.

, ( 인 경우)

, (

인 경우)

삭제

상기 수학식 8에서 상기 R₂는 제2 구성 부호기 비트 그룹에서 "M+1"만큼의 반복 팩터를 가지는 비트의 개수이다. 즉, 채널 부호기의 전체 출력열에서 반복 팩터 "M+1"에 의하여 비트 반복되어야 비트 개수 R이 정보 비트열의 길이 I보다 작거나 같은 경우에 시스테메틱 비트 그룹에 대해 우선 순위가 주어지므로, 제2 구성 부호기 비트 그룹에서는 "M+1"의 반복 팩터를 가지는 비트 반복은 수행되지 않는다. 그러나, 채널 부호기의 전체 출력열에서 반복 팩터 "M+1"에 의하여 비트 반복되어야 비트 개수 R이정보 비트열의 길이 I보다 큰 경우에는 "

결과적으로, 상기 수학식 6과, 수학식 7과, 그리고 수학식 8에서 시스테메틱 비트 그룹에 대해서는 "M+1"의 반복 팩터를 가지는 비트 반복이 이루어지도록 우선 순위를 먼저 주게 되고, 시스테메틱 비트 그룹에 나눠주고 남은 심볼 반복 양은 제1 구성 부호기 비트 그룹과 제2 구성 부호기 비트 그룹에 균일한 양으로 나뉘어진다.

상기 시스테메틱 비트 그룹을 A라 칭하고, 제1 구성 부호기 비트 그룹을 B라 칭하고, 제2 구성 부호기 비트 그룹을 C라 칭할 때 다음과 같은 조건하에서 균일 반복이 이루어지도록 알고리즘을 구성한다.

이하 인덱스 j는 상기 A, B, C 그룹 각각에서 1씩 증가하는 비트 인덱스로서 0부터 "I-1"까지 증가한다. 그리고, 이 비트 인덱스 j는 터보 내부 펑처링 패턴을 고려하여 서로 다른 터보 코드 레이트에 대하여 분리되어 셋된다.

이하 인덱스 i는 전체 출력열에 대하여 0부터 (L-1)까지 1씩 증가하는 비트 인덱스이다.

이하 n은 터보 부호기의 코드 레이트의 역수를 나타내는 값이다.

A : i mod n = 0이고, (

×R₀) mod I < R₀

B : i가 제1 구성 부호기의 비트 인덱스이고, (j×R₁)mod

< R₁

C : i가 제2 구성 부호기의 비트 인덱스이고, (j×R₂)mod

< R₂

상기 알고리즘에서는 터보 코드를 이용한 채널 부호기의 출력열들을 3개의 그룹으로 분리하기 위하여 복잡한 로직을 필요로 한다.

즉, 터보 코드의 코드 레이트가 1/2,1/3,1/4 가 있으며, 각각의 레이트 별로 하나의 코드 심볼을 구성하는 비트의 종류들이 다를 수 있으므로, 터보 코드의 내부 펑처링 패턴을 고려하여 분리 로직을 만들어 주어야 한다.

본 발명에서 제시한 시스테메틱 비트 그룹의 중요도가 가장 높은 것으로 생각하고, 이 조건을 만족시키는 균일 반복 알고리즘을 구성하는 제2 알고리즘을 제안한다. 이 알고리즘은 터보 부호에 대한 반복 조건 중, 시스테메틱 비트에 대한 우선적인 반복이라는 조건만을 만족시키도록 간단하게 구성된 알고리즘이다.

제2 알고리즘

도 4는 본 발명에 따른 시스테메틱 비트의 우선 순위를 고려한 반복 알고리즘을 설명하기 위한 도면이다.

도 4를 참조하면, 터보 코드를 이용한 채널 부호기의 출력열들을 시스테메틱 비트와 시스테메틱 비트가 아닌 패리티 비트로만 구분하여 알고리즘을 수행하도록 한다.

그러므로, 채널 부호기의 전체 출력열(S40)을 시스테메틱 비트 그룹과, 패리트 비트 그룹으로 나누고, 이 비트 그룹들에 임의 채널 코딩 레이트에 따라 비트 인덱스를 할당한다.(S41)

그리고, 제1 알고리즘과 마찬가지로 시스테메틱 비트 그룹에 반복의 우선 순위를 주는 방법을 사용한다. 이때, 시스테메틱 비트 그룹의 길이는 I이고(S42), 패리티 비트 그룹의 길이는 "(n-1)×I"가 된다(S43).

다음으로 시스테메틱 비트 그룹의 반복 우선 순위를 주기 위하여 "M+1"의 반복 팩터를 가지는 전체 비트 개수 R이 각 시스테메틱 비트 그룹과 패리티 비트 그룹에 대하여 다음의 수학식 9와 수학식 10에 의하여 균일하게 나누어지도록 한다.

, ( 인 경우)

, (

인 경우)

삭제

상기 수학식 9에서 상기 R₀는 시스테메틱 비트에 할당된 "M+1"의 반복 팩터를 가지는 비트의 개수이다. 즉, 채널 부호기의 전체 출력열에서 비트 반복되어야 할 비트 개수 R이 정보 비트열의 길이 I보다 작거나 같은 경우에 시스테메틱 비트 그룹에 대한 "M+1"만큼의 비트 반복은 전적으로 시스테메틱 비트 그룹에서만 발생되고, 채널 부호기의 전체 출력열에서 반복 팩터 "M+1"에 의하여 비트 반복되어야 비트 개수 R이 정보 비트열의 길이 I보다 큰 경우에는 최소한의 정보열의 길이 I만큼의 비트 반복이 시스테메틱 비트 그룹에서 발생된다.

, ( 인 경우)

, (

인 경우)

삭제

상기 수학식 10에서 상기 R₁은 패리티 비트 그룹에서 "M+1"의 반복 팩터를 가지는 비트의 개수이다. 즉, 채널 부호기의 전체 출력열에서 비트 반복되어야 할 비트 개수 R이 정보 비트열의 길이 I보다 작거나 같은 경우에 시스테메틱 비트 그룹에 대해 우선 순위가 주어지므로, 패리티 비트 그룹에서는 "M+1"의 반복 팩터를 가지는 비트 반복은 수행되지 않는다. 그러나, 채널 부호기의 전체 출력열에서 반복 팩터 "M+1"에 의하여 비트 반복되어야 비트 개수 R이 정보 비트열의 길이 I보다 큰 경우에는 "R-I"개수의 비트들이 "M+1"의 반복 팩터에 의하여 비트 반복이 수행된다.

그리고, 상기 각 비트 그룹들에 대하여 할당된 "M+1"만큼 반복되는 비트의 위치를 각각의 비트 그룹내에서 균일하게 배치시키는 것이다.

즉, 반복 팩터 M이 "

"이고, 터보 코드를 이용한 채널 부호기의 전체 출력열에 대하여 "M+1"의 반복 팩터에 의해 비트 반복되는 전체 비트 개수 R이 "N mod L"로 정의되고, 상기 시스테메틱 비트 그룹에서 "M+1"의 반복 팩터를 가지는 비트 개수 R₀가 "min(R, I)"가 되고, 상기 패리티 비트 그룹에서 "M+1"의 반복 팩터를 가지는 비트 개수 R₁이 max(0, R-I)가 되는 경우에 다음 사건 A와 사건 B에 따라 채널 부호기의 전체 출력열에 대하여 "M+1"의 반복 팩터를 가지는 비트의 위치가 달라진다.

이하 i는 0에서 "L-1"까지 증가하는 비트 인덱스 값이다.

D : i mod n= 0이고, (

×R₀)mod I< R₀

E : i mod n ≠0이고, ((i-

)×R₁)mod ((n-1)×I) < R₁

즉, 상기 알고리즘에서 사건 D 또는 사건 E가 발생되는 경우에, 터보 코드를 이용한 채널 부호기 출력열에서 i번째 출력 비트는 "M+1"만큼 심볼 반복되고, 그 외의 사건 D도 사건 E도 만족하지 않는 조건하에서 i번째 출력 비트는 M만큼 심볼 반복이 이루어진다.

본 발명에서 제시된 제1 알고리즘과 제2 알고리즘을 비교할 때, 상기 제2 알고리즘은 보다 간단한 형태로 터보 코드의 가변 레이트 매칭을 행하게 된다는 것을 알 수 있다.

물론 최적성 면을 생각한다면, 모든 조건을 만족시킬 수 있도록 고안된 제1 알고리즘이 타당하겠지만, 최적에 가까우면서도 간단한 알고리즘 구성을 갖는 제2 알고리즘을 사용하더라도, 거의 성능 저하가 없는 좋은 반복 패턴을 얻을 수 있게 된다.

이외에도, 1/n 레이트의 터보 코드를 구성하는 코드 심볼들을 n개의 코드 그룹으로 나누어서 각각의 코드 그룹내에서의 균일성을 만족시키도록 알고리즘을 구성하는 제3 알고리즘을 제안한다.

제3 알고리즘

도 5는 1/n 레이트의 터보 코드를 구성하는 코드 심볼들을 n개의 코드 그룹으로 나누어서, 각각의 코드 그룹내에서의 균일성을 만족시키도록 구성된 알고리즘을 설명하기 위한 도면이다.

도 5를 참고하면, 먼저 채널 부호기의 전체 출력열(S50)을 n개의 코드 그룹으로 나누고, 각 코드 그룹에 임의 채널 코딩 레이트에 따라 비트 인덱스를 할당한다(S51). 이때, 각 코드 그룹내에서의 비트 인덱스 j는 "l mod n"에 의해 구해지고, 0부터 (n-1)사이의 값이다.

또한, 심볼 반복 팩터 M이 "

"이고, 터보 코드를 이용한 채널 부호기의 전체 출력열에 대하여 반복 팩터 "M+1"을 갖는 전체 비트 개수 R이 "N mod L"로 정의되어지고, 이 전체 출력열을 n개의 코드 그룹으로 나눈 것 중 시스테메틱 비트열에 해당하는 제1 코드 그룹이 상기 반복 팩터 "M+1"에 의해 비트 반복되는 비트 개수는 min(R, I)로 정의되고(S52), 이 제1 코드 그룹 이외의 (n-1)개의 코드 그룹 들 내에서 상기 반복 팩터 "M+1"에 의해 비트 반복되는 비트 개수는 max(0, R-I)로 정의된다. 그리고 각각의 코드 그룹의 길이는 I로 정해진다.

이때 n개의 코드 그룹들에 대하여 다음과 같은 파라미터를 할당하는 것이 가능하다.

R_{0 =}(n-1)×min(R, I) (S52), "R₁= R₂= ..... = R_n-1= max(0, R-I) (S53,S54).

즉, n개의 코드 그룹들에 각각에 대하여 R₀에서 R_1, R_2,... R_n-1 의 파라미터를 할당하는 것이 가능하다.

이하 채널 부호기의 전체 출력열에 대하여 비트 인덱스 l이 0부터 L-1까지 증가하는 경우, 이 값으로부터 현재의 코드 심볼이 몇 번째 코드 심볼인지를 나타내는 값인 i가 "

"에 의해 구해진다. 그리고 각 코드 심볼 내에서 현재의 비트 인덱스가 몇 번째 코드 그룹에 속하는지를 나타내는 인덱스 j는 (l mod n)으로 정의된다. 또한, 상기 각 코드 그룹내에서 비트 반복될 비트 개수가 R_j로 정의된다. 그러면 테스트를 수행하고자 하는 비트 인덱스 l에 대하여 i와 j를 위에서와 같이 구하고, 다음의 테스트를 수행한다.

만약 "((i+j×I)×R_j) mod ((n-1)×I) < R_j"인 경우에 채널 부호기의 전체 출력열에 대하여 l번째 출력 비트열은 "M+1" 만큼의 비트 반복이 수행되고, 그 이외의 상기 조건을 만족하지 않는 경우에는 M만큼의 비트 반복이 수행된다.

이때 한가지 주목할 점은 시스테메틱 비트 그룹에서 실제적으로 M+1 반복 팩 터를 가지는 위치로 할당된 비트 반복되는 비트 개수는 min(R, I)이라는 것이다. 이는 R_{0 =}(n-1)×min(R, I)로 정의하였지만 mod 연산이 시스테메틱 그룹의 비트의 개수인 I 가 아닌 (n-1)×I에 대하여 수행되기 때문이다. 마찬가지로 시스테메틱 비트 그룹을 제외한 나머지 (n-1)개의 비트 그룹들에 대하여 테스트를 수행하는 경우에도 전체적으로는 비트 인덱스에 대한 테스트가 I부터 (nI-1)까지 총 (n-1)I 개에 대하여 수행되고 있으며, 이에 따라 (n-1)개의 각각의 코드 그룹들에 대하여 할당되는 M+1 반복 팩터를 가지는 비트 반복되는 비트 개수를 모두 합친 것이 max(0, R-I)가 된다.

결과적으로, 상기 제3 알고리즘은 제1 코드 그룹에 해당하는 시스테메틱 비트 그룹에 대해 "M+1"의 반복 팩터에 의해 우선적으로 비트 반복이 이루어지도록 하고, 그 이외의 (n-1)개의 코드 그룹에 대해서는 전체 비트 반복되어야 할 비트 개수 R에서 상기 제1 코드 그룹에 의해 수행된 비트 개수를 제외한 그 나머지 비트개수가 균형적으로 분포되도록 알고리즘을 구성한다.

즉, 채널 부호기의 전체 출력열을 n개의 그룹으로 나누어 준 후, 각각의 코드 그룹에서 균일 반복을 수행하는 방법을 사용하고 있는데, 이때에도 제1 알고리즘과, 제2 알고리즘과 마찬가지로 시스테메틱 코드 비트 그룹에 반복의 우선 순위를 방식이 이용된다.

따라서, 누적기에 대한 증산과 감산을 수행하는 루프를 n개만큼 구성하고, 각각의 루프에 대하여 누적기의 초기값과 증산분 그리고 감산분을 정의한 후, 이 루프들에 대한 반복 수행을 통하여 구현될 수 있다.

이때, 각각의 누적기의 초기값은 상기 제3 알고리즘의 패턴을 얻을 수 있도록 조정된 서로 다른 값이어야 한다.

이상의 설명에서와 같이 본 발명은 현재의 3GPP2 시스템에서 터보 코드를 사용하는 경우 가변 데이터 레이트를 지원하기 위한 반복 알고리즘의 설계시, 보다 좋은 성능을 줄 수 있는 반복 알고리즘을 구성할 수 있으며, 이를 위하여 최적의 알고리즘의 설계 기법을 제시하고, 이에 대하여 간략화된 형태의 반복 알고리즘을을 제공한다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.

Claims

비트열에 대해, 소정의 코딩 레이트로 채널 코딩을 수행하는 단계;

상기 채널 코딩된 비트열의 구성 비트에 대해, 인터리버 사이즈에 정합하도록, 제 1 반복 팩터 또는 제 2 반복 팩터를 적용하여, 비트 반복을 수행하되,

(a) 제 1 반복 팩터를 적용할 비트 수(R)와 시스테메틱 비트 수(I)를 비교하는 단계; 및

(b) R ≤ I 인 경우, 상기 시스테메틱 비트들에 상기 제 1 반복 팩터를 적용하여 비트 반복을 수행하고,

R > I 인 경우, 상기 시스테메틱 비트들 및 패리티 비트들에 상기 제 1 반복 팩터를 적용하여 비트 반복을 수행하는 단계; 및

상기 비트 반복된 비트열에 대해, 인터리빙을 수행하는 단계

를 포함하여 이루어지는 레이트 매칭 방법.
제 1 항에 있어서,

R ≤ I 인 경우, 상기 시스테메틱 비트들에 대하여만 상기 제 1 반복 팩터를 적용하고, 상기 모든 패리티 비트들에 대해서는 제 2 반복 팩터를 적용하여 비트 반복을 수행하는 것을 특징으로 하는 레이트 매칭 방법.
제 1 항에 있어서,

R > I 인 경우, 모든 시스테메틱들에 대해서 제 1 반복 팩터를 적용하고, 패리티 비트들에 대해서는, 제 1 반복 팩터 및 제 2 반복 팩터를 선택적으로 적용하여 비트 반복을 수행하는 것을 특징으로 하는 레이트 매칭 방법.
제 2 항 또는 제 3 항에 있어서,

상기 제 2 반복 팩터는,
이고, 상기 제 1 반복 팩터는 상기 제 2 반복 팩터 + 1 인 것을 특징으로 하는 레이트 매칭 방법(상기 N 은 심볼 반복 후 비트열의 길이, L 은 심볼 반복 전 비트열의 길이).
제 4 항에 있어서,

상기 패리티 비트들은 제 1 RSC 에 상응하는 제 1 패리티 비트 그룹 및 제 2 RSC 에 상응하는 제 2 패리티 비트 그룹을 포함하는 것을 특징으로 하는 레이트 매칭 방법.
제 5 항에 있어서,

상기 제 1 패리티 비트 그룹의 비트들 중
개의 비트들에 대하여 제 1 반복 팩터를 적용하고, 상기 제 2 패리티 비트 그룹의 비트들 중
개의 비트들에 대하여 제 1 반복 팩터를 적용하는 것을 특징으로 하는 레이트 매칭 방법.
제 4 항에 있어서,

상기 비트 반복을 수행하는 단계는,
이고,
를 만족하는 비트에 대해서, 상기 제 1 반복 팩터를 적용하는 것을 특징으로 하는 레이트 매칭 방법(상기 i 는 전체 출력열에 대하여 0 부터 (L-1)까지 1씩 증가하는 비트 인덱스, 상기 n 은 코딩 레이트의 역수, R₀ 는 상기 제 1 반복 팩터를 적용할 시스티메틱 비트들의 수).
제 7 항에 있어서,

상기 비트 반복을 수행하는 단계는,
를 만족하는 비트에 대해서, 상기 제 1 반복 팩터를 적용하는 것을 특징으로 하는 레이트 매칭 방법(상기 j 는 제 1 패리티 비트 그룹 내, 0 에서부터 I-1 까지 증가하는 비트 인덱스, 상기 제 1 패리티 그룹에 속하는 비트들 중, R₁ 은 상기 제 1 반복 팩터를 적용할 비트들의 수).
제 8 항에 있어서,

상기 비트 반복을 수행하는 단계는,
를 만족하는 비트에 대해서, 상기 제 1 반복 팩터를 적용하는 것을 특징으로 하는 레이트 매칭 방법(상기 j 는 제 2 패리티 비트 그룹 내에서 0 에서부터 I-1 까지 증가하는 비트 인덱스, 상기 제 2 패리티 그룹에 속하는 비트들 중, R₂ 는 상기 제 1 반복 팩터를 적용할 비트들의 수).
제 9 항에 있어서,

상기 비트 반복을 수행하는 단계는, 상기 조건들 중 어느 하나도 만족하지 않는 비트에 대해서는, 상기 제 2 반복 팩터를 적용하는 것을 특징으로 하는 레이트 매칭 방법.
제 4 항에 있어서,

상기 비트 반복을 수행하는 단계는,

제 1 조건
이고,
를 만족하거나,

제 2 조건
이고,
를 만족하는 비트에 대해서는, 상기 제 1 반복팩터를 적용하여 비트 반복을 수행하고,

상기 제 1 조건 및 제 2 조건 중 어느 하나도 만족하지 않는 비트에 대해서는 제 2 반복 팩터를 적용하여 비트 반복을 수행하는 것을 특징으로 하는 레이트 매칭 방법.
제 4 항에 있어서,

상기 비트 반복을 수행하는 단계는, 코딩 레이트의 역수에 상응하는 수의 비트 그룹들로 구분된 패리티 비트들에 대하여, 상기 제 2 반복 팩터를 균일하게 적용하여 비트 반복을 수행하는 것을 특징으로 하는 레이트 매칭 방법.
제 11 항에 있어서,

상기 비트 반복을 수행하는 단계는,
를 만족하는 비트에 대해서는, 상기 제 1 반복 팩터를 적용하여 비트 반복을 수행하고, 만족하지 않는 비트에 대해서는, 상기 제 2 반복 팩터를 적용하여 비트 반복을 수행하는 것을 특징으로 하는 레이트 매칭 방법.
제 1 항에 있어서,

상기 비트들은 가변 데이터 레이트에 따라 비트 반복이 수행되는 것을 특징으로 하는 레이트 매칭 방법.
길이 I 를 갖는 정보 비트열을 1/n 코딩 레이트로 터보 코딩을 수행하여, L 길이의 비트열을 출력하고, 상기 출력 비트열이 인터리버 사이즈 N 에 정합하도록 레이트 매칭을 수행하는 방법에 있어서,

상기 터보 코드로 채널 코딩된 출력 비트열이 일정한 심볼 레이트가 되도록 상기 채널 코딩된 출력열을 적어도 하나 이상의 비트 그룹들로 구분하는 단계; 및

상기 구분된 그룹들 중 시스테메틱 비트를 포함하는 비트 그룹에 우선적으로 제 1 반복 팩터를 적용하여 비트 반복을 수행하는 단계

를 포함하는 레이트 매칭 방법.
제 15 항에 있어서,

상기 비트 반복은, 반복 팩터
또는
+1 중 어느 하나를 이용하고 수행되고, 상기
+1 에 의해 반복되는 비트의 수는 N mod L 인 것을 특징으로 하는 레이트 매칭 방법.
제 16 항에 있어서,

상기 제 1 반복 팩터는,
+1 인 것을 특징으로 하는 레이트 매칭 방법.
제 16 항에 있어서,

상기 비트 그룹은, 시스테메틱 비트 그룹과, 제 1 구성 부호기 비트 그룹 및 제 2 구성 부호기 비트 그룹을 포함하고, R 이 상기 I 보다 작거나 같은 경우에, 반복 팩터
+1 에 의한 비트 반복은, 상기 시스테메틱 비트 그룹에서 R 만큼 수행되는 것을 특징으로 하는 가변 데이터 레이트 매칭 방법(상기 R 은 N mod L).
제 18 항에 있어서,

상기 R 이 상기 I 보다 큰 경우에, 반복 팩터
+1 에 의해 반복되는 비트 개수는, 상기 시스테메틱 비트 그룹에 I 만큼 할당되고 다른 반복 팩터에 의해 반복되는 비트 개수
또는
은 상기 제 1 구성 부호기 비트 그룹 또는 상기 제 2 구성 부호기 비트 그룹에 할당되는 것을 특징으로 하는 레이트 매칭 방법.
제 16 항에 있어서,

상기 비트 그룹은, 시스테메틱 비트 그룹과, 제 1 구성 부호기 비트 그룹 및 제 2 구성 부호기 비트 그룹을 포함하고, 상기 시스테메틱 비트 그룹에 속하는 비트들 중에서, R 과 I 중 작은 값 만큼의 비트들에 대해서, 상기 제 1 반복 팩터
+1 을 적용하여 비트 반복을 수행하고, 상기 패리티 비트 그룹에 속하는 비트들 중에서, 0 과 (R-I)중 큰 값 만큼의 비트들에 대해서, 상기 제 1 반복 팩터
+1 을 적용하여 비트 반복을 수행하는 것을 특징으로 하는 레이트 매칭 방법.
제 15 항에 있어서,

상기 출력 비트열에서, 비트 인덱스가 i 인 비트에 대해, 상기 시스테메틱 비트 그룹에서
의 R 과 I 중 최소값 만큼의 정수배를 상기 I 로 나눈 나머지가 R 과 I 중 최소값 보다 작거나, 상기 패리티 비트 그룹에서 (i-
)의 0과 (R-I) 중 최대값 만큼의 정수배를 (n-1)×I 로 나눈 나머지가 0 과 (R-I) 중 최대값 보다 작은 경우에, 제 1 반복 팩터
+1 를 적용하여 비트 반복을 수행하는 것을 특징으로 하는 레이트 매칭 방법.
제 15 항에 있어서,

상기 비트 반복을 수행하는 단계는,

상기 채널 코딩된 출력열을 n 개의 코드 그룹으로 구분하는 단계; 및

시스테메틱 비트열을 포함하는 제 1 코드 그룹에 대해서, R 과 I 의 최소값 만큼의 비트에 대해서 반복 팩터
+1 을 적용하여 비트 반복을 수행하고, 상기 제 1 코드 그룹을 제외한 (n-1) 개의 코드 그룹들에 대해서, 0 과 (R-I) 중의 최대값 만큼의 비트에 대해서 상기 반복 팩터
+1 을 적용하여 비트 반복을 수행하는 단계

를 포함하여 이루어지는 레이트 매칭 방법.
제 7 항에 있어서,

상기 비트 반복을 수행하는 단계는,

상기 채널 코딩된 비트열에 대하여, 0 부터 (L-1) 까지 증가하는 비트 인덱스 l 에 대해 상기 각 코드 그룹을 구분하는 인덱스 j 를 l mod n 으로 구하고, 각 코드 그룹내의 비트 인덱스 i 를
로 구하는 단계;

상기 각 상기 각 코드 그룹에 할당된 반복 비트 개수가 R_j인 경우에, (i+j×I)×R_j를 (n-1)×I로 나눈 나머지가 R_j보다 작으면, 상기 l 번째 비트에 반복 팩터
+1 를 적용하여 비트 반복을 수행하는 단계를 포함하여 이루어지는 레이트 매칭 방법.