JP2004503173A - データ通信システムにおけるシンボル挿入による可変データ伝送率の整合方法及び装置 - Google Patents

データ通信システムにおけるシンボル挿入による可変データ伝送率の整合方法及び装置 Download PDF

Info

Publication number
JP2004503173A
JP2004503173A JP2002509190A JP2002509190A JP2004503173A JP 2004503173 A JP2004503173 A JP 2004503173A JP 2002509190 A JP2002509190 A JP 2002509190A JP 2002509190 A JP2002509190 A JP 2002509190A JP 2004503173 A JP2004503173 A JP 2004503173A
Authority
JP
Japan
Prior art keywords
symbols
value
symbol
error
codeword
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2002509190A
Other languages
English (en)
Inventor
ミン−ゴー・キム
ジン−ス・パク
ヨン−ホワン・イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004503173A publication Critical patent/JP2004503173A/ja
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0067Rate matching
    • H04L1/0068Rate matching by puncturing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • H04L1/0043Realisations of complexity reduction techniques, e.g. use of look-up tables
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/08Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)

Abstract

データ通信システムにおけるシンボル挿入による可変データ伝送率の整合方法及び装置を提供する。L個の符号語シンボルの列を発生する符号器と、前記L個の符号語シンボルより大きいN個のシンボルの列を入力するチャンネルインターリーバーとを備えるシステムで、前記L個の符号語シンボルの列から前記N個のシンボルの列を発生するために、前記L個の符号語シンボルのうち、実質的に均等距離を有する(N−L)個のシンボル位置に対応するシンボルを検出する。その後、前記検出されたシンボルの前または後ろに該検出されたシンボルを順次に反復挿入する。

Description

【0001】
【発明の属する技術分野】
本発明はデータ通信システムに係り、特に、可変データ伝送率による可変符号語シンボルを有するフレームをインターリーバのサイズに整合させて伝送する方法及び装置に関する。
【0002】
【従来の技術】
通常、衛星システム、綜合情報通信網(ISDN:Integrated Service Digital Network)、デジタルセルラー(Digital cellular)システム、広域符号分割多重接続(W−CDMA: Wide band Code Division Multiple Access)システム、UMTS(Universal Mobile Telecommunications System)及びIMT(International Mobile Telecommunications)−2000システムのような無線通信システムにおいて、一般的な符号化方式としては畳込み符号化(convolutional encoding)または単一復号器を使用する線形ブロック符号化がある。このようなチャンネル符号化方式による符号語シンボルはチャンネルインターリーバーによってインターリービングされることが一般的である。
【0003】
典型的なチャンネルインターリーバーはフレーム当たりインターリーバのサイズと同一な符号語シンボルを有するフレームをインターリービングする。一方、最近のチャンネルインターリーバーは可変型のデータ伝送率伝送(FDRT:Flexible Data Rate Transmission)方式のインターリービングを行う。すなわち、フレーム当たりインターリーバのサイズとは異なる符号語シンボルを有するフレームをインターリービングする。
【0004】
図1はインターリーバのサイズと同数の符号語シンボルを有するフレームをインターリービングする非可変型のデータ伝送率伝送方式によるチャンネルインターリーバーを示した図である。図1を参照すれば、非可変型のデータ伝送率伝送方式では、チャンネルの伝送率が固定された場合、チャンネルインターリーバー100に入力される単位フレーム当たり符号語シンボルの数Lは常時インターリーバのサイズNと同一である。例えば、IMT−2000のRadio Configuration(RC)によるRC1、RC2、RC3、RC4、RC5、RC6、RC7、RC8及びCR9などの各種の伝送チャンネルがあるが、これらは相異なるデータフレームのサイズ、符号率及びインターリービング方式を備える。したがって、伝送チャネルはこのような特徴に応じて予め決められたデータ伝送率で伝送を行う。
【0005】
図2は非可変型のデータ伝送率伝送方式により伝送される符号語シンボルフレームの構造を例示した図である。図2を参照すれば、物理チャンネルのデータ伝送率がRC3のデータ伝送率、すなわち、19.2Kbpsに設定されると、Nは1536となる。19.2kbpsで伝送される20msのフレームは秒当たり384ビットを有し、符号率R=1/4の符号器は秒当たり1536ビットを出力する。仮に、ユーザーがフレームを20kbpsのデータ伝送率で伝送しようとすると、前記物理チャンネルのデータ伝送率は基地局と端末機との初期協商過程で20kbpsより高い最小データ伝送率、38.4kbpsに設定される。ここで、Nは3072(=2×1536)となる。
【0006】
このようにデータ伝送率が20kbpsから38.4kbpsに増加すると、チャンネルインターリーバー(図示せず)に入力されるデータシンボルのうち、20kbps×20msec以外の部分に該当する空き区間には空白データ(Null Data)が上位階層によって書き込まれる。すなわち、サイズNのチャンネルインターリーバーの出力のうち、47.92%(=38.4−20/38.4)が空白データとして伝送される。したがって、受信シンボルエネルギーの側面からは、47.92%のエネルギーが損失される。このようなエネルギーの損失が発生することは、非可変型のデータ伝送率伝送方式の構造では物理階層で空白データを処理する方法がないからである。仮に、空白データをシンボル反復により処理して伝送するとしても、順方向付加チャンネル(F−SCH:Forward Supplemental Channel)構造ではシンボル結合が不可能であるという限界がある。さらに、空白データは入力データ伝送率によって変化するため、上位階層はこれを予め基地局と端末機に知らせるべきであるというややこしさがある。その上、実際にチャンネル復号器を通過するまえに空白データに対するエネルギー復元がなされるべきであり、チャンネル復号化以後の復号化情報シンボルのみをL1/L2の上位階層が処理するので、復号化性能が低下するという短所がある。
【0007】
このような非可変型のデータ伝送率伝送方式の問題点を解決して性能を改善しようとすることがFDRT方式である。チャンネル符号化構造を使用するシステムの多重接続方式及び多重チャンネル方式でチャンネル符号化方式のデータ伝送効率性を高め、システムの性能を改善するための伝送率整合方式の一種であるFDRT方式に対する研究が活発に行われている。このようなFDRT方式の原則は、使用チャンネル符号が畳込み符号、線形符号、または畳込み符号を使用する鎖状符号(Concatenated code)であるという前提に基づく。特に、最近関心が高まっている3GPP(3rd Generation Project Partnership 2)はエアインターフェースの標準仕様としてFDRT方式を暫定的に決めた状況であり、これに対する具現が行われている趨勢である。
【0008】
しかしながら、畳込み符号または線形ブロック符号に対する従来のIS−2000 FDRT方式と現在のIS−2000 FDRT方式は次のような問題点を有する。
第一に、畳込み符号器または線形ブロック符号器から出力される符号語シンボルのエラー感度は一つのフレーム内のすべての符号語シンボルに対してほとんど類似していると仮定できるので、従来のFDRT方式はできるだけ均一な穿孔方式を要求する。しかしながら、現在のIS−2000のFDRT方式の場合にはこのような仮定が成立しない。
第二に、従来のIS−2000のFDRT方式ではシンボル反復の観点から符号語シンボルを処理する反復方式を使用するため、このような処理は穿孔パターンにあまり影響を及ぼさないと認められた。しかしながら、このようなシンボル反復はシンボル穿孔と同じ概念で解析されるべきである。すなわち、シンボル反復の場合にも、最適性能のFDRT方式のためには、符号器から出力される符号語シンボルのエラー感度が一つのフレーム内のすべてのシンボルに対してほとんど類似しているという仮定を考慮して均一なシンボル反復がなされるべきである。しかしながら、現在のIS−2000 FDRT方式の場合、このような仮定は成立しない。
第三に、従来のIS−2000 FDRT方式の場合には、シンボル反復処理のみでも十分であるが、シンボル反復処理以後にシンボル穿孔を行う処理方式をさらに使用している。したがって、具現が複雑になるという問題点がある。
【0009】
一方、ターボ符号のようなエラー訂正符号に対するIS−2000 FDRT方式は次のような問題点を有する。
上述したように、畳込み符号または線形ブロック符号のために使用されるFDRT方式によれば、符号器から出力される符号語シンボルのエラー感度が一つのフレーム内のすべてのシンボルに対してほとんど類似していると仮定することができるため、できるだけ均一な穿孔方式が要求される。しかしながら、ターボ符号の場合、符号器から出力される各々のフレーム(符号語)のシンボルに対してエラー感度が相異なる。すなわち、ターボ符号器から出力される符号語シンボルはそのエラー感度に応じてグループに分類されることができる。したがって、ターボ符号の場合にも、各符号語シンボルグループ内のすべてのシンボルに対して均一な穿孔または反復が行われるようにするFDRT方式が要求される。しかしながら、現在のIS−2000 FDRT方式はこのような性質を使用しないので、限界がある。
【0010】
【発明が解決しようとする課題】
従って、本発明の目的は、データ通信システムで畳込み符号、ターボ符号又は線形ブロック符号をそれぞれ使用するか、その全部を使用する場合にも最適の性能を示す可変データ伝送率整合方法及び装置を提供することにある。
本発明の他の目的は、畳込み符号、ターボ符号又は線形ブロック符号を使用するデータ通信システムで簡単な構造かつ設定初期値を調節することにより伝送率に応じて柔軟に動作する可変データ伝送率整合方法及び装置を提供することにある。
本発明のまた他の目的は、データ通信システムにおける可変データ伝送率整合方法及び装置を提供することにある。
【0011】
【課題を解決するための手段】
前記目的を達成するために、本発明はデータ通信システムでシンボルの反復によって可変データ伝送率を整合する方法及び装置を提供する。L個の符号語シンボルの列を発生する符号器と、前記L個の符号語シンボルより大きいN個のシンボルの列を入力するチャンネルインターリーバーとを備えるシステムで、前記L個の符号語シンボルの列から前記N個のシンボルの列を発生するために、前記L個の符号語シンボルのうち、実質的に均等距離を有する(N−L)個のシンボル位置に対応するシンボルを検出して前記検出されたシンボルの前または後ろに該検出されたシンボルを順次に反復挿入する。
【0012】
【発明の実施の形態】
以下、本発明の好適な実施例を添付図面に参照して詳細に説明する。下記の説明において、本発明の要旨のみを明確にする目的で、関連した公知機能または構成に関する具体的な説明は省略する。
本発明を詳細に説明する前にIS−2000仕様で提示した反復及び穿孔によるFDRT方式を説明する。
図3を参照すると、符号器200からの符号語シンボルの数、Lが入力されるとき、FDRTブロック210は前記符号語シンボルLより大きいか、同一な符号語シンボルNを出力するため、前記入力シンボルに対してはシンボル反復を行う。したがって、反復生成された符号語シンボルを出力シンボルの数、すなわち、インターリーバ220のサイズ、Nに整合させるためにシンボル穿孔器214が使用される。上述したFDRT方式によれば、反復器212で符号語シンボルをM倍反復した後、前記シンボル穿孔器214により前記反復されたシンボルを穿孔して前記インターリーバのサイズNに整合させる。
【0013】
実施例1
本発明の実施例によるFDRT方式は、M倍のシンボル反復後に生成されるLM個のシンボルのうち、(LM−N)個のシンボルを削除するためにシンボル穿孔を行う従来のIS−2000仕様のFDRT方式とは異なり、L個のシンボルのうち、(N−L)個のシンボルを挿入して最終的にはN個のシンボルを出力する。前記FDRT方式による伝送装置は図4に示されている。
【0014】
図4を参照すれば、符号器200はソース情報を符号化してL個の符号語シンボルを有する列を出力する。FDRT装置230はL個の符号語シンボルのうち、(N−L)個のシンボルを挿入してN個のシンボルを出力する。このとき、前記FDRT装置230はL個の符号語シンボルのうち、実質的に均等な距離を有する(N−L)個のシンボル位置を検出して前記検出位置の前または後ろに前記(N−L)個のシンボルを順次に反復して挿入する。インターリーバー220は前記FDRT装置230から出力されるN個のシンボルに対してインターリービングを行う。図4に示したように、本発明の実施例によるFDRT方式は、図3に示したようにM倍のシンボル反復を行わないため、非常に簡素である。
【0015】
本発明の実施例によるFDRT装置230に使用される具体的なアルゴリズムを詳細に説明する。本発明の実施例によるFDRTアルゴリズムによれば、シンボル反復及び穿孔過程なしに(N−L)個の符号語シンボルをL個の符号語シンボルの間に挿入する。例えば、データ伝送率が17kbps、フレームの長さが20msec、符号率R=1/4、伝送しようとするチャンネルのデータ伝送率が19.2kbpsであれば、前記FDRT装置230は[(19.2−17)×20×4]シンボルをL個のシンボルの間に挿入する。上述したように最適性能のFDRT方式は、符号器から出力される符号語シンボルのエラー感度が一つのフレーム(符号語)内のすべてのシンボルに対してほとんど類似しているという特徴があるため、前記FDRT装置230はできるだけ一つのフレーム内で均一なシンボル挿入処理を行うべきである。インターリーバのサイズNと入力符号語シンボルの数Lが与えられると、挿入されるシンボルの数が計算される。これにより、FDRTアルゴリズムに必要な下記の表1に示したパラメータが決められた後、シンボル挿入パターン(又はシンボル反復パターン)も決められる。ここで、“シンボル挿入”と“シンボル反復”は同じ意味として使用される。
【表1】
Figure 2004503173
【0016】
表1において、Lは符号器200により符号化された後、FDRT装置230に入力される符号語シンボルの数を示す。Nはインターリーバ220のサイズを示し、前記FDRT装置230による整合処理後に出力されるシンボルの数を示す。Nisは前記FDRT装置230で挿入されるシンボルの数を示す。Eaccは所定の初期値を予め設定された値ほど順次に減少させることにより得られる値である。本発明の実施例では、フレーム内の各シンボルに対してEacc値を生成して0と比較する。その比較結果、Eacc値が0より小さいか、同じ場合、該当シンボルを反復する。このような意味で前記Eacc値は誤差累積値として称し、前記初期値は初期の誤差累積値として称する。前記初期値は(Ia×Nis)となり得る。
【表2】
Figure 2004503173
【0017】
表2は本発明の実施例によるFDRTアルゴリズムを示す。ここで、“repeat mth symbol”はm番目のシンボルを反復することを示す。このようなm番目のシンボルに対する反復は、Eacc≦0の場合、“do while”loopでEacc>0になるまで続けて行われる。前記アルゴリズムが完了されると、すなわち、m=Lまで“while”loopが行われると、総N個のシンボルが生成される。前記N個のシンボルは、FDRT装置230がL個の入力符号語シンボルを入力した後、その符号語シンボルに(N−L)個のシンボルを挿入することにより生成されるシンボルである。表2に示した本発明の実施例によるFDRTアルゴリズムは後述する図6に参照して詳細に説明する。
【0018】
一方、表2に示したアルゴリズムによる方式は任意の値M(反復回数)を使用するVDRT(Variable Data Rate Transmission)の場合にも適用が可能である。さらに、前記FDRTアルゴリズムは符号語シンボルの反復位置を選択するので、シンボル反復及び穿孔を行う従来のFDRT方式とは異なり、特定の符号語シンボルを削除する連続的な穿孔現象は発生しない。したがって、連続的な穿孔による性能減衰も発生しない。
【0019】
前記アルゴリズムにおいて、Eacc、0、Ia*Nis及びIa*Lをそれぞれ誤差累積値、しきい値、減少値及び増加値として定義すれば、前記アルゴリズムは次のような過程、すなわち、(a)L個の符号語シンボルのうち、一番目のシンボルに対するEaccを設定する過程、(b)前記Eaccと0を比較する過程、(c)前記Eaccが0より小さい場合、EaccをEacc+Ia*Lとしてアップデートして前記(b)過程に進行する過程、(d)前記Eaccが0より大きい場合、EaccをEacc−Ia*Nisとしてアップデートして前記(b)過程に進行する過程、(e)前記(c)過程又は(d)過程中に前記L個の符号語シンボルからN個のシンボルの列が発生される場合、一連の過程を終了する過程により行われる。前記しきい値、減少値及び増加値はそれぞれ0、Ia* Nis、Ia*Lに設定されることが好ましいが、実験によって適宜な値に設定されることもできる。
【0020】
以下、本発明の実施例によるFDRTアルゴリズムの適用例を説明する。ここで、適用例1は、M=1の場合、すなわち、シンボルの反復がない場合を示す。適用例2は、M=2の場合、すなわち、符号語シンボルの列が一回反復されて同一の二つの符号語シンボルの列が生成される場合であり、適用列3は、M=3の場合、すなわち、符号語シンボルの列が二回も反復されて同一の三つの符号語シンボルの列が生成される場合を示す。下記の適用例において、(Ia,Ib)は(2,1)である。
【0021】
(適用列1)
入力符号語シンボルの数L=5、出力シンボルの数N=5であれば、挿入されるシンボルの数Nis=N−L=5−5=0となる。この場合はシンボルの反復が必要でない。下記の表3は、入力符号語シンボルの各位置m=1,2,3,4,5に対してシンボル反復パターンがc1,c2,c3,c4,c5として決められる場合、すなわち、シンボル反復のない場合を示す。したがって、 N(=5)個の入力符号語シンボルは、図5Aに示したようなシンボル反復パターンによって出力される。
【表3】
Figure 2004503173
【0022】
例えば、表3で初期の誤差累積値Eaccが5であり、m=1位置の入力シンボルに対する誤差累積値Eaccは5−2×(N−L)=5−2×0=5である。したがって、誤差累積値Eaccがは0より大きいため、m=1位置のシンボルに対しては反復が行われない。すなわち、m=1位置の入力シンボルc1に対するシンボル反復パターンはc1として決定され、一つの入力シンボルはそのまま出力される。表3のNAは、Eacc+Ia*Lによる誤差累積値の計算が不必要であるということを示す。
【0023】
(適用例2)
入力符号語シンボルの数L=5、出力シンボルの数N=8であれば、挿入されるシンボルの数Nis=N−L=8−5=3となる。すなわち、5個の符号語シンボルの間に3個の符号語シンボルを挿入すべきである。表4は入力符号語シンボルの各位置m=1,2,3,4,5に対してシンボル反復パターンがc1,c1,c2,c3,c3,c4,c5,c5として決定される場合を示す。前記シンボル反復パターンc1,c1,c2,c3,c3,c4,c5,c5によれば、前記入力符号語シンボルは反復処理され、N(=8)個の符号語シンボルは図5Bに示したように出力される。
【表4】
Figure 2004503173
【0024】
例えば、表4で初期の誤差累積値Eaccが5であり、m=1の位置の入力シンボルに対する誤差累積値Eaccは5−2×(N−L)=5−2×3=−1である。誤差累積値Eaccは0より小さいため、m=1位置のシンボルに対して反復が行われる。これにより、誤差累積値EaccはEacc+Ia*L(−1+2×3=5)にアップデートされる。そのアップデートされた誤差累積値Eaccは0より大きいため、m=1位置のシンボルに対してはそれ以上の反復は行われない。すなわち、m=1位置の入力シンボルc1に対するシンボル反復パターンはc1,c1として決定され、一つの入力シンボルに対して2個の出力シンボルが生成される。
【0025】
(適用例3)
入力符号語シンボルの数L=5、出力シンボルの数N=15であれば、挿入されるシンボルの数Nis=N−L=15−5=10となる。すなわち、5個の符号語シンボルの間に10個の符号語シンボルを挿入すべきである。表5は入力符号語シンボルの各位置m=1,2,3,4,5に対してシンボル反復パターンがc1,c1,c1,c2,c2,c2,c3,c3,c3,c4,c4,c4,c5,c5,c5として決定される場合を示す。前記シンボル反復パターンc1,c1,c1,c2,c2,c2,c3,c3,c3,c4,c4,c4,c5,c5,c5によれば、前記入力符号語シンボルは反復処理され、N(=15)個の符号語シンボルは図5Cに示したように出力される。
【表5】
Figure 2004503173
【0026】
表5において、−5,+5は“do While Eacc ≦0”の条件に応じてNested while loop進行過程で生成されたEacc値である。したがって、Nested while loopが進行されるとき、シンボルの反復回数は増加する。例えば、表5で初期の誤差累積値Eaccが5であり、m=1の位置の入力シンボルに対する誤差累積値Eaccは5−2×(N−L)=5−2×10=−15である。前記誤差累積値Eaccは0より小さいため、m=1位置のシンボルに対しては反復が行われる。このような反復過程により、誤差累積値EaccはEacc+Ia*L(−15+2×5=−5)にアップデートされる。このようにアップデートされた誤差累積値Eaccは0より小さいため、m=1位置のシンボルに対してもう一度反復が行われる。これにより、誤差累積値EaccはEacc+Ia*L(−5+2×5=5)に再度アップデートされる。前記誤差累積値Eaccは0より大きいため、m=1位置のシンボルに対してそれ以上の反復は行われない。したがって、m=1位置のシンボルに対して二回の反復が行われる。すなわち、m=1位置の入力シンボルc1に対するシンボル反復パターンはc1,c1,c1として決定され、一つの入力シンボルに対して3個の出力シンボルが生成される。
【0027】
上述した適用例においては、パラメータ(Ia,Ib)を(2,1)として仮定した。しかしながら、このようなパラメータ(Ia,Ib)は使用される誤差訂正符号の特性に応じて相違に設定されることもできる。例えば、誤差訂正符号として畳込み符号、線形ブロック符号又はターボ符号を使用することができる。この場合、前記パラメータ(Ia,Ib)は(2,1),(4,1),(8,1),(L,1)又は(L,K)(Kは1≦K≦Lの整数)に設定されることができる。したがって、前記パラメータ(Ia,Ib)は、後述するその特性を考慮して使用される誤差訂正符号に応じて最適の性能を有するように設定されるということがわかる。次の数式において、Initial Offset_mは一つのフレーム内の符号語シンボルのうち、始めに反復されるシンボルの位置を示す。
【数1】
Figure 2004503173
【0028】
数式1を参照すれば、(Ia,Ib)パラメータを調節することにより、一つのフレーム内で反復されるシンボルの初期位置を(L/Nis)の範囲内で調節することができる。
【0029】
例えば、Ibが定数の場合、Initial Offset_mはIaが増加するほど減少する。これにより、始めに反復されるシンボルの位置は一つのフレーム内の前方に移動する。このとき、Ia≧(Ib*Nis/L)であれば、Initial Offset_mは1なので、常時一番目のシンボルが反復される。IbパラメータはIaとともにInitial Offset_mを調節するので、Iaが決定されると、前記Ibパラメータは通常1≦Ib≦Iaの範囲内の値に設定される。Iaが定数の場合、Ib値が増加するほどInitial Offset_mが増加し、Ibが減少するほどInitial Offset_mの値も減少する。したがって、前記Ib値を調節することにより、一番目の反復シンボルの位置を調節することができる。すなわち、Iaはシンボル反復周期の決定及び最初反復シンボルの決定に影響を及ぼすパラメータであり、Ibは最初反復シンボルの決定に影響を与えて全体反復シンボルの位置決定に影響を及ぼすパラメータである。前記アルゴリズムからわかるように、Ibは初期のEacc値の設定のみ影響を与え、反復を行うか否かに応じて増加または減少する値にはIaが含まれるので、Iaはシンボル反復周期に影響を及ぼす。したがって、Ibは全体反復シンボルの位置を決定する。
【0030】
下記の表6は前記適用例1,2,3に対するInitial Offset_mを示している。
【表6】
Figure 2004503173
【0031】
表6を参照すれば、適用例1の場合は反復が必要でなく、適用列2及び適用例3の場合には、Initial Offset_mの値がすべて1であるので、反復されるシンボルの初期位置は一番目のシンボルの位置として決められる。
【0032】
図6は本発明の実施例によるFDRTアルゴリズムを示したフローチャートである。ここで、FDRTアルゴリズムを行うまえにL、N及び(Ia,Ib)が与えられると仮定する。
【0033】
図6を参照すれば、ステップ601では、Eacc(=Ib*L)を受信して初期化動作を行う。Eacc値は上述したように所定の初期誤差累積値を予め設定された値ずつ順次に減少させることにより生成される値である。ステップ602では、入力符号語シンボルの位置を示す値mが1に設定される。ステップ603では、mがLより小さいか、同一であるかを判断する。前記mがLより小さいか、同一であると判断される場合、ステップ604では、Eacc値がEacc−(Ia*Nis)値としてアップデートされる。
【0034】
ステップ605では、前記アップデートされたEacc値が0より小さいか、同一であるかを判断する。前記アップデートされたEacc値が0より大きい場合、ステップ606では、m値に1を増加させることにより、次の入力符号語シンボルの位置をステップ603,604,605におけるシンボル反復位置として指定する動作を行う。前記アップデートされたEacc値を0と比較してm値を増加させる動作は一つのフレーム内のすべての符号語シンボルに対して反復的に行われる。したがって、ステップ603,604,605はm≦Lになるまで反復的に行われる。
【0035】
ステップ605で前記アップデートされたEacc値が0より小さいか、同一である場合、ステップ607ではm番目のシンボルが反復される。ステップ608では、EaccがEacc+(Ia*L)値としてアップデートされる。前記ステップ608の実行後、ステップ605に進行する。
【0036】
ステップ603乃至ステップ606では、フレーム内の各符号語シンボルに対するEacc値を求め、そのEacc値によって反復シンボルを決める。ステップ607及びステップ608では、シンボルの反復回数を決めて反復動作を行う。このような本発明の実施例によれば、L個の符号語シンボルのうち、Nis(=N−L)個のシンボルの位置を検出し、その検出位置に対応するNis個のシンボルを順次に反復することにより、N個のシンボルの列を発生する。この際、L個のシンボルのうち、(N−L)個のシンボルは実質的に均等な距離を有する。
【0037】
図7は本発明の実施例により図6に示した過程を行うためのFDRT装置のブロック構成を具体的に示した図である。図7において、ENはイネーブル(Enable)信号を示す。ENが1であれば、該当ブロックが動作を行い、ENが0であれば、該当ブロックは動作を行わない。シンボル反復器707は、EN=0の場合、クロックごとに入力される符号語シンボルckをそのまま出力し、EN=1の場合は入力される符号語シンボルckを反復して出力する。前記イネーブル信号EN=1は一つの符号語シンボルに対して反復的に発生することができる。前記シンボル反復器707に対するイネーブル信号ENは、Eaccが0より小さいか、同じであるかを判断する比較器705から出力される。前記比較器705は、Eacc≦0であれば、EN=1を出力し、Eacc>0であれば、EN=0を出力する。さらに、前記比較器705から出力されるイネーブル信号ENは、選択器703及びインバータ704を通じてレジスタ701及び減算器702にも印加されて前記レジスタ701及び減算器702をイネーブルさせる。
【0038】
図7に示したように、本発明の実施例によるFDRT装置は、レジスタ701、減算器702、選択器703、インバータ704、比較器705、加算器706及びシンボル反復器707から構成される。前記レジスタ701は、前記FDRT装置の初期駆動時、初期値(Ib*L)を初期誤差累積値Eaccとしてダウンロードして貯蔵し、その後は減算器702から印加されるEacc値を貯蔵する。前記減算器702は前記レジスタ701に貯蔵されているEacc値から(Ia*Nis)値を減算してその減算結果をアップデートされたEacc値として出力する。初期化時の前記レジスタ701の動作は図6のステップ601に該当し、減算器702の動作はステップ604に該当する。インバータ704の出力信号が1の場合のみ、すなわち、比較器705の出力信号が0の場合、前記減算器702はEacc値を出力する。
【0039】
マルチプレクサ(multiplexer)として具現されうる選択器703は初期に減算器702からのEacc値を比較器705及び加算器706に提供した後、比較器705から出力されるイネーブル信号ENのレベルに応じて減算器702及び加算器706からの値を比較器705及び加算器706に選択的に出力する。前記選択器703は、イネーブル信号ENが0の場合、減算器702からの値Eaccを比較器705及び加算器706に提供し、イネーブル信号ENが1の場合は加算器706からの出力値を比較器705及び加算器706に提供する。
【0040】
比較器705は選択器703から出力されるEacc値を0と比較して選択器703から出力されるEacc値が0より小さいか、同一であるかを判断した後、その結果を出力する。前記Eacc値が0より小さいか、同一である場合、比較器705はEN=1を出力し、Eacc値が0より大きい場合はEN=0を出力する。比較器705から出力されるイネーブル信号ENに応じてシンボル反復器707は入力符号語シンボルの反復処理過程なしにそのまま出力するか、反復処理して出力することができる。さらに、前記比較器705から出力されるイネーブル信号ENに応じて選択器703、レジスタ701及び減算器702の動作が制御される。比較器705の動作は図6のステップ605に該当する。
【0041】
加算器706は選択器703から出力されるEacc値に(Ia*L)値を加算して選択器703にその加算値を提供する。ここで、前記加算値は、EN=1の場合、選択器703により選択される。このような動作は図6のステップ608に該当する。
【0042】
前記レジスタ701から出力される誤差累積値Eaccを第1誤差累積値、前記減算器702から出力される誤差累積値Eaccを第2誤差累積値、前記加算器706から出力される誤差累積値Eaccを第3誤差累積値、前記選択器703から出力される誤差累積値Eaccを第4誤差累積値、一つのフレーム内で始めに反復されるシンボルの決定に使用されるIa及びIbを第1及び第2変数(ここで、Ibは1≦Ib≦Iaの整数)として仮定すれば、前記レジスタ701は第2パラメータとLを乗算することにより得られる第1パラメータを初期のシンボルに対する第1誤差累積値として出力し、初期のシンボル以後のシンボルに対しては以前のシンボルに対する第2誤差累積値をアップデートされた第1誤差累積値として出力する。前記レジスタ701は、前記比較器705が前記第4誤差累積値が予め設定されたしきい値(例えば、0)より大きいと判断する場合に出力される制御信号に応じてアップデート動作を行う。前記減算器702は前記第1誤差累積値から前記第1変数とNis(=N−L)の乗算値である第2パラメータを減算し、その減算結果を第2誤差累積値として出力する。前記選択器703は前記第2又は第3誤差累積値を入力して前記比較器705の制御下で前記第2又は第3誤差累積値を選択的に前記第4誤差累積値として出力する。前記加算器706は前記第4誤差累積値に前記第1変数とLの乗算値である第3パラメータを加算し、その加算結果を前記第3誤差累積値として出力する。前記比較器705は前記第4誤差累積値と予め設定されたしきい値を比較する。前記第4誤差累積値が前記しきい値より大きい場合、前記比較器705は前記選択器703が前記第2誤差累積値を前記第4誤差累積値として選択するように制御するための制御信号を出力する。一方、前記第4誤差累積値が前記しきい値より小さいか、同じ場合、前記比較器705は前記選択器703が前記第3誤差累算値を前記第4誤差累積値として選択するように制御するための制御信号を出力する。前記インバータ704は前記比較器 705と前記レジスタ701との間に接続され、前記比較器705からの出力制御信号に応答して前記レジスタ701をイネーブルさせて前記レジスタ701が前記第1誤差累積値をアップデートして前記第2誤差累積値として出力するようにする。前記シンボル反復器707は前記比較器705からの判断結果を受信して誤差累積値が前記しきい値より小さいか、同じシンボルを反復挿入してN個のシンボルの列を発生する。
【0043】
実施例2
本発明の第1実施例によるFDRT方式は、畳込み符号化シンボルや線形ブロック符号化シンボルが一つのフレーム又は一つの符号語内でほとんど同一のエラー感度を示すという特徴を考慮して均一な穿孔又は均一な反復(挿入)を可能にする。さらに、このようなFDRT方式はターボ符号に対してもパラメータの設定を適宜に制御することにより、同じく適用される。これを説明すると、次の通りである。
【0044】
図8は本発明の他の実施例によるFDRT装置のブロック構成を示した図である。前記FDRT装置では、符号率1/3のターボ符号器が使用される。
図8を参照すれば、符号器801はソース情報を符号化し、L個の符号語シンボルの列を発生して出力する。逆多重化器(DEMUX:demultiplexer)802は、L個の符号語シンボルの列をL1個の情報語シンボルからなるXグループと、L2個のパリティシンボルからなるYグループ及びL3個のパリティシンボルからなるZグループに分離して出力する。ここで、L=L1+L2+L3であり、L1,L2,L3は同一に又は相違に設定されることができる。第1FDRTブロック803はL1個の情報語シンボルの入力に対してL1個の符号語シンボルに(N1−L1)個のシンボルを挿入してN1個のシンボルを出力する。このとき、前記第1FDRTブロック803は実質的に均等な距離を有する(N1−L1)個のシンボル位置を決定し、その決定位置で前記(N1−L1)個のシンボルを順次に反復挿入する。第2FDRTブロック804はL2個の情報語シンボルの入力に対してL2個の符号語シンボルに(N2−L2)個のシンボルを挿入してN2個のシンボルを出力する。このとき、前記第2FDRTブロック804は実質的に均等な距離を有する(N2−L2)個のシンボル位置を決定し、その決定位置で前記(N2−L2)個のシンボルを順次に反復挿入する。第3FDRTブロック805はL3個の情報語シンボルの入力に対してL3個の符号語シンボルに(N3−L3)個のシンボルを挿入してN3個のシンボルを出力する。このとき、前記第3FDRTブロック805は実質的に均等な距離を有する(N3−L3)個のシンボル位置を決定し、その決定位置で前記(N3−L3)個のシンボルを順次に反復挿入する。多重化器(MUX:multiplexer)806は前記FDRTブロック803,804,805から出力されるN1個のシンボル、N2個のシンボル及びN3個のシンボルを多重化してN個のシンボルを出力する。ここで、N1+N2+N3=Nであり、N1,N2,N3は同一に又は相違に設定されることができる。インターリーバ807は前記多重化器806から出力されるN個のシンボルに対してインターリービングを行い、N個のインターリービングシンボルを出力する。
【0045】
図8からわかるように、符号率R=1/3のターボ符号器802から出力される符号語シンボルを情報語シンボルからなるXグループ(L1)、パリティシンボルからなるYグループ(L2)及びパリティシンボルからなるZグループ(L3)に分離して各々のFDRTを相違に適用することができる。各々のFDRTブロックに対してパラメータ(Li,Ni)及び(Iai,Ibi)が決定されると、上述したFDRTアルゴリズムをFDRTブロック803,804,805にも適用することができる。上述したように、L=L1+L2+L3であり、N=N1+N2+N3である。したがって、(N−L)個の挿入シンボルを各グループに分配することがターボ符号の性能改善のための大事な要件である。すなわち、上述したパラメータを調節して各々の符号語シンボルグループのエラー感度に応じて相異なるシンボル挿入数を決定することにより、最適のターボ符号性能を達成することができる。例えば、情報語シンボルグループXが重要である場合、Xグループ(例えば、L/2)に対してはシンボル反復の数を増加させ、Y及びZグループ(例えば、それぞれL/4)に対しては残りシンボル反復可能な数を均等分割して割り当てる。このような反復シンボルの数決定は使用符号の符号率及び生成多項式などに関連するので、これを最適化するためにはパラメータの最適化過程が必要である。ここでは、このようなパラメータの最適化過程を具体的に説明しないが、実験により得られる最適値がパラメータとして使用されることができる。各々のグループに対するLi、Ni、Iai、Ibiが決められると、各FDRTブロックは上述したようにシンボル反復によるシンボル挿入動作を行う。
【0046】
実施例3
本発明の第3実施例は畳込み符号又は線形ブロック符号のようにX、Y及びZグループが一つの符号語列として出力される場合も、ターボ符号の性能を最適化するためのものである。すなわち、上述した畳込み符号のようにターボ符号器から出力されるフレーム内の符号語シンボルに対して均一なシンボル挿入又は反復が行われる。さらに、ターボ符号の特性を考慮して次のような条件を満足するように初期オフセットを制御することにより、前記第2実施例での性能に近接する性能を提供する。
【0047】
(条件) ターボ符号を使用し、符号語シンボルを単一の列として出力するターボ符号器の最適性能を保障するためには、できるだけXグループの反復を強化する。
【0048】
前記条件を満足させるために本発明の第3実施例ではオフセット制御方式を提案する。
符号率R=1/3のターボ符号器により出力される符号語シンボルの数が前記ターボ符号器の後端に接続されるインターリーバーのサイズより大きい通信システムでは、前記符号語シンボルが前記インターリーバーのサイズに整合されるように通常前記符号語シンボルを反復処理して穿孔を行う。シンボル穿孔周期が3の倍数であり、穿孔が始めの符号語シンボルから開始されると、これは情報語シンボルのみが連続的に穿孔されることを示す。例えば、符号語シンボルの数、L=15であり、インターリーバーのサイズ、N=20の場合、前記符号語シンボルはM倍(=2)だけ反復され、穿孔シンボルの数、P=LM−N=20となる。したがって、平均穿孔周期は3となる。この場合、ターボ符号の性能はパリティシンボルを穿孔する場合に比べて低下する。このような問題点はデータ伝送率整合のために符号語シンボルを反復挿入するFDRT方式でも発生する。
【0049】
図9は本発明の実施例によるFDRT処理時に発生する問題点を説明するための図である。図9を参照すれば、符号率R=1/3のターボ符号器が使用される場合、前記ターボ符号器はXグループの情報語シンボル(1,4,7,10,13,16)、Yグループのパリティシンボル(2,5,8,11,14,17)及びZグループのパリティシンボル(3,6,9,12,15,18)を順次に発生する。このとき、斜線部分の情報語シンボルが反復されなければ、前記情報語シンボルはパリティシンボルに比べて少ないシンボルエネルギーを有する。これにより、ターボ符号の性能は低下する。このような問題点を解決するための方法では、前記数1に示した初期オフセット概念を使用して非反復シンボルの位置を調節することにより、パリティシンボルが周期的に反復されないようにする。
【0050】
図10は本発明の第3実施例によるFDRT処理時、初期オフセット概念を使用する場合に生成されるシンボルの例を示した図である。図10からわかるように、情報語シンボル(1,4,7,10,13,16)は反復され、パリティシンボル(2,5,8,11,14,17又は3,6,9,12,15,18)は反復されない。
【表7】
Figure 2004503173
【0051】
表7はターボ符号器から生成される符号語シンボルのうち、情報語シンボルを反復しないように処理する場合の問題点を解決するためにデータ符号率によるオフセット制御値を示している。このような問題点は情報語シンボルを穿孔する場合にも発生するが、ここでは、情報語シンボルを反復しないように処理する場合の問題点に限って説明する。符号率R=1/2の場合は非反復シンボル間の間隔D=2又はその倍数の場合に問題が発生し、R=1/3の場合、D=3又はその倍数の場合にも問題が発生する。さらに、R=1/4の場合はD=4又はその倍数の場合に問題が発生する。表7の“オフセット制御値”は、上述した問題を解決するために与えられたオフセット値を示す。例えば、符号率R=1/3の場合、+1のシンボルオフセットを提供することにより、Yグループのパリティシンボル(2,5,8,11,14,17)が周期的に反復されない。同様に、+2のシンボルオフセットを提供すると、Zグループのパリティシンボル(3,6,9,12,15,18)は周期的に反復されない。このようなオフセット制御方式は各種の形態として存在することができるが、ここではその一例のみを説明する。このようにオフセットを制御することにより、ターボ符号でもっとも重要な情報語シンボルが連続的に反復されない問題点を解決し、その性能を改善することができる。
【0052】
次に、オフセット制御の一方式としてパラメータ(Ia,Ib)を使用する方式について説明する。上述したように、フレーム内で反復されるシンボルの初期位置、Initial Offset_mは前記数1によって決定される。前記数1からわかるように、パラメータ(Ia,Ib)は反復周期(L/Nis)を(Ib/Ia)で制御している。したがって、Dが表7に示した符号率に応じて2m、3m又は4m(ここで、m=1,2,3,…になると、(Ib/Ia)値を使用して所望のシンボル反復位置が設定されるように初期オフセット(Initial Offset_m)を決定することができる。すなわち、ターボ符号の各符号率に応じて表7に示したようにオフセット制御値を決定するために、(Ib/Ia)=(Nis/L)*1、(Ib/Ia)=(Nis/L)*2、(Ib/Ia)=(Nis/L)*3及び(Ib/Ia)=(Nis/L)*4に設定し、L及びNを考慮して(Ib/Ia)値を適宜に選択することにより、所望の初期オフセットmを決定することができる。
【0053】
図11は、本発明の第3実施例による符号語シンボルが単一の列で出力される符号器の構造で、フレーム内で反復されるシンボルの初期位置を決定するための初期オフセット決定過程を示したフローチャートである。図11を参照すれば、ステップ1101では符号率が決められる。ここで、符号率は1/2、1/3または1/4となり得る。ステップ1103では、入力フレームのサイズLと出力フレームのサイズNが決められる。ここで、入力フレームのサイズLはFDRTブロックに入力されるか、符号器から出力されるシンボルの数を示し、出力フレームのサイズNはFDRTブロックから出力されるシンボルの数を示す。L及びNは上位階層により提供される値である。ステップ1105では最適のパラメータ(Ia,Ib)が前記数1により決められる。ステップ1107では前記最適のパラメータ(Ia,Ib)から初期オフセットが決定され、ステップ1109では本発明の実施例によるFDRTアルゴリズムが行われる。
【0054】
図12は本発明の第4実施例による符号語シンボルが単一の列で出力される符号器の構造で、フレーム内で反復されるシンボルの初期位置を決定するための初期オフセット決定過程を示した他のフローチャートである。図12を参照すれば、ステップ1201では符号率が決められる。ここで、符号率は1/2、1/3または1/4となり得る。ステップ1203では、入力フレームのサイズLと出力フレームのサイズNが決められる。ここで、入力フレームのサイズLはFDRTブロックに入力されるか、符号器から出力されるシンボルの数を示し、出力フレームのサイズNはFDRTブロックから出力されるシンボルの数を示す。L及びNは上位階層により提供される値である。ステップ1205では前記決定符号率による定数値のオフセットが決められる。例えば、R=1/2の場合は+1、R=1/3の場合は+1または+2のうち、一つを選択し、R=1/4の場合は+1、+2または+3のうち、一つを選択してオフセットとして決める。その後、ステップ1207では上述した本発明のFDRTアルゴリズムが行われる。
【0055】
【発明の効果】
上述したように、本発明は、畳込み符号、線形ブロック符号またはターボ符号のような誤差訂正符号を使用するデータ通信システムで、可変的なデータ伝送率によって変化する一つのフレーム内のL個の符号語シンボルを固定的なインターリーバのサイズNに整合させて伝送するとき、簡単な構造かつ設定初期値を調節して一つのフレーム内で挿入のために反復されるシンボルが均一に分布されるようにすることにより、性能の低下なしに伝送率に応じてデータを柔軟に伝送することができる。
以上、本発明の詳細な説明では具体的な実施例を参照して詳細に説明したが、各種の変形が本発明の特許請求の範囲を逸脱しない限り、当該技術分野における通常の知識を持つ者により可能なのは明らかである。
【図面の簡単な説明】
【図1】一般的な非可変型のデータ伝送率伝送方式によるチャンネルインターリーバーを示した図である。
【図2】非可変型のデータ伝送率伝送方式により伝送される符号語シンボルフレームの一例を示した図である。
【図3】IS−2000仕様による反復及び穿孔を行う可変型のデータ伝送率伝送(FDRT)装置の構成を示した図である。
【図4】本発明の第1実施例によるFDRT装置の構成を示した図である。
【図5】A、B、Cは図4に示したFDRT装置から出力されるシンボルの適用例を示した図である。
【図6】本発明の第1実施例によるFDRT方式の処理過程を示したフローチャートである。
【図7】本発明の第1実施例によるFDRT装置の具体的な構成を示した図である。
【図8】本発明の第2実施例によるFDRT装置の構成を示した図である。
【図9】本発明の第1実施例によるFDRT処理過程で発生する問題点を説明するための図である。
【図10】本発明の第3実施例によるFDRT処理過程で初期オフセット概念を使用する場合に生成されるシンボルの例を示した図である。
【図11】本発明の第3実施例による符号語シンボルが単一の列で出力される符号器の構造で、フレーム内で反復されるシンボルの初期位置を決定するための初期オフセット決定過程を示したフローチャートである。
【図12】本発明の第3実施例による符号語シンボルが単一の列で出力される符号器の構造で、フレーム内で反復されるシンボルの初期位置を決定するための初期オフセット決定過程を示した他のフローチャートである。
【符号の説明】
200,801……符号器
220,807……インターリーバー
230……FDRT装置
802……逆多重化器
803……第1FDRTブロック
804……第2FDRTブロック
805……第3FDRTブロック
806……多重化器

Claims (20)

  1. L個の符号語シンボルの列を発生する符号器と、前記L個の符号語シンボルより大きいN個のシンボルの列を入力するチャンネルインターリーバーとを備えるシステムで、前記L個の符号語シンボルの列から前記N個のシンボルの列を発生する方法において、
    前記L個の符号語シンボルのうち、実質的に均等距離を有する(N−L)個のシンボル位置に対応するシンボルを検出する過程と、
    前記検出されたシンボルの前または後ろに該検出されたシンボルを順次に反復挿入する過程とを含むことを特徴とする方法。
  2. 前記符号語シンボルは畳込み符号化により生成されることを特徴とする請求項1に記載の方法。
  3. 前記符号語シンボルは線形ブロック符号化により生成されることを特徴とする請求項1に記載の方法。
  4. 前記符号語シンボルはターボ符号化により生成されることを特徴とする請求項1に記載の方法。
  5. ソース情報を入力し、L個の符号語シンボルの列を発生する符号器と、
    前記L個の符号語シンボルより大きいN個のシンボルの列を入力するチャンネルインターリーバーと、
    前記L個の符号語シンボルのうち、実質的に均等距離を有する(N−L)個のシンボル位置に対応するシンボルを検出し、前記検出されたシンボルの前または後ろに該検出されたシンボルを順次に反復挿入して前記L個の符号語シンボルの列から前記N個のシンボルの列を発生する可変 データ伝送率伝送(FDRT;Flexible Data Rate Transmission)ブロックとを含むことを特徴とする通信システムの伝送装置。
  6. 前記符号器は畳込み符号器であることを特徴とする請求項5に記載の伝送装置。
  7. 前記符号器は線形ブロック符号器であることを特徴とする請求項5に記載の伝送装置。
  8. 前記符号器はターボ符号器であることを特徴とする請求項5に記載の伝送装置。
  9. 第1グループのシンボルと前記第1グループのシンボルより低い重要度を有する第2グループ及び第3グループのシンボルを含むL個の符号語シンボルを出力するターボ符号器と、前記L個のシンボルより大きいN個のシンボルの列を入力するチャンネルインターリーバーとを備えるシステムで、前記L個の符号語シンボルの列から前記N個のシンボルの列を発生する方法において、
    前記L個の符号語シンボルのうち、前記第2グループまたは第3グループの初期反復シンボルの位置を選択するためのオフセット値を決める過程と、
    前記オフセット値に対応する位置のシンボルから前記ターボ符号器の 符号率によって定められる周期に該当する位置のシンボルを非反復シンボルとして決める過程と、
    前記非反復シンボルを除いた前記L個の符号語シンボルのうち、実質的に均等距離を有する(N−L)個のシンボル位置に対応するシンボルを検出する過程と、
    前記検出されたシンボルの前または後ろに該検出されたシンボルを順次に反復挿入する過程とを含むことを特徴とする方法。
  10. 前記オフセット値は、前記ターボ符号器の符号率が1/kのとき、kより小さい自然数であることを特徴とする請求項9記載の方法。
  11. 前記周期は、前記ターボ符号器の符号率が1/kのとき、kとq(qは自然数)の乗算値であることを特徴とする請求項9に記載の方法。
  12. L個の符号語シンボルの列を発生する符号器と、前記Lより大きいN個のシンボルの列を発生するために 前記L個の符号語シンボルのうち、(N−L)個のシンボルを反復するシンボル反復器とを含む通信システムで、前記L個の符号語シンボルの列から前記N個のシンボルの列を発生する方法において、
    (a) 前記L個の符号語シンボルのうち、一番目のシンボルに対する誤差累積値を設定する過程と、
    (b) 前記誤差累積値と所定のしきい値とを比較する過程と、
    (c) 前記誤差累積値が前記しきい値より小さい場合、該当シンボルを反復し、前記誤差累積値に所定の増加値を加算した値を該当シンボルに対する新たな誤差累積値に再設定した後、前記(b)過程に戻る過程と、
    (d) 前記誤差累積値が前記しきい値より大きい場合、前記誤差累積値から所定の減少値を減算した値を次のシンボルに対する誤差累積値に設定した後、前記(b)過程に戻る過程と、
    (e) 前記(c)過程または前記(d)過程中に前記L個の符号語シンボルから前記N個のシンボルの列が発生された場合、前記過程を終了する過程とを含むことを特徴とする方法。
  13. 前記(a)過程は、
    (a1) 所定のフレーム内のシンボルのうち、始めに反復されるシンボルの位置を決めるための第1変数(Ia)及び第2変数(Ib)(ここで、Ibは1≦Ib≦Iaを満足する整数)のうち、前記第2変数とLの乗算により第1パラメータを計算する過程と、
    (a2) 前記第1変数と(N−L)の乗算により第2パラメータを計算する過程と、
    (a3) 前記第1パラメータから前記第2パラメータを減算して、前記L個の符号語シンボルのうち一番目のシンボルに対する誤差累積値を設定する過程とを含むことを特徴とする請求項12に記載の方法。
  14. 前記しきい値は0であることを特徴とする請求項12に記載の方法。
  15. 前記増加値は前記第1変数とLの乗算による結果値であることを特徴とする請求項13に記載の方法。
  16. 前記減少値は前記第1パラメータであることを特徴とする請求項13に記載の方法。
  17. L個の符号語シンボルの列を発生する符号器と、前記Lより大きいN個のシンボルの列を発生するために前記L個の符号語シンボルのうち、(N−L)個のシンボルを反復するシンボル反復器と含む通信システムで、前記L個の符号語シンボルの列から前記N個のシンボルの列を発生するための装置において、
    所定のフレーム内のシンボルのうち、始めに反復されるシンボルの位置を決めるための第1変数(Ia)及び第2変数(Ib)(ここで、Ibは1≦Ib≦Iaを満足する整数)のうち、前記第2変数とLの乗算により得られる第1パラメータを第1誤差累積値として出力するレジスタと、
    前記第1誤差累積値から前記第1変数と(N−L)の乗算により得られる第2パラメータを減算した後、その減算結果を第2誤差累積値として出力する減算器と、
    前記第2誤差累積値と第3誤差累積値を入力し、前記第2誤差累積値または前記第3誤差累積値を第4誤差累積値として選択的に出力する選択器と、
    前記第4誤差累積値を入力し、前記第4誤差累積値に前記第1変数とLとの乗算により得られる第3パラメータを加算した後、その加算結果を前記第3誤差累積値として出力する加算器と、
    前記第4誤差累積値と所定のしきい値を比較した後、その比較結果による信号を出力する比較器と、
    前記比較器から少なくとも一つの出力信号を受信して前記誤差の累積値が前記しきい値より小さいか同一であるシンボルを反復してN個のシンボルの列を発生するシンボル反復器とを備え、
    前記比較器は、前記第4誤差累積値が前記しきい値より大きい場合、前記第2誤差累積値が前記第4誤差累積値として出力されるように前記選択器を制御するための信号を出力し、前記第4誤差累積値が前記しきい値より小さいか同一である場合、前記第3誤差累算値が前記第4誤差累積値として出力されるように前記選択器を制御するための信号を出力し、
    前記レジスタは、前記L個の符号語シンボルのうち、一番目のシンボルに対しては前記第1パラメータを前記第1誤差累積値として出力し、前記一番目のシンボル以後のシンボルに対しては以前のシンボルに対する前記第2誤差累積値をアップデートされた第1誤差累積値として出力することを特徴とする装置。
  18. 前記比較器と前記レジスタとの間に接続され、前記比較器からの出力制御信号に応答して前記レジスタをイネーブルさせて前記レジスタが前記第1誤差累積値をアップデートして前記第2誤差累積値として出力するようにするインバータをさらに含むことを特徴とする請求項17に記載の装置。
  19. 前記レジスタは、前記比較器から前記第4誤差累積値が前記しきい値より大きいと判断される場合に出力される制御信号に応答してイネーブルされて前記第1誤差累積値をアップデートして前記第2誤差累積値として出力することを特徴とする請求項18に記載の装置。
  20. 前記しきい値は0であることを特徴とする請求項17に記載の装置。
JP2002509190A 2000-07-08 2001-07-07 データ通信システムにおけるシンボル挿入による可変データ伝送率の整合方法及び装置 Ceased JP2004503173A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20000039070 2000-07-08
KR20000039157 2000-07-08
KR20000042547 2000-07-19
PCT/KR2001/001169 WO2002005445A1 (en) 2000-07-08 2001-07-07 Method and apparatus for flexible data rate matching by symbol insertion for a data communication system

Publications (1)

Publication Number Publication Date
JP2004503173A true JP2004503173A (ja) 2004-01-29

Family

ID=27350284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002509190A Ceased JP2004503173A (ja) 2000-07-08 2001-07-07 データ通信システムにおけるシンボル挿入による可変データ伝送率の整合方法及び装置

Country Status (10)

Country Link
US (1) US20020031168A1 (ja)
EP (1) EP1305889A1 (ja)
JP (1) JP2004503173A (ja)
KR (1) KR100387058B1 (ja)
CN (1) CN1446408A (ja)
AU (1) AU2001269583A1 (ja)
BR (1) BR0112256A (ja)
CA (1) CA2414363A1 (ja)
DE (1) DE20122022U1 (ja)
WO (1) WO2002005445A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010521929A (ja) * 2007-03-16 2010-06-24 クゥアルコム・インコーポレイテッド 通信信号を符号化する方法および装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10207146A1 (de) * 2002-02-20 2003-08-28 Infineon Technologies Ag Hardware-Schaltung zur Punktierung und Wiederholungscodierung von Datenströmen und Verfahren zum Betrieb der Hardware-Schaltung
US6973579B2 (en) 2002-05-07 2005-12-06 Interdigital Technology Corporation Generation of user equipment identification specific scrambling code for the high speed shared control channel
FR2860496B1 (fr) * 2003-10-02 2006-06-23 Oreal Dispositif de conditionnement et d'application d'un produit cosmetique
US8565721B2 (en) * 2006-10-20 2013-10-22 T-Mobile Usa, Inc. System and method for rating an IP-based wireless telecommunications based on access point
US11330030B2 (en) 2019-07-25 2022-05-10 Dreamworks Animation Llc Network resource oriented data communication

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US115468A (en) * 1871-05-30 Improvement in cooling and preserving beer and other liquids on draft
US5537410A (en) * 1994-09-15 1996-07-16 Oki Telecom Subsequent frame variable data rate indication method
JP3169522B2 (ja) * 1995-01-19 2001-05-28 沖電気工業株式会社 データ受信装置
US6480521B1 (en) * 1997-03-26 2002-11-12 Qualcomm Incorporated Method and apparatus for transmitting high speed data in a spread spectrum communications system
KR100387078B1 (ko) * 1997-07-30 2003-10-22 삼성전자주식회사 대역확산통신시스템의심볼천공및복구장치및방법
US6067646A (en) * 1998-04-17 2000-05-23 Ameritech Corporation Method and system for adaptive interleaving
RU2212102C2 (ru) * 1998-06-05 2003-09-10 Самсунг Электроникс Ко., Лтд. Устройство и способ канального кодирования для согласования скорости передачи
FI106897B (fi) * 1998-09-14 2001-04-30 Nokia Networks Oy RAKE-vastaanotin
DE19846721B4 (de) * 1998-10-12 2009-09-10 Ipcom Gmbh & Co. Kg Verfahren zur Kodierung und Dekodierung und Vorrichtung zum Kodieren oder Dekodieren
JP3239880B2 (ja) * 1998-11-02 2001-12-17 日本電気株式会社 レートマッチング方法及びデジタル通信システム
KR20000067738A (ko) * 1999-04-14 2000-11-25 서평원 이동 통신 시스템에서 채널 코드의 레이트 매칭 방법
FR2792788B1 (fr) * 1999-04-21 2001-07-13 Mitsubishi Electric France PROCEDE D'EQUILIBRAGE DU RAPPORT Eb/I DANS UN SYSTEME cdma A MULTIPLEXAGE DE SERVICE ET SYSTEME DE TELECOMMUNICATION L'UTILISANT
DE10030407B4 (de) * 1999-07-14 2011-09-01 Lg Electronics Inc. Verfahren zur optimalen Ratenanpassung in einem Mobilkommunikationssystem
KR100628195B1 (ko) * 2000-07-03 2006-09-26 엘지전자 주식회사 레이트 매칭 장치 및 방법
KR100734346B1 (ko) * 2000-08-02 2007-07-03 엘지전자 주식회사 데이터 레이트 매칭 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010521929A (ja) * 2007-03-16 2010-06-24 クゥアルコム・インコーポレイテッド 通信信号を符号化する方法および装置
US8352843B2 (en) 2007-03-16 2013-01-08 Qualcomm Incorporated Method and apparatus for coding a communication signal

Also Published As

Publication number Publication date
KR100387058B1 (ko) 2003-06-12
BR0112256A (pt) 2003-06-24
DE20122022U1 (de) 2003-12-18
CN1446408A (zh) 2003-10-01
CA2414363A1 (en) 2002-01-17
US20020031168A1 (en) 2002-03-14
WO2002005445A1 (en) 2002-01-17
EP1305889A1 (en) 2003-05-02
KR20020006592A (ko) 2002-01-23
AU2001269583A1 (en) 2002-01-21

Similar Documents

Publication Publication Date Title
JP4115701B2 (ja) データ通信システムの伝送率整合装置及び方法
JP3657254B2 (ja) 符号分割多重接続移動通信システムで符号化およびレートマッチング装置および方法
US7237179B2 (en) Data rate matching device
JP2007235981A (ja) 移動通信システムにおける伝送構成方法
JP2006320008A (ja) エラー訂正回路、インターリーバ及びパンクチャリング又は反復装置を有する伝送システム
KR20070065402A (ko) 압축된 차 펑처링 패턴을 이용한 펑처링/디펑처링
JP2004524734A (ja) 畳み込みエンコード化ビットを変調前にシンボルに割り当てる方法およびシステム
JP3574434B2 (ja) データ通信システムの可変データ伝送率整合方法及び装置
JP2004503173A (ja) データ通信システムにおけるシンボル挿入による可変データ伝送率の整合方法及び装置
KR20020003766A (ko) 가변 데이터 레이트 매칭 방법
KR100504463B1 (ko) 병렬 펑쳐링 알고리즘의 파라미터 최적화 방법
KR100357868B1 (ko) 데이터 통신시스템의 전송율 정합 장치 및 방법
KR100710348B1 (ko) 적응 레이트 펑쳐링 방법
KR100845829B1 (ko) 터보 디코더 및 디코딩 방법
KR20010037341A (ko) 콘벌루션 코드의 펑쳐링패턴 서치 방법
KR100444830B1 (ko) 데이터 통신 시스템의 전송률 정합 장치 및 그 방법
KR100404183B1 (ko) 채널화 코드에 대한 레이트 매칭 방법
KR20010036300A (ko) 상향 링크 레이트 매칭을 위한 파라미터 결정 방법
KR100338663B1 (ko) 통신시스템의채널부호및복호장치및방법
WO2007043384A1 (ja) 符号化方法及び符号化装置、復号方法及び復号装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040420

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20040824