WO2007043384A1 - 符号化方法及び符号化装置、復号方法及び復号装置 - Google Patents

符号化方法及び符号化装置、復号方法及び復号装置 Download PDF

Info

Publication number
WO2007043384A1
WO2007043384A1 PCT/JP2006/319720 JP2006319720W WO2007043384A1 WO 2007043384 A1 WO2007043384 A1 WO 2007043384A1 JP 2006319720 W JP2006319720 W JP 2006319720W WO 2007043384 A1 WO2007043384 A1 WO 2007043384A1
Authority
WO
WIPO (PCT)
Prior art keywords
repetition
data
rate
string
bit string
Prior art date
Application number
PCT/JP2006/319720
Other languages
English (en)
French (fr)
Inventor
Hirokazu Kanai
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Publication of WO2007043384A1 publication Critical patent/WO2007043384A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/296—Particular turbo code structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/296—Particular turbo code structure
    • H03M13/2966—Turbo codes concatenated with another code, e.g. an outer block code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system

Definitions

  • the present invention relates to an encoding method, an encoding device, a decoding method, and a decoding device used in a mobile communication system.
  • rate matching processing may be performed in order to fit the coded data string within a frame. Specifically, when the bit string is shorter than the frame length, repetition processing (repetition processing) is performed to repeatedly insert a predetermined bit, and when the bit string is longer than the frame length, puncturing processing is performed to reduce bits. (Thinning processing) is performed.
  • This rate matching process is defined by, for example, 3GPP (3rd Generation Partnership Project), which is an international standardization organization (Non-patent Document Do, and also introduced in, for example, Patent Document 1.
  • iterative processing is performed. A conventional encoding device will be briefly described.
  • FIG. 1 is a block diagram showing a configuration example of a conventional encoding device.
  • a conventional encoding device 10 shown in FIG. 1 includes a turbo encoder 11, a data combining unit 12, a rate matching unit 13, and an interleaving unit 14.
  • the rate matching unit 13 includes an iterative processing unit 15. .
  • the systematic bit string X of the encoded turbo code and the two redundant bit strings Z and Z ′ are combined at the data combining unit 12.
  • the iterative processing unit 15 in the rate matching unit 13 performs iterative processing on the combined data sequence without distinguishing the systematic bit sequence and the redundant bit sequence.
  • an output data string after signing is obtained through processing such as interleaving in which the data string by the interleaving unit 14 is agitated according to a certain rule.
  • the iterative process is performed without distinguishing between the systematic bit string and the redundant bit string.
  • Patent Document 1 Japanese Translation of Special Publication 2002-518870
  • Non-Patent Document 1 3GPP Specification TS25. 212Ver. 3. 5. 0
  • each data of the systematic bit string is generally used twice as many times as each data of the redundant bit string when decoding on the receiving side. Focusing on this point, the systematic bit string is considered to have twice the weight of the redundant bit string, and if the number of data in the systematic bit string is repeated to be twice the number of data in each redundant bit string, the rate match ratio is We found that the error rate characteristics can be improved compared to the conventional iterative method even when the cost is high.
  • An object of the present invention is to provide an encoding method, an encoding device, a decoding method, and a decoding device that enable construction of a mobile communication system with good error rate characteristics.
  • the code encoding method according to the present invention is a data iterative process in a rate matching process that adjusts the data length for a data sequence after turbo encoding by an arbitrary code rate R including 1Z3.
  • R arbitrary code rate
  • the repetition rate of the systematic bit string of the turbo code and the repetition rate of the redundant bit string are set to (1-R): R.
  • the code rate R is, for example, 1Z3
  • the repetition ratio of the thread and weave bit string of the turbo code and the repetition ratio of the two redundant bit strings are set to a ratio of 2: 1: 1.
  • Can receive This makes it possible to match the decoding mode in which each data in the systematic bit string is used twice as many times as each data in the redundant bit string.
  • a communication system can be constructed, and high communication quality can be realized with lower transmission power.
  • the error rate characteristic when adjusting the data length by iterative processing, the error rate characteristic can be improved as compared with the case of iteratively processing the systematic bit string and the redundant bit string without distinction.
  • Mobile communication systems can be constructed, and high quality communication can be realized with lower transmission power.
  • FIG. 1 is a block diagram showing a configuration example of a conventional encoding device
  • FIG. 2 is a block diagram showing a configuration of a sign key device according to Embodiment 1 of the present invention.
  • FIG. 3 is a characteristic diagram showing a comparison result of computer simulations on the error rate characteristics between the coding method by the coding device shown in FIG. 2 and the conventional method (rate match ratio 1.02 times, systematic bit repetition ratio of the present invention). 1. 06 times)
  • FIG. 4 Characteristic diagram showing comparison results of computer simulations on the error rate performance between the coding method by the coding device shown in Fig. 2 and the conventional method (rate match ratio 1.11 times, systematic bit repetition rate of the present invention) 1. 33 times)
  • FIG. 5 is a characteristic diagram showing a comparison result of computer simulations regarding the error rate characteristics between the coding method by the coding device shown in FIG. 2 and the conventional method (rate match ratio 1.22 times, systematic bit repetition ratio of the present invention). 1. 66 times)
  • FIG. 6 Characteristic diagram showing the results of computer simulation comparison between the error rate performance of the coding method using the coding method shown in Fig. 2 and the conventional method (rate match ratio 1.35 times, systematic bit repetition rate of the present invention) 2. 05 times)
  • FIG. 7 is a characteristic diagram showing a comparison result of computer simulation regarding the error rate characteristics between the coding method by the coding method shown in FIG. 2 and the conventional method (rate match ratio 1.47 times, the present invention) Organization bit repetition rate 2.41 times)
  • FIG. 14 A block diagram showing the configuration of the coding apparatus according to Embodiment 3 of the present invention.
  • FIG. 15 A block diagram showing the configuration of the coding apparatus according to Embodiment 4 of the present invention.
  • ⁇ 22 Shows the results of the computer simulation comparison of the error rate characteristics of the code method using the code method shown in Fig. 17 and the conventional method.
  • Characteristic diagram (rate matching) showing the results of a computer simulation comparison of the error rate performance between the code method and the conventional method using the code method shown in Fig. 17. (Ratio 1. 61 times) ⁇ 24]
  • Fig. 17 Characteristic diagram showing the results of a computer simulation comparison of the error rate performance between the sign key method by the sign key device and the conventional method (rate match ratio 2.19 times) [27]
  • the sign key device shown in FIG. Characteristic diagram showing the results of a computer simulation comparison of the error rate characteristics between the sign key method and the conventional method (rate match ratio 2.35 times) [28]
  • the sign key method using the sign key device shown in Fig. 17 and the conventional method Characteristic diagram showing the results of computer simulation comparison of error rate performance with the method (rate match ratio 2.60 times) ⁇ 29] Error rate performance between the code method using the code device shown in Fig.
  • FIG. 32 A block diagram showing the configuration of the coding apparatus according to Embodiment 7 of the present invention.
  • FIG. 33 A block diagram showing the configuration of the coding apparatus according to Embodiment 8 of the present invention.
  • FIG. 34 A block diagram showing the configuration of the coding apparatus according to Embodiment 9 of the present invention.
  • FIG. 2 is a block diagram showing the configuration of the coding apparatus according to Embodiment 1 of the present invention.
  • 2 includes a turbo encoder 101, a rate matching unit 102, a data combining unit 103, and an interleaving unit 104.
  • the rate matching unit 102 includes an iterative processing unit 105.
  • the systematic bit sequence X of the input turbo code data sequence is subjected to repetitive processing by the iterative processing unit 105, and the systematic bit sequence X is input to the data combining unit 103.
  • the two redundant bit strings Z and Z ′ are output to the data combining unit 103 as they are.
  • the combined data string is subjected to processing such as interleaving in the interleaving unit 104 and becomes an output data string after encoding.
  • FIGS. 3 to 11 are characteristic diagrams showing computer simulation comparison results regarding the error rate characteristics of the encoding method ( ⁇ ) and the conventional method ( ⁇ ) by the encoding device shown in FIG. Fig. 12 shows the relationship between the rate match ratio in the encoding method ( ⁇ ) and the conventional method ( ⁇ ) by the encoding device shown in Fig. 2 and the transmission power to noise power ratio that gives a constant error rate. It is a characteristic figure which shows a computer simulation comparison result.
  • the rate match ratio (systematic bit repetition ratio of the present invention) is changed from 1.02 times (1.06 times) to 1.11 times (1.33 times), 1.22. Double (1.66 times) 1.35 times (2.05 times), 1.47 times (2.41 times), 1.61 times (2.83 times), 1.77 times (3.31 times)
  • the simulation results are gradually increased to 1.95 times (3.85 times) and 2.19 times (4.57 times).
  • the rate matching ratio and the transmission power to noise power ratio per bit error rate becomes 10_ 3 (E b
  • the rate match ratio is about 1 time, that is, when the rate match ratio is gradually increased in the case of Fig. 3 with few iterations, the rate match ratio is about 1.35 times.
  • the error rate of the code method according to the present embodiment is gradually lower than the error rate of the conventional code method.
  • the error rate can be made lower when iteratively processing only the systematic bit string than when iteratively processing without distinguishing the systematic bit string and the redundant bit string.
  • the error rate with the same transmission power can be reduced, and conversely, the same error rate can be achieved with a small transmission power. Therefore, a communication system with good error rate characteristics can be realized by using a coding method in which the mobile communication terminal apparatus and base station apparatus repeatedly process only this systematic bit string.
  • FIG. 13 is a block diagram showing the configuration of the coding apparatus according to Embodiment 2 of the present invention.
  • 13 includes a turbo encoder 1201, a data combining unit 1202, a rate matching unit 1203, and an interleaving unit 1204.
  • the rate matching unit 1203 includes a distribution unit 1205, an iterative processing unit 1206, and a connecting unit 1207. It is equipped with.
  • the encoded turbo code is combined into one data string by the data combining unit 1202 and input to the rate matching unit 1203.
  • the sorting unit 1205 divides the input combined data sequence into a systematic bit sequence X and two redundant bit sequences Z and Z ', and supplies the systematic bit sequence X to the iterative processing unit 1206.
  • the two redundant bit strings Z and Z ′ are given to the connecting unit 1207 in parallel.
  • the iterative processing unit 1206 gives the systematic bit string X obtained by performing iterative processing to the systematic bit string X to the concatenating unit 1207. Connecting part
  • 1207 is a combination of a systematic bit string X that has undergone repetitive processing and two redundant bit strings Z and Z '.
  • the data sequence output from concatenation unit 1207 of rate match unit 1203 is subjected to processing such as interleaving in interleaving unit 1204 to become an encoded output data sequence.
  • the system is configured so that iterative processing can be performed only for the yarn and woven bit strings by distributing the systematic bit strings and redundant bit strings.
  • iterative processing can be performed only for the yarn and woven bit strings by distributing the systematic bit strings and redundant bit strings.
  • FIG. 14 is a block diagram showing the configuration of the coding apparatus according to Embodiment 3 of the present invention.
  • 14 includes a turbo encoder 1301, a data combining unit 1302, a rate matching unit 1303, and an interleaving unit 1304.
  • the rate matching unit 1303 includes a control unit 1 305, an iterative processing unit 1306, and a selection unit. 1307 is equipped.
  • the encoded turbo code is combined into one data string by the data combining unit 1302 and input to the rate matching unit 1303.
  • the input combined data string is input in parallel to the iterative processing unit 1306 and the selection unit 1 307.
  • the selection unit 1307 selects one of the output of the iterative processing unit 1306 and the input combined data string in accordance with an instruction from the control unit 1305, and gives it to the interleave unit 1304.
  • control unit 1305 that gives a selection instruction to the selection unit 1307 monitors the input timing of the systematic bit string X and the two redundant bit strings Z and Z '. Let 1307 select the output of the iterative processing unit 1306, and input the redundant bit string Z, Z '. In imming, the selection unit 1307 is controlled to select a combined data string.
  • the third embodiment when the data sequences after turbo coding are combined and output, the combined data is provided even if a distribution unit for distributing data is not provided. Only when a yarn and weaving bit string is input, the process can be repeated. As a result, it is possible to generate a data string obtained by iteratively processing only the systematic bit string as in the first embodiment, realizing a lower error rate characteristic than the conventional code encoding method, and the same. The error rate in transmission power can be reduced.
  • FIG. 15 is a block diagram showing a configuration of a coding apparatus according to Embodiment 4 of the present invention.
  • 15 includes a turbo encoder 1401, a data combining unit 1402, a rate matching unit 1403, and an interleaving unit 1404.
  • the rate matching unit 1403 includes a control unit 1405, an iterative processing unit 1406, and a selection unit. 1407.
  • the error rate in the coding method of this embodiment is b 0.
  • the iterative method of the present embodiment may have a lower E ZN than the conventional method.
  • the following code encoding method is employed in the code encoding device 1400 according to the fourth embodiment.
  • the encoded turbo code is combined into one data string by the data combining unit 1402 and input to the rate matching unit 1403.
  • the input combined data string is converted into an iterative processing unit 1406 and a selection unit 1. 407 and input in parallel.
  • the selection unit 1407 selects one of the output of the iterative processing unit 1406 and the input combined data string in accordance with an instruction from the control unit 1405, and provides it to the interleaving unit 1404. In this case, the iterative processing unit 1406 performs iterative processing without distinguishing between the systematic bit string and the redundant bit string.
  • the control unit 1405 that gives a selection instruction to the selection unit 1407, for example, determines the input timings of the systematic bit string X and the two redundant bit strings Z and Z when the rate match ratio is 1 to 1.5 times. Monitoring, at the input timing of the systematic bit string X, the selection unit 1407 selects the output of the iterative processing unit 1406, and at the input timing of the redundant bit strings Z and Z ′, the selection unit 1407 selects the combined data string, while rate matching. When the ratio exceeds 1.5 times, the selection unit 1407 is controlled to select only the output of the iterative processing unit 1406.
  • the repetition rate in the iterative processing unit 1406 is different between the case of iteratively processing only the systematic bit string and the case of iteratively processing the systematic bit string and the redundant bit string without distinction.
  • the rate match ratio is RR times
  • iterative processing is performed without distinction between systematic bit strings and redundant bit strings, it is necessary to repeat RR times for the whole.
  • the control unit 1405 further adds ⁇ (RR-1) ⁇ R + 1 ⁇ times to the input data sequence (only the systematic bit sequence) to the iterative processing unit 1406.
  • the repeat processing unit 1406 is instructed to repeat the input data sequence (both systematic bit sequence and redundant bit sequence) by RR times. .
  • the data sequence output from the selection unit 1407 to the interleaving unit 1404 is a data sequence in which only the systematic bit sequence is subjected to iterative processing, and the rate match ratio When the value exceeds 1.5 times, as in the conventional case, it becomes a data string that is iteratively processed without distinction between systematic bit strings and redundant bit strings.
  • control unit 1405 performs the iterative processing only on the systematic bit string according to the present invention, according to the values of both the coding rate of the turbo code and the rate matching ratio, which are based only on the rate match ratio. Encoding method to be added, and iterative processing is performed without distinction between systematic bit string and redundant bit string It is also possible to select a conventional encoding method.
  • the error rate characteristic may be deteriorated only by the encoding method in which iterative processing is performed only on the systematic bit string according to the present invention.
  • FIG. 16 is a block diagram showing the configuration of the decoding apparatus according to Embodiment 5 of the present invention.
  • a decoding apparatus 1500 shown in FIG. 16 includes a deinterleave unit 1501, a rate dematch unit 1502, a data separation unit 1503, and a turbo decoder 1504.
  • the rate dematch unit 1502 includes a control unit 1505, an addition processing unit 1506, and a selection unit. Part 1507 is provided.
  • the received data sequence is a data sequence that is turbo-coded by the method described in Embodiments 1 and 2, for example.
  • This received data string is input to the rate dematching unit 1502 after being subjected to processing such as dingtering for returning to the data sequence before the interleaving processing in the dingering unit 1501.
  • the input data string is input in parallel to the addition processing unit 1506 and the selection unit 1507.
  • the addition processing unit 1506 repeatedly performs addition of the data in the input data sequence with the previous data in the data sequence.
  • the selection unit 1507 selects one of the input data string and the output of the addition processing unit 1506 in accordance with the selection instruction from the control unit 1505 and outputs the selected data to the data separation unit 1503.
  • the control unit 1505 monitors the timing of the systematic bit string in the input data sequence, determines whether or not the bit position is a repetitive position at the timing of the systematic bit sequence, and selects it if it is a repetitive position. Control unit 1507 to select the output of addition processing unit 1506, but if the timing is not a repeated position at a timing other than the systematic bit string or the timing of systematic bit string, control is performed so that selection unit 1507 selects the input data string. It has become.
  • control unit 1505 erases the previous addition result to the addition processing unit 1506 at the output timing of the addition timing of the bit at the repetition position and the bit at the repetition position, and the next Data power Control is also performed to newly start addition from zero.
  • Data separation section 1503 separates the data string input from rate dematching section 1502 into systematic bit string X and redundant bit strings Z and Z ', and provides the result to turbo decoder 1504.
  • the turbo decoder 1504 performs turbo decoding using the separated data strings X, Z, and Z ′, and obtains a decoded data string.
  • the control unit 1505 As explained in the third embodiment, the rate match ratio, etc. Accordingly, a selection instruction is issued to the selection unit 1507.
  • the fifth embodiment it is possible to decode the data sequence encoded using the iterative method of the fourth embodiment, which is lower than the conventional encoding method.
  • An error rate can be realized, and the error rate can be lowered with the same transmission power.
  • FIG. 17 is a block diagram showing the configuration of the coding apparatus according to Embodiment 6 of the present invention.
  • 17 includes a turbo encoder 1601, a rate matching unit 1602, and an interleaving unit 1603.
  • the rate matching unit 1602 includes a systematic bit repetition processing unit 1604, a concatenation unit 1605, and an overall repetition processing unit 1606. I have.
  • 1Z3 systematic bit sequence X out of the turbo code data sequence input from turbo encoder 1601 is input to concatenated unit 1605 via systematic bit repetition processing unit 1604.
  • the redundant bit strings Z and Z of 2Z3 are input as they are to the concatenation unit 1605, respectively.
  • the output of the concatenation unit 1605 becomes a data string after rate matching in the overall iterative processing unit 1606 and is input to the interleaving unit 1603.
  • the data length of the turbo code data string input from turbo encoder 1601 (that is, the data length before rate matching) and the rate matching unit 1602 output to interleaving unit 1603
  • the overall data repetition rate (Repetition Rate) which is the ratio to the data length of the data string to be processed (that is, the data length after rate matching) is called the rate match ratio. If this is expressed as RR, the rate match ratio RR
  • the rate match ratio RR When performing the iterative process, that is, the process of iterating so that the data string after the rate match is RR times the data length before the rate match, the contents are manipulated as follows.
  • the systematic bit iterative processing unit 1604 multiplies the data length by (1ZR-1) times with respect to the yarn and weave bit string X occupying 1Z3 of the turbo code data string input from the turbo encoder 1601. That is, in this example, the systematic bit string X is doubled in data length, and the systematic bit string X having twice the data length is given to the concatenation unit 1605.
  • the concatenation unit 1605 occupies the systematic bit sequence X that has undergone double iteration processing by the systematic bit repetition processing unit 1604 and 2Z3 of the turbo code data sequence input from the turbo encoder 1601.
  • the data string after concatenation output from the concatenation unit 1605 to the overall iterative processing unit 1606 has a data length 4/3 times that before the rate match.
  • the ratio between the systematic bit string and the two redundant bit strings is 2: 1: 1.
  • the overall iterative processing unit 1606 repeatedly processes the data string having a data length of 4Z 3 times before rate matching output from the concatenating unit 1605 to (3Z4) times the rate match ratio RR, and then performs rate matching
  • the data string should be RR times the data length before the rate match. Ratio of systematic bit string and two redundant bit strings in the data string after this rate match But it is 2: 1: 1.
  • the rate matching unit 1602 operates to set the ratio of the systematic bit string and the two redundant bit strings to 2: 1: 1 with respect to the turbo code data string input from the turbo encoder 1601. Then, adjust the format so that the rate match ratio RR is iterated.
  • the data string subjected to the iterative processing according to the sixth embodiment in the rate matching unit 1602 is subjected to processing such as interleaving in the interleaving unit 1603, and becomes an output data string after encoding.
  • FIG. 18 to 30 show the error rate characteristics between the code method (country) by the code device shown in FIG. 17, the conventional method ( ⁇ ), and the code method ( ⁇ ) of the first embodiment. It is a characteristic view which shows the computer simulation comparison result regarding.
  • FIG. 31 shows the rate match ratio between the sign key method (country) by the sign key device shown in FIG. 17, the conventional method ( ⁇ ), and the sign key method ( ⁇ ) of the first embodiment and a constant rate.
  • FIG. 6 is a characteristic diagram showing a computer simulation comparison result regarding a relationship between a transmission power and a noise power ratio as an error rate.
  • the error rate characteristic BER is the systematic bit string b 0
  • rate match it rate 1.02 times power et al., 1. 11 times, 1. 22 times, 1. 35 times, 1. 47 times, 1. 61 times 1. 77 times, 1.95 times, 2.19 times, 2.35 times, 2.60 times, 2.86 times, 3. 125 times simulation results are shown. Further, in FIG. 31, the rate matching ratio and the transmission power to noise power ratio per bit error rate becomes 10_ 3 (E / b
  • the rate match ratio is close to about 1 times, that is, iterative processing.
  • the error rate is higher than the conventional method and the coding method of the first embodiment, but the rate match ratio is 1.
  • Gradually increasing to 11 times Fig. 19
  • 1.22 times Fig. 20
  • 1.35 times Fig. 21
  • the error rate of the conventional method falls below, and the code method of Embodiment 1 is used.
  • Fig. 22 (1.47 times) after increasing the rate match ratio, the error rate of the encoding method of the present embodiment is lower than the deviation of the encoding method of the conventional method and the first embodiment.
  • the iterative method of this embodiment repeats only the systematic bit string twice. Therefore, the same iterative method as in Embodiment 4 is used, and the error rate is equal. For this reason, it can be considered that the iterative method of the present embodiment has a better (lower) error rate than the iterative method of the fourth embodiment when the rate match ratio power is 3 times or more.
  • the rate match ratio power exceeds ⁇ 3
  • the data length of the thread and weaving bit string is repeated so that the data length is twice the data length of each redundant bit string
  • the error rate can be made lower than that of the conventional method in which the bit sequence is repeated evenly or the encoding method of the first embodiment.
  • the error rate at the same transmission power can be reduced, and conversely, the same error rate can be reduced and the transmission power can be realized. Therefore, the mobile communication terminal device and the base station device can store the data of this systematic bit string.
  • a communication system with good error rate characteristics can be realized by using a coding method that iteratively processes the length to be twice the data length of each redundant bit string.
  • the error rate in the case of rate match ratio power ⁇ 3 or less is better (lower) in the sign method of Embodiment 1, so in the case of rate match ratio power ⁇ 3 or less,
  • the data length of the systematic bit string is repeated to be twice the data length of each redundant bit string. Even if you use a method that
  • Embodiment 6 the power shown in the case of a turbo code with a code rate R of 1Z3.
  • the systematic bit string is (1ZR — 1) Iterates twice and concatenates the systematic bit string after the repetition and each redundant bit string of (1ZR—1) series.
  • the entire subsequent data string is repeated ⁇ 1Z (2 ⁇ 2R) ⁇ times the rate match ratio RR.
  • the data length of the systematic bit string after repetition and the sum of the data length of each redundant bit string after repetition are repeated. Therefore, the same operation and effect can be obtained even when the sign rate R is other than 1Z3.
  • the error rate is considered to be better (low) in the code method of Embodiment 1, so that the rate match ratio is (2-2R) times or less.
  • the rate match ratio is (2-2R) times or more, the data length of the systematic bit string is repeated so that it becomes (1ZR-1) times the data length of each redundant bit string.
  • FIG. 32 is a block diagram showing a configuration of the coding apparatus according to Embodiment 7 of the present invention.
  • 32 includes a turbo encoder 3101, a rate matching unit 3102, and an interleaving unit 3103.
  • the rate matching unit 3102 includes a systematic bit repetition processing unit 3104, a redundant bit repetition processing unit 3105, and a concatenation unit 3106. It has.
  • the rate match unit 3102 among the turbo code data sequence input from the turbo encoder 3101, the systematic bit sequence X is input to the concatenating unit 3106 via the systematic bit repetition processing unit 3104, and the redundant bit sequence Z, Z 'Is input to the concatenation unit 3106 via the redundant bit repetition processing unit 3105.
  • the output of the concatenating unit 3106 becomes the data string after rate matching as it is and is input to the interleaving unit 3103.
  • the rate matching unit 3102 generates a data string after rate matching by subjecting the turbo code data string input from the turbo coder 3101 to an iterative process with a rate match ratio RR. Operate as follows.
  • systematic bit repetition processing section 3104 receives a target input from turbo encoder 3101.
  • the systematic bit string X occupying 1Z3 of the vocode data string is repeatedly given to the concatenation unit 3106 at a repetition rate (1Z2R) times the rate match ratio RR, that is, a repetition ratio (1.5 XRR) in this example.
  • redundant bit repetition processing section 3105 converts each of redundant bit sequences Z and Z ′ occupying 2Z3 of the turbo code data sequence input from turbo encoder 3101 into rate match ratio RR ⁇ (1Z ( 2 ⁇ 2R) ⁇ times the repetition rate, that is, the repetition rate (0.775 XRR) in this example, and it is given to the connection part 3106.
  • concatenating unit 3106 concatenates the repeated organization bit string input from systematic bit repetition processing unit 3104 and two sequences of the repeated redundant bit string input from redundant bit repetition processing unit 3105. And output to interleave section 3103 as a data string after rate matching.
  • the data sequence that has been subjected to the iterative processing according to the seventh embodiment by the rate matching unit 3102 is subjected to processing such as interleaving by the interleaving unit 3103, and becomes an output data sequence after encoding.
  • the rate match ratio power ⁇ 3 or less when the rate match ratio power ⁇ 3 or less, the error rate is better (lower) in the code method of Embodiment 1, and therefore the rate match ratio power ⁇ 3
  • the sign key method of Embodiment 1 is used, and the rate match ratio power is 3 or more.
  • the method according to Embodiment 7 may be used in which the data length of the systematic bit string is repeated so as to be twice the data length of each redundant bit string.
  • the systematic bit string is represented by a rate match ratio RR ( 1Z2 R) times repeated, and each redundant bit string in the (1 / R-1) sequence is repeated ⁇ 1 / (2-2R) ⁇ times the rate match ratio RR.
  • RR 1Z2 R
  • each redundant bit string in the (1 / R-1) sequence is repeated ⁇ 1 / (2-2R) ⁇ times the rate match ratio RR.
  • the encoding method of Embodiment 1 is better! ⁇ (low)
  • the rate matching ratio is (2 ⁇ 2R) times or less when the encoding method of Embodiment 1 is used
  • the rate matching ratio is (2 ⁇ 2R) times or more.
  • the method according to Embodiment 7 may be used in which the data length of the systematic bit string is repeated to be (1ZR-1) times the data length of each redundant bit string.
  • FIG. 33 is a block diagram showing the configuration of the coding apparatus according to Embodiment 8 of the present invention.
  • 33 includes a turbo encoder 3201, a data combining unit 3202, a rate matching unit 3203, and an interleaving unit 3204.
  • the rate matching unit 3203 includes a distribution unit 3205, a systematic bit repetition processing unit 3206, and a concatenation unit.
  • the encoded turbo code is combined into one data string by data combining section 3202 and input to rate matching section 3203.
  • distribution section 3205 divides the combined data string input into systematic bit string X and two redundant bit strings Z and Z ′, and systematic bit string X is organized bit iterative processing section 3 206. And two redundant bit strings Z and Z ′ are supplied to the connecting unit 3207 in parallel.
  • the concatenated unit 3207 also receives the repeated bit string from the systematic bit iterative processing unit 3206. Connecting part 3207 Is output as a data string after rate matching in the entire iterative processing unit 3208 and input to the interleaving unit 3204.
  • the configuration and operation after distribution unit 3205 in rate match unit 3203 are the same as in rate match unit 102 in the sixth embodiment.
  • the systematic bit repetitive processing unit 3206 converts the repetitive process of repeating the systematic bit sequence X twice to a systematic bit sequence X that is stored, and gives the result to the concatenating unit 3207.
  • the connecting part 3207 is double
  • the overall iterative processing unit 3208 repeatedly processes the single data string concatenated by the concatenating part 3207 to 3Z4 times the rate match ratio RR, and outputs it to the interleaving unit 3204 as a data string after rate matching.
  • the data string after the rate match is subjected to processing such as interleaving in the interleaving unit 3204, and becomes an output data string after the sign shift.
  • the combined data are re-assigned to the organization bit sequence and the redundancy bit sequence, and repeated in the same way as in Embodiment 6 (Fig. 17) so that the data length of the organization bit sequence is twice the data length of each redundant bit sequence. Since the processing is performed and these are connected to perform the iterative processing of the rate match ratio RR, a data string subjected to the same iterative processing as in Embodiment 6 can be generated.
  • the method according to the eighth embodiment as in the sixth embodiment, it is possible to realize an error rate characteristic lower than that of the conventional coding method, and to reduce the error rate with the same transmission power. . Also, the same error rate can be realized with a small transmission power. Further, the case where the coding rate R is other than 1Z 3 and the method of using the iterative method according to the eighth embodiment and the iterative method according to the first embodiment are the same as those in the sixth embodiment.
  • FIG. 34 is a block diagram showing the configuration of the coding apparatus according to Embodiment 9 of the present invention.
  • 34 includes a turbo encoder 3301, a data combining unit 3302, a rate matching unit 3303, and an interleaving unit 3304.
  • a bit repetitive processing unit 3307 and a concatenating unit 3308 are provided.
  • the encoded turbo code is combined into one data string by the data combining unit 3302 and input to the rate matching unit 3303.
  • rate match unit 3303 combined data sequence input by distribution unit 3305 is divided into systematic bit sequence X and two redundant bit sequences Z and Z ′, and systematic bit sequence X is systematically repeated bit processing unit 3306. And the redundant bit string Z, Z ′ is supplied to the redundant bit repetition processing unit 3307.
  • the outputs of the systematic bit repetitive processing unit 3306 and the redundant bit repetitive processing unit 3307 are input from the concatenating unit 3308 to the interleaving unit 3304 as a data string after rate matching.
  • the configuration and operation after distribution unit 3305 in rate match unit 3303 are the same as rate match unit 3102 in the seventh embodiment.
  • the systematic bit repetition processing unit 3306 converts the input systematic bit string into a repetition ratio (1.
  • Redundant bit repetition processing section 3307 repeats the input two series of redundant bit strings at a repetition ratio (0.75 XRR) and outputs the result to concatenation section 3308.
  • the concatenating unit 3308 concatenates the systematic bit string after repetition input from the systematic bit repetition processing unit 3306 and the two redundant bit strings after repetition input from the redundant bit repetition processing unit 3307, and after rate matching. Output to the interleave unit 3304 as a data string.
  • the data string after rate matching is subjected to processing such as interleaving in the interleaving unit 3304, and becomes an output data string after encoding.
  • the ninth embodiment similarly to the conventional example (FIG. 1), even when the data sequences after the turbo code are combined and output to the rate matching unit, the combined data In Embodiment 7 ( Figure 7), the sequence is divided again into an organization bit sequence and a redundant bit sequence, and the rate matching ratio RR is iterated (that is, it is repeated so that the length is RR times the data length before the rate matching). Since the configuration can be performed by the same method as in 32), it is possible to generate a data string that has been subjected to the same iterative processing as in the seventh embodiment.
  • the method according to the ninth embodiment as in the seventh embodiment, it is possible to realize an error rate characteristic lower than that of the conventional coding method, and to reduce the error rate with the same transmission power. . Also, the same error rate can be realized with a small transmission power. Also, the coding rate R is 1Z A method other than 3 and a method of using the iterative method according to the ninth embodiment and the iterative method according to the first embodiment are the same as those in the seventh embodiment.
  • FIG. 35 is a block diagram showing the configuration of the coding apparatus according to Embodiment 10 of the present invention.
  • 35 includes a turbo encoder 3401, a data combining unit 3402, a rate matching unit 3403, and an interleaving unit 3404.
  • the rate matching unit 3403 includes a control unit 3405, an iterative processing unit 3406, and a selection unit. Speak with 3407.
  • the input combined data string is input in parallel to the iterative processing unit 3406 and the selection unit 3407.
  • the iterative processing unit 3406 performs iterative processing without distinction between the systematic bit string and each redundant bit string.
  • the selection unit 3407 selects either the output of the iterative processing unit 3406 or the combined data sequence input from the data combining unit 3402 according to the instruction of the control unit 3405, and uses this as the data sequence after rate matching as the interleave unit 3404.
  • the control unit 3405 that gives a selection instruction to the selection unit 3407 monitors the input timings of the systematic bit string X and the two redundant bit strings Z and Z '.
  • the selection unit 3407 selects the output of the iterative processing unit 34 06 and the input combined data string so that the ratio becomes (1.5 XRR) times, and the redundant bit string Z and Z ′ input timings
  • the selection unit 3407 is controlled to select the output of the repetition processing unit 3406 and the input combined data string so that the repetition rate becomes (0.75 XRR) times.
  • rate matching section 3403 repeats rate matching ratio RR processing similar to that in Embodiment 7 (that is, the data string after rate matching is RR times the data length before rate matching). Is repeated).
  • Embodiment 10 when the data sequences after turbo code input are combined and output, the distribution unit for distributing data is not provided in the rate match unit However, of the combined data strings, it is possible to repeat the process by changing the repetition rate between when the systematic bit string is input and when the redundant bit string is input, and the data length of the systematic bit string is the data of each redundant bit string.
  • the configuration is twice the length. As a result, it is possible to generate a data string that has been subjected to the same iterative processing as in Embodiment 7, and to achieve an error rate characteristic that is lower than that of the conventional encoding method, and to reduce the error rate with the same transmission power. be able to.
  • the error rate in the case of rate matching ratio power ⁇ 3 or less is also better (lower) in Embodiment 10 in the case of rate matching ratio power ⁇ 3 or less.
  • the control unit 3405 is instructed to select only (3RR-2) times to process only the systematic bit string, and the rate matching is performed so that the entire data string is rate-matched to RR times by repeating only the systematic bit string. If the ratio power is 3 or more, the method according to the tenth embodiment may be used to repeat the data length of the systematic bit string so that it becomes twice the data length of each redundant bit string.
  • the power shown in the case of a turbo code having a code rate R of 1Z3 is generally described in the seventh embodiment in the case where the power is generally a code rate ratio.
  • the systematic bit sequence is repeated (1Z2R) times the rate match ratio RR, and each redundant bit sequence in the (1 / R-1) sequence is ⁇ 1Z (2 ⁇ 2R) ⁇ with the rate match ratio RR.
  • the encoding method of Embodiment 1 is better! ⁇ ⁇ (Low), so the control unit 3405 is instructed to select only the systematic bit string to be iterated ⁇ 1 + (RR—D ZR ⁇ times, and the entire data string is RR times by repeating only the systematic bit string.
  • the rate match ratio is (2-2R) times or more, the data length of the systematic bit string is set to (1Z R-1) of the data length of each redundant bit string by the method of the tenth embodiment. You can use a method that iterates to double.
  • FIG. 36 is a block diagram showing the configuration of the decoding apparatus according to Embodiment 11 of the present invention.
  • a decoding apparatus 3500 shown in FIG. 36 includes a dingering unit 3501, a rate dematching unit 3502, a data separation unit 3503, and a turbo decoder 3504.
  • the rate dematching unit 3502 includes a control unit 3505, an addition processing unit 3506, and a selection unit. Part 3507 is provided.
  • the received data sequence is a data sequence turbo-encoded with a code rate 1Z3 by the method shown in the sixth to tenth embodiments.
  • the received data string is input to the rate dematching unit 3502 after being subjected to processing such as dingtering for returning the data sequence to the data sequence before the interleaving processing in the dingering unit 3501.
  • the input data string is input in parallel to addition processing section 3506 and selection section 3507.
  • the addition processing unit 3506 repeatedly adds the data in the input data string to the previous data in the data string.
  • the selection unit 3507 selects one of the input data string and the output of the addition processing unit 3506 in accordance with the selection instruction from the control unit 3505 and outputs the selected data to the data separation unit 3503.
  • the control unit 3505 monitors the timing of the systematic bit string and the redundant bit string in the input data string, and determines whether or not the data input at each timing is a repetition position corresponding to the repetition ratio of the systematic bit string and the redundant bit string.
  • the selection unit 3507 selects the output of the addition processing unit 3506, while when the position is not a repetition position, the selection unit 3507 performs control to select an input data string.
  • the repetition rate of the systematic bit string and redundant bit string which are the criteria for determining the repetition position, is 1.5 XRI ⁇ : 0.75 XRR, respectively, where the rate match ratio is RR. By doing so, it is possible to perform processing corresponding to the iterative processing performed on the transmission side.
  • the addition processing unit 3506 erases the previous addition result and newly starts adding data at the next iteration position from 0. There is a need to.
  • control unit 3505 deletes the previous addition result from the addition processing unit 3506 at the output timing of the addition result of the output timing of the bit that is not the repetition position and the bit of the repetition position.
  • the data power is also controlled to newly start addition from zero.
  • Data separation section 3503 separates the data string input from rate dematching section 3502 into systematic bit string X and redundant bit strings Z and Z ′, and provides the result to turbo decoder 3504.
  • Turbo decoder In 3504 turbo decoding is performed using each separated data sequence X, Z, Z ′, and a decoded data sequence is obtained.
  • the power is generally a code rate rate. Is determined at a repetition rate of (1Z2R) times the rate match ratio RR, and each redundant bit sequence of the (1 / R-1) sequence is determined at a repeat ratio of ⁇ 1Z (2 ⁇ 2R) ⁇ times the rate match ratio RR.
  • a repetition rate of (1Z2R) times the rate match ratio RR is determined at a repetition rate of (1Z2R) times the rate match ratio RR.
  • the control unit The 3505 determines only the systematic bit string at a repetition rate of ⁇ 1 + (RR-1) ZR ⁇ times and instructs the selection unit 3507 to select only the systematic bit string to correspond to the repeated data string.
  • the rate match ratio is (2 ⁇ 2R) times or more
  • the repetition position is determined according to the repetition ratio of the systematic bit string and the redundant bit string by the method of the eleventh embodiment, and the selection unit 3507 is instructed to select. Therefore, it is possible to cope with the case where the systematic bit string and the redundant bit string have different repetition rates. Even if you use the method to make it.
  • the received data sequence is converted into a systematic bit.
  • the original data string is processed into the original data string by adding the data repeatedly processed at the respective repetition ratios to the separated systematic bit string and redundant bit string. It is also possible to adopt a method in which the systematic bit sequence and the redundant bit sequence returned to the sequence are delivered to the turbo decoder.
  • the data length of each bit string after the repetition is It is also possible to select an integer value close to the multiplication result as the data length of each bit string after the iteration, and repeat each bit string, so that the total becomes the total repetition ratio power. .
  • the present invention is useful for constructing a mobile communication system having high communication quality with low transmission power with good error rate characteristics.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

　誤り率特性の良い移動通信システムの構築を可能にする符号化装置。この符号化装置では、レートマッチ部（１６０２）は、ターボ符号器（１６０１）から出力された組織ビット列Ｘに対して組織ビット反復処理部（１６０４）にて反復比率２倍で反復処理を施し、全体反復処理部（１６０６）にて、連結部（１６０５）が連結した組織ビット列Ｘ２とターボ符号器（１６０１）から出力された２つの冗長ビット列Ｚ、Ｚ’とのデータ列全体に反復処理を行い、インターリーブ部（１６０３）に出力する。

Description

明 細 書
符号化方法及び符号化装置、復号方法及び復号装置
技術分野
[0001] 本発明は、移動体通信システムにおいて用いられる符号化方法及び符号化装置、 復号方法及び復号装置に関する。
背景技術
[0002] ターボ符号により誤り訂正符号ィ匕を行う場合に、符号ィ匕したデータ列をフレーム内 に収めるためにレートマッチ処理が行われる場合がある。具体的には、ビット列がフレ ーム長よりも短い場合には所定ビットを繰り返し挿入するリピテイシヨン処理 (反復処 理）が行われ、ビット列がフレーム長より長い場合にはビットを削減するパンクチヤリン グ処理（間引き処理)が行われる。このレートマッチ処理は、例えば国際標準化機関 である 3GPP (3rd Generation Partnership Project)にて規定されている（非特許文献 D oまた、例えば特許文献 1でも紹介されている。ここでは、反復処理を行う従来の符 号化装置について概略説明する。
[0003] 図 1は、従来の符号化装置の構成例を示すブロック図である。図 1に示す従来の符 号化装置 10は、ターボ符号器 11、データ結合部 12、レートマッチ部 13及びインタリ ーブ部 14を備え、レートマッチ部 13は反復処理部 15を備えて 、る。
[0004] 以上の構成において、入力データ列は、符号ィ匕率 R= lZ3のターボ符号器 11に て、組織ビット列 Xと 2つの冗長ビット列 Z、 Z'とからなるターボ符号に変換される。こ の符号ィ匕されたターボ符号の組織ビット列 Xと 2つの冗長ビット列 Z、 Z'は、データ結 合部 12にて結合される。レートマッチ部 13内の反復処理部 15は、この結合されたデ ータ列に対して組織ビット列と冗長ビット列の区別無く反復処理を行う。その後、イン タリーブ部 14によるデータ列を一定のルールで撹拌するインタリーブなどの処理を経 て、符号ィ匕後の出力データ列が得られる。このように、従来の符号化装置で行われて いる符号化方法では、反復処理を組織ビット列と冗長ビット列との区別なく反復処理 を実施している。
特許文献 1：特表 2002— 518870号公報 非特許文献 1 : 3GPP仕様 TS25. 212Ver. 3. 5. 0
発明の開示
発明が解決しょうとする課題
[0005] ここで、移動体通信システムにおいては、誤り率特性の向上は、通信品質の向上に つながり、特に CDMA方式を用いる場合には通信容量の向上につながるので、少し でも誤り率特性の高 、仕様が求められて 、る。
[0006] 従来の符号化装置で行われて!/ヽる符号ィ匕方法では、反復処理を組織ビット列と冗 長ビット列との区別無く行っているが、ターボ符号化されたデータ列の符号ィ匕率や構 成と、組織ビット列と冗長ビット列それぞれに対する反復による誤り率特性の変化との 関係について検討した結果、組織ビット列のみを反復する方が誤り率特性の向上を 図る方法としては最適な反復方法となる場合があることを知見した。したがって、この 従来のデータ反復方法は、この誤り率特性の向上を図る方法としては必ずしも最適 な反復方法であるとは言えな 、可能性がある。
[0007] また、この問題に対し、例えば符号ィ匕率 1Z3のターボ符号においては、一般的に 受信側での復号時に組織ビット列の各データが冗長ビット列の各データの 2倍の回 数用いられる点に着目し、組織ビット列は冗長ビット列に対して 2倍の重みを持つもの と考え、組織ビット列のデータ数を各冗長ビット列のデータ数の 2倍になるように反復 すれば、レートマッチ比率が高くなつた場合でも、従来の反復方法に比べて誤り率特 性を向上できることを見出した。
[0008] 本発明の目的は、誤り率特性の良い移動通信システムの構築を可能にする符号ィ匕 方法及び符号化装置、復号方法及び復号装置を提供することである。
課題を解決するための手段
[0009] 本発明に係る符号ィ匕方法は、 1Z3を含む任意の符号ィ匕率 Rによるターボ符号ィ匕 後のデータ列に対してデータ長を調整するレートマッチ処理において、データの反 復処理を行う場合は、ターボ符号の組織ビット列の反復比率と冗長ビット列の反復比 率とを（1— R)： Rとするようにした。
[0010] この方法によれば、符号ィ匕率 Rが例えば 1Z3の場合、ターボ符号の糸且織ビット列の 反復比率と 2つの冗長ビット列の反復比率とを 2 : 1： 1の比率にすることができ、受信 側での復号時に組織ビット列の各データが冗長ビット列の各データの 2倍の回数用 いられる復号態様と一致させることができる。これによつて、組織ビット列と冗長ビット 列とを区別なく反復処理する場合や組織ビット列のみを選択的に反復処理する場合 よりも誤り率特性を向上させることができるので、誤り率特性の良い移動通信システム を構築することができ、また、より低い送信電力で高い通信品質を実現することができ る。
発明の効果
[0011] 本発明によれば、データ長を反復処理で調整する場合、組織ビット列と冗長ビット 列とを区別無く反復処理する場合よりも誤り率特性は向上させることができるので、誤 り率特性の良い移動通信システムを構築することができ、また、より低い送信電力で 高 ヽ通信品質を実現することができる。
図面の簡単な説明
[0012] [図 1]従来の符号化装置の構成例を示すブロック図
[図 2]本発明の実施の形態 1に係る符号ィ匕装置の構成を示すブロック図
[図 3]図 2に示す符号ィヒ装置による符号ィヒ方法と従来方法での誤り率特性に関する 計算機シミュレーション比較結果を示す特性図（レートマッチ比率 1. 02倍、本発明 の組織ビット反復比率 1. 06倍）
[図 4]図 2に示す符号ィヒ装置による符号ィヒ方法と従来方法での誤り率特性に関する 計算機シミュレーション比較結果を示す特性図（レートマッチ比率 1. 11倍、本発明 の組織ビット反復比率 1. 33倍）
[図 5]図 2に示す符号ィヒ装置による符号ィヒ方法と従来方法での誤り率特性に関する 計算機シミュレーション比較結果を示す特性図（レートマッチ比率 1. 22倍、本発明 の組織ビット反復比率 1. 66倍）
[図 6]図 2に示す符号ィヒ装置による符号ィヒ方法と従来方法での誤り率特性に関する 計算機シミュレーション比較結果を示す特性図（レートマッチ比率 1. 35倍、本発明 の組織ビット反復比率 2. 05倍）
[図 7]図 2に示す符号ィヒ装置による符号ィヒ方法と従来方法での誤り率特性に関する 計算機シミュレーション比較結果を示す特性図（レートマッチ比率 1. 47倍、本発明 の組織ビット反復比率 2. 41倍）
圆 8]図 2に示す符号ィ匕装置による符号ィ匕方法と従来方法での誤り率特性に関する 計算機シミュレーション比較結果を示す特性図（レートマッチ比率 1. 61倍、本発明 の組織ビット反復比率 2. 83倍）
圆 9]図 2に示す符号ィ匕装置による符号ィ匕方法と従来方法での誤り率特性に関する 計算機シミュレーション比較結果を示す特性図（レートマッチ比率 1. 77倍、本発明 の組織ビット反復比率 3. 31倍）
圆 10]図 2に示す符号ィ匕装置による符号ィ匕方法と従来方法での誤り率特性に関する 計算機シミュレーション比較結果を示す特性図（レートマッチ比率 1. 95倍、本発明 の組織ビット反復比率 3. 85倍）
圆 11]図 2に示す符号ィ匕装置による符号ィ匕方法と従来方法での誤り率特性に関する 計算機シミュレーション比較結果を示す特性図（レートマッチ比率 2. 19倍、本発明 の組織ビット反復比率 4. 57倍）
圆 12]図 2に示す符号ィ匕装置による符号ィ匕方法と従来方法でのレートマッチ比率と 一定の誤り率となる送信電力対雑音電力比との関係に関する計算機シミュレーション 比較結果を示す特性図
圆 13]本発明の実施の形態 2に係る符号ィ匕装置の構成を示すブロック図
圆 14]本発明の実施の形態 3に係る符号ィ匕装置の構成を示すブロック図
圆 15]本発明の実施の形態 4に係る符号ィ匕装置の構成を示すブロック図
圆 16]本発明の実施の形態 5に係る復号装置の構成を示すブロック図
圆 17]本発明の実施の形態 6に係る符号ィ匕装置の構成を示すブロック図
圆 18]図 17に示す符号ィ匕装置による符号ィ匕方法と従来方法との誤り率特性に関す る計算機シミュレーション比較結果を示す特性図（レートマッチ比率 1. 02倍） 圆 19]図 17に示す符号ィ匕装置による符号ィ匕方法と従来方法との誤り率特性に関す る計算機シミュレーション比較結果を示す特性図（レートマッチ比率 1. 11倍） 圆 20]図 17に示す符号ィ匕装置による符号ィ匕方法と従来方法との誤り率特性に関す る計算機シミュレーション比較結果を示す特性図（レートマッチ比率 1. 22倍） 圆 21]図 17に示す符号ィ匕装置による符号ィ匕方法と従来方法との誤り率特性に関す る計算機シミュレーション比較結果を示す特性図（レートマッチ比率 1. 35倍） 圆 22]図 17に示す符号ィ匕装置による符号ィ匕方法と従来方法との誤り率特性に関す る計算機シミュレーション比較結果を示す特性図（レートマッチ比率 1. 47倍） 圆 23]図 17に示す符号ィ匕装置による符号ィ匕方法と従来方法との誤り率特性に関す る計算機シミュレーション比較結果を示す特性図（レートマッチ比率 1. 61倍） 圆 24]図 17に示す符号ィ匕装置による符号ィ匕方法と従来方法との誤り率特性に関す る計算機シミュレーション比較結果を示す特性図（レートマッチ比率 1. 77倍） 圆 25]図 17に示す符号ィ匕装置による符号ィ匕方法と従来方法との誤り率特性に関す る計算機シミュレーション比較結果を示す特性図（レートマッチ比率 1. 95倍） 圆 26]図 17に示す符号ィ匕装置による符号ィ匕方法と従来方法との誤り率特性に関す る計算機シミュレーション比較結果を示す特性図（レートマッチ比率 2. 19倍） 圆 27]図 17に示す符号ィ匕装置による符号ィ匕方法と従来方法との誤り率特性に関す る計算機シミュレーション比較結果を示す特性図（レートマッチ比率 2. 35倍） 圆 28]図 17に示す符号ィ匕装置による符号ィ匕方法と従来方法との誤り率特性に関す る計算機シミュレーション比較結果を示す特性図（レートマッチ比率 2. 60倍） 圆 29]図 17に示す符号ィ匕装置による符号ィ匕方法と従来方法との誤り率特性に関す る計算機シミュレーション比較結果を示す特性図（レートマッチ比率 2. 86倍） 圆 30]図 17に示す符号ィ匕装置による符号ィ匕方法と従来方法との誤り率特性に関す る計算機シミュレーション比較結果を示す特性図（レートマッチ比率 3. 125倍） 圆 31]図 17に示す符号ィ匕装置による符号ィ匕方法と従来方法とのレートマッチ比率と 一定の誤り率となる送信電力対雑音電力比との関係に関する計算機シミュレーション 比較結果を示す特性図
圆 32]本発明の実施の形態 7に係る符号ィ匕装置の構成を示すブロック図
圆 33]本発明の実施の形態 8に係る符号ィ匕装置の構成を示すブロック図
圆 34]本発明の実施の形態 9に係る符号ィ匕装置の構成を示すブロック図
圆 35]本発明の実施の形態 10に係る符号ィ匕装置の構成を示すブロック図 圆 36]本発明の実施の形態 11に係る復号装置の構成を示すブロック図
発明を実施するための最良の形態 [0013] 以下、本発明の実施の形態について図面を参照して詳細に説明する。
[0014] (実施の形態 1)
図 2は、本発明の実施の形態 1に係る符号ィ匕装置の構成を示すブロック図である。 図 2に示す符号ィ匕装置 100は、ターボ符号器 101、レートマッチ部 102、データ結合 部 103及びインタリーブ部 104を備え、レートマッチ部 102は、反復処理部 105を備 えている。
[0015] 以上の構成において、入力データ列は、符号ィ匕率 R= lZ3のターボ符号器 101に て組織ビット列 Xと 2つの冗長ビット列 Z、 Z'とからなるターボ符号に変換され、レート マッチ部 102に出力される。
[0016] レートマッチ部 102では、入力されるターボ符号のデータ列のうち、組織ビット列 X が反復処理部 105にて反復処理を受けて組織ビット列 Xとしてデータ結合部 103に
R
出力され、 2つの冗長ビット列 Z、 Z'はそのままデータ結合部 103に出力される。
[0017] データ結合部 103では、反復処理を受けた組織ビット列 Xと 2つの冗長ビット列 Z、
R
Z'とが一つのデータ列に結合される。この結合されたデータ列は、インタリーブ部 10 4にてインタリーブなどの処理を経て、符号化後の出力データ列となる。
[0018] 次に、図 3から図 12を参照して、本実施の形態 1に係る符号化装置にて符号化され たデータ列の誤り率特性について説明する。なお、図 3から図 11は、図 2に示す符号 化装置による符号ィ匕方法 (參）と従来方法 (▲)での誤り率特性に関する計算機シミュ レーシヨン比較結果を示す特性図である。また、図 12は、図 2に示す符号化装置によ る符号化方法 (參）と従来方法 (▲)でのレートマッチ比率と一定の誤り率となる送信 電力対雑音電力比との関係に関する計算機シミュレーション比較結果を示す特性図 である。
[0019] 以上のように構成された符号ィ匕装置 100によって符号ィ匕した場合の白色ガウス雑 音通信路に対する誤り率特性の計算機シミュレーションでは、符号ィ匕率 1Z3のター ボ符号を用い、レートマッチ前のデータ長とレートマッチ後のデータ長との比（つまり データの反復比率)であるレートマッチ比率を変えながら、ビット当たりの送信電力対 雑音電力比 (E ZN )を変化させたときの誤り率特性を、組織ビット列と冗長ビット列 b 0
とを区別せずに反復処理する従来例の符号化方法と、組織ビット列のみを反復処理 する本発明に係る符号化方法とにつ!ヽて比較した。
[0020] 図 3から図 11では、レートマッチ比率 (本発明の組織ビット反復比率)を、 1. 02倍（ 1. 06倍)から、 1. 11倍（1. 33倍）、 1. 22倍（1. 66倍） 1. 35倍（2. 05倍）、 1. 47 倍（2. 41倍）、 1. 61倍（2. 83倍）、 1. 77倍（3. 31倍）、 1. 95倍（3. 85倍）、 2. 19 倍 (4. 57倍)まで徐々に上げたシミュレーション結果が示されている。また、図 12で は、レートマッチ比率と誤り率が 10_3となるビット当たりの送信電力対雑音電力比 (E b
ZN )との関係が示されている。
0
[0021] 計算機シミュレーション結果から、レートマッチ比率を約 1倍、即ち反復処理を殆ど しない図 3の場合力ら徐々にレートマッチ比率を上げていくと、レートマッチ比率約 1. 35倍の図 6までは、本実施の形態の符号ィ匕方法の誤り率が従来の符号ィ匕方法の誤 り率よりも徐々に低くなつていくことが解る。
[0022] このように、誤り率は、組織ビット列のみを反復処理した場合は、組織ビット列と冗長 ビット列を区別することなく反復処理した場合よりも低くすることができる。カロえて、同 一送信電力での誤り率を下げることができ、逆に、同一の誤り率を少ない送信電力で 実現できる。したがって、移動体通信端末装置及び基地局装置がこの組織ビット列 のみを反復処理する符号ィ匕方法を用いることにより、誤り率特性の良い通信システム を実現することができる。
[0023] (実施の形態 2)
図 13は、本発明の実施の形態 2に係る符号ィ匕装置の構成を示すブロック図である 。図 13に示す符号ィ匕装置 1200は、ターボ符号器 1201、データ結合部 1202、レー トマツチ部 1203及びインタリーブ部 1204を備え、レートマッチ部 1203は、振り分け 部 1205、反復処理部 1206及び連結部 1207を備えて 、る。
[0024] 以上の構成において、入力データ列は、符号ィ匕率 R= lZ3のターボ符号器 1201 にて組織ビット列 Xと 2つの冗長ビット列 Z、 Z'とからなるターボ符号に変換される。こ の符号化されたターボ符号は、データ結合部 1202にて一つのデータ列に結合され 、レートマッチ部 1203に入力される。
[0025] レートマッチ部 1203では、入力された結合データ列を振り分け部 1205が組織ビッ ト列 Xと 2つの冗長ビット列 Z、 Z'とに分割し、組織ビット列 Xを反復処理部 1206に与 え、 2つの冗長ビット列 Z、 Z'を並列に連結部 1207に与える。反復処理部 1206は、 組織ビット列 Xに反復処理を加えた組織ビット列 Xを連結部 1207に与える。連結部
R
1207は、反復処理を受けた組織ビット列 Xと 2つの冗長ビット列 Z、 Z'とを連結して
R
一つのデータ列に変換する。
[0026] レートマッチ部 1203の連結部 1207が出力するデータ列は、インタリーブ部 1204 にてインタリーブなどの処理を経て、符号化後の出力データ列となる。
[0027] 以上のように、本実施の形態 2では、従来例（図 1)と同様にターボ符号化後の各デ 一タ列を結合して出力する場合でも、その結合したデータ列を再度組織ビット列と冗 長ビット列に振り分けて糸且織ビット列に対してのみ反復処理ができる構成とした。これ により、実施の形態 1と同様に組織ビット列に対してのみ反復処理を施したデータ列 を生成することができ、従来の符号ィ匕方法に比べ低い誤り率特性を実現でき、同一 送信電力での誤り率を下げることができる。
[0028] (実施の形態 3)
図 14は、本発明の実施の形態 3に係る符号ィ匕装置の構成を示すブロック図である 。図 14に示す符号ィ匕装置 1300は、ターボ符号器 1301、データ結合部 1302、レー トマツチ部 1303及びインタリーブ部 1304を備え、レートマッチ部 1303は、制御部 1 305、反復処理部 1306及び選択部 1307を備えて 、る。
[0029] 以上の構成において、入力データ列は、符号ィ匕率 R= lZ3のターボ符号器 1301 にて組織ビット列 Xと 2つの冗長ビット列 Z、 Z'とからなるターボ符号に変換される。こ の符号化されたターボ符号は、データ結合部 1302にて一つのデータ列に結合され 、レートマッチ部 1303に入力される。
[0030] レートマッチ部 1303では、入力された結合データ列が反復処理部 1306と選択部 1 307とに並列に入力される。選択部 1307は、制御部 1305の指示に従って反復処理 部 1306の出力と入力された結合データ列との一方を選択し、インタリーブ部 1304に 与える。
[0031] このとき、選択部 1307に選択指示を与える制御部 1305は、組織ビット列 Xと 2つの 冗長ビット列 Z、 Z'の各入力タイミングを監視して、組織ビット列 Xの入力タイミングで は選択部 1307に反復処理部 1306の出力を選択させ、冗長ビット列 Z、 Z'の入カタ イミングでは選択部 1307に結合データ列を選択させるように制御する。
[0032] 以上のように、本実施の形態 3では、ターボ符号ィ匕後の各データ列を結合して出力 する場合に、データの振り分けを行う振り分け部を設けない場合でも、結合したデー タ列のうち糸且織ビット列が入力されたときのみ反復処理ができる構成とした。これによ り、実施の形態 1と同様に組織ビット列に対してのみ反復処理を施したデータ列を生 成することができ、従来の符号ィ匕方法に比べ低い誤り率特性を実現でき、同一送信 電力での誤り率を下げることができる。
[0033] (実施の形態 4)
図 15は、本発明の実施の形態 4に係る符号ィ匕装置の構成を示すブロック図である 。図 15に示す符号ィ匕装置 1400は、ターボ符号器 1401、データ結合部 1402、レー トマツチ部 1403及びインタリーブ部 1404を備え、レートマッチ部 1403は、制御部 1 405、反復処理部 1406及び選択部 1407を備えている。
[0034] ここで、先に示した計算機シミュレーション結果のうち図 6〜図 11から、レートマッチ 比率を約 1.35倍力 さらに上げていくと、徐々に本実施の形態の符号化方法と従来 の符号化方法での誤り率の差が小さくなつていき、レートマッチ比率が約 2. 19倍の 場合には、 E ZNが低い区間では本実施の形態の符号ィ匕方法の誤り率が低い値と b 0
なるものの、 E ZNが高い区間では本実施の形態の符号ィ匕方法での誤り率の方が b 0
逆に高くなつて 、ることが解る。
[0035] また、レートマッチ比率と一定の誤り率（BER= 10の 3乗）を得るために必要な E b
ZNとの関係を示した図 12から、符号ィ匕率 1Z3のターボ符号の場合には、レートマ
0
ツチ比率が 1倍から 1. 5〜1. 8倍程度までの範囲では、本実施の形態の反復方法が 従来の方法よりも低い E ZNでよいことが分かる。
b 0
[0036] そこで、本実施の形態 4に係る符号ィ匕装置 1400では、次のような符号ィ匕方法を採 用することにした。即ち、以上の構成において、入力データ列は、符号化率 R= 1Z3 のターボ符号器 1401にて組織ビット列 Xと 2つの冗長ビット列 Z、 Z'とからなるターボ 符号に変換される。この符号化されたターボ符号は、データ結合部 1402にて一つの データ列に結合され、レートマッチ部 1403に入力される。
[0037] レートマッチ部 1403では、入力された結合データ列が反復処理部 1406と選択部 1 407とに並列に入力される。選択部 1407は、制御部 1405の指示に従って反復処理 部 1406の出力と入力された結合データ列との一方を選択し、インタリーブ部 1404に 与える。この場合には、反復処理部 1406は、組織ビット列と冗長ビット列の区別無く 反復処理を行っている。
[0038] このとき、選択部 1407に選択指示を与える制御部 1405は、例えば、レートマッチ 比率が 1倍から 1.5倍のときには、組織ビット列 Xと 2つの冗長ビット列 Z、 Z，の各入力 タイミングを監視して、組織ビット列 Xの入力タイミングでは選択部 1407に反復処理 部 1406の出力を選択させ、冗長ビット列 Z、 Z'の入力タイミングでは選択部 1407に 結合データ列を選択させる一方で、レートマッチ比率が 1.5倍を超えるときは選択部 1407に反復処理部 1406の出力のみを選択させるように制御している。
[0039] ここで、反復処理部 1406における反復の割合は、組織ビット列のみを反復処理す る場合と、組織ビット列と冗長ビット列とを区別無く反復処理する場合で異なる。すな わち、組織ビット列のみを反復処理する場合には、レートマッチ比率が RR倍の場合 には組織ビット列を { (RR- 1) ÷R+ 1 }倍 (今回の例では R= 1/3)に反復する必要 力 Sあるのに対し、組織ビット列と冗長ビット列とを区別無く反復処理する場合は全体に 対して RR倍に反復する必要がある。
[0040] そのため、制御部 1405はさらに、レートマッチ比率が 1倍から 1.5倍のときには、反 復処理部 1406に入力データ列 (組織ビット列のみ）に対し { (RR- 1) ÷R+ 1 }倍の 反復をするように指示する一方で、レートマッチ比率が 1.5倍を超えるときは反復処理 部 1406に入力データ列 (組織ビット列と冗長ビット列の両方）に対し RR倍の反復を するように指示する。
[0041] その結果、選択部 1407からインタリーブ部 1404に出力されるデータ列は、レート マッチ比率が 1倍から 1.5倍のときには、組織ビット列のみが反復処理を受けたデー タ列となり、レートマッチ比率が 1.5倍を超えるときには、従来と同様に、組織ビット列 と冗長ビット列の区別無く反復処理を行ったデータ列となる。
[0042] なお、制御部 1405では、レートマッチ比率だけでなぐターボ符号の符号化率とレ 一トマツチ比率の双方の値に応じて、上記した、本発明に係る組織ビット列のみに反 復処理を加える符号化方法と、組織ビット列と冗長ビット列の区別無く反復処理を行 う従来通りの符号化方法との選択を行うようにしても良 、。
[0043] 以上のように、本実施の形態 4では、レートマッチ比率によっては本発明に係る組 織ビット列のみに反復処理を加える符号化方法のみでは誤り率特性が劣化する場合 があることに鑑み、レートマッチ比率に応じて、又は、ターボ符号の符号ィ匕率とレート マッチ比率の双方の値に応じて、本発明に係る組織ビット列のみに反復処理を加え る符号化方法と、組織ビット列と冗長ビット列の区別無く反復処理を行う従来通りの符 号ィ匕方法とを選択できるようにした。これにより、従来の符号化方法に比べ低い誤り 率特性を実現でき、同一送信電力での誤り率を下げることができる。
[0044] (実施の形態 5)
図 16は、本発明の実施の形態 5に係る復号装置の構成を示すブロック図である。 図 16に示す復号装置 1500は、ディンタリーブ部 1501、レートデマッチ部 1502、デ ータ分離部 1503及びターボ復号器 1504を備え、レートデマッチ部 1502は、制御 部 1505、加算処理部 1506及び選択部 1507を備えて 、る。
[0045] 以上の構成にお!、て、受信データ列は、例えば実施の形態 1、 2に示す方法でター ボ符号化されたデータ列であるとする。この受信データ列は、ディンタリーブ部 1501 にてインタリーブ処理前のデータ列に戻すディンタリーブなどの処理を受けてレート デマッチ部 1502に入力される。
[0046] レートデマッチ部 1502では、入力されるデータ列が加算処理部 1506と選択部 15 07とに並列に入力される。加算処理部 1506は、入力データ列のデータをそのデー タ列中の前のデータと加算することを繰り返し行っている。選択部 1507は、制御部 1 505の選択指示に従って、入力データ列と加算処理部 1506の出力との一方を選択 してデータ分離部 1503に出力する。
[0047] 制御部 1505は、入力データ列における組織ビット列のタイミングを監視し、組織ビ ット列のタイミングではそのビット位置が反復位置か否かを判定し、反復位置である場 合には選択部 1507に対し加算処理部 1506の出力を選択させる一方、組織ビット列 以外のタイミングや組織ビット列のタイミングでも反復位置でな 、場合には選択部 15 07に対し入力データ列を選択させる制御を行うようになっている。
[0048] ここで、加算処理部 1506は、ひとつの反復位置に対する加算処理が終了した場合 には、今までの加算結果を消去し、次の反復位置のデータの加算を新たに 0から開 始する必要がある。
[0049] このため、制御部 1505は、反復位置でないビットの出力タイミングと反復位置のビ ットの加算結果の出力タイミングで加算処理部 1506に対してそれまでの加算結果を 消去し、次のデータ力 新たに加算を 0から開始させる制御も行う。
[0050] データ分離部 1503では、レートデマッチ部 1502から入力されるデータ列を、組織 ビット列 Xと冗長ビット列 Z、 Z'とに分離し、ターボ復号器 1504に与える。ターボ復号 器 1504では、分離された各データ列 X、 Z、 Z'を用いてターボ復号が行われ、復号 データ列が得られる。
[0051] なお、受信データ列が実施の形態 3に示した方法でターボ符号化されたデータ列 である場合は、制御部 1505は、実施の形態 3にて説明したように、レートマッチ比率 などに応じて選択部 1507に選択指示を発行することになる。
[0052] 以上のように、本実施の形態 5によれば、実施の形態 4の反復方法を用いて符号化 されたデータ列を復号することができるので、従来の符号化方法に比べ低 、誤り率を 実現でき、同一送信電力での誤り率を下げることができる。
[0053] なお、実施の形態 4の反復方法を用いて符号化されたデータ列を復号する場合、 実施の形態 5にて説明した方法の他に、例えば、組織ビット列のみの反復処理によつ てデータ長の調整が行われた連続データ列を受けて、前記連続データ列を組織ビッ ト列と冗長ビット列とに分離し、その分離された組織ビット列に対して反復処理された データを加算等して元のデータ列に戻す処理を施し、元のデータ列に戻した組織ビ ット列と前記分離された冗長ビット列とをターボ復号器に引き渡す方法も採用すること ができる。
[0054] (実施の形態 6)
図 17は、本発明の実施の形態 6に係る符号ィ匕装置の構成を示すブロック図である 。図 17に示す符号ィ匕装置 1600は、ターボ符号器 1601、レートマッチ部 1602及び インタリーブ部 1603を備え、レートマッチ部 1602は、組織ビット反復処理部 1604、 連結部 1605及び全体反復処理部 1606を備えている。
[0055] 以上の構成において、入力データ列は、符号ィ匕率 R= lZ3のターボ符号器 1601 にて糸且織ビット列 Xと 2つの冗長ビット列 Z, Z'との 3系列のビット列力もなるターボ符 号に変換され、レートマッチ部 1602に出力される。
[0056] レートマッチ部 1602では、ターボ符号器 1601から入力されるターボ符号のデータ 列のうち、 1Z3の組織ビット列 Xは、組織ビット反復処理部 1604を介して連結部 160 5に入力される力 2Z3の冗長ビット列 Z, Z，は、それぞれそのまま連結部 1605に 入力される。連結部 1605の出力は、全体反復処理部 1606にてレートマッチ後のデ ータ列となり、インタリーブ部 1603に入力される。
[0057] このレートマッチ部 1602では、ターボ符号器 1601から入力されるターボ符号のデ ータ列のデータ長（つまりレートマッチ前のデータ長）と、レートマッチ部 1602がイン タリーブ部 1603に出力するデータ列のデータ長（つまりレートマッチ後のデータ長） との比である全体のデータ反復比率（Repetition Rate)をレートマッチ比率と言うが、 それを RRと表記すれば、そのレートマッチ比率 RRの反復処理、即ち、レートマッチ 後のデータ列がレートマッチ前のデータ長の RR倍の長さになるように反復する処理 を実施する際に、その内容を次のように操作する。
[0058] すなわち、組織ビット反復処理部 1604は、ターボ符号器 1601から入力されるター ボ符号のデータ列の 1Z3を占める糸且織ビット列 Xに対してそのデータ長を（ 1ZR— 1 )倍にする反復処理を施し、つまり今の例では、組織ビット列 Xを 2倍のデータ長にし 、その 2倍のデータ長力もなる組織ビット列 Xを連結部 1605に与える。
2
[0059] 連結部 1605では、組織ビット反復処理部 1604にて 2倍の反復処理を受けた組織 ビット列 Xとターボ符号器 1601から入力されるターボ符号のデータ列の 2Z3を占め
2
る 2つの冗長ビット列 Z, Z'とを一つのデータ列に連結する。したがって、連結部 160 5から全体反復処理部 1606に出力される連結後のデータ列は、レートマッチ前の 4 /3倍のデータ長となって 、る。そこでの組織ビット列と 2つの冗長ビット列との割合は 、 2 : 1 : 1になっている。
[0060] そこで、全体反復処理部 1606では、連結部 1605が出力するレートマッチ前の 4Z 3倍のデータ長のデータ列をレートマッチ比率 RRの（3Z4)倍に反復処理してレート マッチ後のデータ列がレートマッチ前のデータ長の RR倍のデータ長になるようにす る。このレートマッチ後のデータ列における組織ビット列と 2つの冗長ビット列との割合 も、 2 : 1 : 1になっている。
[0061] このようにレートマッチ部 1602では、ターボ符号器 1601から入力されるターボ符号 のデータ列に対して、組織ビット列と 2つの冗長ビット列との割合を、 2 : 1： 1にする操 作を施してからレートマッチ比率 RRの反復処理を施したような形式に調整する。レー トマツチ部 1602にて本実施の形態 6による反復処理を受けたデータ列は、インタリー ブ部 1603にてインタリーブなどの処理を経て、符号化後の出力データ列となる。
[0062] 次に、図 18から図 31を参照して、本実施の形態 6に係る符号化装置にて符号化さ れたデータ列の誤り率特性について説明する。なお、図 18から図 30は、図 17に示 す符号ィ匕装置による符号ィ匕方法（國）と従来方法 (參）と実施の形態 1の符号ィ匕方法 ( ▲)との誤り率特性に関する計算機シミュレーション比較結果を示す特性図である。 また、図 31は、図 17に示す符号ィ匕装置による符号ィ匕方法（國）と従来方法 (參）と実 施の形態 1の符号ィ匕方法 (▲)とのレートマッチ比率と一定の誤り率となる送信電力対 雑音電力比との関係に関する計算機シミュレーション比較結果を示す特性図である
[0063] 以上のように構成された符号ィ匕装置 1600によって符号ィ匕した場合の白色ガウス雑 音通信路に対する誤り率特性の計算機シミュレーションでは、符号化率 R= 1Z3の ターボ符号を用い、レートマッチ前のデータ長とレートマッチ後のデータ長との比（つ まり全体のデータ反復比率)であるレートマッチ比率を変えながら、ビット当たりの送 信電力対雑音電力比 (E ZN )を変化させたときの誤り率特性 BERを、組織ビット列 b 0
と冗長ビット列とを区別せずに反復処理する従来例の符号化方法および実施の形態 1の符号化方法と、組織ビット列の長さを各冗長ビット列の 2倍になるように反復する 本実施の形態 6による符号ィ匕方法とについて比較した。
[0064] 図 18力ら図 30で ίま、レートマッチ it率を、 1. 02倍力ら、 1. 11倍、 1. 22倍、 1. 35 倍、 1. 47倍、 1. 61倍、 1. 77倍、 1. 95倍、 2. 19倍、 2. 35倍、 2. 60倍、 2. 86倍 、 3. 125倍まで徐々に上げたシミュレーション結果が示されている。また、図 31では 、レートマッチ比率と誤り率が 10_3となるビット当たりの送信電力対雑音電力比 (E / b
N )との関係が示されている。
0
[0065] 計算機シミュレーション結果から、レートマッチ比率が約 1倍に近い、即ち反復処理 を殆どしない図 18の場合は、本実施の形態の符号ィ匕方法は従来手法や実施の形 態 1の符号ィ匕方法に比べて誤り率が高くなつているが、レートマッチ比率を 1. 11倍（ 図 19)、 1. 22倍（図 20)、 1. 35倍（図 21)と徐々に上げていくと、従来手法の誤り率 を下回り、実施の形態 1の符号ィ匕方法にも近づいていくことが分かる。さらにレートマ ツチ比率を上げていく図 22 (1. 47倍)以降では、従来手法および実施の形態 1の符 号化方法の ヽずれよりも本実施の形態の符号化方法の誤り率が低くなつて ヽることが 解る。
[0066] ここで、レートマッチ比率が（2— 2R)倍、つまり今の例では 4Z3倍 (約 1. 33倍）の とき、本実施の形態の反復方法は組織ビット列のみを 2倍に反復することになるので 、実施の形態 4と同じ反復方法となり誤り率は等しくなる。このため、本実施の形態の 反復方法が実施の形態 4の反復方法よりも誤り率が良く（低く）なるのは、レートマッチ 比率力 Ζ3倍以上のときであると考えることができる。
[0067] つまり、レートマッチ比率力 Ζ3を超える場合には、糸且織ビット列のデータ長を各冗 長ビット列のデータ長の 2倍の長さになるように反復することで、組織ビット列と冗長ビ ット列を均等に反復する従来手法や実施の形態 1の符号化方法よりも誤り率を低くす ることができる。これにより、同一送信電力での誤り率を下げることができ、逆に、同一 の誤り率を少な!、送信電力で実現できるので、移動体通信端末装置及び基地局装 置がこの組織ビット列のデータ長を各冗長ビット列のデータ長の 2倍の長さになるよう に反復処理する符号ィヒ方法を用いることにより、誤り率特性の良い通信システムを実 現することができる。
[0068] なお、レートマッチ比率力 Ζ3以下の場合での誤り率は実施の形態 1の符号ィ匕方 法の方が良い (低い）ので、レートマッチ比率力 Ζ3以下の場合には、実施の形態 1 の符号化方法を用い、レートマッチ比率力 Ζ3以上の場合には、組織ビット列のデ 一タ長を各冗長ビット列のデータ長の 2倍になるように反復する本実施の形態 6によ る方法を用いるようにしてもょ 、。
[0069] また、本実施の形態 6では、符号ィ匕率 Rが 1Z3のターボ符号の場合を示した力 一 般的には、符号ィ匕率が Rである場合において、組織ビット列を（1ZR— 1)倍に反復 し、その反復後の組織ビット列と（1ZR—1)系列の各冗長ビット列とを連結し、連結 後のデータ列の全体をレートマッチ比率 RRの { 1Z (2— 2R) }倍に反復する。これに より、レートマッチ比率 RRでのレートマッチ後のデータ列において、反復後の組織ビ ット列のデータ長と、反復後の各冗長ビット列のデータ長の和と、が等しくなるように 反復することができるので、符号ィ匕率 Rが 1Z3以外の場合にも同様の作用 ·効果を 得ることができる。
[0070] このとき、符号ィ匕率 Rを 1Z3を含む任意値とした場合には、レートマッチ比率が（2
2R)倍以下の場合には、実施の形態 1の符号ィ匕方法の方が誤り率は良 ヽ (低 、） と考えられるので、レートマッチ比率が（2— 2R)倍以下の場合には実施の形態 1の 符号化方法を用い、レートマッチ比率が（2— 2R)倍以上の場合には組織ビット列の データ長を各冗長ビット列のデータ長の（1ZR— 1)倍になるように反復する本実施 の形態 6による方法を用いるようにしてもよ!、。
[0071] (実施の形態 7)
図 32は、本発明の実施の形態 7に係る符号ィ匕装置の構成を示すブロック図である 。図 32に示す符号ィ匕装置 3100は、ターボ符号器 3101、レートマッチ部 3102及び インタリーブ部 3103を備え、レートマッチ部 3102は、組織ビット反復処理部 3104、 冗長ビット反復処理部 3105及び連結部 3106を備えている。
[0072] 以上の構成において、入力データ列は、符号ィ匕率 R= lZ3のターボ符号器 3101 にて糸且織ビット列 Xと 2つの冗長ビット列 Z, Z'との 3系列のビット列力もなるターボ符 号に変換され、レートマッチ部 3102に出力される。
[0073] レートマッチ部 3102では、ターボ符号器 3101から入力されるターボ符号のデータ 列のうち、組織ビット列 Xは組織ビット反復処理部 3104を介して連結部 3106に入力 され、冗長ビット列 Z, Z'は冗長ビット反復処理部 3105を介して連結部 3106に入力 される。連結部 3106の出力は、そのままレートマッチ後のデータ列となり、インタリー ブ部 3103に入力される。
[0074] このレートマッチ部 3102では、ターボ符号器 3101から入力されるターボ符号のデ ータ列にレートマッチ比率 RRの反復処理を施してレートマッチ後のデータ列を生成 するが、その内容を次のように操作する。
[0075] すなわち、組織ビット反復処理部 3104は、ターボ符号器 3101から入力されるター ボ符号のデータ列の 1Z3を占める組織ビット列 Xを、レートマッチ比率 RRの（1Z2R )倍の反復比率、つまり今の例では反復比率（1. 5 XRR)で反復して連結部 3106に 与える。
[0076] また、冗長ビット反復処理部 3105は、ターボ符号器 3101から入力されるターボ符 号のデータ列の 2Z3を占める冗長ビット列 Z, Z'のそれぞれを、レートマッチ比率 R Rの { (1Z (2— 2R) }倍の反復比率、つまり今の例では反復比率 (0. 75 XRR)で反 復し、連結部 3106に与える。
[0077] そして、連結部 3106は、組織ビット反復処理部 3104から入力された反復後の組 織ビット列と、冗長ビット反復処理部 3105から入力された反復後の冗長ビット列の 2 系列とを連結し、レートマッチ後のデータ列としてインタリーブ部 3103に出力する。そ こでの組織ビット列と 2つの冗長ビット列との割合は、 1. 5 : 0. 75 : 0. 75 = 2 : 1 : 1に なっている。
[0078] このようにレートマッチ部 3102では、組織ビット列が（1. 5 XRR)倍に反復され、各 冗長ビット列が（0. 75 XRR)倍に反復されるので、全体として 1Z3 X (1. 5 + 0. 75 X 2) XRR=RR倍に反復される。つまり、実施の形態 6と同様に、当該レートマッチ 部 3102がインタリーブ部 3103に出力するレートマッチ比率 RRのレートマッチ後デ ータ列でも、糸且織ビット列のデータ長と 2系列の冗長ビット列のデータ長の和とが等し くなつている。レートマッチ部 3102にて本実施の形態 7による反復処理を受けたデー タ列は、インタリーブ部 3103にてインタリーブなどの処理を経て、符号化後の出力デ ータ列となる。
[0079] 以上のように、本実施の形態 7によっても、組織ビット列のデータ長を各冗長ビット 列のデータ長の 2倍の長さになるように反復処理を施したデータ列を生成することが できるので、実施の形態 6と同様に、一定のレートマッチ比率において、従来の符号 化方法に比べ低 、誤り率特性を実現でき、同一送信電力での誤り率を下げることが できる。
[0080] なお、本実施の形態 7においても、レートマッチ比率力 Ζ3以下の場合には、実施 の形態 1の符号ィ匕方法の方が誤り率は良い (低い）ので、レートマッチ比率力 Ζ3以 下の場合には実施の形態 1の符号ィ匕方法を用い、レートマッチ比率力 Ζ3以上の 場合には組織ビット列のデータ長を各冗長ビット列のデータ長の 2倍になるように反 復する本実施の形態 7による方法を用いるようにしてもょ 、。
[0081] また、本実施の形態 7では、符号ィ匕率が 1Z3のターボ符号の場合を示した力 一 般的に符号ィ匕率力 ¾の場合において、組織ビット列をレートマッチ比率 RRの（1Z2 R)倍に反復し、 (1/R- 1)系列の各冗長ビット列をレートマッチ比率 RRの { 1/ (2 - 2R) }倍に反復するようにすることで、反復後の組織ビット列のデータ長と、反復後 の各冗長ビット列のデータ長の和と、が等しくなるように反復することができるので、符 号ィ匕率 Rが 1Z3以外の場合にも同様の作用 ·効果を得ることができる。
[0082] このとき、符号ィ匕率 Rを 1Z3を含む任意値とした場合には、レートマッチ比率が（2
2R)倍以下の場合での誤り率は、実施の形態 1の符号化方法の方が良！ヽ (低 、） と考えられるので、レートマッチ比率が（2— 2R)倍以下の場合には実施の形態 1の 符号化方法を用い、レートマッチ比率が（2— 2R)倍以上の場合には組織ビット列の データ長を各冗長ビット列のデータ長の（1ZR— 1)倍になるように反復する本実施 の形態 7による方法を用いるようにしてもょ 、。
[0083] (実施の形態 8)
図 33は、本発明の実施の形態 8に係る符号ィ匕装置の構成を示すブロック図である 。図 33に示す符号ィ匕装置 3200は、ターボ符号器 3201、データ結合部 3202、レー トマツチ部 3203及びインタリーブ部 3204を備え、レートマッチ部 3203は、振り分け 部 3205、組織ビット反復処理部 3206、連結部 3207及び全体反復処理部 3208を 備えている。
[0084] 以上の構成において、入力データ列は、符号ィ匕率 R= lZ3のターボ符号器 3201 にて糸且織ビット列 Xと 2つの冗長ビット列 Z, Z'との 3系列のビット列力もなるターボ符 号に変換される。この符号化されたターボ符号は、データ結合部 3202にて一つのデ ータ列に結合され、レートマッチ部 3203に入力される。
[0085] レートマッチ部 3203では、振り分け部 3205が入力された結合データ列を組織ビッ ト列 Xと 2つの冗長ビット列 Z, Z'とに分割し、組織ビット列 Xを組織ビット反復処理部 3 206に与え、 2つの冗長ビット列 Z, Z'を並列に連結部 3207に与える。連結部 3207 には、組織ビット反復処理部 3206の反復されたビット列も入力される。連結部 3207 の出力は、全体反復処理部 3208にてレートマッチ後のデータ列となり、インタリーブ 部 3204に入力される。
[0086] レートマッチ部 3203における振り分け部 3205以降の構成と動作は、実施の形態 6 におけるレートマッチ部 102と同様である。
[0087] すなわち、組織ビット反復処理部 3206は、組織ビット列 Xを 2倍に反復する反復処 理をカ卩えた組織ビット列 Xに変換し連結部 3207に与える。連結部 3207は、 2倍の
2
反復処理を受けた組織ビット列 Xと 2つの冗長ビット列 Z, Z'とを連結して一つのデ
2
ータ列に変換する。全体反復処理部 3208は、連結部 3207にて連結された一つの データ列を、レートマッチ比率 RRの 3Z4倍に反復処理し、それをレートマッチ後の データ列としてインタリーブ部 3204に出力する。レートマッチ後のデータ列は、インタ リーブ部 3204にてインタリーブなどの処理を経て、符号ィ匕後の出力データ列となる。
[0088] このように、本実施の形態 8では、従来例（図 1)と同様にターボ符号ィ匕後の各デー タ列を結合してレートマッチ部に出力する場合でも、その結合したデータ列を再度組 織ビット列と冗長ビット列に振り分けて、実施の形態 6 (図 17)と同様の方法で、組織 ビット列のデータ長が各冗長ビット列のデータ長の 2倍の長さになるように反復処理を 行い、それらを連結してレートマッチ比率 RRの反復処理ができる構成としたので、実 施の形態 6と同様の反復処理を施したデータ列を生成することができる。
[0089] したがって、本実施の形態 8による方法でも、実施の形態 6と同様に、従来の符号 化方法に比べ低 、誤り率特性を実現でき、同一送信電力での誤り率を下げることが できる。また、同一の誤り率を少ない送信電力で実現できる。また、符号化率 Rが 1Z 3以外である場合や、本実施の形態 8による反復方法と実施の形態 1の反復方法との 利用方法についても実施の形態 6と同様である。
[0090] (実施の形態 9)
図 34は、本発明の実施の形態 9に係る符号ィ匕装置の構成を示すブロック図である 。図 34に示す符号ィ匕装置 3300は、ターボ符号器 3301、データ結合部 3302、レー トマツチ部 3303及びインタリーブ部 3304を備え、レートマッチ部 3303は、振り分け 部 3305、組織ビット反復処理部 3306、冗長ビット反復処理部 3307及び連結部 33 08を備えている。 [0091] 以上の構成において、入力データ列は、符号ィ匕率 R= lZ3のターボ符号器 3301 にて糸且織ビット列 Xと 2つの冗長ビット列 Z, Z'との 3系列のビット列力もなるターボ符 号に変換される。この符号化されたターボ符号は、データ結合部 3302にて一つのデ ータ列に結合され、レートマッチ部 3303に入力される。
[0092] レートマッチ部 3303では、振り分け部 3305が入力された結合データ列を組織ビッ ト列 Xと 2つの冗長ビット列 Z, Z'とに分割し、組織ビット列 Xを組織ビット反復処理部 3 306に与え、冗長ビット列 Z, Z'を冗長ビット反復処理部 3307に与える。組織ビット 反復処理部 3306及び冗長ビット反復処理部 3307の出力は、連結部 3308からレー トマツチ後のデータ列としてインタリーブ部 3304に入力される。
[0093] レートマッチ部 3303における振り分け部 3305以降における構成と動作は、実施の 形態 7におけるレートマッチ部 3102と同様である。
[0094] すなわち、組織ビット反復処理部 3306は、入力された組織ビット列を反復比率（1.
5 XRR)で反復し、連結部 3308に出力する。冗長ビット反復処理部 3307は、入力さ れた 2系列の冗長ビット列を反復比率 (0. 75 XRR)で反復し、連結部 3308に出力 する。連結部 3308は、組織ビット反復処理部 3306から入力された反復後の組織ビ ット列と、冗長ビット反復処理部 3307から入力された反復後の冗長ビット列 2系列を 連結し、レートマッチ後のデータ列としてインタリーブ部 3304に出力する。レートマツ チ後のデータ列は、インタリーブ部 3304にてインタリーブなどの処理を経て、符号ィ匕 後の出力データ列となる。
[0095] このように、本実施の形態 9では、従来例（図 1)と同様にターボ符号ィ匕後の各デー タ列を結合してレートマッチ部に出力する場合でも、その結合したデータ列を再度組 織ビット列と冗長ビット列に振り分けて、レートマッチ比率 RRの反復処理 (すなわちレ 一トマツチ前のデータ長の RR倍の長さになるように反復する処理)を実施の形態 7 ( 図 32)と同様の方法で行える構成としたので、実施の形態 7と同様の反復処理を施し たデータ列を生成することができる。
[0096] したがって、本実施の形態 9による方法でも、実施の形態 7と同様に、従来の符号 化方法に比べ低 、誤り率特性を実現でき、同一送信電力での誤り率を下げることが できる。また、同一の誤り率を少ない送信電力で実現できる。また、符号化率 Rが 1Z 3以外である場合や、本実施の形態 9による反復方法と実施の形態 1の反復方法との 利用方法についても実施の形態 7と同様である。
[0097] (実施の形態 10)
図 35は、本発明の実施の形態 10に係る符号ィ匕装置の構成を示すブロック図であ る。図 35に示す符号ィ匕装置 3400は、ターボ符号器 3401、データ結合部 3402、レ 一トマツチ部 3403及びインタリーブ部 3404を備え、レートマッチ部 3403は、制御部 3405、反復処理部 3406及び選択部 3407を備えて ヽる。
[0098] 以上の構成において、入力データ列は、符号ィ匕率 R= lZ3のターボ符号器 3401 にて組織ビット列 Xと 2つの冗長ビット列 Z、 Z，との 3系列のビット列力もなるターボ符 号に変換される。この符号化されたターボ符号は、データ結合部 3402にて一つのデ ータ列に結合され、レートマッチ部 3403に入力される。
[0099] レートマッチ部 3403では、入力された結合データ列が反復処理部 3406と選択部 3 407とに並列に入力される。反復処理部 3406は、組織ビット列と各冗長ビット列との 区別なく反復処理を行っている。選択部 3407は、制御部 3405の指示に従って反復 処理部 3406の出力とデータ結合部 3402から入力された結合データ列との何れか 一方を選択し、それをレートマッチ後のデータ列としてインタリーブ部 3404に与える
[0100] このとき、選択部 3407に選択指示を与える制御部 3405は、組織ビット列 Xと 2つの 冗長ビット列 Z, Z'の各入力タイミングを監視し、組織ビット列 Xの入力タイミングでは 組織ビット列の反復比率が（1. 5 XRR)倍となるように選択部 3407に反復処理部 34 06の出力と入力された結合データ列とを選択させ、冗長ビット列 Z、 Z'の入力タイミン グでは冗長ビット列の反復比率が（0. 75 XRR)倍となるように選択部 3407に反復 処理部 3406の出力と入力された結合データ列とを選択させるように制御する。
[0101] つまり、レートマッチ部 3403では、実施の形態 7と同様のレートマッチ比率 RRの反 復処理（すなわちレートマッチ後のデータ列がレートマッチ前のデータ長の RR倍の 長さになるように反復する処理）が行われる。
[0102] 以上のように、本実施の形態 10では、ターボ符号ィ匕後の各データ列を結合して出 力する場合に、レートマッチ部にデータの振り分けを行う振り分け部を設けない場合 でも、結合したデータ列のうち組織ビット列が入力されたときと冗長ビット列が入力さ れたときとで反復比率を変更して反復処理ができる構成とし、組織ビット列のデータ 長が各冗長ビット列のデータ長の 2倍となるような構成とした。これにより、実施の形態 7と同様の反復処理を施したデータ列を生成することができ、従来の符号化方法に比 べ低 、誤り率特性を実現でき、同一送信電力での誤り率を下げることができる。
[0103] なお、本実施の形態 10においてもレートマッチ比率力 Ζ3以下の場合での誤り率 は、実施の形態 1の符号ィ匕方法の方が良い (低い）ので、レートマッチ比率力 Ζ3以 下の場合には、制御部 3405に組織ビット列のみを（3RR— 2)倍に反復処理するよう 選択指示し、組織ビット列のみの反復によってデータ列全体を RR倍にレートマッチ するようにし、レートマッチ比率力 Ζ3以上の場合には本実施の形態 10による手法 によって組織ビット列のデータ長を各冗長ビット列のデータ長の 2倍になるように反復 する方法を用いるようにしてもょ 、。
[0104] また、本実施の形態 10では符号ィ匕率 Rが 1Z3のターボ符号の場合を示した力 一 般的に符号ィ匕率カ¾である場合において、実施の形態 7にて説明したように、組織ビ ット列をレートマッチ比率 RRの（1Z2R)倍に反復し、 (1/R- 1)系列の各冗長ビッ ト列をレートマッチ比率 RRの { 1Z (2— 2R) }倍に反復するようにすることで、反復後 の糸且織ビット列のデータ長と、反復後の各冗長ビット列のデータ長の和と、が等しくな るように反復することができるので、符号ィ匕率 Rが 1Z3以外の場合にも同様の効果を 得ることができる。
[0105] このとき、符号ィ匕率 Rを 1Z3を含む任意値とした場合には、レートマッチ比率が（2
2R)倍以下の場合での誤り率は、実施の形態 1の符号化方法の方が良！ヽ (低 、） と考えられるので、制御部 3405に組織ビット列のみを { 1 + (RR—D ZR}倍に反復 処理するよう選択指示し、組織ビット列のみの反復によりデータ列全体を RR倍にレー トマツチするようにし、一方、レートマッチ比率が（2— 2R)倍以上の場合には本実施 の形態 10の手法により組織ビット列のデータ長を各冗長ビット列のデータ長の（1Z R- 1)倍になるように反復する方法を用いるようにしてもよ 、。
[0106] (実施の形態 11)
図 36は、本発明の実施の形態 11に係る復号装置の構成を示すブロック図である。 図 36に示す復号装置 3500は、ディンタリーブ部 3501、レートデマッチ部 3502、デ ータ分離部 3503及びターボ復号器 3504を備え、レートデマッチ部 3502は、制御 部 3505、加算処理部 3506及び選択部 3507を備えて 、る。
[0107] 以上の構成において、受信データ列は、実施の形態 6から実施の形態 10に示す方 法で符号ィ匕率 1Z3でターボ符号ィ匕されたデータ列であるとする。この受信データ列 は、ディンタリーブ部 3501にてインタリーブ処理前のデータ列に戻すディンタリーブ などの処理を受けてレートデマッチ部 3502に入力される。
[0108] レートデマッチ部 3502では、入力されるデータ列が加算処理部 3506と選択部 35 07とに並列に入力される。加算処理部 3506は、入力データ列のデータをそのデー タ列中の前のデータと加算することを繰り返し行っている。選択部 3507は、制御部 3 505の選択指示に従って、入力データ列と加算処理部 3506の出力との一方を選択 してデータ分離部 3503に出力する。
[0109] 制御部 3505は、入力データ列における組織ビット列と冗長ビット列のタイミングを 監視し、それぞれのタイミングで入力されたデータが組織ビット列および冗長ビット列 の反復比率に応じた反復位置か否かを判定し、反復位置である場合には選択部 35 07に対し加算処理部 3506の出力を選択させる一方、反復位置でない場合には選 択部 3507に対し入力データ列を選択させる制御を行うようになっている。なお、反復 位置の判定の基準となる組織ビット列および冗長ビット列の反復比率は、レートマツ チ比率を RRとしたときに、それぞれ 1. 5 XRI^:0. 75 XRRとする。こうすることにより 、送信側で行った反復処理に対応した処理を行うことができる。
[0110] ここで、加算処理部 3506は、ひとつの反復位置に対する加算処理が終了した場合 には、今までの加算結果を消去し、次の反復位置のデータの加算を新たに 0から開 始する必要がある。
[0111] このため、制御部 3505は、反復位置でないビットの出力タイミングと反復位置のビ ットとの加算結果の出力タイミングで加算処理部 3506に対してそれまでの加算結果 を消去し、次のデータ力も新たに加算を 0から開始させる制御も行う。
[0112] データ分離部 3503では、レートデマッチ部 3502から入力されるデータ列を組織ビ ット列 Xと冗長ビット列 Z, Z'とに分離し、ターボ復号器 3504に与える。ターボ復号器 3504では、分離された各データ列 X, Z, Z'を用いてターボ復号が行われ、復号デ ータ列が得られる。
[0113] 以上のように、本実施の形態 11によれば、実施の形態 6から 10の反復方法を用い て符号化されたデータ列を復号することができるので、従来の符号化方法に比べ低 V、誤り率を実現でき、同一送信電力での誤り率を下げることができる。
[0114] なお、本実施の形態 11においても、送信側の反復手法に合せて、レートマッチ比 率力 Ζ3以下の場合には、制御部 3505に組織ビット列のみを (3RR— 2)倍の反復 処理に対する反復位置の判定をして加算処理部 3506の出力と入力データ列とを選 択するようにし、冗長ビット列については常に入力データ列を選択するようにして、組 織ビット列のみが反復されたデータ列を処理することができるようにし、一方、レートマ ツチ比率力 Ζ3以上の場合には本実施の形態の手法により組織ビット列および冗 長ビット列それぞれの反復比率にあわせて加算処理部 3506の出力と入力データ列 とを選択することにより、組織ビット列と冗長ビット列がそれぞれ異なる反復比率の場 合に対応できるようにする方法を用いるようにしてもょ 、。
[0115] また、本実施の形態 11では符号ィ匕率 Rが 1Z3のターボ符号の場合を示した力 一 般的に符号ィ匕率カ¾である場合において、送信側に合せて、組織ビット列をレートマ ツチ比率 RRの（1Z2R)倍の反復比率で、 (1/R- 1)系列の各冗長ビット列をレー トマツチ比率 RRの { 1Z (2— 2R) }倍の反復比率で反復位置の判定を行うようにする ことで、反復後の組織ビット列のデータ長と反復後の各冗長ビット列のデータ長の和 とが等しいデータに対して処理できるようにすることで、符号化率 Rが 1Z3以外の場 合にも同様の作用 ·効果を得ることができる。
[0116] このとき、符号ィ匕率 Rを 1/3を含む任意値とした場合には、送信側にあわせて、レ 一トマツチ比率が（2— 2R)倍以下の場合には、制御部 3505が組織ビット列のみを { 1 + (RR- 1) ZR}倍の反復比率で反復位置を判定し選択部 3507に選択指示する ことで、組織ビット列のみが反復されたデータ列に対応するようにし、レートマッチ比 率が（2— 2R)倍以上の場合には本実施の形態 11の手法により組織ビット列と冗長 ビット列それぞれの反復比率に応じて反復位置を判定し選択部 3507に選択指示す ることで、組織ビット列と冗長ビット列とがそれぞれ異なる反復比率の場合に対応でき るようにする方法を用いるようにしてもょ 、。
[0117] 一方、実施の形態 6から 10の反復方法を用いて符号化されたデータ列を復号する 場合、本実施の形態 11にて説明した方法の他に、例えば、受信データ列を組織ビッ ト列と冗長ビット列とに分離し、その分離された組織ビット列および冗長ビット列に対し てそれぞれの反復比率で反復処理されたデータを加算等して元のデータ列に戻す 処理を施し、元のデータ列に戻した組織ビット列および冗長ビット列をターボ復号器 に引き渡す方法も採用可能である。
[0118] なお、上記各実施の形態の反復処理において、各ビット列の反復比率をそれぞれ の反復前のデータ長に乗算した結果が整数とならない場合には、反復後の各ビット 列のデータ長の合計が全体の反復比率力 求められる値となるように、反復後の各 ビット列のデータ長として上記乗算結果に近 、整数の値をそれぞれ選択し、各ビット 列を反復するようにしてもょ ヽ。
[0119] 本明細書は、 2005年 10月 11日出願の特願 2005— 296977および 2006年 5月 2 6日出願の特願 2006— 147148に基づく。この内容は、すべてここに含めておく。 産業上の利用可能性
[0120] 本発明は、誤り率特性の良ぐ低い送信電力で高い通信品質の移動通信システム を構築するのに有用である。

Claims

請求の範囲
[1] 1Z3を含む任意の符号ィ匕率 Rによるターボ符号ィ匕後のデータ列に対してデータ長 を調整するレートマッチ処理において、データの反復処理を行う場合は、ターボ符号 化後のデータ列における 1系列の組織ビット列と（1ZR— 1)系列の各冗長ビット列と の反復比率を（1 R)： Rとする符号化方法。
[2] 反復後のデータ長と反復前のターボ符号のデータ長との比率が一定の範囲の場 合には、前記組織ビット列と前記各冗長ビット列との反復比率を（1 R)： Rとし、前記 一定の範囲以外場合には、前記組織ビット列のみを選択的に反復する請求項 1記載 の符号化方法。
[3] 前記一定の範囲の場合とは反復後のデータ長が反復前のデータ長の（2— 2R)倍 以上の場合であり、前記一定の範囲以外場合とは反復後のデータ長が反復前のデ ータ長の（2— 2R)倍未満の場合である請求項 2記載の符号化方法。
[4] 前記符号化率 Rが 1Z3である場合には、前記組織ビット列のデータ長と前記 2つの 冗長ビット列のデータ長との反復比率が、 2: 1 : 1の比率となるように反復する請求項 1記載の符号化方法。
[5] 反復後のデータ長が反復前のデータ長の 4Z3倍以上の場合には前記組織ビット 列のデータ長と前記 2つの冗長ビット列のデータ長との反復比率が 2: 1： 1の比率に なるように反復し、 4Z3倍未満の場合には前記組織ビット列のみを選択的に反復す る請求項 4記載の符号化方法。
[6] 入力データを符号化率 Rのターボ符号に符号化する符号化手段と、前記符号化手 段が符号化したデータ列に対して反復処理を施してデータ長を調整するレートマツ チ処理手段とを具備し、前記レートマッチ処理手段は、前記符号化手段から出力さ れた組織ビット列に対して（1ZR— 1)倍に反復処理を施す組織ビット反復処理手段 と、前記符号化手段から出力された（1ZR— 1)系列の各冗長ビット列と前記組織ビ ット反復処理手段から出力された（1ZR— 1)倍反復処理後の組織ビット列とを連結 する連結手段と、連結手段にて連結されたビット列を反復後のデータ長と反復前の データ長との比率である全体の反復比率の { 1Z (2— 2R) }倍の反復比率で反復す る全体反復処理手段と、を具備する符号化装置。
[7] 入力データを符号化率 Rのターボ符号に符号化する符号化手段と、前記符号化手 段が符号化したデータ列に対して反復処理を施してデータ長を調整するレートマツ チ処理手段とを具備し、前記レートマッチ処理手段は、前記符号化手段から出力さ れた組織ビット列に対して反復後のデータ長と反復前のデータ長との比率である全 体の反復比率の（1Z2R)倍の反復比率で反復処理を施す組織ビット反復処理手段 と、前記符号化手段から出力された（1ZR— 1)系列の各冗長ビット列に対して前記 全体の反復比率の {1Z(2— 2R) }倍の反復比率で反復処理を施す冗長ビット反復 処理手段と、前記組織ビット反復処理手段から出力された反復後の組織ビット列と前 記冗長ビット列反復手段から出力された反復後の（1ZR— 1)系列の各冗長ビット列 とを連結する連結手段と、を具備する符号化装置。
[8] 前記レートマッチ処理手段は、前記符号化手段が符号化した前記組織ビット列と前 記各冗長ビット列とが連続するデータ列として入力される場合に、当該連続するデー タ列を前記組織ビット列と前記各冗長ビット列とに振り分ける振り分け手段、を具備す る請求項 6記載の符号化装置。
[9] 前記レートマッチ処理手段は、前記符号化手段が符号化した前記組織ビット列と前 記各冗長ビット列とが連続するデータ列として入力される場合に、当該連続するデー タ列を前記組織ビット列と前記各冗長ビット列とに振り分ける振り分け手段、を具備す る請求項 7記載の符号化装置。
[10] 入力データを符号化率 Rのターボ符号に符号化する符号化手段と、前記符号化手 段が符号化したデータ列に対して反復処理を施してデータ長を調整するレートマツ チ処理手段とを具備し、前記レートマッチ処理手段は、前記符号化手段が符号化し た前記組織ビット列と前記各冗長ビット列とが連続するデータ列に対して反復処理を 施す反復処理手段と、選択指示に従って前記連続するデータ列と前記反復処理手 段での反復処理後のデータ列との何れか一方を選択する選択手段と、前記連続す るデータ列における前記組織ビット列と前記各冗長ビット列とのタイミングをそれぞれ 監視し、前記組織ビット列のタイミングでは反復比率が全体の反復比率の（1Z2R) 倍で反復されるように前記反復処理手段の出力と前記連続するデータ列とを選択さ せる前記選択指示を発行し、前記各冗長ビット列のタイミングでは反復比率が反復 後のデータ長と反復前のデータ長との比率である全体の反復比率の { 1Z (2 2R) } 倍で反復されるように前記反復処理手段の出力と前記連続するデータ列とを選択さ せる前記選択指示を発行する制御手段と、を具備する符号化装置。
[11] 入力データを符号化率 Rのターボ符号に符号化する符号化手段と、前記符号化手 段が符号化したデータ列に対して反復処理を施してデータ長を調整するレートマツ チ処理手段とを具備し、前記レートマッチ処理手段は、前記符号化手段が符号化し た前記組織ビット列と前記各冗長ビット列とが連続するデータ列に対して反復処理を 施す反復処理手段と、選択指示に従って前記連続するデータ列と前記反復処理手 段での反復処理後のデータ列との何れか一方を選択する選択手段と、前記連続す るデータ列における前記糸且織ビット列と前記各冗長ビット列のタイミングとをそれぞれ 監視し、反復後のデータ長と反復前のデータ長との比率である全体の反復比率が一 定の範囲の場合には、前記組織ビット列のタイミングでは反復比率が前記全体の反 復比率の（1Z2R)倍で反復されるように前記反復処理手段の出力と前記連続する データ列とを選択させる前記選択指示を発行する一方、前記各冗長ビット列のタイミ ングでは反復比率が前記全体の反復比率の { 1/ (2-2R) }倍で反復されるように前 記反復処理手段の出力と前記連続するデータ列とを選択させる前記選択指示を発 行し、前記全体の反復比率が前記一定の範囲以外の場合には、組織ビット列のタイ ミングでは反復比率が前記全体の反復比率に対し { 1 + (全体の反復比率 1) ZR} 倍で反復されるように前記反復処理手段の出力と前記連続するデータ列とを選択さ せる前記選択指示を発行する一方、前記各冗長ビット列のタイミングでは常に前記 連続するデータ列を選択させる前記選択指示を発行する制御手段と、を具備する符 号化装置。
[12] 前記一定の範囲の場合とは反復後のデータ長が反復前のデータ長の（2— 2R)倍 以上の場合であり、前記一定の範囲以外場合とは反復後のデータ長が反復前のデ ータ長の（2— 2R)倍未満の場合である請求項 11記載の符号化装置。
[13] データの反復処理によって調整された組織ビット列と冗長ビット列とで構成される連 続データ列のデータ長を元に戻すレートデマッチ処理の工程と、前記レートデマッチ 処理を施したデータ列をターボ復号する工程とを具備する復号方法にお!ヽて、前記 レートデマッチ処理の工程では、糸且織ビット列と冗長ビット列とが異なる反復比率でデ ータ長の調整が行われた前記連続データ列を受けて、前記連続データ列を前記組 織ビット列と前記冗長ビット列とに分離または識別する工程と、前記分離または識別 された前記組織ビット列と前記冗長ビット列とに対して反復比率に応じて反復処理さ れたデータを加算等して元のデータ長に戻す処理を施し、当該元のデータ長に戻し た前記組織ビット列と前記冗長ビット列とを前記ターボ復号する工程に引き渡す工程 と、を具備する復号方法。
[14] データの反復処理によって調整された組織ビット列と冗長ビット列とで構成される連 続データ列のデータ長を元に戻すレートデマッチ処理手段と、前記レートデマッチ処 理手段が元の長さに戻した前記連続データ列をターボ復号するターボ復号手段とを 具備する復号装置において、前記レートデマッチ処理手段は、入力する前記連続デ ータ列について加算処理を繰り返す加算処理手段と、選択指示を受けて前記連続 データ列と前記加算処理手段の出力との何れか一方を選択する選択手段と、前記 連続データ列にお 、て反復比率のそれぞれ異なる組織ビット列および冗長ビット列 の反復位置をそれぞれ監視し、それぞれの反復位置では前記加算処理手段の出力 を選択させる前記選択指示を発行し、それぞれの反復位置以外では前記連続デー タ列を選択させる前記選択指示を発行する制御手段と、前記選択手段の出力を前 記組織ビット列と前記冗長ビット列とに分離し前記復号手段に与える分離手段と、を 具備する復号装置。
[15] データの反復処理によって調整された組織ビット列と冗長ビット列とで構成される連 続データ列のデータ長を元に戻すレートデマッチ処理手段と、前記レートデマッチ処 理が元の長さに戻した前記連続データ列をターボ復号する復号手段とを具備する復 号装置において、前記レートデマッチ処理手段は、入力する前記連続データ列につ V、て加算処理を繰り返す加算処理手段と、選択指示を受けて前記連続データ列と前 記加算処理手段の出力との何れか一方を選択する選択手段と、前記連続データ列 において反復比率の異なる組織ビット列および冗長ビット列の反復位置をそれぞれ 監視し、反復後のデータ長と反復前のターボ符号のデータ長との比率が一定の範囲 の場合には前記組織ビット列および冗長ビット列それぞれの反復位置で前記加算処 理手段の出力を選択させる前記選択指示を発行する一方、前記反復位置以外では 前記連続データ列を選択させる前記選択指示を発行し、前記一定の範囲以外の場 合には前記組織ビット列の反復位置では前記加算処理手段の出力を選択させる前 記選択指示を発行する一方、前記反復位置以外および前記冗長ビット列の全体に 対しては前記連続データ列を選択させる前記選択指示を発行する制御手段と、前記 選択手段の出力を前記組織ビット列と前記冗長ビット列とに分離し前記復号手段に 与える分離手段と、を具備する復号装置。
前記連続データ列のターボ符号ィ匕率を Rとしたとき、前記一定の範囲の場合とは反 復後のデータ長が反復前のデータ長の（2— 2R)倍以上の場合であり、前記一定の 範囲以外場合とは反復後のデータ長が反復前のデータ長の（2— 2R)倍未満の場合 である請求項 15記載の復号装置。
PCT/JP2006/319720 2005-10-11 2006-10-02 符号化方法及び符号化装置、復号方法及び復号装置 WO2007043384A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005-296977 2005-10-11
JP2005296977 2005-10-11
JP2006-147148 2006-05-26
JP2006147148 2006-05-26

Publications (1)

Publication Number Publication Date
WO2007043384A1 true WO2007043384A1 (ja) 2007-04-19

Family

ID=37942628

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/319720 WO2007043384A1 (ja) 2005-10-11 2006-10-02 符号化方法及び符号化装置、復号方法及び復号装置

Country Status (1)

Country Link
WO (1) WO2007043384A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057521A (ja) * 1999-04-13 2001-02-27 Nortel Networks Ltd 通信システムのためのレートマッチングおよびチャネル・インターリービング
JP2003503952A (ja) * 1999-07-06 2003-01-28 サムスン エレクトロニクス カンパニー リミテッド データ通信システムの伝送率整合装置及び方法
JP2004266739A (ja) * 2003-03-04 2004-09-24 Matsushita Electric Ind Co Ltd 無線通信システムおよび無線通信方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057521A (ja) * 1999-04-13 2001-02-27 Nortel Networks Ltd 通信システムのためのレートマッチングおよびチャネル・インターリービング
JP2003503952A (ja) * 1999-07-06 2003-01-28 サムスン エレクトロニクス カンパニー リミテッド データ通信システムの伝送率整合装置及び方法
JP2004266739A (ja) * 2003-03-04 2004-09-24 Matsushita Electric Ind Co Ltd 無線通信システムおよび無線通信方法

Similar Documents

Publication Publication Date Title
JP4115701B2 (ja) データ通信システムの伝送率整合装置及び方法
US7814391B2 (en) Rate matching method in mobile communication system
AU735889B2 (en) Channel encoding device and method for communication system
US7697487B2 (en) Physical layer processing for a wireless communication system using code division multiple access
JP4553330B2 (ja) 符号化装置及び方法、復号装置及び方法、情報処理装置及び方法、並びに記憶媒体
JP2002135850A (ja) 移動通信システムにおける伝送構成方法
JP2004511161A (ja) シンプレックス符号を使用した（ｎ、３）符号と（ｎ、４）符号を生成する装置及び方法
US20020056065A1 (en) Turbo encoding and decoding method and apparatus
JP2001292131A (ja) 次世代移動通信システムの伝送率マッチング装置及びその方法
WO2007043384A1 (ja) 符号化方法及び符号化装置、復号方法及び復号装置
KR100357868B1 (ko) 데이터 통신시스템의 전송율 정합 장치 및 방법
JP2004503173A (ja) データ通信システムにおけるシンボル挿入による可変データ伝送率の整合方法及び装置
KR20050054405A (ko) 이동통신시스템에서 상이한 전송시간간격들을 가지는채널들을 다중화하는 전송률 정합 방법 및 장치
US7949062B2 (en) Encoding system using a non-binary turbo code and an encoding method thereof
KR100444830B1 (ko) 데이터 통신 시스템의 전송률 정합 장치 및 그 방법
KR100338663B1 (ko) 통신시스템의채널부호및복호장치및방법
AU2003204597B2 (en) Rate matching device and method for a data communication system

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06811068

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP