JP2004511161A - シンプレックス符号を使用した（ｎ、３）符号と（ｎ、４）符号を生成する装置及び方法 - Google Patents
シンプレックス符号を使用した（ｎ、３）符号と（ｎ、４）符号を生成する装置及び方法 Download PDFInfo
- Publication number
- JP2004511161A JP2004511161A JP2002533475A JP2002533475A JP2004511161A JP 2004511161 A JP2004511161 A JP 2004511161A JP 2002533475 A JP2002533475 A JP 2002533475A JP 2002533475 A JP2002533475 A JP 2002533475A JP 2004511161 A JP2004511161 A JP 2004511161A
- Authority
- JP
- Japan
- Prior art keywords
- codeword
- simplex
- column
- code
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
３ビットに構成された入力情報ビット列をｎ符号化シンボルに構成された（ｎ、３）符号語に符号化する装置において、ｎ＞Ｐに対して、入力情報ビット列から長さ（Ｐ＋１）符号化シンボルに構成された一次リードミュラー符号語に生成し、生成された長さ（Ｐ＋１）の一次リードミュラー符号化シンボル中、一番目の位置の符号化シンボルを穿孔して（Ｐ、３）シンプレックス符号語を生成するシンプレックス符号器と、生成された（Ｐ、３）シンプレックス符号語のＰ符号化シンボルを予め設定したパターンによって列置換するインタリーバと、反復された符号語の個数がｎになるまで、列置換された（Ｐ、３）符号語を反復し、前記反復されたｎ個の符号化シンボルに構成された（ｎ、３）符号語を出力する反復器とを含む。
Description
【０００１】
【発明の属する技術分野】
本発明は移動通信システムに関するもので、特にシンプレックス符号を使用して（ｎ、３）符号と（ｎ、４）符号を生成する装置及び方法に関する。
【０００２】
【従来の技術】
一般的に符号分割多重接続（ＣＤＭＡ：Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式を使用する次世代移動通信システムであるＩＭＴ２０００システムは、音声サービス、画像サービス、データサービスのためのデータと、前記サービスを遂行するための制御データを伝送する。そして、このようなデータの伝送中に発生する誤りを最小化することは、サービス品質の向上に重要に作用するので、前記データの伝送時に発生する誤りを最小化するため、データビット（ｄａｔａ ｂｉｔ）の誤りを訂正するための誤り訂正符号（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）を使用する。前記誤り訂正符号を使用する目的は、伝送されるデータのデータビット誤りを最小化することであり、このような誤り情報符号を最適符号（ｏｐｔｉｍａｌ ｃｏｄｅ）に使用するのが重要である。
【０００３】
通常的に、前記誤り訂正符号には線形符号（Ｌｉｎｅａｒ ｃｏｄｅ）を使用するが、これは、その性能を分析することが容易であるためである。前記線形符号（Ｌｉｎｅａｒ Ｃｏｄｅ）の性能を示す尺度（ｍｅａｓｕｒｅ）としては誤り訂正符号の符号語（ｃｏｄｅｗｏｒｄ）のハミング距離（Ｈａｍｍｉｎｇ ｄｉｓｔａｎｃｅ）分布がある。前記ハミング距離はそれぞれの符号語で０ではないシンボル（ｓｙｍｂｏｌ）の個数を意味する。即ち、“０１１１”という符号語が存在する時、この符号語に含まれた１の個数が前記符号語“０１１１”のハミング距離である。従って、前記符号語“０１１１”のハミング距離は３になる。このようなハミング距離の値中の一番小さい値を最小距離（ｍｉｎｉｍｕｍ ｄｉｓｔａｎｃｅ）とする。符号語の最小距離が増加するほど、符号語の誤り訂正性能も向上する。従って、前記最適符号とは前記符号語のハミング距離値が最小距離になるようにする符号語であり、誤り訂正性能が最適状態である符号を意味する。
【０００４】
このように、入力情報ビット列を符号化して出力する符号化シンボルの長さによる最適符号（ｏｐｔｉｍａｌ ｃｏｄｅ）になるための二進線形符号の入力と出力値による符号間の最短距離は、参照文献［１］Ａｎ Ｕｐｄａｔｅｄ Ｔａｂｌｅ ｏｆ Ｍｉｎｉｍｕｍ−Ｄｉｓｔａｎｃｅ Ｂｏｕｎｄｓ ｆｏｒ Ｂｉｎａｒｙ Ｌｉｎｅａｒ Ｃｏｄｅｓ， Ａ．Ｅ． Ｂｒｏｕｗｅｒ ａｎｄ Ｔｏｍ Ｖｅｒｈｏｅｆｆ， ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ ｉｎｆｏｒｍａｔｉｏｎ Ｔｈｅｏｒｙ， ＶＯＬ ３９， ＮＯ．２， ＭＡＲＣＨ １９９３に詳細に記載されている
上述したように、一般的に（ｎ、ｋ）ブロック符号（ｂｌｏｃｋ ｃｏｄｅ）が存在する場合、ｎは符号化されたシンボルの数を示し、ｋは入力情報ビットの数を示す。前記（ｎ、ｋ）ブロック符号の符号化率（ｃｏｄｉｎｇ ｒａｔｅ）はｋ／ｎに示す。
【０００５】
【発明が解決しようとする課題】
ｋが３、または４である場合、（ｎ、３）、または（ｎ、４）符号を生成するために相異なる符号化率で、相異なる符号化器が使用される。このように（ｎ、３）、または（ｎ、４）符号を生成するために複数の符号化器を使用することは、符号器と前記符号器に対応する復号器の構造の複雑性とサイズの増加をもたらす短所があった。
【０００６】
従って、本発明の目的は、符号化率に関わらず、最小距離が最適である（ｎ、３）符号を生成する装置及び方法を提供することにある。
本発明の他の目的は、符号化率に関わらず、最小距離が最適である（ｎ、４）符号を生成する装置及び方法を提供することにある。
本発明のさらに他の目的は、符号化率に関わらず、（ｎ、３）符号、または（ｎ、４）符号を生成することができる符号化装置及び方法を提供することにある。
【０００７】
本発明のさらに他の目的は、特定インタリービングパターンを使用して符号化率に関わらず、最小距離が最適である（ｎ、３）符号を生成する装置及び方法を提供することにある。
本発明のさらに他の目的は、特定インタリービングパターンを使用して符号化率に関わらず、最小距離が最適である（ｎ、４）符号を生成する装置及び方法を提供することにある。
本発明のさらに他の目的は、（ｎ、３）符号器により符号化された信号を復号化する装置及び方法を提供することにある。
本発明のさらに他の目的は、（ｎ、４）符号器により符号化された信号を復号化する装置及び方法を提供することにある。
【０００８】
【課題を解決するための手段】
このような目的を達成するために本発明の装置は、３ビットに構成された入力情報ビット列をｎ符号化シンボルに構成された（ｎ、３）符号語に符号化する装置において、ｎ＞Ｐに対して、前記入力情報ビット列から長さ（Ｐ＋１）符号化シンボルに構成された一次リードミュラー符号語に生成し、前記生成された長さ（Ｐ＋１）の一次リードミュラー符号化シンボル中、一番目の位置の符号化シンボルを穿孔して（Ｐ、３）シンプレックス符号語を生成するシンプレックス符号器と、前記生成された（Ｐ、３）シンプレックス符号語のＰ符号化シンボルを予め設定した特定パターンによって列置換するインタリーバと、反復された符号語の個数がｎになるまで、前記列置換された（Ｐ、３）符号語を反復し、前記反復されたｎ個の符号化シンボルに構成された（ｎ、３）符号語を出力する反復器と、を含むことを特徴とする。
【０００９】
上述した目的を達成するための本発明の方法は、３ビットに構成された入力情報ビット列をｎ符号化シンボルに構成された（ｎ、３）符号語に符号化する方法において、ｎ＞Ｐに対して、前記入力情報ビット列から長さ（Ｐ＋１）符号化シンボルに構成された一次リードミュラー符号語に生成し、前記生成された長さ（Ｐ＋１）の一次リードミュラー符号化シンボル中、一番目の位置の符号化シンボルを穿孔して（Ｐ、３）シンプレックス符号語を生成する過程と、前記生成された（Ｐ、３）シンプレックス符号語のＰ符号化シンボルを予め設定した特定パターンによって列置換する過程と、反復された符号語の個数がｎになるまで、前記列置換された（Ｐ、３）符号語を反復し、前記反復されたｎ個の符号化シンボルに構成された（ｎ、３）符号語を出力する過程と、を含むことを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の望ましい実施形態について添付図を参照しつつ詳細に説明する。下記の発明において、本発明の要旨のみを明瞭にする目的で、関連した公知機能又は構成に関する具体的な説明は省略する。
図１は本発明による（ｎ、３）符号及び（ｎ、４）符号を生成する符号器の内部構成を示したブロック図である。前記図１を参照して、（ｎ、３）符号及び（ｎ、４）符号を生成する過程を説明する。
【００１１】
一番目に、（ｎ、３）符号を生成する過程を説明する。先ず、シンプレックス（Ｓｉｍｐｌｅｘ）符号器１０１はシンプレックス符号語（Ｃｏｄｅｗｏｒｄ）を生成して出力する。前記シンプレックス符号語は（ｍ×ｍ）一次リードミュラー（Ｒｅｅｄ Ｍｕｌｌｅｒ）符号で一番目の列を穿孔（ｐｕｎｃｔｕｒｉｎｇ）した符号語として、（２ｋ、ｋ）一次リードミュラー符号で生成されるシンプレックス符号語は（２ｋ−１、ｋ）の形態になる。前記（ｎ、３）符号を生成するためには（７、３）シンプレックス符号語が必要である。下に掲げる表１は（８、３）一次リードミュラー符号と前記一次リードミュラー符号の太字部分、即ち、一番目列を穿孔した（７、３）シンプレックス符号語を示している。
【００１２】
【表１】
【００１３】
前掲の表１に記載されているように、一次リードミュラー符号からシンプレックス符号語を生成するシンプレックス符号器１０１の内部構成について図４を参照して説明する。
前記図４は本発明の一実施形態による（７、３）シンプレックス符号語を生成するシンプレックス符号器の内部構成を示したブロック図である。本発明の実施形態では前記（７、３）シンプレックス符号語を生成するためのシンプレックス符号器を別に設けて前記シンプレックス符号語を生成する場合を一例に示しているが、上掲した表１のような（７、３）シンプレックス符号語を貯蔵するメモリに代えることができる。
【００１４】
先ず、一次リードミュラー符号発生器４０１は一次リードミュラー符号中でＷ１、Ｗ２、Ｗ４を発生させる。前記Ｗ１、Ｗ２、Ｗ４は一次リードミュラーベイシス（ｂａｓｉｓ）符号として、前記一次リードミュラーベイシス符号はＷ０、Ｗ１、．．．、Ｗ７を生成するのに使用される。前記Ｗ１、Ｗ２、Ｗ４の最左側符号ビット“０”は穿孔されている。前記穿孔された一次リードミュラーベイシス符号を使用する理由は、シンプレックス符号語を生成するためである。前記一次リードミュラー符号発生器４０１で発生される最左側符号ビット“０”が穿孔された一次リードミュラーベイシス符号は、乗算器４１１、４１２、４１３にそれぞれ出力される。すると、前記乗算器４１１、４１２、４１３は入力情報ビット（ａ０、ａ１、ａ２）と前記最左側符号ビット“０”が穿孔されたＷ１、Ｗ２、Ｗ４を乗算させ穿孔されたＷｊ（ｊ＝０、１、．．．、７）符号を生成するのに必要な、穿孔された一次リードミュラーベイシス符号を選択する動作を遂行する。
【００１５】
例えば、入力情報ビット（ａ２、ａ１、ａ０）が二進数“１０１”である場合、前記乗算器４１１、４１２、４１３は前記穿孔された一次リードミュラーベイシス符号中でＷ４とＷ１を選択して、前記入力情報ビットが示す十進数“５”に対応されるＷ５を生成する。前記それぞれの乗算器４１１、４１２、４１３の出力は合算器４０５に出力され、前記合算器４０５は前記入力情報ビット（ａ２、ａ１、ａ０）により選択された一次リードミュラーベイシス符号を合算してシンプレックス符号に出力する。即ち、前記入力情報ビット列を構成するそれぞれの入力情報ビットに符合するように選択された一次リードミュラー符号を加算してシンプレックス符号語を生成する。
【００１６】
前記シンプレックス符号器１０１は（７、３）シンプレックス符号語をインタリーバ（ｉｎｔｅｒｌｅａｖｅｒ）１０２に出力する。前記インタリーバ１０２は特定インタリービングパターンによって前記（７、３）シンプレックス符号語を列置換（ｃｏｌｕｍｎ ｐｅｒｍｕｔａｔｉｏｎ）する。前記列置換により前記（７、３）シンプレックス符号語は、特定形態を有するようになり、前記特定形態の特性はｎ個の符号シンボルが反復されても、長さｎに対する最適の性能を有する符号になるようにする。即ち、前記（７、３）シンプレックス符号語は前記列置換によって最適符号語に変換される。
【００１７】
前記インタリーバ１０２で（ｎ、３）符号を生成するための列置換の形態は下記のようである。［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７］→［Ｓ１，Ｓ２，Ｓ４，Ｓ７，Ｓ３，Ｓ５，Ｓ６］
前記列置換でＳｊ（ｊ＝１、２、．．．、７）は（７、３）シンプレックス符号のｊ番目のシンボルである。前記形態に列置換された、即ち再配列されたシンプレックス符号は反復され長さｎだけ切って使用しても、長さｎに対する最適の性能を有する。ここで、前記インタリーバ１０２で遂行する前記列置換は、入力された（７、３）シンプレックス符号を反復して生成することができる全ての長さ（ｎ）に対して加重値分布（Ｗｅｉｇｈｔ Ｄｉｓｔｒｉｂｕｔｉｏｎ）が最適になるように、即ち、前記ｎの値に関わらず、前記（ｎ、３）符号が最適符号（ｏｐｔｉｍａｌ ｃｏｄｅ）になるように再配列したものである。
【００１８】
前記インタリーバ１０２で生成された列置換された（７、３）シンプレックス符号は反復器（Ｒｅｐｅａｔｅｒ）１０３に印加される。前記反復器１０３は前記列置換された（７、３）シンプレックス符号を制御器（Ｃｏｎｔｒｏｌｌｅｒ）１０４の制御下で反復する。前記制御器１０４はｎ値によって反復された（７、３）シンプレックス符号をｎ個だけ出力できるように前記反復器１０３を制御する。
前記反復器１０３と制御器１０４の動作に対する理解を助けるために、（１０、３）符号を生成する過程を例に挙げて説明する。
【００１９】
前記反復器１０３は列置換された（７、３）シンプレックス符号を順次、即ち、Ｓ１、Ｓ２、Ｓ４、Ｓ７、Ｓ３、Ｓ５、Ｓ６、Ｓ１、Ｓ２、Ｓ４、Ｓ７、Ｓ３、Ｓ５、Ｓ６、．．．の順序に反復させ、（ｎ、３）符号で前記ｎが１０であると仮定する場合、即ち（ｎ、３）符号が（１０、３）符号である場合、前記制御器１０４は１０の長さを有するように前記反復器１０３を制御する。即ち、前記制御器１０４は前記反復器１０３の出力がＳ１、Ｓ２、Ｓ４、Ｓ７、Ｓ３、Ｓ５、Ｓ６、Ｓ１、Ｓ２、Ｓ４のみになるように前記反復器１０３を制御する。このように、前記反復器１０３で出力される符号は、反復された符号の数がｎになるまで、３ビットに構成された入力ビット列に対して置換された（７、３）シンプレックス符号を順次的に反復する方法に生成される。即ち、前記制御器１０４は（ｎ、３）符号の前記ｎの長さに該当するように前記反復器１０３の出力信号を制御するようになり、３ビットに構成された入力ビット列に対する反復器１０３の出力は前記ｎ値に関わらず、常に最適符号になる。
【００２０】
図２は本発明による（ｎ、３）符号及び（ｎ、４）符号を復号する復号器の内部構成を示したブロック図である。前記図２を参照して（ｎ、３）符号を復号する過程と、（ｎ、４）符号を復号する過程それぞれを説明する。
一番目に、（ｎ、３）符号を復号する過程について説明する。
【００２１】
前記図１に示されている反復器１０３で出力された（ｎ、３）符号は累算器（Ａｃｃｕｍｕｌａｔｏｒ）２０１に入力される。前記累算器２０１は制御器（Ｃｏｎｔｒｏｌｌｅｒ）２０２の制御下で動作し、前記制御器２０２は前記符号器から受信される符号が（ｎ、３）符号であると、前記（ｎ、３）符号のシンボルを７個単位に区分し、前記反復されたシンボルが累算されるように前記累算器２０１を制御する。前記累算器２０１は前記累算された（ｎ、３）符号を（７、３）シンプレックス符号に変換してデインタリーバ（Ｄｅｉｎｔｅｒｌｅａｖｅｒ）２０３に出力する。前記デインタリーバ２０３は前記図１で説明したインタリーバ１０２で遂行した列置換を逆に遂行して前記置換された（７、３）シンプレックス符号を元のシンプレックス符号シンボルの順序に変換して０挿入器（０ Ｉｎｓｅｒｔｅｒ）２０４に出力する。ここで、前記デインタリーバ２０３は予め前記インタリーバ１０２とその列置換規則が前もって設定されているので、前記列置換を逆に遂行することができる。
【００２２】
ここで、前記逆列置換中、（７、３）符号に対する逆列置換は下記のようである。［Ｓ１，Ｓ２，Ｓ４，Ｓ７，Ｓ３，Ｓ５，Ｓ６］→［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７］
前記０挿入器２０４は前記デインタリーバ２０３で出力した逆列置換された（７、３）シンプレックス符号の最左側符号シンボルの先に０を挿入して逆列置換された（７、３）シンプレックス符号を（８、３）一次リードミュラー符号に変換した後、逆高速アダマール変換器（Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｈａｄａｍａｒｄ Ｔｒａｎｓｆｏｒｍ）２０５に出力する。前記逆高速アダマール変換器２０５は、前記（８、３）一次リードミュラー符号の逆高速アダマール変換を通じて前記（８、３）一次リードミュラー符号を入力情報ビット（ａ０、ａ１、ａ２）に復号する。前記逆高速アダマール変換は一次リードミュラー符号を迅速に復号させることができる利点があり、一次リードミュラー符号を復号させるハードウェア構造の複雑性も低減させる。
【００２３】
次に、（ｎ、４）符号を生成する過程について前記図１を参照して説明する。
前記シンプレックス（Ｓｉｍｐｌｅｘ）符号器１０１はシンプレックス符号語（Ｃｏｄｅｗｏｒｄ）を生成して出力する。前記シンプレックス符号語は（ｍ×ｍ）一次リードミュラー（Ｒｅｅｄ Ｍｕｌｌｅｒ）符号で一番目の列を穿孔（ｐｕｎｃｔｕｒｉｎｇ）した符号語として、（２ｋ、ｋ）一次リードミュラー符号で生成されるシンプレックス符号語は（２ｋ−１、ｋ）の形態になる。前記（ｎ、４）符号を生成するためには（１５、４）シンプレックス符号語が必要である。下に掲げる表２は（１６、４）一次リードミュラー符号であり、下に掲げる表２で一番目の列、即ち太字処理された部分を穿孔すると、（１５、４）シンプレックス符号語になる。
【００２４】
【表２】
【００２５】
前掲の表２に示されているように、一次リードミュラー符号からシンプレックス符号語を生成するシンプレックス符号器１０１の内部構成について図５を参照して説明する。
図５は本発明の一実施形態による（１５、４）シンプレックス符号を生成するシンプレックス符号器の内部構成を示したブロック図である。本発明の実施形態では前記（１５、４）シンプレックス符号語を生成するためのシンプレックス符号器を別に備えて前記シンプレックス符号語を生成する場合を一例に示したが、前掲の表２のような（１５、４）シンプレックス符号語を貯蔵するメモリに代えることができる。
【００２６】
先ず、一次リードミュラーベイシス発生器５０１は一次リードミュラー符号中でＷ１、Ｗ２、Ｗ４、Ｗ８を発生して乗算器５１１、５１２、５１３、５１４に出力する。前記Ｗ１、Ｗ２、Ｗ４、Ｗ８は一次リードミュラーベイシス符号として、前記一次リードミュラーベイシス符号はＷ０、Ｗ１、．．．Ｗ１５を生成するのに使用される。ここで、前記Ｗ１、Ｗ２、Ｗ４、Ｗ８の最左側符号ビット“０”は穿孔される。前記穿孔された一次リードミュラー符号が使用される理由は、シンプレックス符号を生成するためである。前記Ｗ８は（ｎ、３）符号生成器で（ｎ、４）符号を生成するために追加的に使用される。前記乗算器５１１、５１２、５１３、５１４は入力情報ビット（ａ０、ａ１、ａ２、ａ３）と最左側符号ビットが穿孔されたＷ１、Ｗ２、Ｗ４、Ｗ８を乗算し、穿孔されたＷｊ（ｊ＝０、１、．．．、１５）符号を生成するのに必要な穿孔された一次リードミュラーベイシス符号を選択する動作を遂行する。
【００２７】
例えば、前記入力情報ビット（ａ３、ａ２、ａ１、ａ０）が二進数“１００１”である場合、前記乗算器５１１、５１２、５１３、５１４は前記穿孔された一次リードミュラーベイシス符号中でＷ８とＷ１を選択して、前記入力情報ビットが示す十進数“９”に対応するＷ９を生成する。合算器５０５は前記入力情報ビット（ａ３、ａ２、ａ１、ａ０）により選択された一次リードミュラーベイシス符号を合算してシンプレックス符号語を生成する。
【００２８】
このように、前記シンプレックス符号器１０１は（１５、４）シンプレックス符号語をインタリーバ１０２に出力する。前記インタリーバ１０２は前記（１５、４）シンプレックス符号を列置換（ｃｏｌｕｍｎ ｐｅｒｍｕｔａｔｉｏｎ）する。前記列置換により前記（１５、４）シンプレックス符号語は、特定形態を有するようになり、前記特定形態の特性は、ｎ個の符号シンボルが反復されても、長さｎに対する最適の性能を有する符号になるようにする。
【００２９】
前記インタリーバ１０２で（１５、４）シンプレックス符号語を生成するための列置換の形態は下記のようである。［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８，Ｓ９，Ｓ１０，Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５］→［Ｓ１，Ｓ２，Ｓ４，Ｓ８，Ｓ１４，Ｓ１３，Ｓ１１，Ｓ７，Ｓ５，Ｓ３，Ｓ１２，Ｓ１０，Ｓ１５，Ｓ９，Ｓ６］
前記（ｎ、４）符号を生成するための列置換は、ｎ ｍｏｄ １５＝５（即ち、ｎ＝５、２０、３５、５０、．．．、）の場合を除いては全てのｎ値に対して最適の性能を有する（ｎ、４）符号を生成し、ｎ ｍｏｄ １５＝５の場合は、前記ｎの長さを有する最適符号で最小距離の差が１である（ｎ、４）符号を生成する。ここで、前記インタリーバ１０２で遂行する前記列置換は、入力された（１５、４）シンプレックス符号を反復して生成することができるすべての長さｎに対して加重値分布が最適になるように、即ち、前記ｎの値に関係なし前記（ｎ、４）符号が最適符号になるように再配列したものである。
【００３０】
前記列置換されたシンプレックス符号は反復器１０３に入力される。前記反復器１０３は前記列置換された（１５、４）シンプレックス符号を制御器１０４の制御下で反復する。前記制御器１０４はｎ値に応じて反復された置換された（１５、４）シンプレックス符号が出力されるように前記反復器１０３を制御する。
【００３１】
前記反復器１０３と制御器１０４の動作に対する理解を助けるために、列置換された（ｎ、４）シンプレックス符号に（２０、４）符号を生成する過程を説明する。前記反復器１０３は前記列置換された（１５、４）シンプレックス符号をＳ１、Ｓ２、Ｓ４、Ｓ８、Ｓ１４、Ｓ１３、Ｓ１１、Ｓ７、Ｓ５、Ｓ３、Ｓ１２、Ｓ１０、Ｓ１５、Ｓ９、Ｓ６、Ｓ１、Ｓ２、Ｓ４、Ｓ８、Ｓ１４、Ｓ１３、Ｓ１１、Ｓ７、Ｓ５、Ｓ３、Ｓ１２、Ｓ１０、Ｓ１５、Ｓ９、Ｓ６、．．．の順序に反復させ、（ｎ、４）符号で前記ｎが２０であると仮定する場合、即ち前記（ｎ、４）符号が（２０、４）符号である場合、前記制御器１０４は２０の長さを有するように前記反復器１０３を制御する。即ち、前記制御器１０４は前記反復器１０３の出力がＳ１、Ｓ２、Ｓ４、Ｓ８、Ｓ１４、Ｓ１３、Ｓ１１、Ｓ７、Ｓ５、Ｓ３、Ｓ１２、Ｓ１０、Ｓ１５、Ｓ９、Ｓ６、Ｓ１、Ｓ２、Ｓ４、Ｓ８、Ｓ１４のみになるように前記反復器１０３を制御する。結局、前記反復器１０３で出力される符号は、反復された符号の数がｎになるまで、４ビットに構成された入力ビット列に対して置換された（１５、４）シンプレックス符号を順次、反復する方法で生成される。即ち、前記制御器は（ｎ、４）符号の前記ｎの長さに該当するように前記反復器１０３の出力信号を制御するようになり、４ビットに構成された入力ビット列に対する反復器１０３の出力は前記ｎの値に関わらず、常に最適符号になる。
【００３２】
次に、（ｎ、４）符号を復号する過程について前記図２を参照して説明する。
前記図２を参照して復号器の動作を説明すると、前記図１に示されている反復器１０３で出力された（ｎ、４）符号は累算器（Ａｃｃｕｍｕｌａｔｏｒ）２０１に入力される。前記累算器２０１は制御器２０２の制御下で動作する。前記制御器２０２は前記（ｎ、４）符号のシンボルを１５個単位に区分し、前記反復されたシンボルが累算されるように前記累算器２０１を制御する。前記累算器２０１は累算された（ｎ、４）符号を（１５、４）シンプレックス符号に変換してデインタリーバ２０３に出力する。前記デインタリーバ２０３は前記置換された（１５、４）シンプレックス符号を前記図１に示されているインタリーバ１０２で遂行した列置換を逆に遂行して元のシンプレックス符号シンボルの順序通り変換して０挿入器２０４に出力する。ここで、前記デインタリーバ２０３は予め前記インタリーバ１０２とその列置換規則が前もって設定されているので、前記列置換を逆に遂行することができる。
【００３３】
ここで、前記逆列置換中、（１５、４）符号に対する逆列置換は下記のようである。［Ｓ１，Ｓ２，Ｓ４，Ｓ８，Ｓ１４，Ｓ１３，Ｓ１１， Ｓ７，Ｓ５，Ｓ３，Ｓ１２，Ｓ１０，Ｓ１５，Ｓ９，Ｓ６］→［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８，Ｓ９，Ｓ１０，Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５］
前記０挿入器２０４は前記デインタリーバ２０３で出力した逆列置換された（１５、４）シンプレックス符号の最左側符号シンボルの先に０を挿入して前記逆列置換された（１５、４）シンプレックス符号を一次リードミュラー符号に変換する。前記逆高速アダマール変換器２０５は前記（１６、４）一次リードミュラー符号の逆高速アダマール変換を通じて前記（１６、４） 一次リードミュラー符号を入力情報ビット（ａ０、ａ１、ａ２、ａ３）に復号して出力する。前記逆高速アダマール変換は一次リードミュラー符号を迅速に復号することができる利点があり、一次リードミュラー符号を復号させるハードウェアの構造の複雑性も低減させる。
【００３４】
一方、本発明のさらに他の実施形態による（１５、４）シンプレックス符号及び（７、３）シンプレックス符号を生成するシンプレックス符号器について図３を参照して説明する。前記図３にも示されたように、前記シンプレックス符号器の代わりに、前掲の表１及び表２を貯蔵するメモリを使用することができるのは自明であろう。
【００３５】
前記図３は本発明の一実施形態による（１５、４）符号と（７、３）符号を全て生成することができるシンプレックス符号器を示したものである。ここで、前記（１５、４）シンプレックス符号を生成する構造は、前記図５で説明した（１５、４）シンプレックス符号を生成する構造と同一である。また、前記（７、３）シンプレックス符号を生成する構造は、前記図４で説明した（７、３）シンプレックス符号を生成する構造と同一である。従って、前記（７、３）及び前記（１５、４）シンプレックス符号はスイッチ（ｓｗｉｔｃｈ）３０３により選択的に生成することができる。即ち、（１５、４）シンプレックス符号語を生成する場合、前記制御器１０４は一次リードミュラーベイシス符号発生器３０１の出力がＷ１、Ｗ２、Ｗ４、Ｗ８になるように制御し、前記一次リードミュラーベイシス符号発生器３０１からＷ１、Ｗ２、Ｗ４のみが出力されるように制御するものである。このように、前記図３では前記スイッチ３０３の動作を除いては残りの構造及び動作が同一であるので、その詳細な説明を省略する。
【００３６】
【発明の効果】
上述したような本発明は、（ｎ、ｋ）ブロック符号を生成することにおいて、最小距離を最適化させ、ハードウェア構成の複雑度を簡略化させる利点を有する。そして、情報ビットが異なる、即ち符号率が異なる符号を生成する時、同一のハードウェア構成を利用することにより、符号生成による符号器数を減少させ、符号器と復号器構造を簡単にするという利点を有し、従って、サイズを減少させる利点を有する。
【図面の簡単な説明】
【図１】本発明による（ｎ、３）符号及び（ｎ、４）符号を生成する符号器の内部構成を示したブロック図である。
【図２】本発明による（ｎ、３）符号及び（ｎ、４）符号を復号する復号器の内部構成を示したブロック図である。
【図３】本発明の一実施形態による（１５、４）符号及び（７、３）符号を生成するシンプレックス符号器の内部構成を示したブロック図である。
【図４】本発明の他の実施形態による（７、３）符号を生成するシンプレックス符号器の内部構成を示したブロック図である。
【図５】本発明のさらに他の実施形態による（１５、４）符号を生成するシンプレックス符号器の内部構成を示したブロック図である。
【符号の説明】
１０１…シンプレックス符号器
１０２…インタリーバ
１０３…反復器
１０４，２０２…制御器
２０１…累算器
２０３…デインタリーバ
２０４…０挿入器
２０５…逆高速アダマール変換器
３０３…スイッチ
３１１〜３１４，４１１〜４１３，５１１〜５１４…乗算器
４０１…リードミュラー符号発生器
４０５，５０５…合算器
３０１，５０１…リードミュラーベイシス発生器
【発明の属する技術分野】
本発明は移動通信システムに関するもので、特にシンプレックス符号を使用して（ｎ、３）符号と（ｎ、４）符号を生成する装置及び方法に関する。
【０００２】
【従来の技術】
一般的に符号分割多重接続（ＣＤＭＡ：Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式を使用する次世代移動通信システムであるＩＭＴ２０００システムは、音声サービス、画像サービス、データサービスのためのデータと、前記サービスを遂行するための制御データを伝送する。そして、このようなデータの伝送中に発生する誤りを最小化することは、サービス品質の向上に重要に作用するので、前記データの伝送時に発生する誤りを最小化するため、データビット（ｄａｔａ ｂｉｔ）の誤りを訂正するための誤り訂正符号（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）を使用する。前記誤り訂正符号を使用する目的は、伝送されるデータのデータビット誤りを最小化することであり、このような誤り情報符号を最適符号（ｏｐｔｉｍａｌ ｃｏｄｅ）に使用するのが重要である。
【０００３】
通常的に、前記誤り訂正符号には線形符号（Ｌｉｎｅａｒ ｃｏｄｅ）を使用するが、これは、その性能を分析することが容易であるためである。前記線形符号（Ｌｉｎｅａｒ Ｃｏｄｅ）の性能を示す尺度（ｍｅａｓｕｒｅ）としては誤り訂正符号の符号語（ｃｏｄｅｗｏｒｄ）のハミング距離（Ｈａｍｍｉｎｇ ｄｉｓｔａｎｃｅ）分布がある。前記ハミング距離はそれぞれの符号語で０ではないシンボル（ｓｙｍｂｏｌ）の個数を意味する。即ち、“０１１１”という符号語が存在する時、この符号語に含まれた１の個数が前記符号語“０１１１”のハミング距離である。従って、前記符号語“０１１１”のハミング距離は３になる。このようなハミング距離の値中の一番小さい値を最小距離（ｍｉｎｉｍｕｍ ｄｉｓｔａｎｃｅ）とする。符号語の最小距離が増加するほど、符号語の誤り訂正性能も向上する。従って、前記最適符号とは前記符号語のハミング距離値が最小距離になるようにする符号語であり、誤り訂正性能が最適状態である符号を意味する。
【０００４】
このように、入力情報ビット列を符号化して出力する符号化シンボルの長さによる最適符号（ｏｐｔｉｍａｌ ｃｏｄｅ）になるための二進線形符号の入力と出力値による符号間の最短距離は、参照文献［１］Ａｎ Ｕｐｄａｔｅｄ Ｔａｂｌｅ ｏｆ Ｍｉｎｉｍｕｍ−Ｄｉｓｔａｎｃｅ Ｂｏｕｎｄｓ ｆｏｒ Ｂｉｎａｒｙ Ｌｉｎｅａｒ Ｃｏｄｅｓ， Ａ．Ｅ． Ｂｒｏｕｗｅｒ ａｎｄ Ｔｏｍ Ｖｅｒｈｏｅｆｆ， ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ ｉｎｆｏｒｍａｔｉｏｎ Ｔｈｅｏｒｙ， ＶＯＬ ３９， ＮＯ．２， ＭＡＲＣＨ １９９３に詳細に記載されている
上述したように、一般的に（ｎ、ｋ）ブロック符号（ｂｌｏｃｋ ｃｏｄｅ）が存在する場合、ｎは符号化されたシンボルの数を示し、ｋは入力情報ビットの数を示す。前記（ｎ、ｋ）ブロック符号の符号化率（ｃｏｄｉｎｇ ｒａｔｅ）はｋ／ｎに示す。
【０００５】
【発明が解決しようとする課題】
ｋが３、または４である場合、（ｎ、３）、または（ｎ、４）符号を生成するために相異なる符号化率で、相異なる符号化器が使用される。このように（ｎ、３）、または（ｎ、４）符号を生成するために複数の符号化器を使用することは、符号器と前記符号器に対応する復号器の構造の複雑性とサイズの増加をもたらす短所があった。
【０００６】
従って、本発明の目的は、符号化率に関わらず、最小距離が最適である（ｎ、３）符号を生成する装置及び方法を提供することにある。
本発明の他の目的は、符号化率に関わらず、最小距離が最適である（ｎ、４）符号を生成する装置及び方法を提供することにある。
本発明のさらに他の目的は、符号化率に関わらず、（ｎ、３）符号、または（ｎ、４）符号を生成することができる符号化装置及び方法を提供することにある。
【０００７】
本発明のさらに他の目的は、特定インタリービングパターンを使用して符号化率に関わらず、最小距離が最適である（ｎ、３）符号を生成する装置及び方法を提供することにある。
本発明のさらに他の目的は、特定インタリービングパターンを使用して符号化率に関わらず、最小距離が最適である（ｎ、４）符号を生成する装置及び方法を提供することにある。
本発明のさらに他の目的は、（ｎ、３）符号器により符号化された信号を復号化する装置及び方法を提供することにある。
本発明のさらに他の目的は、（ｎ、４）符号器により符号化された信号を復号化する装置及び方法を提供することにある。
【０００８】
【課題を解決するための手段】
このような目的を達成するために本発明の装置は、３ビットに構成された入力情報ビット列をｎ符号化シンボルに構成された（ｎ、３）符号語に符号化する装置において、ｎ＞Ｐに対して、前記入力情報ビット列から長さ（Ｐ＋１）符号化シンボルに構成された一次リードミュラー符号語に生成し、前記生成された長さ（Ｐ＋１）の一次リードミュラー符号化シンボル中、一番目の位置の符号化シンボルを穿孔して（Ｐ、３）シンプレックス符号語を生成するシンプレックス符号器と、前記生成された（Ｐ、３）シンプレックス符号語のＰ符号化シンボルを予め設定した特定パターンによって列置換するインタリーバと、反復された符号語の個数がｎになるまで、前記列置換された（Ｐ、３）符号語を反復し、前記反復されたｎ個の符号化シンボルに構成された（ｎ、３）符号語を出力する反復器と、を含むことを特徴とする。
【０００９】
上述した目的を達成するための本発明の方法は、３ビットに構成された入力情報ビット列をｎ符号化シンボルに構成された（ｎ、３）符号語に符号化する方法において、ｎ＞Ｐに対して、前記入力情報ビット列から長さ（Ｐ＋１）符号化シンボルに構成された一次リードミュラー符号語に生成し、前記生成された長さ（Ｐ＋１）の一次リードミュラー符号化シンボル中、一番目の位置の符号化シンボルを穿孔して（Ｐ、３）シンプレックス符号語を生成する過程と、前記生成された（Ｐ、３）シンプレックス符号語のＰ符号化シンボルを予め設定した特定パターンによって列置換する過程と、反復された符号語の個数がｎになるまで、前記列置換された（Ｐ、３）符号語を反復し、前記反復されたｎ個の符号化シンボルに構成された（ｎ、３）符号語を出力する過程と、を含むことを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の望ましい実施形態について添付図を参照しつつ詳細に説明する。下記の発明において、本発明の要旨のみを明瞭にする目的で、関連した公知機能又は構成に関する具体的な説明は省略する。
図１は本発明による（ｎ、３）符号及び（ｎ、４）符号を生成する符号器の内部構成を示したブロック図である。前記図１を参照して、（ｎ、３）符号及び（ｎ、４）符号を生成する過程を説明する。
【００１１】
一番目に、（ｎ、３）符号を生成する過程を説明する。先ず、シンプレックス（Ｓｉｍｐｌｅｘ）符号器１０１はシンプレックス符号語（Ｃｏｄｅｗｏｒｄ）を生成して出力する。前記シンプレックス符号語は（ｍ×ｍ）一次リードミュラー（Ｒｅｅｄ Ｍｕｌｌｅｒ）符号で一番目の列を穿孔（ｐｕｎｃｔｕｒｉｎｇ）した符号語として、（２ｋ、ｋ）一次リードミュラー符号で生成されるシンプレックス符号語は（２ｋ−１、ｋ）の形態になる。前記（ｎ、３）符号を生成するためには（７、３）シンプレックス符号語が必要である。下に掲げる表１は（８、３）一次リードミュラー符号と前記一次リードミュラー符号の太字部分、即ち、一番目列を穿孔した（７、３）シンプレックス符号語を示している。
【００１２】
【表１】
前掲の表１に記載されているように、一次リードミュラー符号からシンプレックス符号語を生成するシンプレックス符号器１０１の内部構成について図４を参照して説明する。
前記図４は本発明の一実施形態による（７、３）シンプレックス符号語を生成するシンプレックス符号器の内部構成を示したブロック図である。本発明の実施形態では前記（７、３）シンプレックス符号語を生成するためのシンプレックス符号器を別に設けて前記シンプレックス符号語を生成する場合を一例に示しているが、上掲した表１のような（７、３）シンプレックス符号語を貯蔵するメモリに代えることができる。
【００１４】
先ず、一次リードミュラー符号発生器４０１は一次リードミュラー符号中でＷ１、Ｗ２、Ｗ４を発生させる。前記Ｗ１、Ｗ２、Ｗ４は一次リードミュラーベイシス（ｂａｓｉｓ）符号として、前記一次リードミュラーベイシス符号はＷ０、Ｗ１、．．．、Ｗ７を生成するのに使用される。前記Ｗ１、Ｗ２、Ｗ４の最左側符号ビット“０”は穿孔されている。前記穿孔された一次リードミュラーベイシス符号を使用する理由は、シンプレックス符号語を生成するためである。前記一次リードミュラー符号発生器４０１で発生される最左側符号ビット“０”が穿孔された一次リードミュラーベイシス符号は、乗算器４１１、４１２、４１３にそれぞれ出力される。すると、前記乗算器４１１、４１２、４１３は入力情報ビット（ａ０、ａ１、ａ２）と前記最左側符号ビット“０”が穿孔されたＷ１、Ｗ２、Ｗ４を乗算させ穿孔されたＷｊ（ｊ＝０、１、．．．、７）符号を生成するのに必要な、穿孔された一次リードミュラーベイシス符号を選択する動作を遂行する。
【００１５】
例えば、入力情報ビット（ａ２、ａ１、ａ０）が二進数“１０１”である場合、前記乗算器４１１、４１２、４１３は前記穿孔された一次リードミュラーベイシス符号中でＷ４とＷ１を選択して、前記入力情報ビットが示す十進数“５”に対応されるＷ５を生成する。前記それぞれの乗算器４１１、４１２、４１３の出力は合算器４０５に出力され、前記合算器４０５は前記入力情報ビット（ａ２、ａ１、ａ０）により選択された一次リードミュラーベイシス符号を合算してシンプレックス符号に出力する。即ち、前記入力情報ビット列を構成するそれぞれの入力情報ビットに符合するように選択された一次リードミュラー符号を加算してシンプレックス符号語を生成する。
【００１６】
前記シンプレックス符号器１０１は（７、３）シンプレックス符号語をインタリーバ（ｉｎｔｅｒｌｅａｖｅｒ）１０２に出力する。前記インタリーバ１０２は特定インタリービングパターンによって前記（７、３）シンプレックス符号語を列置換（ｃｏｌｕｍｎ ｐｅｒｍｕｔａｔｉｏｎ）する。前記列置換により前記（７、３）シンプレックス符号語は、特定形態を有するようになり、前記特定形態の特性はｎ個の符号シンボルが反復されても、長さｎに対する最適の性能を有する符号になるようにする。即ち、前記（７、３）シンプレックス符号語は前記列置換によって最適符号語に変換される。
【００１７】
前記インタリーバ１０２で（ｎ、３）符号を生成するための列置換の形態は下記のようである。［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７］→［Ｓ１，Ｓ２，Ｓ４，Ｓ７，Ｓ３，Ｓ５，Ｓ６］
前記列置換でＳｊ（ｊ＝１、２、．．．、７）は（７、３）シンプレックス符号のｊ番目のシンボルである。前記形態に列置換された、即ち再配列されたシンプレックス符号は反復され長さｎだけ切って使用しても、長さｎに対する最適の性能を有する。ここで、前記インタリーバ１０２で遂行する前記列置換は、入力された（７、３）シンプレックス符号を反復して生成することができる全ての長さ（ｎ）に対して加重値分布（Ｗｅｉｇｈｔ Ｄｉｓｔｒｉｂｕｔｉｏｎ）が最適になるように、即ち、前記ｎの値に関わらず、前記（ｎ、３）符号が最適符号（ｏｐｔｉｍａｌ ｃｏｄｅ）になるように再配列したものである。
【００１８】
前記インタリーバ１０２で生成された列置換された（７、３）シンプレックス符号は反復器（Ｒｅｐｅａｔｅｒ）１０３に印加される。前記反復器１０３は前記列置換された（７、３）シンプレックス符号を制御器（Ｃｏｎｔｒｏｌｌｅｒ）１０４の制御下で反復する。前記制御器１０４はｎ値によって反復された（７、３）シンプレックス符号をｎ個だけ出力できるように前記反復器１０３を制御する。
前記反復器１０３と制御器１０４の動作に対する理解を助けるために、（１０、３）符号を生成する過程を例に挙げて説明する。
【００１９】
前記反復器１０３は列置換された（７、３）シンプレックス符号を順次、即ち、Ｓ１、Ｓ２、Ｓ４、Ｓ７、Ｓ３、Ｓ５、Ｓ６、Ｓ１、Ｓ２、Ｓ４、Ｓ７、Ｓ３、Ｓ５、Ｓ６、．．．の順序に反復させ、（ｎ、３）符号で前記ｎが１０であると仮定する場合、即ち（ｎ、３）符号が（１０、３）符号である場合、前記制御器１０４は１０の長さを有するように前記反復器１０３を制御する。即ち、前記制御器１０４は前記反復器１０３の出力がＳ１、Ｓ２、Ｓ４、Ｓ７、Ｓ３、Ｓ５、Ｓ６、Ｓ１、Ｓ２、Ｓ４のみになるように前記反復器１０３を制御する。このように、前記反復器１０３で出力される符号は、反復された符号の数がｎになるまで、３ビットに構成された入力ビット列に対して置換された（７、３）シンプレックス符号を順次的に反復する方法に生成される。即ち、前記制御器１０４は（ｎ、３）符号の前記ｎの長さに該当するように前記反復器１０３の出力信号を制御するようになり、３ビットに構成された入力ビット列に対する反復器１０３の出力は前記ｎ値に関わらず、常に最適符号になる。
【００２０】
図２は本発明による（ｎ、３）符号及び（ｎ、４）符号を復号する復号器の内部構成を示したブロック図である。前記図２を参照して（ｎ、３）符号を復号する過程と、（ｎ、４）符号を復号する過程それぞれを説明する。
一番目に、（ｎ、３）符号を復号する過程について説明する。
【００２１】
前記図１に示されている反復器１０３で出力された（ｎ、３）符号は累算器（Ａｃｃｕｍｕｌａｔｏｒ）２０１に入力される。前記累算器２０１は制御器（Ｃｏｎｔｒｏｌｌｅｒ）２０２の制御下で動作し、前記制御器２０２は前記符号器から受信される符号が（ｎ、３）符号であると、前記（ｎ、３）符号のシンボルを７個単位に区分し、前記反復されたシンボルが累算されるように前記累算器２０１を制御する。前記累算器２０１は前記累算された（ｎ、３）符号を（７、３）シンプレックス符号に変換してデインタリーバ（Ｄｅｉｎｔｅｒｌｅａｖｅｒ）２０３に出力する。前記デインタリーバ２０３は前記図１で説明したインタリーバ１０２で遂行した列置換を逆に遂行して前記置換された（７、３）シンプレックス符号を元のシンプレックス符号シンボルの順序に変換して０挿入器（０ Ｉｎｓｅｒｔｅｒ）２０４に出力する。ここで、前記デインタリーバ２０３は予め前記インタリーバ１０２とその列置換規則が前もって設定されているので、前記列置換を逆に遂行することができる。
【００２２】
ここで、前記逆列置換中、（７、３）符号に対する逆列置換は下記のようである。［Ｓ１，Ｓ２，Ｓ４，Ｓ７，Ｓ３，Ｓ５，Ｓ６］→［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７］
前記０挿入器２０４は前記デインタリーバ２０３で出力した逆列置換された（７、３）シンプレックス符号の最左側符号シンボルの先に０を挿入して逆列置換された（７、３）シンプレックス符号を（８、３）一次リードミュラー符号に変換した後、逆高速アダマール変換器（Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｈａｄａｍａｒｄ Ｔｒａｎｓｆｏｒｍ）２０５に出力する。前記逆高速アダマール変換器２０５は、前記（８、３）一次リードミュラー符号の逆高速アダマール変換を通じて前記（８、３）一次リードミュラー符号を入力情報ビット（ａ０、ａ１、ａ２）に復号する。前記逆高速アダマール変換は一次リードミュラー符号を迅速に復号させることができる利点があり、一次リードミュラー符号を復号させるハードウェア構造の複雑性も低減させる。
【００２３】
次に、（ｎ、４）符号を生成する過程について前記図１を参照して説明する。
前記シンプレックス（Ｓｉｍｐｌｅｘ）符号器１０１はシンプレックス符号語（Ｃｏｄｅｗｏｒｄ）を生成して出力する。前記シンプレックス符号語は（ｍ×ｍ）一次リードミュラー（Ｒｅｅｄ Ｍｕｌｌｅｒ）符号で一番目の列を穿孔（ｐｕｎｃｔｕｒｉｎｇ）した符号語として、（２ｋ、ｋ）一次リードミュラー符号で生成されるシンプレックス符号語は（２ｋ−１、ｋ）の形態になる。前記（ｎ、４）符号を生成するためには（１５、４）シンプレックス符号語が必要である。下に掲げる表２は（１６、４）一次リードミュラー符号であり、下に掲げる表２で一番目の列、即ち太字処理された部分を穿孔すると、（１５、４）シンプレックス符号語になる。
【００２４】
【表２】
前掲の表２に示されているように、一次リードミュラー符号からシンプレックス符号語を生成するシンプレックス符号器１０１の内部構成について図５を参照して説明する。
図５は本発明の一実施形態による（１５、４）シンプレックス符号を生成するシンプレックス符号器の内部構成を示したブロック図である。本発明の実施形態では前記（１５、４）シンプレックス符号語を生成するためのシンプレックス符号器を別に備えて前記シンプレックス符号語を生成する場合を一例に示したが、前掲の表２のような（１５、４）シンプレックス符号語を貯蔵するメモリに代えることができる。
【００２６】
先ず、一次リードミュラーベイシス発生器５０１は一次リードミュラー符号中でＷ１、Ｗ２、Ｗ４、Ｗ８を発生して乗算器５１１、５１２、５１３、５１４に出力する。前記Ｗ１、Ｗ２、Ｗ４、Ｗ８は一次リードミュラーベイシス符号として、前記一次リードミュラーベイシス符号はＷ０、Ｗ１、．．．Ｗ１５を生成するのに使用される。ここで、前記Ｗ１、Ｗ２、Ｗ４、Ｗ８の最左側符号ビット“０”は穿孔される。前記穿孔された一次リードミュラー符号が使用される理由は、シンプレックス符号を生成するためである。前記Ｗ８は（ｎ、３）符号生成器で（ｎ、４）符号を生成するために追加的に使用される。前記乗算器５１１、５１２、５１３、５１４は入力情報ビット（ａ０、ａ１、ａ２、ａ３）と最左側符号ビットが穿孔されたＷ１、Ｗ２、Ｗ４、Ｗ８を乗算し、穿孔されたＷｊ（ｊ＝０、１、．．．、１５）符号を生成するのに必要な穿孔された一次リードミュラーベイシス符号を選択する動作を遂行する。
【００２７】
例えば、前記入力情報ビット（ａ３、ａ２、ａ１、ａ０）が二進数“１００１”である場合、前記乗算器５１１、５１２、５１３、５１４は前記穿孔された一次リードミュラーベイシス符号中でＷ８とＷ１を選択して、前記入力情報ビットが示す十進数“９”に対応するＷ９を生成する。合算器５０５は前記入力情報ビット（ａ３、ａ２、ａ１、ａ０）により選択された一次リードミュラーベイシス符号を合算してシンプレックス符号語を生成する。
【００２８】
このように、前記シンプレックス符号器１０１は（１５、４）シンプレックス符号語をインタリーバ１０２に出力する。前記インタリーバ１０２は前記（１５、４）シンプレックス符号を列置換（ｃｏｌｕｍｎ ｐｅｒｍｕｔａｔｉｏｎ）する。前記列置換により前記（１５、４）シンプレックス符号語は、特定形態を有するようになり、前記特定形態の特性は、ｎ個の符号シンボルが反復されても、長さｎに対する最適の性能を有する符号になるようにする。
【００２９】
前記インタリーバ１０２で（１５、４）シンプレックス符号語を生成するための列置換の形態は下記のようである。［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８，Ｓ９，Ｓ１０，Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５］→［Ｓ１，Ｓ２，Ｓ４，Ｓ８，Ｓ１４，Ｓ１３，Ｓ１１，Ｓ７，Ｓ５，Ｓ３，Ｓ１２，Ｓ１０，Ｓ１５，Ｓ９，Ｓ６］
前記（ｎ、４）符号を生成するための列置換は、ｎ ｍｏｄ １５＝５（即ち、ｎ＝５、２０、３５、５０、．．．、）の場合を除いては全てのｎ値に対して最適の性能を有する（ｎ、４）符号を生成し、ｎ ｍｏｄ １５＝５の場合は、前記ｎの長さを有する最適符号で最小距離の差が１である（ｎ、４）符号を生成する。ここで、前記インタリーバ１０２で遂行する前記列置換は、入力された（１５、４）シンプレックス符号を反復して生成することができるすべての長さｎに対して加重値分布が最適になるように、即ち、前記ｎの値に関係なし前記（ｎ、４）符号が最適符号になるように再配列したものである。
【００３０】
前記列置換されたシンプレックス符号は反復器１０３に入力される。前記反復器１０３は前記列置換された（１５、４）シンプレックス符号を制御器１０４の制御下で反復する。前記制御器１０４はｎ値に応じて反復された置換された（１５、４）シンプレックス符号が出力されるように前記反復器１０３を制御する。
【００３１】
前記反復器１０３と制御器１０４の動作に対する理解を助けるために、列置換された（ｎ、４）シンプレックス符号に（２０、４）符号を生成する過程を説明する。前記反復器１０３は前記列置換された（１５、４）シンプレックス符号をＳ１、Ｓ２、Ｓ４、Ｓ８、Ｓ１４、Ｓ１３、Ｓ１１、Ｓ７、Ｓ５、Ｓ３、Ｓ１２、Ｓ１０、Ｓ１５、Ｓ９、Ｓ６、Ｓ１、Ｓ２、Ｓ４、Ｓ８、Ｓ１４、Ｓ１３、Ｓ１１、Ｓ７、Ｓ５、Ｓ３、Ｓ１２、Ｓ１０、Ｓ１５、Ｓ９、Ｓ６、．．．の順序に反復させ、（ｎ、４）符号で前記ｎが２０であると仮定する場合、即ち前記（ｎ、４）符号が（２０、４）符号である場合、前記制御器１０４は２０の長さを有するように前記反復器１０３を制御する。即ち、前記制御器１０４は前記反復器１０３の出力がＳ１、Ｓ２、Ｓ４、Ｓ８、Ｓ１４、Ｓ１３、Ｓ１１、Ｓ７、Ｓ５、Ｓ３、Ｓ１２、Ｓ１０、Ｓ１５、Ｓ９、Ｓ６、Ｓ１、Ｓ２、Ｓ４、Ｓ８、Ｓ１４のみになるように前記反復器１０３を制御する。結局、前記反復器１０３で出力される符号は、反復された符号の数がｎになるまで、４ビットに構成された入力ビット列に対して置換された（１５、４）シンプレックス符号を順次、反復する方法で生成される。即ち、前記制御器は（ｎ、４）符号の前記ｎの長さに該当するように前記反復器１０３の出力信号を制御するようになり、４ビットに構成された入力ビット列に対する反復器１０３の出力は前記ｎの値に関わらず、常に最適符号になる。
【００３２】
次に、（ｎ、４）符号を復号する過程について前記図２を参照して説明する。
前記図２を参照して復号器の動作を説明すると、前記図１に示されている反復器１０３で出力された（ｎ、４）符号は累算器（Ａｃｃｕｍｕｌａｔｏｒ）２０１に入力される。前記累算器２０１は制御器２０２の制御下で動作する。前記制御器２０２は前記（ｎ、４）符号のシンボルを１５個単位に区分し、前記反復されたシンボルが累算されるように前記累算器２０１を制御する。前記累算器２０１は累算された（ｎ、４）符号を（１５、４）シンプレックス符号に変換してデインタリーバ２０３に出力する。前記デインタリーバ２０３は前記置換された（１５、４）シンプレックス符号を前記図１に示されているインタリーバ１０２で遂行した列置換を逆に遂行して元のシンプレックス符号シンボルの順序通り変換して０挿入器２０４に出力する。ここで、前記デインタリーバ２０３は予め前記インタリーバ１０２とその列置換規則が前もって設定されているので、前記列置換を逆に遂行することができる。
【００３３】
ここで、前記逆列置換中、（１５、４）符号に対する逆列置換は下記のようである。［Ｓ１，Ｓ２，Ｓ４，Ｓ８，Ｓ１４，Ｓ１３，Ｓ１１， Ｓ７，Ｓ５，Ｓ３，Ｓ１２，Ｓ１０，Ｓ１５，Ｓ９，Ｓ６］→［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８，Ｓ９，Ｓ１０，Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５］
前記０挿入器２０４は前記デインタリーバ２０３で出力した逆列置換された（１５、４）シンプレックス符号の最左側符号シンボルの先に０を挿入して前記逆列置換された（１５、４）シンプレックス符号を一次リードミュラー符号に変換する。前記逆高速アダマール変換器２０５は前記（１６、４）一次リードミュラー符号の逆高速アダマール変換を通じて前記（１６、４） 一次リードミュラー符号を入力情報ビット（ａ０、ａ１、ａ２、ａ３）に復号して出力する。前記逆高速アダマール変換は一次リードミュラー符号を迅速に復号することができる利点があり、一次リードミュラー符号を復号させるハードウェアの構造の複雑性も低減させる。
【００３４】
一方、本発明のさらに他の実施形態による（１５、４）シンプレックス符号及び（７、３）シンプレックス符号を生成するシンプレックス符号器について図３を参照して説明する。前記図３にも示されたように、前記シンプレックス符号器の代わりに、前掲の表１及び表２を貯蔵するメモリを使用することができるのは自明であろう。
【００３５】
前記図３は本発明の一実施形態による（１５、４）符号と（７、３）符号を全て生成することができるシンプレックス符号器を示したものである。ここで、前記（１５、４）シンプレックス符号を生成する構造は、前記図５で説明した（１５、４）シンプレックス符号を生成する構造と同一である。また、前記（７、３）シンプレックス符号を生成する構造は、前記図４で説明した（７、３）シンプレックス符号を生成する構造と同一である。従って、前記（７、３）及び前記（１５、４）シンプレックス符号はスイッチ（ｓｗｉｔｃｈ）３０３により選択的に生成することができる。即ち、（１５、４）シンプレックス符号語を生成する場合、前記制御器１０４は一次リードミュラーベイシス符号発生器３０１の出力がＷ１、Ｗ２、Ｗ４、Ｗ８になるように制御し、前記一次リードミュラーベイシス符号発生器３０１からＷ１、Ｗ２、Ｗ４のみが出力されるように制御するものである。このように、前記図３では前記スイッチ３０３の動作を除いては残りの構造及び動作が同一であるので、その詳細な説明を省略する。
【００３６】
【発明の効果】
上述したような本発明は、（ｎ、ｋ）ブロック符号を生成することにおいて、最小距離を最適化させ、ハードウェア構成の複雑度を簡略化させる利点を有する。そして、情報ビットが異なる、即ち符号率が異なる符号を生成する時、同一のハードウェア構成を利用することにより、符号生成による符号器数を減少させ、符号器と復号器構造を簡単にするという利点を有し、従って、サイズを減少させる利点を有する。
【図面の簡単な説明】
【図１】本発明による（ｎ、３）符号及び（ｎ、４）符号を生成する符号器の内部構成を示したブロック図である。
【図２】本発明による（ｎ、３）符号及び（ｎ、４）符号を復号する復号器の内部構成を示したブロック図である。
【図３】本発明の一実施形態による（１５、４）符号及び（７、３）符号を生成するシンプレックス符号器の内部構成を示したブロック図である。
【図４】本発明の他の実施形態による（７、３）符号を生成するシンプレックス符号器の内部構成を示したブロック図である。
【図５】本発明のさらに他の実施形態による（１５、４）符号を生成するシンプレックス符号器の内部構成を示したブロック図である。
【符号の説明】
１０１…シンプレックス符号器
１０２…インタリーバ
１０３…反復器
１０４，２０２…制御器
２０１…累算器
２０３…デインタリーバ
２０４…０挿入器
２０５…逆高速アダマール変換器
３０３…スイッチ
３１１〜３１４，４１１〜４１３，５１１〜５１４…乗算器
４０１…リードミュラー符号発生器
４０５，５０５…合算器
３０１，５０１…リードミュラーベイシス発生器
Claims (24)
- ３ビットに構成された入力情報ビット列をｎ符号化シンボルに構成された（ｎ、３）符号語に符号化する装置において、
ｎ＞Ｐに対して、前記入力情報ビット列から長さ（Ｐ＋１）符号化シンボルに構成された一次リードミュラー符号語を生成し、前記生成された長さ（Ｐ＋１）の一次リードミュラー符号化シンボル中、一番目の位置の符号化シンボルを穿孔して（Ｐ、３）シンプレックス符号語を生成するシンプレックス符号器と、
前記生成された（Ｐ、３）シンプレックス符号語のＰ符号化シンボルを予め設定した特定パターンによって列置換するインタリーバと、
反復された符号語の個数がｎになるまで、前記列置換された（Ｐ、３）符号語を反復し、前記反復されたｎ個の符号化シンボルに構成された（ｎ、３）符号語に出力する反復器と
を含むことを特徴とする装置。 - 前記ｋ＝３である場合、前記（Ｐ、３）シンプレックス符号語は下記パターンによって列置換することを特徴とする請求項１に記載の前記装置。［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７］→［Ｓ１，Ｓ２，Ｓ４，Ｓ７，Ｓ３，Ｓ５，Ｓ６］
ただし、前記パターンでＳｊは前記（Ｐ、３）シンプレックス符号語を構成するｊ番目の符号化シンボルである。 - ４ビットに構成された入力情報ビット列をｎ符号化シンボルに構成された（ｎ、４）符号語に符号化する装置において、
ｎ＞Ｐに対して、前記入力情報ビット列から長さ（Ｐ＋１）の符号化シンボルに構成された一次リードミュラー符号語を生成し、前記生成された長さ（Ｐ＋１）の一次リードミュラー符号化シンボル中、一番目の位置の符号化シンボルを穿孔して（Ｐ、４）シンプレックス符号語を生成するシンプレックス符号器と、
前記生成された（Ｐ、４）シンプレックス符号語のＰ符号化シンボルを予め設定した特定パターンによって列置換するインタリーバと、
反復された符号語の個数がｎになるまで、前記列置換された（Ｐ、４）符号語を反復し、前記反復されたｎ個の符号化シンボルに構成された（ｎ、４）符号語に出力する反復器と
を含むことを特徴とする装置。 - 前記ｋ＝４である場合、前記（Ｐ、４）シンプレックス符号語は下記パターンによって列置換することを特徴とする請求項３に記載の装置。
［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８，Ｓ９，Ｓ１０，Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５］→［Ｓ１，Ｓ２，Ｓ４，Ｓ８，Ｓ１４，Ｓ１３，Ｓ１１，Ｓ７，Ｓ５，Ｓ３，Ｓ１２，Ｓ１０，Ｓ１５，Ｓ９，Ｓ６］
ただし、前記パターンでＳｊは前記（Ｐ、４）シンプレックス符号語を構成するｊ番目の符号化シンボルである。 - ３ビットに構成された入力情報ビット列をｎ符号化シンボルに構成された（ｎ、３）符号語に符号化する方法において、
ｎ＞Ｐに対して、前記入力情報ビット列から長さ（Ｐ＋１）符号化シンボルに構成された一次リードミュラー符号語を生成し、前記生成された長さ（Ｐ＋１）の一次リードミュラー符号化シンボル中、一番目の位置の符号化シンボルを穿孔して（Ｐ、３）シンプレックス符号語を生成する過程と、
前記生成された（Ｐ、３）シンプレックス符号語のＰ符号化シンボルを予め設定した特定パターンによって列置換する過程と、
反復された符号語の個数がｎになるまで、前記列置換された（Ｐ、３）符号語を反復し、前記反復されたｎ個の符号化シンボルに構成された（ｎ、３）符号語に出力する過程と
を含むことを特徴とする方法。 - 前記ｋ＝３である場合、前記（Ｐ、３）シンプレックス符号語は下記パターンによって列置換することを特徴とする請求項５に記載の方法。
［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７］→［Ｓ１，Ｓ２，Ｓ４，Ｓ７，Ｓ３，Ｓ５，Ｓ６］
ただし、前記パターンでＳｊは前記（Ｐ、３）シンプレックス符号語を構成するｊ番目の符号化シンボルである。 - ４ビットに構成された入力情報ビット列をｎ符号化シンボルに構成された（ｎ、４）符号語に符号化する方法において、
ｎ＞Ｐに対して、前記入力情報ビット列から長さ（Ｐ＋１）の符号化シンボルに構成された一次リードミュラー符号語を生成し、前記生成された長さ（Ｐ＋１）の一次リードミュラー符号化シンボル中、一番目の位置の符号化シンボルを穿孔して（Ｐ、４）シンプレックス符号語を生成する過程と、
前記生成された（Ｐ、４）シンプレックス符号語のＰ符号化シンボルを予め設定した特定パターンによって列置換する過程と、
反復された符号語の個数がｎになるまで、前記列置換された（Ｐ、４）符号語を反復し、前記反復されたｎ個の符号化シンボルに構成された（ｎ、４）符号語を出力する過程と
を含むことを特徴とする方法。 - 前記ｋ＝４である場合、前記（Ｐ、４）シンプレックス符号語は下記パターンによって列置換することを特徴とする請求項７に記載の方法。
［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８，Ｓ９，Ｓ１０，Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５］→［Ｓ１，Ｓ２，Ｓ４，Ｓ８，Ｓ１４，Ｓ１３，Ｓ１１，Ｓ７，Ｓ５，Ｓ３，Ｓ１２，Ｓ１０，Ｓ１５，Ｓ９，Ｓ６］
ただし、前記パターンでＳｊは前記（Ｐ、４）シンプレックス符号語を構成するｊ番目の符号化シンボルである。 - 送信器で伝送した、３ビットに構成された入力情報ビット列を（Ｐ、３）シンプレックス符号語に生成し、前記生成した（Ｐ、３）シンプレックス符号語を特定パターンによって列置換した後、所定制御下で反復して伝送した最適（ｎ、３）符号語を復号する復号化装置において、
所定制御下で、前記（ｎ、３）符号語を構成する符号化シンボルを７個単位に分割累算して（Ｐ、３）符号語に出力する累算器と、
前記（Ｐ、３）符号語を前記送信器で列置換した順序と逆に列置換して出力するデインタリーバと、
前記逆列置換された（Ｐ、３）シンプレックス符号語の一番目の符号化シンボルの先に０を挿入して（Ｐ＋１、３）一次リードミュラー符号語に出力する０挿入器と、
前記（Ｐ＋１、３）一次リードミュラー符号語を逆高速アダマール変換して３ビットに構成された入力情報ビット列に出力する逆高速アダマール変換器と
を含むことを特徴とする装置。 - 前記ｋ＝３である場合、前記送信器は前記（Ｐ、３）シンプレックス符号語を下記パターンによって列置換することを特徴とする請求項９に記載の装置。
［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７］→［Ｓ１，Ｓ２，Ｓ４，Ｓ７，Ｓ３，Ｓ５，Ｓ６］
ただし、前記パターンでＳｊは前記（Ｐ、３）シンプレックス符号語を構成するｊ番目の符号化シンボルである。 - 前記ｋ＝３である場合、前記デインタリーバは下記パターンによって前記累算器で出力された（Ｐ、３）シンプレックス符号語を逆列置換することを特徴とする請求項１０に記載の装置。
［Ｓ１，Ｓ２，Ｓ４，Ｓ７，Ｓ３，Ｓ５，Ｓ６］→［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７］
ただし、前記パターンでＳｊは前記（Ｐ、３）符号語を構成するｊ番目の符号化シンボルである。 - 送信器で伝送した、４ビットに構成された入力情報ビット列を（Ｐ、４）シンプレックス符号語に生成し、前記生成した（Ｐ、４）シンプレックス符号語を特定パターンによって列置換した後、所定制御下で反復して伝送した最適（ｎ、４）符号語を復号する復号化装置において、
所定制御下で、前記（ｎ、４）符号語を構成する符号化シンボルを１５個単位に分割累算して（Ｐ、４）符号語に出力する累算器と、
前記（Ｐ、４）符号語を前記送信器で列置換した順序と逆に列置換して出力するデインタリーバと、
前記逆列置換された（Ｐ、４）シンプレックス符号語の一番目の符号化シンボルの先に０を挿入して（Ｐ＋１、４）一次リードミュラー符号語に出力する０挿入器と、
前記（Ｐ＋１、４）一次リードミュラー符号語を逆高速アダマール変換して４ビットに構成された入力情報ビット列に出力する逆高速アダマール変換器と
を含むことを特徴とする装置。 - 前記ｋ＝４である場合、前記送信器は前記（Ｐ、４）シンプレックス符号語を下記パターンによって列置換することを特徴とする請求項１２に記載の装置。
［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８，Ｓ９，Ｓ１０，Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５］→［Ｓ１，Ｓ２，Ｓ４，Ｓ８，Ｓ１４，Ｓ１３，Ｓ１１，Ｓ７，Ｓ５，Ｓ３，Ｓ１２，Ｓ１０，Ｓ１５，Ｓ９，Ｓ６］
ただし、前記パターンでＳｊは前記（Ｐ、４）シンプレックス符号語を構成するｊ番目の符号化シンボルである。 - 前記ｋ＝４である場合、前記デインタリーバは下記パターンによって前記累算器で出力された（Ｐ、４）符号語を逆列置換することを特徴とする請求項１３に記載の装置。
ただし、前記パターンでＳｊは前記（Ｐ、４）符号語を構成するｊ番目の符号化シンボルである。 - 送信器で伝送した、３ビットに構成された入力情報ビット列を（Ｐ、３）シンプレックス符号語に生成し、前記生成した（Ｐ、３）シンプレックス符号語を特定パターンによって列置換した後、所定制御下で反復して伝送した最適（ｎ、３）符号語を復号する方法において、
所定制御下で、前記（ｎ、３）符号語を構成する符号化シンボルを７個単位に分割累算して（Ｐ、３）符号語に出力する過程と、
前記（Ｐ、３）符号語を前記送信器側で列置換した順序と逆に列置換して出力する過程と、
前記逆列置換された（Ｐ、３）シンプレックス符号語の一番目の符号化シンボルの先に０を挿入して（Ｐ＋１、３）一次リードミュラー符号語に出力する過程と、
前記（Ｐ＋１、３）一次リードミュラー符号語を逆高速アダマール変換して３ビットに構成された入力情報ビット列に出力する過程と
を含むことを特徴とする方法。 - 前記ｋ＝３である場合、前記送信器は前記（Ｐ、３）シンプレックス符号語を下記パターンによって列置換することを特徴とする請求項１５に記載の方法。
［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７］→［Ｓ１，Ｓ２，Ｓ４，Ｓ７，Ｓ３，Ｓ５，Ｓ６］
ただし、前記パターンでＳｊは前記（Ｐ、３）シンプレックス符号語を構成するｊ番目の符号化シンボルである。 - 前記ｋ＝３である場合、前記デインタリーバは下記パターンによって前記累算された（Ｐ、３）符号語を逆列置換することを特徴とする請求項１６に記載の方法。
［Ｓ１，Ｓ２，Ｓ４，Ｓ７，Ｓ３，Ｓ５，Ｓ６］→［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７］
ただし、前記パターンでＳｊは前記（Ｐ、３）符号語を構成するｊ番目の符号化シンボルである。 - 送信器で伝送した、４ビットに構成された入力情報ビット列を（Ｐ、４）シンプレックス符号語に生成し、前記生成した（Ｐ、４）シンプレックス符号語を特定パターンによって列置換した後、所定制御下で反復して伝送した最適（ｎ、４）符号語を復号する復号化方法において、
所定制御下で、前記（ｎ、４）符号語を構成する符号化シンボルを１５個単位に分割累算して（Ｐ、４）符号語に出力する過程と、
前記（Ｐ、４）符号語を前記送信器で列置換した順序と逆に列置換して出力する過程と、
前記逆列置換された（Ｐ、４）シンプレックス符号語の一番目の符号化シンボルの先に０を挿入して（Ｐ＋１、４）一次リードミュラー符号語に出力する過程と、
前記（Ｐ＋１、４）一次リードミュラー符号語を逆高速アダマール変換して４ビットに構成された入力情報ビット列に出力する過程と
を含むことを特徴とする方法。 - 前記ｋ＝４である場合、前記送信器は前記（Ｐ、４）シンプレックス符号語を下記パターンによって列置換することを特徴とする請求項１８に記載の方法。
［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８，Ｓ９，Ｓ１０，Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５］→［Ｓ１，Ｓ２，Ｓ４，Ｓ８，Ｓ１４，Ｓ１３，Ｓ１１，Ｓ７，Ｓ５，Ｓ３，Ｓ１２，Ｓ１０，Ｓ１５，Ｓ９，Ｓ６］
ただ、前記パターンでＳｊは前記（Ｐ、４）シンプレックス符号語を構成するｊ番目の符号化シンボルである。 - 前記ｋ＝４である場合、前記デインタリーバは下記パターンによって前記累算された（Ｐ、３）符号語を逆列置換することを特徴とする請求項１９に記載の方法。
［Ｓ１，Ｓ２，Ｓ４，Ｓ８，Ｓ１４，Ｓ１３，Ｓ１１，Ｓ７，Ｓ５，Ｓ３，Ｓ１２，Ｓ１０，Ｓ１５，Ｓ９，Ｓ６］→［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８，Ｓ９，Ｓ１０，Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５］
ただし、前記パターンでＳｊは前記（Ｐ、４）符号語を構成するｊ番目の符号化シンボルである。 - ３ビットに構成された入力情報ビット列をｎ符号化シンボルに構成された（ｎ、３）符号語に符号化する装置において、
ｎ＞Ｐに対して、前記入力情報ビット列から長さ（Ｐ＋１）符号化シンボルに構成された一次リードミュラー符号語を貯蔵し、前記貯蔵された長さ（Ｐ＋１）の一次リードミュラー符号化シンボル中、一番目の位置の符号化シンボルを穿孔して（Ｐ、３）シンプレックス符号語を生成するメモリと、
前記生成された（Ｐ、３）シンプレックス符号語のＰ符号化シンボルを予め設定した特定パターンによって列置換するインタリーバと、
反復された符号語の個数がｎになるまで、前記列置換された（Ｐ、３）符号語を反復し、前記反復されたｎ個の符号化シンボルに構成された最適の（ｎ、３）符号語を出力する反復器と
を含むことを特徴とする装置。 - 前記ｋ＝３である場合、前記（Ｐ、３）シンプレックス符号語は下記パターンによって列置換することを特徴とする請求項２１に記載の装置。［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７］→［Ｓ１，Ｓ２，Ｓ４，Ｓ７，Ｓ３，Ｓ５，Ｓ６］
ただし、前記パターンでＳは前記（Ｐ、３）シンプレックス符号語を構成するそれぞれの符号化シンボルである。 - ４ビットに構成された入力情報ビット列をｎ符号化シンボルに構成された（ｎ、４）符号語に符号化する装置において、
ｎ＞Ｐに対して、前記入力情報ビット列から長さ（Ｐ＋１）の符号化シンボルに構成された一次リードミュラー符号語を貯蔵し、前記生成された長さ（Ｐ＋１）の一次リードミュラー符号シンボル中、一番目の位置の符号化シンボルを穿孔して（Ｐ、４）シンプレックス符号語を生成するメモリと、
前記生成された（Ｐ、４）シンプレックス符号語のＰ符号化シンボルを予め設定した特定パターンによって列置換するインタリーバと、
反復された符号語の個数がｎになるまで、前記列置換された（Ｐ、４）符号語を反復し、前記反復されたｎ個の符号化シンボルに構成された（ｎ、４）符号語を出力する反復器と
を含むことを特徴とする装置。 - 前記ｋ＝４である場合、前記（Ｐ、４）シンプレックス符号語は下記パターンによって列置換することを特徴とする請求項２３に記載の装置。［Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８，Ｓ９，Ｓ１０，Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５］→［Ｓ１，Ｓ２，Ｓ４，Ｓ８，Ｓ１４，Ｓ１３，Ｓ１１，Ｓ７，Ｓ５，Ｓ３，Ｓ１２，Ｓ１０，Ｓ１５，Ｓ９，Ｓ６］
ただし、前記パターンでＳは前記（Ｐ、４）シンプレックス符号語を構成するそれぞれの符号化シンボルである。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2000/58966 | 2000-10-06 | ||
| KR20000058966 | 2000-10-06 | ||
| PCT/KR2001/001649 WO2002029976A1 (en) | 2000-10-06 | 2001-09-29 | APPARATUS AND METHOD FOR GENERATING (n,3) CODE AND (n,4) CODE USING SIMPLEX CODES |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3454816B1 JP3454816B1 (ja) | 2003-10-06 |
| JP2004511161A true JP2004511161A (ja) | 2004-04-08 |
Family
ID=19692315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002533475A Expired - Fee Related JP3454816B1 (ja) | 2000-10-06 | 2001-09-29 | シンプレックス符号を使用した（ｎ、３）符号と（ｎ、４）符号を生成する装置及び方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US6851085B2 (ja) |
| EP (1) | EP1195911B1 (ja) |
| JP (1) | JP3454816B1 (ja) |
| KR (1) | KR100434467B1 (ja) |
| CN (1) | CN1179489C (ja) |
| AU (1) | AU766022B2 (ja) |
| DE (1) | DE60125119T2 (ja) |
| RU (1) | RU2234187C2 (ja) |
| WO (1) | WO2002029976A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100510643B1 (ko) * | 2000-11-01 | 2005-08-30 | 엘지전자 주식회사 | 이동통신 시스템에서의 인터리빙 방법 |
| BR0204144A (pt) * | 2001-02-15 | 2003-02-11 | Samsung Electronics Co Ltd | Aparelho e método para codificação/decodificação de canais em um sistema móvel de comunicação |
| US8208499B2 (en) * | 2003-06-13 | 2012-06-26 | Dtvg Licensing, Inc. | Framing structure for digital broadcasting and interactive services |
| US7369633B2 (en) * | 2003-06-13 | 2008-05-06 | The Directv Group, Inc. | Method and apparatus for providing carrier synchronization in digital broadcast and interactive systems |
| CN101019348A (zh) * | 2004-09-15 | 2007-08-15 | 三星电子株式会社 | 移动通信系统中用于编码/解码传输信息的方法和设备 |
| JP5018776B2 (ja) * | 2006-06-29 | 2012-09-05 | 日本電気株式会社 | 通信装置および方法 |
| KR101422014B1 (ko) | 2007-05-10 | 2014-07-23 | 엘지전자 주식회사 | 기본 코드 반복 방식에 의한 긴 코드 생성 방법 및 이를이용한 제어 정보 전송 방법 |
| BRPI0811586A2 (pt) | 2007-05-16 | 2015-07-14 | Thomson Licensing | Aparelho e método para codificar e decodificar sinais |
| KR101493999B1 (ko) | 2007-09-06 | 2015-02-17 | 삼성전자주식회사 | 선형 부호 생성 장치 및 방법 |
| KR101532315B1 (ko) | 2007-10-15 | 2015-06-30 | 톰슨 라이센싱 | 모바일 역량을 지닌 고선명 텔레비전 송신 |
| KR101513283B1 (ko) | 2007-10-15 | 2015-04-17 | 톰슨 라이센싱 | 버스트 모드 활동을 통신하기 위한 장치 및 방법 |
| US8345794B2 (en) * | 2008-04-29 | 2013-01-01 | Qualcomm Incorporated | Encoded control channel information interleaving |
| US20100084478A1 (en) * | 2008-10-02 | 2010-04-08 | Silverbrook Research Pty Ltd | Coding pattern comprising columns and rows of coordinate data |
| US8774123B1 (en) * | 2010-04-01 | 2014-07-08 | Telefonaktiebolaget L M Ericsson (Publ) | System and method for signaling control information in a mobile communication network |
| WO2011126330A2 (ko) * | 2010-04-07 | 2011-10-13 | 엘지전자 주식회사 | 정보 전송 방법 및 송신기 |
| WO2011142559A2 (en) | 2010-05-11 | 2011-11-17 | Lg Electronics Inc. | Enhanced block coding method based on small size block code |
| US8245116B2 (en) * | 2011-01-14 | 2012-08-14 | Mitsubishi Electric Research Laboratories, Inc. | Method for performing soft decision decoding of Euclidean space Reed-Muller codes |
| DE112013007225B4 (de) * | 2013-07-09 | 2019-07-04 | Haier Group Corporation | Doppeltrommelwaschmaschine |
| KR101865101B1 (ko) * | 2017-08-22 | 2018-06-07 | 연세대학교 산학협력단 | 분산 저장 시스템에서 천공 심플렉스 부호 사용 방법 및 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5909434A (en) * | 1996-05-31 | 1999-06-01 | Qualcomm Incorporated | Bright and burst mode signaling data transmission in an adjustable rate wireless communication system |
| CA2266283C (en) * | 1999-03-19 | 2006-07-11 | Wen Tong | Data interleaver and method of interleaving data |
| KR100407942B1 (ko) * | 1999-11-19 | 2003-12-01 | 엘지전자 주식회사 | 이동통신 시스템에서 전송 포맷 조합 지시자를 전송하는 방법 |
| WO2001071936A1 (en) * | 2000-03-21 | 2001-09-27 | Samsung Electronics Co., Ltd. | Encoding apparatus and method in cdma communication system |
-
2001
- 2001-09-29 WO PCT/KR2001/001649 patent/WO2002029976A1/en active IP Right Grant
- 2001-09-29 AU AU92429/01A patent/AU766022B2/en not_active Ceased
- 2001-09-29 RU RU2002114861/09A patent/RU2234187C2/ru not_active IP Right Cessation
- 2001-09-29 CN CNB018030157A patent/CN1179489C/zh not_active Expired - Fee Related
- 2001-09-29 JP JP2002533475A patent/JP3454816B1/ja not_active Expired - Fee Related
- 2001-10-05 DE DE60125119T patent/DE60125119T2/de not_active Expired - Lifetime
- 2001-10-05 EP EP01123865A patent/EP1195911B1/en not_active Expired - Lifetime
- 2001-10-06 KR KR10-2001-0061690A patent/KR100434467B1/ko not_active IP Right Cessation
- 2001-10-09 US US09/974,640 patent/US6851085B2/en not_active Expired - Fee Related
-
2004
- 2004-05-18 US US10/848,033 patent/US7451382B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1393054A (zh) | 2003-01-22 |
| US7451382B2 (en) | 2008-11-11 |
| KR100434467B1 (ko) | 2004-06-05 |
| AU9242901A (en) | 2002-04-15 |
| JP3454816B1 (ja) | 2003-10-06 |
| DE60125119D1 (de) | 2007-01-25 |
| EP1195911A3 (en) | 2004-09-29 |
| AU766022B2 (en) | 2003-10-09 |
| KR20020027293A (ko) | 2002-04-13 |
| US6851085B2 (en) | 2005-02-01 |
| EP1195911A2 (en) | 2002-04-10 |
| CN1179489C (zh) | 2004-12-08 |
| US20040208252A1 (en) | 2004-10-21 |
| RU2002114861A (ru) | 2004-02-10 |
| US20020066060A1 (en) | 2002-05-30 |
| WO2002029976A1 (en) | 2002-04-11 |
| RU2234187C2 (ru) | 2004-08-10 |
| EP1195911B1 (en) | 2006-12-13 |
| DE60125119T2 (de) | 2007-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004511161A (ja) | シンプレックス符号を使用した（ｎ、３）符号と（ｎ、４）符号を生成する装置及び方法 | |
| EP0998072B1 (en) | Forward error correction for ARQ protocol | |
| KR101611169B1 (ko) | 통신/방송 시스템에서 데이터 송수신 장치 및 방법 | |
| Lee | New rate-compatible punctured convolutional codes for Viterbi decoding | |
| KR101723258B1 (ko) | 통신 시스템에서 데이터 송수신 방법 및 장치 | |
| KR101702358B1 (ko) | 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 | |
| KR20150115950A (ko) | 레이트-매칭을 이용한 계산상 효율적인 컨볼루셔널 코딩 | |
| KR20070059696A (ko) | 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법 | |
| US20050152408A1 (en) | Apparatus and method for transmitting and receiving coded data by encoder having unequal error probability in mobile communication system | |
| KR20030036660A (ko) | 비트 스트림을 인코딩하는 인코더 및 방법, 및 비트스트림을 디코딩하는 디코더 및 방법 | |
| KR100429536B1 (ko) | 이동 통신 시스템에서 최적 (11,5) 부호어를부호화/복호화하는 장치 및 방법 | |
| AU2002233767B2 (en) | Apparatus and method for coding/decoding channels in a mobile communication system | |
| KR101772008B1 (ko) | 통신 및 방송시스템에서 송수신 방법 및 장치 | |
| AU2002233767A1 (en) | Apparatus and method for coding/decoding channels in a mobile communication system | |
| JP2006094012A (ja) | 符号化方法、復号処理方法および通信装置 | |
| DK2495879T3 (en) | Channel coding method with variable length information using a (32, 11) -blokkode | |
| KR100407328B1 (ko) | 이동통신시스템의채널부호화장치및방법 | |
| JP2001326577A (ja) | 直接連接畳込み符号器、及び、直接連接畳込み符号化方法 | |
| Usher et al. | Coding | |
| JPH06284019A (ja) | 畳み込み符号化方法および誤り訂正符号化復号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |