JP2004511161A - シンプレックス符号を使用した(n、3)符号と(n、4)符号を生成する装置及び方法 - Google Patents
シンプレックス符号を使用した(n、3)符号と(n、4)符号を生成する装置及び方法 Download PDFInfo
- Publication number
- JP2004511161A JP2004511161A JP2002533475A JP2002533475A JP2004511161A JP 2004511161 A JP2004511161 A JP 2004511161A JP 2002533475 A JP2002533475 A JP 2002533475A JP 2002533475 A JP2002533475 A JP 2002533475A JP 2004511161 A JP2004511161 A JP 2004511161A
- Authority
- JP
- Japan
- Prior art keywords
- codeword
- simplex
- column
- code
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
【発明の属する技術分野】
本発明は移動通信システムに関するもので、特にシンプレックス符号を使用して(n、3)符号と(n、4)符号を生成する装置及び方法に関する。
【0002】
【従来の技術】
一般的に符号分割多重接続(CDMA:Code Division Multiple Access)方式を使用する次世代移動通信システムであるIMT2000システムは、音声サービス、画像サービス、データサービスのためのデータと、前記サービスを遂行するための制御データを伝送する。そして、このようなデータの伝送中に発生する誤りを最小化することは、サービス品質の向上に重要に作用するので、前記データの伝送時に発生する誤りを最小化するため、データビット(data bit)の誤りを訂正するための誤り訂正符号(Error Correcting Code)を使用する。前記誤り訂正符号を使用する目的は、伝送されるデータのデータビット誤りを最小化することであり、このような誤り情報符号を最適符号(optimal code)に使用するのが重要である。
【0003】
通常的に、前記誤り訂正符号には線形符号(Linear code)を使用するが、これは、その性能を分析することが容易であるためである。前記線形符号(Linear Code)の性能を示す尺度(measure)としては誤り訂正符号の符号語(codeword)のハミング距離(Hamming distance)分布がある。前記ハミング距離はそれぞれの符号語で0ではないシンボル(symbol)の個数を意味する。即ち、“0111”という符号語が存在する時、この符号語に含まれた1の個数が前記符号語“0111”のハミング距離である。従って、前記符号語“0111”のハミング距離は3になる。このようなハミング距離の値中の一番小さい値を最小距離(minimum distance)とする。符号語の最小距離が増加するほど、符号語の誤り訂正性能も向上する。従って、前記最適符号とは前記符号語のハミング距離値が最小距離になるようにする符号語であり、誤り訂正性能が最適状態である符号を意味する。
【0004】
このように、入力情報ビット列を符号化して出力する符号化シンボルの長さによる最適符号(optimal code)になるための二進線形符号の入力と出力値による符号間の最短距離は、参照文献[1]An Updated Table of Minimum−Distance Bounds for Binary Linear Codes, A.E. Brouwer and Tom Verhoeff, IEEE Transactions on information Theory, VOL 39, NO.2, MARCH 1993に詳細に記載されている
上述したように、一般的に(n、k)ブロック符号(block code)が存在する場合、nは符号化されたシンボルの数を示し、kは入力情報ビットの数を示す。前記(n、k)ブロック符号の符号化率(coding rate)はk/nに示す。
【0005】
【発明が解決しようとする課題】
kが3、または4である場合、(n、3)、または(n、4)符号を生成するために相異なる符号化率で、相異なる符号化器が使用される。このように(n、3)、または(n、4)符号を生成するために複数の符号化器を使用することは、符号器と前記符号器に対応する復号器の構造の複雑性とサイズの増加をもたらす短所があった。
【0006】
従って、本発明の目的は、符号化率に関わらず、最小距離が最適である(n、3)符号を生成する装置及び方法を提供することにある。
本発明の他の目的は、符号化率に関わらず、最小距離が最適である(n、4)符号を生成する装置及び方法を提供することにある。
本発明のさらに他の目的は、符号化率に関わらず、(n、3)符号、または(n、4)符号を生成することができる符号化装置及び方法を提供することにある。
【0007】
本発明のさらに他の目的は、特定インタリービングパターンを使用して符号化率に関わらず、最小距離が最適である(n、3)符号を生成する装置及び方法を提供することにある。
本発明のさらに他の目的は、特定インタリービングパターンを使用して符号化率に関わらず、最小距離が最適である(n、4)符号を生成する装置及び方法を提供することにある。
本発明のさらに他の目的は、(n、3)符号器により符号化された信号を復号化する装置及び方法を提供することにある。
本発明のさらに他の目的は、(n、4)符号器により符号化された信号を復号化する装置及び方法を提供することにある。
【0008】
【課題を解決するための手段】
このような目的を達成するために本発明の装置は、3ビットに構成された入力情報ビット列をn符号化シンボルに構成された(n、3)符号語に符号化する装置において、n>Pに対して、前記入力情報ビット列から長さ(P+1)符号化シンボルに構成された一次リードミュラー符号語に生成し、前記生成された長さ(P+1)の一次リードミュラー符号化シンボル中、一番目の位置の符号化シンボルを穿孔して(P、3)シンプレックス符号語を生成するシンプレックス符号器と、前記生成された(P、3)シンプレックス符号語のP符号化シンボルを予め設定した特定パターンによって列置換するインタリーバと、反復された符号語の個数がnになるまで、前記列置換された(P、3)符号語を反復し、前記反復されたn個の符号化シンボルに構成された(n、3)符号語を出力する反復器と、を含むことを特徴とする。
【0009】
上述した目的を達成するための本発明の方法は、3ビットに構成された入力情報ビット列をn符号化シンボルに構成された(n、3)符号語に符号化する方法において、n>Pに対して、前記入力情報ビット列から長さ(P+1)符号化シンボルに構成された一次リードミュラー符号語に生成し、前記生成された長さ(P+1)の一次リードミュラー符号化シンボル中、一番目の位置の符号化シンボルを穿孔して(P、3)シンプレックス符号語を生成する過程と、前記生成された(P、3)シンプレックス符号語のP符号化シンボルを予め設定した特定パターンによって列置換する過程と、反復された符号語の個数がnになるまで、前記列置換された(P、3)符号語を反復し、前記反復されたn個の符号化シンボルに構成された(n、3)符号語を出力する過程と、を含むことを特徴とする。
【0010】
【発明の実施の形態】
以下、本発明の望ましい実施形態について添付図を参照しつつ詳細に説明する。下記の発明において、本発明の要旨のみを明瞭にする目的で、関連した公知機能又は構成に関する具体的な説明は省略する。
図1は本発明による(n、3)符号及び(n、4)符号を生成する符号器の内部構成を示したブロック図である。前記図1を参照して、(n、3)符号及び(n、4)符号を生成する過程を説明する。
【0011】
一番目に、(n、3)符号を生成する過程を説明する。先ず、シンプレックス(Simplex)符号器101はシンプレックス符号語(Codeword)を生成して出力する。前記シンプレックス符号語は(m×m)一次リードミュラー(Reed Muller)符号で一番目の列を穿孔(puncturing)した符号語として、(2k、k)一次リードミュラー符号で生成されるシンプレックス符号語は(2k−1、k)の形態になる。前記(n、3)符号を生成するためには(7、3)シンプレックス符号語が必要である。下に掲げる表1は(8、3)一次リードミュラー符号と前記一次リードミュラー符号の太字部分、即ち、一番目列を穿孔した(7、3)シンプレックス符号語を示している。
【0012】
【表1】
【0013】
前掲の表1に記載されているように、一次リードミュラー符号からシンプレックス符号語を生成するシンプレックス符号器101の内部構成について図4を参照して説明する。
前記図4は本発明の一実施形態による(7、3)シンプレックス符号語を生成するシンプレックス符号器の内部構成を示したブロック図である。本発明の実施形態では前記(7、3)シンプレックス符号語を生成するためのシンプレックス符号器を別に設けて前記シンプレックス符号語を生成する場合を一例に示しているが、上掲した表1のような(7、3)シンプレックス符号語を貯蔵するメモリに代えることができる。
【0014】
先ず、一次リードミュラー符号発生器401は一次リードミュラー符号中でW1、W2、W4を発生させる。前記W1、W2、W4は一次リードミュラーベイシス(basis)符号として、前記一次リードミュラーベイシス符号はW0、W1、...、W7を生成するのに使用される。前記W1、W2、W4の最左側符号ビット“0”は穿孔されている。前記穿孔された一次リードミュラーベイシス符号を使用する理由は、シンプレックス符号語を生成するためである。前記一次リードミュラー符号発生器401で発生される最左側符号ビット“0”が穿孔された一次リードミュラーベイシス符号は、乗算器411、412、413にそれぞれ出力される。すると、前記乗算器411、412、413は入力情報ビット(a0、a1、a2)と前記最左側符号ビット“0”が穿孔されたW1、W2、W4を乗算させ穿孔されたWj(j=0、1、...、7)符号を生成するのに必要な、穿孔された一次リードミュラーベイシス符号を選択する動作を遂行する。
【0015】
例えば、入力情報ビット(a2、a1、a0)が二進数“101”である場合、前記乗算器411、412、413は前記穿孔された一次リードミュラーベイシス符号中でW4とW1を選択して、前記入力情報ビットが示す十進数“5”に対応されるW5を生成する。前記それぞれの乗算器411、412、413の出力は合算器405に出力され、前記合算器405は前記入力情報ビット(a2、a1、a0)により選択された一次リードミュラーベイシス符号を合算してシンプレックス符号に出力する。即ち、前記入力情報ビット列を構成するそれぞれの入力情報ビットに符合するように選択された一次リードミュラー符号を加算してシンプレックス符号語を生成する。
【0016】
前記シンプレックス符号器101は(7、3)シンプレックス符号語をインタリーバ(interleaver)102に出力する。前記インタリーバ102は特定インタリービングパターンによって前記(7、3)シンプレックス符号語を列置換(column permutation)する。前記列置換により前記(7、3)シンプレックス符号語は、特定形態を有するようになり、前記特定形態の特性はn個の符号シンボルが反復されても、長さnに対する最適の性能を有する符号になるようにする。即ち、前記(7、3)シンプレックス符号語は前記列置換によって最適符号語に変換される。
【0017】
前記インタリーバ102で(n、3)符号を生成するための列置換の形態は下記のようである。[S1,S2,S3,S4,S5,S6,S7]→[S1,S2,S4,S7,S3,S5,S6]
前記列置換でSj(j=1、2、...、7)は(7、3)シンプレックス符号のj番目のシンボルである。前記形態に列置換された、即ち再配列されたシンプレックス符号は反復され長さnだけ切って使用しても、長さnに対する最適の性能を有する。ここで、前記インタリーバ102で遂行する前記列置換は、入力された(7、3)シンプレックス符号を反復して生成することができる全ての長さ(n)に対して加重値分布(Weight Distribution)が最適になるように、即ち、前記nの値に関わらず、前記(n、3)符号が最適符号(optimal code)になるように再配列したものである。
【0018】
前記インタリーバ102で生成された列置換された(7、3)シンプレックス符号は反復器(Repeater)103に印加される。前記反復器103は前記列置換された(7、3)シンプレックス符号を制御器(Controller)104の制御下で反復する。前記制御器104はn値によって反復された(7、3)シンプレックス符号をn個だけ出力できるように前記反復器103を制御する。
前記反復器103と制御器104の動作に対する理解を助けるために、(10、3)符号を生成する過程を例に挙げて説明する。
【0019】
前記反復器103は列置換された(7、3)シンプレックス符号を順次、即ち、S1、S2、S4、S7、S3、S5、S6、S1、S2、S4、S7、S3、S5、S6、...の順序に反復させ、(n、3)符号で前記nが10であると仮定する場合、即ち(n、3)符号が(10、3)符号である場合、前記制御器104は10の長さを有するように前記反復器103を制御する。即ち、前記制御器104は前記反復器103の出力がS1、S2、S4、S7、S3、S5、S6、S1、S2、S4のみになるように前記反復器103を制御する。このように、前記反復器103で出力される符号は、反復された符号の数がnになるまで、3ビットに構成された入力ビット列に対して置換された(7、3)シンプレックス符号を順次的に反復する方法に生成される。即ち、前記制御器104は(n、3)符号の前記nの長さに該当するように前記反復器103の出力信号を制御するようになり、3ビットに構成された入力ビット列に対する反復器103の出力は前記n値に関わらず、常に最適符号になる。
【0020】
図2は本発明による(n、3)符号及び(n、4)符号を復号する復号器の内部構成を示したブロック図である。前記図2を参照して(n、3)符号を復号する過程と、(n、4)符号を復号する過程それぞれを説明する。
一番目に、(n、3)符号を復号する過程について説明する。
【0021】
前記図1に示されている反復器103で出力された(n、3)符号は累算器(Accumulator)201に入力される。前記累算器201は制御器(Controller)202の制御下で動作し、前記制御器202は前記符号器から受信される符号が(n、3)符号であると、前記(n、3)符号のシンボルを7個単位に区分し、前記反復されたシンボルが累算されるように前記累算器201を制御する。前記累算器201は前記累算された(n、3)符号を(7、3)シンプレックス符号に変換してデインタリーバ(Deinterleaver)203に出力する。前記デインタリーバ203は前記図1で説明したインタリーバ102で遂行した列置換を逆に遂行して前記置換された(7、3)シンプレックス符号を元のシンプレックス符号シンボルの順序に変換して0挿入器(0 Inserter)204に出力する。ここで、前記デインタリーバ203は予め前記インタリーバ102とその列置換規則が前もって設定されているので、前記列置換を逆に遂行することができる。
【0022】
ここで、前記逆列置換中、(7、3)符号に対する逆列置換は下記のようである。[S1,S2,S4,S7,S3,S5,S6]→[S1,S2,S3,S4,S5,S6,S7]
前記0挿入器204は前記デインタリーバ203で出力した逆列置換された(7、3)シンプレックス符号の最左側符号シンボルの先に0を挿入して逆列置換された(7、3)シンプレックス符号を(8、3)一次リードミュラー符号に変換した後、逆高速アダマール変換器(Inverse Fast Hadamard Transform)205に出力する。前記逆高速アダマール変換器205は、前記(8、3)一次リードミュラー符号の逆高速アダマール変換を通じて前記(8、3)一次リードミュラー符号を入力情報ビット(a0、a1、a2)に復号する。前記逆高速アダマール変換は一次リードミュラー符号を迅速に復号させることができる利点があり、一次リードミュラー符号を復号させるハードウェア構造の複雑性も低減させる。
【0023】
次に、(n、4)符号を生成する過程について前記図1を参照して説明する。
前記シンプレックス(Simplex)符号器101はシンプレックス符号語(Codeword)を生成して出力する。前記シンプレックス符号語は(m×m)一次リードミュラー(Reed Muller)符号で一番目の列を穿孔(puncturing)した符号語として、(2k、k)一次リードミュラー符号で生成されるシンプレックス符号語は(2k−1、k)の形態になる。前記(n、4)符号を生成するためには(15、4)シンプレックス符号語が必要である。下に掲げる表2は(16、4)一次リードミュラー符号であり、下に掲げる表2で一番目の列、即ち太字処理された部分を穿孔すると、(15、4)シンプレックス符号語になる。
【0024】
【表2】
【0025】
前掲の表2に示されているように、一次リードミュラー符号からシンプレックス符号語を生成するシンプレックス符号器101の内部構成について図5を参照して説明する。
図5は本発明の一実施形態による(15、4)シンプレックス符号を生成するシンプレックス符号器の内部構成を示したブロック図である。本発明の実施形態では前記(15、4)シンプレックス符号語を生成するためのシンプレックス符号器を別に備えて前記シンプレックス符号語を生成する場合を一例に示したが、前掲の表2のような(15、4)シンプレックス符号語を貯蔵するメモリに代えることができる。
【0026】
先ず、一次リードミュラーベイシス発生器501は一次リードミュラー符号中でW1、W2、W4、W8を発生して乗算器511、512、513、514に出力する。前記W1、W2、W4、W8は一次リードミュラーベイシス符号として、前記一次リードミュラーベイシス符号はW0、W1、...W15を生成するのに使用される。ここで、前記W1、W2、W4、W8の最左側符号ビット“0”は穿孔される。前記穿孔された一次リードミュラー符号が使用される理由は、シンプレックス符号を生成するためである。前記W8は(n、3)符号生成器で(n、4)符号を生成するために追加的に使用される。前記乗算器511、512、513、514は入力情報ビット(a0、a1、a2、a3)と最左側符号ビットが穿孔されたW1、W2、W4、W8を乗算し、穿孔されたWj(j=0、1、...、15)符号を生成するのに必要な穿孔された一次リードミュラーベイシス符号を選択する動作を遂行する。
【0027】
例えば、前記入力情報ビット(a3、a2、a1、a0)が二進数“1001”である場合、前記乗算器511、512、513、514は前記穿孔された一次リードミュラーベイシス符号中でW8とW1を選択して、前記入力情報ビットが示す十進数“9”に対応するW9を生成する。合算器505は前記入力情報ビット(a3、a2、a1、a0)により選択された一次リードミュラーベイシス符号を合算してシンプレックス符号語を生成する。
【0028】
このように、前記シンプレックス符号器101は(15、4)シンプレックス符号語をインタリーバ102に出力する。前記インタリーバ102は前記(15、4)シンプレックス符号を列置換(column permutation)する。前記列置換により前記(15、4)シンプレックス符号語は、特定形態を有するようになり、前記特定形態の特性は、n個の符号シンボルが反復されても、長さnに対する最適の性能を有する符号になるようにする。
【0029】
前記インタリーバ102で(15、4)シンプレックス符号語を生成するための列置換の形態は下記のようである。[S1,S2,S3,S4,S5,S6,S7,S8,S9,S10,S11,S12,S13,S14,S15]→[S1,S2,S4,S8,S14,S13,S11,S7,S5,S3,S12,S10,S15,S9,S6]
前記(n、4)符号を生成するための列置換は、n mod 15=5(即ち、n=5、20、35、50、...、)の場合を除いては全てのn値に対して最適の性能を有する(n、4)符号を生成し、n mod 15=5の場合は、前記nの長さを有する最適符号で最小距離の差が1である(n、4)符号を生成する。ここで、前記インタリーバ102で遂行する前記列置換は、入力された(15、4)シンプレックス符号を反復して生成することができるすべての長さnに対して加重値分布が最適になるように、即ち、前記nの値に関係なし前記(n、4)符号が最適符号になるように再配列したものである。
【0030】
前記列置換されたシンプレックス符号は反復器103に入力される。前記反復器103は前記列置換された(15、4)シンプレックス符号を制御器104の制御下で反復する。前記制御器104はn値に応じて反復された置換された(15、4)シンプレックス符号が出力されるように前記反復器103を制御する。
【0031】
前記反復器103と制御器104の動作に対する理解を助けるために、列置換された(n、4)シンプレックス符号に(20、4)符号を生成する過程を説明する。前記反復器103は前記列置換された(15、4)シンプレックス符号をS1、S2、S4、S8、S14、S13、S11、S7、S5、S3、S12、S10、S15、S9、S6、S1、S2、S4、S8、S14、S13、S11、S7、S5、S3、S12、S10、S15、S9、S6、...の順序に反復させ、(n、4)符号で前記nが20であると仮定する場合、即ち前記(n、4)符号が(20、4)符号である場合、前記制御器104は20の長さを有するように前記反復器103を制御する。即ち、前記制御器104は前記反復器103の出力がS1、S2、S4、S8、S14、S13、S11、S7、S5、S3、S12、S10、S15、S9、S6、S1、S2、S4、S8、S14のみになるように前記反復器103を制御する。結局、前記反復器103で出力される符号は、反復された符号の数がnになるまで、4ビットに構成された入力ビット列に対して置換された(15、4)シンプレックス符号を順次、反復する方法で生成される。即ち、前記制御器は(n、4)符号の前記nの長さに該当するように前記反復器103の出力信号を制御するようになり、4ビットに構成された入力ビット列に対する反復器103の出力は前記nの値に関わらず、常に最適符号になる。
【0032】
次に、(n、4)符号を復号する過程について前記図2を参照して説明する。
前記図2を参照して復号器の動作を説明すると、前記図1に示されている反復器103で出力された(n、4)符号は累算器(Accumulator)201に入力される。前記累算器201は制御器202の制御下で動作する。前記制御器202は前記(n、4)符号のシンボルを15個単位に区分し、前記反復されたシンボルが累算されるように前記累算器201を制御する。前記累算器201は累算された(n、4)符号を(15、4)シンプレックス符号に変換してデインタリーバ203に出力する。前記デインタリーバ203は前記置換された(15、4)シンプレックス符号を前記図1に示されているインタリーバ102で遂行した列置換を逆に遂行して元のシンプレックス符号シンボルの順序通り変換して0挿入器204に出力する。ここで、前記デインタリーバ203は予め前記インタリーバ102とその列置換規則が前もって設定されているので、前記列置換を逆に遂行することができる。
【0033】
ここで、前記逆列置換中、(15、4)符号に対する逆列置換は下記のようである。[S1,S2,S4,S8,S14,S13,S11, S7,S5,S3,S12,S10,S15,S9,S6]→[S1,S2,S3,S4,S5,S6,S7,S8,S9,S10,S11,S12,S13,S14,S15]
前記0挿入器204は前記デインタリーバ203で出力した逆列置換された(15、4)シンプレックス符号の最左側符号シンボルの先に0を挿入して前記逆列置換された(15、4)シンプレックス符号を一次リードミュラー符号に変換する。前記逆高速アダマール変換器205は前記(16、4)一次リードミュラー符号の逆高速アダマール変換を通じて前記(16、4) 一次リードミュラー符号を入力情報ビット(a0、a1、a2、a3)に復号して出力する。前記逆高速アダマール変換は一次リードミュラー符号を迅速に復号することができる利点があり、一次リードミュラー符号を復号させるハードウェアの構造の複雑性も低減させる。
【0034】
一方、本発明のさらに他の実施形態による(15、4)シンプレックス符号及び(7、3)シンプレックス符号を生成するシンプレックス符号器について図3を参照して説明する。前記図3にも示されたように、前記シンプレックス符号器の代わりに、前掲の表1及び表2を貯蔵するメモリを使用することができるのは自明であろう。
【0035】
前記図3は本発明の一実施形態による(15、4)符号と(7、3)符号を全て生成することができるシンプレックス符号器を示したものである。ここで、前記(15、4)シンプレックス符号を生成する構造は、前記図5で説明した(15、4)シンプレックス符号を生成する構造と同一である。また、前記(7、3)シンプレックス符号を生成する構造は、前記図4で説明した(7、3)シンプレックス符号を生成する構造と同一である。従って、前記(7、3)及び前記(15、4)シンプレックス符号はスイッチ(switch)303により選択的に生成することができる。即ち、(15、4)シンプレックス符号語を生成する場合、前記制御器104は一次リードミュラーベイシス符号発生器301の出力がW1、W2、W4、W8になるように制御し、前記一次リードミュラーベイシス符号発生器301からW1、W2、W4のみが出力されるように制御するものである。このように、前記図3では前記スイッチ303の動作を除いては残りの構造及び動作が同一であるので、その詳細な説明を省略する。
【0036】
【発明の効果】
上述したような本発明は、(n、k)ブロック符号を生成することにおいて、最小距離を最適化させ、ハードウェア構成の複雑度を簡略化させる利点を有する。そして、情報ビットが異なる、即ち符号率が異なる符号を生成する時、同一のハードウェア構成を利用することにより、符号生成による符号器数を減少させ、符号器と復号器構造を簡単にするという利点を有し、従って、サイズを減少させる利点を有する。
【図面の簡単な説明】
【図1】本発明による(n、3)符号及び(n、4)符号を生成する符号器の内部構成を示したブロック図である。
【図2】本発明による(n、3)符号及び(n、4)符号を復号する復号器の内部構成を示したブロック図である。
【図3】本発明の一実施形態による(15、4)符号及び(7、3)符号を生成するシンプレックス符号器の内部構成を示したブロック図である。
【図4】本発明の他の実施形態による(7、3)符号を生成するシンプレックス符号器の内部構成を示したブロック図である。
【図5】本発明のさらに他の実施形態による(15、4)符号を生成するシンプレックス符号器の内部構成を示したブロック図である。
【符号の説明】
101…シンプレックス符号器
102…インタリーバ
103…反復器
104,202…制御器
201…累算器
203…デインタリーバ
204…0挿入器
205…逆高速アダマール変換器
303…スイッチ
311〜314,411〜413,511〜514…乗算器
401…リードミュラー符号発生器
405,505…合算器
301,501…リードミュラーベイシス発生器
Claims (24)
- 3ビットに構成された入力情報ビット列をn符号化シンボルに構成された(n、3)符号語に符号化する装置において、
n>Pに対して、前記入力情報ビット列から長さ(P+1)符号化シンボルに構成された一次リードミュラー符号語を生成し、前記生成された長さ(P+1)の一次リードミュラー符号化シンボル中、一番目の位置の符号化シンボルを穿孔して(P、3)シンプレックス符号語を生成するシンプレックス符号器と、
前記生成された(P、3)シンプレックス符号語のP符号化シンボルを予め設定した特定パターンによって列置換するインタリーバと、
反復された符号語の個数がnになるまで、前記列置換された(P、3)符号語を反復し、前記反復されたn個の符号化シンボルに構成された(n、3)符号語に出力する反復器と
を含むことを特徴とする装置。 - 前記k=3である場合、前記(P、3)シンプレックス符号語は下記パターンによって列置換することを特徴とする請求項1に記載の前記装置。[S1,S2,S3,S4,S5,S6,S7]→[S1,S2,S4,S7,S3,S5,S6]
ただし、前記パターンでSjは前記(P、3)シンプレックス符号語を構成するj番目の符号化シンボルである。 - 4ビットに構成された入力情報ビット列をn符号化シンボルに構成された(n、4)符号語に符号化する装置において、
n>Pに対して、前記入力情報ビット列から長さ(P+1)の符号化シンボルに構成された一次リードミュラー符号語を生成し、前記生成された長さ(P+1)の一次リードミュラー符号化シンボル中、一番目の位置の符号化シンボルを穿孔して(P、4)シンプレックス符号語を生成するシンプレックス符号器と、
前記生成された(P、4)シンプレックス符号語のP符号化シンボルを予め設定した特定パターンによって列置換するインタリーバと、
反復された符号語の個数がnになるまで、前記列置換された(P、4)符号語を反復し、前記反復されたn個の符号化シンボルに構成された(n、4)符号語に出力する反復器と
を含むことを特徴とする装置。 - 前記k=4である場合、前記(P、4)シンプレックス符号語は下記パターンによって列置換することを特徴とする請求項3に記載の装置。
[S1,S2,S3,S4,S5,S6,S7,S8,S9,S10,S11,S12,S13,S14,S15]→[S1,S2,S4,S8,S14,S13,S11,S7,S5,S3,S12,S10,S15,S9,S6]
ただし、前記パターンでSjは前記(P、4)シンプレックス符号語を構成するj番目の符号化シンボルである。 - 3ビットに構成された入力情報ビット列をn符号化シンボルに構成された(n、3)符号語に符号化する方法において、
n>Pに対して、前記入力情報ビット列から長さ(P+1)符号化シンボルに構成された一次リードミュラー符号語を生成し、前記生成された長さ(P+1)の一次リードミュラー符号化シンボル中、一番目の位置の符号化シンボルを穿孔して(P、3)シンプレックス符号語を生成する過程と、
前記生成された(P、3)シンプレックス符号語のP符号化シンボルを予め設定した特定パターンによって列置換する過程と、
反復された符号語の個数がnになるまで、前記列置換された(P、3)符号語を反復し、前記反復されたn個の符号化シンボルに構成された(n、3)符号語に出力する過程と
を含むことを特徴とする方法。 - 前記k=3である場合、前記(P、3)シンプレックス符号語は下記パターンによって列置換することを特徴とする請求項5に記載の方法。
[S1,S2,S3,S4,S5,S6,S7]→[S1,S2,S4,S7,S3,S5,S6]
ただし、前記パターンでSjは前記(P、3)シンプレックス符号語を構成するj番目の符号化シンボルである。 - 4ビットに構成された入力情報ビット列をn符号化シンボルに構成された(n、4)符号語に符号化する方法において、
n>Pに対して、前記入力情報ビット列から長さ(P+1)の符号化シンボルに構成された一次リードミュラー符号語を生成し、前記生成された長さ(P+1)の一次リードミュラー符号化シンボル中、一番目の位置の符号化シンボルを穿孔して(P、4)シンプレックス符号語を生成する過程と、
前記生成された(P、4)シンプレックス符号語のP符号化シンボルを予め設定した特定パターンによって列置換する過程と、
反復された符号語の個数がnになるまで、前記列置換された(P、4)符号語を反復し、前記反復されたn個の符号化シンボルに構成された(n、4)符号語を出力する過程と
を含むことを特徴とする方法。 - 前記k=4である場合、前記(P、4)シンプレックス符号語は下記パターンによって列置換することを特徴とする請求項7に記載の方法。
[S1,S2,S3,S4,S5,S6,S7,S8,S9,S10,S11,S12,S13,S14,S15]→[S1,S2,S4,S8,S14,S13,S11,S7,S5,S3,S12,S10,S15,S9,S6]
ただし、前記パターンでSjは前記(P、4)シンプレックス符号語を構成するj番目の符号化シンボルである。 - 送信器で伝送した、3ビットに構成された入力情報ビット列を(P、3)シンプレックス符号語に生成し、前記生成した(P、3)シンプレックス符号語を特定パターンによって列置換した後、所定制御下で反復して伝送した最適(n、3)符号語を復号する復号化装置において、
所定制御下で、前記(n、3)符号語を構成する符号化シンボルを7個単位に分割累算して(P、3)符号語に出力する累算器と、
前記(P、3)符号語を前記送信器で列置換した順序と逆に列置換して出力するデインタリーバと、
前記逆列置換された(P、3)シンプレックス符号語の一番目の符号化シンボルの先に0を挿入して(P+1、3)一次リードミュラー符号語に出力する0挿入器と、
前記(P+1、3)一次リードミュラー符号語を逆高速アダマール変換して3ビットに構成された入力情報ビット列に出力する逆高速アダマール変換器と
を含むことを特徴とする装置。 - 前記k=3である場合、前記送信器は前記(P、3)シンプレックス符号語を下記パターンによって列置換することを特徴とする請求項9に記載の装置。
[S1,S2,S3,S4,S5,S6,S7]→[S1,S2,S4,S7,S3,S5,S6]
ただし、前記パターンでSjは前記(P、3)シンプレックス符号語を構成するj番目の符号化シンボルである。 - 前記k=3である場合、前記デインタリーバは下記パターンによって前記累算器で出力された(P、3)シンプレックス符号語を逆列置換することを特徴とする請求項10に記載の装置。
[S1,S2,S4,S7,S3,S5,S6]→[S1,S2,S3,S4,S5,S6,S7]
ただし、前記パターンでSjは前記(P、3)符号語を構成するj番目の符号化シンボルである。 - 送信器で伝送した、4ビットに構成された入力情報ビット列を(P、4)シンプレックス符号語に生成し、前記生成した(P、4)シンプレックス符号語を特定パターンによって列置換した後、所定制御下で反復して伝送した最適(n、4)符号語を復号する復号化装置において、
所定制御下で、前記(n、4)符号語を構成する符号化シンボルを15個単位に分割累算して(P、4)符号語に出力する累算器と、
前記(P、4)符号語を前記送信器で列置換した順序と逆に列置換して出力するデインタリーバと、
前記逆列置換された(P、4)シンプレックス符号語の一番目の符号化シンボルの先に0を挿入して(P+1、4)一次リードミュラー符号語に出力する0挿入器と、
前記(P+1、4)一次リードミュラー符号語を逆高速アダマール変換して4ビットに構成された入力情報ビット列に出力する逆高速アダマール変換器と
を含むことを特徴とする装置。 - 前記k=4である場合、前記送信器は前記(P、4)シンプレックス符号語を下記パターンによって列置換することを特徴とする請求項12に記載の装置。
[S1,S2,S3,S4,S5,S6,S7,S8,S9,S10,S11,S12,S13,S14,S15]→[S1,S2,S4,S8,S14,S13,S11,S7,S5,S3,S12,S10,S15,S9,S6]
ただし、前記パターンでSjは前記(P、4)シンプレックス符号語を構成するj番目の符号化シンボルである。 - 送信器で伝送した、3ビットに構成された入力情報ビット列を(P、3)シンプレックス符号語に生成し、前記生成した(P、3)シンプレックス符号語を特定パターンによって列置換した後、所定制御下で反復して伝送した最適(n、3)符号語を復号する方法において、
所定制御下で、前記(n、3)符号語を構成する符号化シンボルを7個単位に分割累算して(P、3)符号語に出力する過程と、
前記(P、3)符号語を前記送信器側で列置換した順序と逆に列置換して出力する過程と、
前記逆列置換された(P、3)シンプレックス符号語の一番目の符号化シンボルの先に0を挿入して(P+1、3)一次リードミュラー符号語に出力する過程と、
前記(P+1、3)一次リードミュラー符号語を逆高速アダマール変換して3ビットに構成された入力情報ビット列に出力する過程と
を含むことを特徴とする方法。 - 前記k=3である場合、前記送信器は前記(P、3)シンプレックス符号語を下記パターンによって列置換することを特徴とする請求項15に記載の方法。
[S1,S2,S3,S4,S5,S6,S7]→[S1,S2,S4,S7,S3,S5,S6]
ただし、前記パターンでSjは前記(P、3)シンプレックス符号語を構成するj番目の符号化シンボルである。 - 前記k=3である場合、前記デインタリーバは下記パターンによって前記累算された(P、3)符号語を逆列置換することを特徴とする請求項16に記載の方法。
[S1,S2,S4,S7,S3,S5,S6]→[S1,S2,S3,S4,S5,S6,S7]
ただし、前記パターンでSjは前記(P、3)符号語を構成するj番目の符号化シンボルである。 - 送信器で伝送した、4ビットに構成された入力情報ビット列を(P、4)シンプレックス符号語に生成し、前記生成した(P、4)シンプレックス符号語を特定パターンによって列置換した後、所定制御下で反復して伝送した最適(n、4)符号語を復号する復号化方法において、
所定制御下で、前記(n、4)符号語を構成する符号化シンボルを15個単位に分割累算して(P、4)符号語に出力する過程と、
前記(P、4)符号語を前記送信器で列置換した順序と逆に列置換して出力する過程と、
前記逆列置換された(P、4)シンプレックス符号語の一番目の符号化シンボルの先に0を挿入して(P+1、4)一次リードミュラー符号語に出力する過程と、
前記(P+1、4)一次リードミュラー符号語を逆高速アダマール変換して4ビットに構成された入力情報ビット列に出力する過程と
を含むことを特徴とする方法。 - 前記k=4である場合、前記送信器は前記(P、4)シンプレックス符号語を下記パターンによって列置換することを特徴とする請求項18に記載の方法。
[S1,S2,S3,S4,S5,S6,S7,S8,S9,S10,S11,S12,S13,S14,S15]→[S1,S2,S4,S8,S14,S13,S11,S7,S5,S3,S12,S10,S15,S9,S6]
ただ、前記パターンでSjは前記(P、4)シンプレックス符号語を構成するj番目の符号化シンボルである。 - 前記k=4である場合、前記デインタリーバは下記パターンによって前記累算された(P、3)符号語を逆列置換することを特徴とする請求項19に記載の方法。
[S1,S2,S4,S8,S14,S13,S11,S7,S5,S3,S12,S10,S15,S9,S6]→[S1,S2,S3,S4,S5,S6,S7,S8,S9,S10,S11,S12,S13,S14,S15]
ただし、前記パターンでSjは前記(P、4)符号語を構成するj番目の符号化シンボルである。 - 3ビットに構成された入力情報ビット列をn符号化シンボルに構成された(n、3)符号語に符号化する装置において、
n>Pに対して、前記入力情報ビット列から長さ(P+1)符号化シンボルに構成された一次リードミュラー符号語を貯蔵し、前記貯蔵された長さ(P+1)の一次リードミュラー符号化シンボル中、一番目の位置の符号化シンボルを穿孔して(P、3)シンプレックス符号語を生成するメモリと、
前記生成された(P、3)シンプレックス符号語のP符号化シンボルを予め設定した特定パターンによって列置換するインタリーバと、
反復された符号語の個数がnになるまで、前記列置換された(P、3)符号語を反復し、前記反復されたn個の符号化シンボルに構成された最適の(n、3)符号語を出力する反復器と
を含むことを特徴とする装置。 - 前記k=3である場合、前記(P、3)シンプレックス符号語は下記パターンによって列置換することを特徴とする請求項21に記載の装置。[S1,S2,S3,S4,S5,S6,S7]→[S1,S2,S4,S7,S3,S5,S6]
ただし、前記パターンでSは前記(P、3)シンプレックス符号語を構成するそれぞれの符号化シンボルである。 - 4ビットに構成された入力情報ビット列をn符号化シンボルに構成された(n、4)符号語に符号化する装置において、
n>Pに対して、前記入力情報ビット列から長さ(P+1)の符号化シンボルに構成された一次リードミュラー符号語を貯蔵し、前記生成された長さ(P+1)の一次リードミュラー符号シンボル中、一番目の位置の符号化シンボルを穿孔して(P、4)シンプレックス符号語を生成するメモリと、
前記生成された(P、4)シンプレックス符号語のP符号化シンボルを予め設定した特定パターンによって列置換するインタリーバと、
反復された符号語の個数がnになるまで、前記列置換された(P、4)符号語を反復し、前記反復されたn個の符号化シンボルに構成された(n、4)符号語を出力する反復器と
を含むことを特徴とする装置。 - 前記k=4である場合、前記(P、4)シンプレックス符号語は下記パターンによって列置換することを特徴とする請求項23に記載の装置。[S1,S2,S3,S4,S5,S6,S7,S8,S9,S10,S11,S12,S13,S14,S15]→[S1,S2,S4,S8,S14,S13,S11,S7,S5,S3,S12,S10,S15,S9,S6]
ただし、前記パターンでSは前記(P、4)シンプレックス符号語を構成するそれぞれの符号化シンボルである。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2000/58966 | 2000-10-06 | ||
KR20000058966 | 2000-10-06 | ||
PCT/KR2001/001649 WO2002029976A1 (en) | 2000-10-06 | 2001-09-29 | APPARATUS AND METHOD FOR GENERATING (n,3) CODE AND (n,4) CODE USING SIMPLEX CODES |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3454816B1 JP3454816B1 (ja) | 2003-10-06 |
JP2004511161A true JP2004511161A (ja) | 2004-04-08 |
Family
ID=19692315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002533475A Expired - Fee Related JP3454816B1 (ja) | 2000-10-06 | 2001-09-29 | シンプレックス符号を使用した(n、3)符号と(n、4)符号を生成する装置及び方法 |
Country Status (9)
Country | Link |
---|---|
US (2) | US6851085B2 (ja) |
EP (1) | EP1195911B1 (ja) |
JP (1) | JP3454816B1 (ja) |
KR (1) | KR100434467B1 (ja) |
CN (1) | CN1179489C (ja) |
AU (1) | AU766022B2 (ja) |
DE (1) | DE60125119T2 (ja) |
RU (1) | RU2234187C2 (ja) |
WO (1) | WO2002029976A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100510643B1 (ko) * | 2000-11-01 | 2005-08-30 | 엘지전자 주식회사 | 이동통신 시스템에서의 인터리빙 방법 |
CN1264279C (zh) * | 2001-02-15 | 2006-07-12 | 三星电子株式会社 | 在移动通信系统中编码/解码信道的设备和方法 |
US7369633B2 (en) * | 2003-06-13 | 2008-05-06 | The Directv Group, Inc. | Method and apparatus for providing carrier synchronization in digital broadcast and interactive systems |
US8208499B2 (en) * | 2003-06-13 | 2012-06-26 | Dtvg Licensing, Inc. | Framing structure for digital broadcasting and interactive services |
US7721179B2 (en) * | 2004-09-15 | 2010-05-18 | Samsung Electronics Co., Ltd. | Method and apparatus for encoding/decoding transmission information in mobile telecommunication system |
WO2008001580A1 (fr) * | 2006-06-29 | 2008-01-03 | Nec Corporation | Dispositif de communication et procédé |
KR101422014B1 (ko) | 2007-05-10 | 2014-07-23 | 엘지전자 주식회사 | 기본 코드 반복 방식에 의한 긴 코드 생성 방법 및 이를이용한 제어 정보 전송 방법 |
KR101494028B1 (ko) * | 2007-05-16 | 2015-02-16 | 톰슨 라이센싱 | 신호를 인코딩 및 디코딩하는 장치 및 방법 |
KR101493999B1 (ko) | 2007-09-06 | 2015-02-17 | 삼성전자주식회사 | 선형 부호 생성 장치 및 방법 |
US20100231803A1 (en) | 2007-10-15 | 2010-09-16 | Thomson Licensing | High definition television transmission with mobile capability |
CN107070585B (zh) | 2007-10-15 | 2021-05-04 | 交互数字Ce专利控股公司 | 传达突发模式活动的装置和方法 |
US8345794B2 (en) * | 2008-04-29 | 2013-01-01 | Qualcomm Incorporated | Encoded control channel information interleaving |
US20100084468A1 (en) * | 2008-10-02 | 2010-04-08 | Silverbrook Research Pty Ltd | Method of imaging coding pattern comprising columns and rows of coordinate data |
US8774123B1 (en) * | 2010-04-01 | 2014-07-08 | Telefonaktiebolaget L M Ericsson (Publ) | System and method for signaling control information in a mobile communication network |
WO2011126330A2 (ko) * | 2010-04-07 | 2011-10-13 | 엘지전자 주식회사 | 정보 전송 방법 및 송신기 |
EP2569865B1 (en) * | 2010-05-11 | 2016-06-29 | LG Electronics Inc. | Enhanced block coding method based on small size block code |
US8245116B2 (en) * | 2011-01-14 | 2012-08-14 | Mitsubishi Electric Research Laboratories, Inc. | Method for performing soft decision decoding of Euclidean space Reed-Muller codes |
WO2015003293A1 (zh) * | 2013-07-09 | 2015-01-15 | 海尔集团公司 | 一种双滚筒洗衣机 |
KR101865101B1 (ko) * | 2017-08-22 | 2018-06-07 | 연세대학교 산학협력단 | 분산 저장 시스템에서 천공 심플렉스 부호 사용 방법 및 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5909434A (en) * | 1996-05-31 | 1999-06-01 | Qualcomm Incorporated | Bright and burst mode signaling data transmission in an adjustable rate wireless communication system |
CA2266283C (en) * | 1999-03-19 | 2006-07-11 | Wen Tong | Data interleaver and method of interleaving data |
KR100407942B1 (ko) * | 1999-11-19 | 2003-12-01 | 엘지전자 주식회사 | 이동통신 시스템에서 전송 포맷 조합 지시자를 전송하는 방법 |
CA2403622C (en) * | 2000-03-21 | 2008-02-19 | Samsung Electronics Co., Ltd. | Encoding apparatus and method in cdma communication system |
-
2001
- 2001-09-29 AU AU92429/01A patent/AU766022B2/en not_active Ceased
- 2001-09-29 CN CNB018030157A patent/CN1179489C/zh not_active Expired - Fee Related
- 2001-09-29 JP JP2002533475A patent/JP3454816B1/ja not_active Expired - Fee Related
- 2001-09-29 RU RU2002114861/09A patent/RU2234187C2/ru not_active IP Right Cessation
- 2001-09-29 WO PCT/KR2001/001649 patent/WO2002029976A1/en active IP Right Grant
- 2001-10-05 EP EP01123865A patent/EP1195911B1/en not_active Expired - Lifetime
- 2001-10-05 DE DE60125119T patent/DE60125119T2/de not_active Expired - Lifetime
- 2001-10-06 KR KR10-2001-0061690A patent/KR100434467B1/ko not_active IP Right Cessation
- 2001-10-09 US US09/974,640 patent/US6851085B2/en not_active Expired - Fee Related
-
2004
- 2004-05-18 US US10/848,033 patent/US7451382B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6851085B2 (en) | 2005-02-01 |
AU766022B2 (en) | 2003-10-09 |
EP1195911B1 (en) | 2006-12-13 |
US7451382B2 (en) | 2008-11-11 |
RU2002114861A (ru) | 2004-02-10 |
US20040208252A1 (en) | 2004-10-21 |
JP3454816B1 (ja) | 2003-10-06 |
CN1393054A (zh) | 2003-01-22 |
EP1195911A2 (en) | 2002-04-10 |
RU2234187C2 (ru) | 2004-08-10 |
US20020066060A1 (en) | 2002-05-30 |
KR100434467B1 (ko) | 2004-06-05 |
EP1195911A3 (en) | 2004-09-29 |
DE60125119T2 (de) | 2007-04-12 |
AU9242901A (en) | 2002-04-15 |
WO2002029976A1 (en) | 2002-04-11 |
DE60125119D1 (de) | 2007-01-25 |
KR20020027293A (ko) | 2002-04-13 |
CN1179489C (zh) | 2004-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004511161A (ja) | シンプレックス符号を使用した(n、3)符号と(n、4)符号を生成する装置及び方法 | |
EP0998072B1 (en) | Forward error correction for ARQ protocol | |
KR101611169B1 (ko) | 통신/방송 시스템에서 데이터 송수신 장치 및 방법 | |
Lee | New rate-compatible punctured convolutional codes for Viterbi decoding | |
KR101723258B1 (ko) | 통신 시스템에서 데이터 송수신 방법 및 장치 | |
KR101702358B1 (ko) | 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 | |
KR20150115950A (ko) | 레이트-매칭을 이용한 계산상 효율적인 컨볼루셔널 코딩 | |
KR20070059696A (ko) | 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법 | |
US20050152408A1 (en) | Apparatus and method for transmitting and receiving coded data by encoder having unequal error probability in mobile communication system | |
KR20030036660A (ko) | 비트 스트림을 인코딩하는 인코더 및 방법, 및 비트스트림을 디코딩하는 디코더 및 방법 | |
KR100429536B1 (ko) | 이동 통신 시스템에서 최적 (11,5) 부호어를부호화/복호화하는 장치 및 방법 | |
AU2002233767B2 (en) | Apparatus and method for coding/decoding channels in a mobile communication system | |
KR101772008B1 (ko) | 통신 및 방송시스템에서 송수신 방법 및 장치 | |
AU2002233767A1 (en) | Apparatus and method for coding/decoding channels in a mobile communication system | |
JP2006094012A (ja) | 符号化方法、復号処理方法および通信装置 | |
DK2495879T3 (en) | Channel coding method with variable length information using a (32, 11) -blokkode | |
KR100407328B1 (ko) | 이동통신시스템의채널부호화장치및방법 | |
JP2001326577A (ja) | 直接連接畳込み符号器、及び、直接連接畳込み符号化方法 | |
Usher et al. | Coding | |
JPH06284019A (ja) | 畳み込み符号化方法および誤り訂正符号化復号化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |