RU2234187C2 - Способ и устройство для формирования (n, 3) кода и (n, 4)кода с использованием симплексных кодов - Google Patents

Способ и устройство для формирования (n, 3) кода и (n, 4)кода с использованием симплексных кодов Download PDF

Info

Publication number
RU2234187C2
RU2234187C2 RU2002114861/09A RU2002114861A RU2234187C2 RU 2234187 C2 RU2234187 C2 RU 2234187C2 RU 2002114861/09 A RU2002114861/09 A RU 2002114861/09A RU 2002114861 A RU2002114861 A RU 2002114861A RU 2234187 C2 RU2234187 C2 RU 2234187C2
Authority
RU
Russia
Prior art keywords
codeword
code
simplex
columns
muller
Prior art date
Application number
RU2002114861/09A
Other languages
English (en)
Other versions
RU2002114861A (ru
Inventor
Дзае-Йоел КИМ (KR)
Дзае-Йоел КИМ
Сунг-Ох ХВАНГ (KR)
Сунг-Ох ХВАНГ
Original Assignee
Самсунг Электроникс Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Самсунг Электроникс Ко., Лтд. filed Critical Самсунг Электроникс Ко., Лтд.
Publication of RU2002114861A publication Critical patent/RU2002114861A/ru
Application granted granted Critical
Publication of RU2234187C2 publication Critical patent/RU2234187C2/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)

Abstract

Изобретение относится к системам подвижной связи. Технический результат заключается в формировании (n, 3) и (n, 4) кодов с оптимальным минимильным расстоянием независимо от скорости кодирования, упрощении аппаратных средств кодирования. Устройство содержит симплексный кодер для формирования кодового слова Рида-Маллера первого порядка, а также для выкалывания первого кодового символа из кодового слова, перемежитель, предназначенный для перестановки кодовых символов слова столбцами согласно заданной конфигурации, и повторитель переставленного столбцами кодового слова. 10 с. и 14 з.п.ф-лы, 2 табл., 5 ил.

Description

Область техники, к которой относится изобретение
Настоящее изобретение относится к системе мобильной связи и, в частности, к способу и устройству для формирования (n, 3) кода и (n, 4) кода с использованием симплексных кодов.
Уровень техники
Будущая система мобильной связи, основанная на системе связи множественного доступа с кодовым разделением каналов (CDMA, МДКР), известная как "IMT 2000" (международные мобильные телекоммуникации), передает данные для речевых услуг, данные для услуг передачи изображения, а также данные управления, необходимые для обеспечения таких услуг. Способность минимизировать ошибки, создаваемые во время передачи данных, является критической для улучшения качества услуг. С этой целью для того, чтобы исправлять ошибки битов данных, используются коды исправления ошибок. Назначение использования исправления ошибок заключается в том, чтобы минимизировать скорость передачи битов данных в передаваемых данных, и, в связи с этим, важно использовать оптимальные коды исправления ошибок.
Обычно используются линейные коды в качестве кодов исправления ошибок, поскольку анализ их характеристик является относительно простым процессом. Характеристика линейных кодов измеряется посредством распределения хеммингова расстояния в кодовых словах исправления ошибок. Хеммингово расстояние определяется как число символов, отличных от нуля, в каждом кодовом слове. Для кодового слова вида "0111" хеммингово расстояние равно 3. Наименьшее хеммингово расстояние называется минимальным расстоянием. Когда минимальное расстояние кодовых слов увеличивается, характеристика исправления ошибок кодовых слов также увеличивается. Соответственно, оптимальный код является кодовым словом с минимальным расстоянием и, таким образом, оптимальной характеристикой исправления ошибок.
Подробности описания минимального расстояния между кодами, соответствующими входному и выходному сигналу двоичных линейных кодов, такого, чтобы составить двоичные линейные коды оптимальными по длине кодовых символов, кодированных из входного информационного битового потока, см. в работе: "An Updated Table of Minimum-Distance Bounds for Binary Linear Codes", A.E. Brouwer and Tom Verhoeff, IEEE Transactions on Information Theory, Vol.39, No.2, March 1993.
В (n, k) блочном коде n обозначает число кодовых символов, а k обозначает число входных информационных битов. Частота кодирования (n, k) блочного кода составляет k/n.
Если k равно 3 или 4, то для формирования (n, 3) или (n, 4) кода с различными частотами кодирования используются различные кодеры. Таким образом, использование многочисленных кодеров для формирования (n, 3) кода или (n, 4) кода приводит к увеличению структурной сложности и к увеличенным габаритам кодеров и декодеров.
Сущность изобретения
Следовательно, задача настоящего изобретения заключается в том, чтобы создать способ и устройство для формирования (n, 3) кодов с оптимальным минимальным расстоянием независимо от частот кодирования.
Также, задача настоящего изобретения заключается в том, чтобы создать способ и устройство для формирования (n, 4) кодов с оптимальным минимальным расстоянием независимо от частот кодирования.
Другая задача настоящего изобретения заключается в том, чтобы создать устройство для кодирования и способ формирования (n, 3) кодов и (n, 4) кодов независимо от частот кодирования.
Следующая задача настоящего изобретения заключается в том, чтобы создать способ и устройство для формирования (n, 3) кодов с оптимальным минимальным расстоянием независимо от частот кодирования, согласно заданной конфигурации перемежения.
Еще задача настоящего изобретения заключается в том, чтобы создать способ и устройство для формирования (n, 4) кодов с оптимальным минимальным расстоянием независимо от частот кодирования, согласно заданной конфигурации перемежения.
Еще одна задача настоящего изобретения заключается в том, чтобы создать способ и устройство для декодирования сигнала, кодированного (n, 3) кодером.
Также еще одна задача настоящего изобретения заключается в том, чтобы создать способ и устройство для декодирования сигнала, кодированного (n, 4) кодером.
Эти и другие задачи решаются посредством создания способа и устройства для формирования (n, 3) кода и (n, 4) кода с использованием симплексных кодов.
Согласно одному аспекту настоящего изобретения, для того, чтобы закодировать информационный битовый поток с тремя битами в (n, 3) кодовое слово с n кодовыми символами в устройстве для кодирования, симплексный кодер формирует кодовое слово Рида-Маллера первого порядка с (Р+1) кодовыми символами из входного информационного битового потока для n>Р и выкалывает первый кодовый символ из (Р+1) кодовых символов Рида-Маллера первого порядка для создания (Р, 3) симплексного кодового слова. Перемежитель переставляет Р кодовых символов (Р, 3) симплексного кодового слова столбцами согласно заданной конфигурации. Повторитель повторяет переставленное столбцами (Р, 3) кодовое слово при заданном управлении и выводит (n, 3) кодовое слово с повторяющимися n кодовыми символами.
Согласно другому аспекту настоящего изобретения, для того, чтобы закодировать информационный битовый поток с 3 битами в (n, 3) кодовое слово с n кодовыми символами в способе кодирования, кодовое слово Рида-Маллера первого порядка с (Р+1) кодовыми символами сначала формируют из входного информационного битового потока для n>Р и первый кодовый символ из (Р+1) кодовых символов Рида-Маллера первого порядка выкалывают для создания (Р, 3) симплексного кодового слова. Р кодовых символов (Р, 3) симплексного кодового слова переставляют столбцами согласно заданной конфигурации. Переставленное столбцами (Р, 3) кодовое слово повторяют при заданном управлении, и в результате создают (n, 3) кодовое слово с повторяющимися n кодовыми символами.
Краткое описание чертежей
В дальнейшем изобретение поясняется описанием конкретных вариантов его осуществления со ссылками на сопровождающие чертежи, на которых:
фиг.1 изображает блок-схему устройства кодирования, предназначенного для формирования (n, 3) кодов и (n, 4) кодов согласно настоящему изобретению,
фиг.2 изображает блок-схему устройства декодирования, предназначенного для декодирования (n, 3) кодов и (n, 4) кодов согласно настоящему изобретению,
фиг.3 изображает блок-схему симплексного кодера для формирования (15, 4) кода и (7, 3) кода согласно варианту осуществления настоящего изобретения,
фиг.4 изображает блок-схему симплексного кодера для формирования (7, 3) кодов согласно другому варианту осуществления настоящего изобретения и
фиг.5 изображает блок-схему симплексного кодера для формирования (15, 4) кода согласно второму варианту осуществления настоящего изобретения.
Подробное описание предпочтительных вариантов осуществления
Ниже будут описаны предпочтительные варианты осуществления настоящего изобретения со ссылками на сопровождающие чертежи. В последующем описании хорошо известные функции или конструкции подробно не описываются, так как они могли бы загромоздить изобретение излишними подробностями.
Фиг.1 изображает блок-схему устройства для кодирования, предназначенного для формирования (n, 3) кодов и (n, 4) кодов согласно настоящему изобретению. Со ссылкой на фиг.1 будет дано описание формирования (n, 3) кодов и (n, 4) кодов.
Что касается формирования (n, 3) кода, симплексный кодер 101 формирует симплексное кодовое слово. Симплексное кодовое слово создается посредством выкалывания первого столбца (mxm) кодов Рида-Маллера первого порядка. Из (2k, k) кодов Рида-Маллера первого порядка симплексные кодовые слова принимают форму (2k-1, k). Для формирования (n, 3) кодов требуются (7, 3) симплексные кодовые слова. Нижеприведенная таблица 1 представляет список (8, 3) кодов Рида-Маллера первого порядка, а (7, 3) симплексные кодовые слова создаются посредством выкалывания первого столбца, т.е. выделенных жирным шрифтом кодовых символов кодов Рида-Маллера первого порядка.
Figure 00000002
Симплексный кодер 101, который формирует симплексные кодовые слова из кодов Рида-Маллера первого порядка, как видно из таблицы 1, будет описан со ссылкой на фиг.4.
Фиг.4 изображает блок-схему симплексного кодера для формирования (7, 3) симплексных кодов согласно варианту осуществления настоящего изобретения. Хотя симплексный кодер для формирования (7, 3) симплексных кодов предложен отдельно в варианте осуществления настоящего изобретения для иллюстративных целей, симплексный кодер можно заменить запоминающим устройством, которое запоминает (7, 3) симплексные коды, показанные в таблице 1.
Генератор 401 основных кодов Рида-Маллера первого порядка генерирует основные коды Рида-Маллера первого порядка W1, W2 и W4 для использования при генерации кодов Рида-Маллера первого порядка W0-W7. Крайние левые кодовые биты "0" кодов W1, W2 и W4 выкалываются. Причина использования выколотых кодов Рида-Маллера первого порядка состоит в том, чтобы сформировать симплексные кодовые слова. Умножители 411, 412 и 413 умножают входные информационные биты (а0, a1, a2) на коды W1, W2 и W4 с крайними левыми кодовыми битами, выколотыми для того, чтобы выбрать некоторые из выколотых основных кодов Рида-Маллера первого порядка, необходимых для генерации выколотого кода Wj (j=0, 1,... , 7).
Например, если информационные биты (а2, a1, а0) являются двоичными битами "101", то умножители 411, 412 и 413 выбирают W4 и W1 среди выколотых основных кодов Рида-Маллера первого порядка, чтобы генерировать код W5, соответствующий десятичному числу "5", указанному входными информационными битами. Сумматор 405 суммирует основные коды Рида-Маллера первого порядка, выбранные информационными битами (a2, a1, а0), и затем формирует симплексное кодовое слово. То есть, код Рида-Маллера первого порядка, который выбран так, чтобы согласовываться с каждым информационным битом, содержащимся в информационном битовом потоке, прибавляется, чтобы таким образом формировать симплексное кодовое слово.
Симплексный кодер 101 выводит (7, 3) симплексное кодовое слово в перемежитель 102. Перемежитель 102 переставляет (7, 3) симплексное кодовое слово столбцами согласно заданной конфигурации перемежения. После перестановки столбцами (7, 3) симплексное кодовое слово принимает конкретную форму, которая делает результирующий код оптимальным для длины n, несмотря на повторение n кодовых символов. То есть, (7, 3) симплексное кодовое слово преобразуется в оптимальное кодовое слово посредством перестановки столбцами.
Для формирования (n, 3) кода перестановка столбцами выполняется следующим образом:
[S1, S2, S3, S4, S5, S6, S7]→ [S1, S2, S4, S7, S3, S5, S6],
где Sj (j=0, 1,... , 7) представляет j-й символ (7, 3) симплексного кода.
Переставленный, т.е. переупорядоченный, симплексный код показывает оптимальную характеристику для длины n, даже несмотря на то, что он разделяется на длину n. Здесь перестановка столбцами, выполняемая перемежителем 102, представляет собой процесс переупорядочения входного (7, 3) симплексного кода так, чтобы он имел оптимальное весовое распределение для всей длины n, неоднократно генерируемой, т.е. чтобы реализовать (n, 3) код, который должен быть оптимальным кодом независимо от длины n.
Переставленный столбцами симплексный код подается на вход повторителя 103. Повторитель 103 повторяет переставленный столбцами (7, 3) симплексный код под управлением контроллера 104. Контроллер 104 управляет повторителем 103 так, чтобы тот выводил переставленные символы (7, 3) симплексного кода, которые последовательно повторяются до n.
В качестве примера, для лучшего понимания функционирования повторителя 103 и контроллера 104, будет описано формирование (10, 3) кода.
Повторитель 103 повторяет переставленный столбцами (7, 3) симплексный код последовательно, то есть в порядке S1, S2, S4, S7, S3, S5, S6, S1, S2, S4, S7, S3, S5, S6… . И поскольку n для (n, 3) кода равно 10, т.е. (n, 3) равно (10, 3), то контроллер 104 управляет повторителем 103 так, чтобы длина была равна 10. То есть контроллер 104 управляет выходным сигналом повторителя так, чтобы были только S1, S2, S4, S7, S3, S5, S6, S1, S2, S4. Итак, выходные коды повторителя 103 генерируются таким образом, что переставленный (7, 3) симплексный код для k=3 последовательно повторяется до тех пор, пока число повторенных кодов не станет равным n. То есть, контроллер 104 управляет выходными сигналами повторителя 103 так, чтобы они соответствовали длине n кода (n, 3) и, следовательно, выходной сигнал повторителя 103 для k=3 всегда являлся оптимальным кодом независимо от длины n.
Фиг.2 изображает блок-схему устройства для декодирования, предназначенного для декодирования (n, 3) кода и (n, 4) кода согласно настоящему изобретению. Соответственно, со ссылкой на фиг.2 ниже будет дано описание декодирования (n, 3) кода и декодирования (n, 4) кода.
Что касается декодирования (n, 3) кода, (n, 3) код, выходящий из повторителя, показанного на фиг.1, подается на вход накапливающего сумматора 201. Накапливающий сумматор 201 работает под управлением контроллера 202. Если код, принятый из кодера, является (n, 3) кодом, то контроллер 202 управляет накапливающим сумматором 201 так, чтобы он разделял (n, 3) кодовые символы на основе семи символов и накапливал повторяющиеся символы. Накапливающий сумматор 201 преобразует накопленный (n, 3) код в (7, 3) симплексный код. Обращенный перемежитель 203 восстанавливает переставленный (7, 3) симплексный код в первоначальный порядок кодовых символов посредством обратной перестановки и выводит восстановленный (7, 3) симплексный код в блок 204 вставки нуля. Обращенный перемежитель 203 может выполнять обратную перестановку столбца, поскольку между перемежителем 102 и обращенным перемежителем 203 задается закон перестановки столбца.
Код (7, 3) обратно переставляется столбцами согласно конфигурации перемежения следующим образом:
[S1, S2, S4, S7, S3, S5, S6]→ [S1, S2, S3, S4, S5, S6, S7]
Блок 204 вставки нуля преобразует обратно переставленный столбцами (7, 3) симплексный код в код Рида-Маллера первого порядка, вставляя 0 перед крайним левым кодовым символом обратно переставленного столбцами (7, 3) симплексного кода, принятого из обращенного перемежителя 203. Блок 205 быстрого обратного преобразования Адамара декодирует (8, 3) код Рида-Маллера первого порядка во входные информационные биты (a0, a1, а2) посредством быстрого обратного преобразования Адамара (8, 3) кода Рида-Маллера первого порядка. Быстрое обратное преобразование Адамара имеет достоинства быстрого декодирования кода Рида-Маллера первого порядка и уменьшенной сложности структуры аппаратных средств декодирования кода Рида-Маллера первого порядка.
Теперь со ссылкой на фиг.1 будет дано описание формирования (n, 4) кода.
Симплексный кодер 101 формирует симплексное кодовое слово. Симплексное кодовое слово создается из (mxm) кода Рида-Маллера первого порядка посредством выкалывания первого столбца. Симплексный код (2k-1, k) формируется из (2k, k) кода Рида - Маллера первого порядка.
Таблица 2 - (16, 4) коды Рида-Маллера первого порядка и (15, 4) симплексные коды.
Figure 00000003
Симплексный кодер 101, который формирует симплексные кодовые слова из кодов Рида-Маллера первого порядка, показанных в таблице 2, будет описан со ссылкой на фиг.5.
Фиг.5 изображает блок-схему симплексного кодера для формирования (15, 4) симплексных кодов согласно варианту осуществления настоящего изобретения. Хотя симплексный кодер для формирования (15, 4) симплексных кодов предлагается отдельно в варианте осуществления настоящего изобретения для иллюстративных целей, симплексный кодер можно заменить запоминающим устройством, которое запоминает (15, 4) симплексные коды, показанные в таблице 2.
Генератор 501 основных кодов Рида-Маллера первого порядка генерирует основные коды Рида-Маллера первого порядка W1, W2, W4 и W8 для использования при генерации кодов Рида-Маллера первого порядка от W0 до W15. Крайние левые кодовые биты "0" кодов W1, W2, W4 и W8 выкалываются. Причина использования выколотых кодов Рида-Маллера первого порядка состоит в том, чтобы сформировать симплексные кодовые слова. Код W8 дополнительно используется для того, чтобы сформировать (n, 4) коды в генераторе (n, 3) кодов. Умножители от 511 до 514 умножают входные информационные биты (а0, a1, a2, а3) на коды W1, W2, W4 и W8 с крайними левыми кодовыми битами, выколотыми для того, чтобы выбрать некоторые из выколотых основных кодов Рида-Маллера первого порядка, необходимых для генерации выколотого кода Wj(j=0, 1,... 15).
Например, если информационные биты (а3, а2, a1, а0) являются двоичными битами "1001", то умножители от 511 до 514 выбирают W8 и W1 среди выколотых основных кодов Рида-Маллера первого порядка, чтобы генерировать код W9, соответствующий десятичному числу "9", указанному входными информационными битами. Сумматор 505 суммирует основные коды Рида-Маллера первого порядка, выбранные информационными битами (а3, а2, a1, a0), и затем формирует симплексное кодовое слово.
Симплексный кодер 101 выводит (15, 4) симплексное кодовое слово в перемежитель 102. Перемежитель 102 переставляет (15, 4) симплексное кодовое слово столбцами согласно заданной конфигурации перемежения. После перестановки столбцами (15, 4) симплексное кодовое слово принимает конкретную форму, которая делает результирующий код оптимальным для длины n, несмотря на повторение n кодовых символов.
Перемежитель 102 выполняет перестановку столбца в (15, 4) симплексном кодовом слове согласно конфигурации перемежения:
[S1, S2, S3, S4, S5, S6, S7, S8, S9, S10, S11, S12, S13, S14, S15]→ [S1, S2, S4, S8, S14, S13, S11, S7, S5, S3, S12, S10, S15, S9, S6]
Кроме случая, в котором n mod 15=5 (то есть, n=5, 20, 35, 50,... ), (n, 4) коды с оптимальной характеристикой для n могут формироваться перестановкой столбца. В случае n mod 15=5 формируются (n, 4) коды, которые имеют минимальное расстояние, отличное от минимального расстояния оптимальных кодов длиной n на 1. Здесь перестановка столбцами, выполняемая в перемежителе 102, представляет собой процесс переупорядочения входных (15, 4) симплексных кодов так, чтобы они имели оптимальное весовое распределение для всей длины n, повторно генерируемой, т.е. чтобы иметь оптимальный (n, 4) код независимо от длины n.
Переставленный столбцами симплексный код подается на вход повторителя 103. Повторитель 103 повторяет переставленный столбцами (15, 4) симплексный код под управлением контроллера 104. Контроллер 104 управляет повторителем 103 так, чтобы тот выводил переставленные символы (15, 4) симплексного кода, которые повторяются до n.
Для лучшего понимания функционирования повторителя 103 и контроллера 104 в отношении (n, 4) кода в качестве примера будет описано формирование (20, 4) кода. Повторитель 103 повторяет переставленный столбцами (15, 4) симплексный код последовательно, то есть в порядке S1, S2, S4, S8, S14, S13, S11, S7, S5, S3, S12, S10, S15, S9, S6, S1, S2, S4, S8, S14, S13, S11, S7, S5, S3, S12, S10, S15, S9, S6,... . И поскольку n для (n, 4) кода равно 20, т.е. (n, 4) равно (20, 4), то контроллер 104 управляет повторителем 103 так, чтобы длина была равна 20. То есть контроллер 104 управляет выходным сигналом повторителя так, чтобы были только S1, S2, S4, S8, S14, S13, S11, S7, S5, S3, S12, S10, S15, S9, S6, S1, S2, S4, S8, S14. Итак, выходные коды повторителя 103 формируются таким образом, что переставленный (15, 4) симплексный код для k=4 последовательно повторяется до тех пор, пока число повторяющихся кодов не станет равным n. То есть, контроллер управляет выходными сигналами повторителя 103 так, чтобы они соответствовали длине n кода (n, 4), и, следовательно, выходной сигнал повторителя 103 для k=4 всегда является оптимальным кодом независимо от длины n.
Со ссылкой на фиг.2 ниже будет дано описание декодирования (n, 4) кода.
При функционировании (n, 4) код, выходящий из повторителя 103, показанного на фиг.1, подается на вход накапливающего сумматора 201. Накапливающий сумматор 201 работает под управлением контроллера 202. Контроллер 202 управляет накапливающим сумматором 201 так, чтобы он расщеплял (n, 4) кодовые символы на основе 15-ти символов и накапливал повторяющиеся символы. Накапливающий сумматор 201 преобразует накопленный (n, 4) код в (15, 4) симплексный код. Обращенный перемежитель 203 восстанавливает переставленный (15, 4) симплексный код в первоначальный порядок кодовых символов посредством обратной перестановки и выводит восстановленный (15, 4) симплексный код в блок 204 вставки нуля. Обращенный перемежитель 203 может выполнять обратную перестановку столбца, поскольку между перемежителем 102 и обращенным перемежителем 203 задается закон перестановки столбца.
Код (15, 4) обратно переставляется столбцами согласно конфигурации перемежения следующим образом:
[S1, S2, S4, S8, S14, S13, S11, S7, S5, S3, S12, S10, S15, S9, S6]→ [S1, S2, S3, S4, S5, S6, S7, S8, S9, S10, S11, S12, S13, S14, S15]
Блок 204 вставки нуля преобразует обратно переставленный столбцами (15, 4) симплексный код в код Рида-Маллера первого порядка, вставляя 0 перед крайним левым кодовым символом обратно переставленного столбцами (15, 4) симплексного кода, принятого из обращенного перемежителя 203. Блок 205 быстрого обратного преобразования Адамара декодирует (16, 4) код Рида-Маллера первого порядка во входные информационные биты (а0, a1, a2, а3) посредством быстрого обратного преобразования Адамара (16, 4) кода Рида-Маллера первого порядка. Быстрое обратное преобразование Адамара имеет достоинства быстрого декодирования кода Рида-Маллера первого порядка и уменьшенной сложности структуры аппаратных средств декодирования кода Рида-Маллера первого порядка.
Теперь со ссылкой на фиг.3 будет описан симплексный кодер для формирования (15, 4) симплексного кода и (7, 3) симплексного кода, согласно другому варианту осуществления настоящего изобретения. Очевидно, что симплексный кодер, показанный на фиг.3 для иллюстративных целей, можно заменить запоминающим устройством, которое запоминает информацию, содержащуюся в таблице 1 и таблице 2.
Фиг.3 изображает блок-схему симплексного кодера для формирования (15, 4) кода и (7, 3) кода согласно варианту осуществления настоящего изобретения. Здесь отмечается, что конфигурация для формирования (15, 4) симплексного кода такая же, как вышеупомянутая конфигурация фиг.5. Кроме того, конфигурация для формирования (7, 3) симплексного кода такая же, как вышеупомянутая конфигурация фиг.4. Соответственно, оба симплексных кода (7, 3) и (15, 4) могут избирательно формироваться переключателем 303. То есть, в случае формирования (15, 4) симплексного кода контроллер 104 управляет выходным сигналом генератора 301 основных кодов Рида-Маллера первого порядка так, чтобы на выходе были W1, W2, W4 и W8, посредством включения переключателя. В противном случае, посредством выключения переключателя, для генератора 301 основных кодов Рида-Маллера первого порядка выбираются только коды W1, W2 и W4. Подробного описания фиг.3, как такового, здесь не приводится, поскольку во всем остальном конфигурация и функционирование, за исключением описания переключателя 303, совпадают.
В соответствии с вышеописанным настоящим изобретением (n, k) блочные коды с оптимальным минимальным расстоянием могут формироваться упрощенными аппаратными средствами. Кроме того, использование одинаковой структуры аппаратных средств при формировании кодов с различными частотами кодирования, то есть для ввода различных информационных битов, уменьшает число требуемых кодеров, упрощает структуры кодера и декодера и, как следствие, уменьшает их габариты.
Хотя изобретение было описано со ссылкой на некоторые его предпочтительные варианты осуществления, специалистам в данной области техники должно быть понятно, что можно сделать различные изменения по форме и в деталях, не отклоняясь от сущности и не выходя за рамки объема настоящего изобретения, которые определены приложенной формулой изобретения.

Claims (24)

1. Устройство для кодирования информационного битового потока с 3 битами в (n, 3) кодовое слово с n кодовыми символами, содержащее симплексный кодер, предназначенный для формирования кодового слова Рида-Маллера первого порядка с (Р+1) кодовыми символами из входного информационного битового потока для n>Р, а также для выкалывания первого кодового символа из (Р+1) кодовых символов Рида-Маллера первого порядка для создания (Р, 3) симплексного кодового слова, перемежитель, предназначенный для перестановки Р кодовых символов (Р, 3) симплексного кодового слова столбцами согласно заданной конфигурации, и повторитель, предназначенный для повторения переставленного столбцами (Р, 3) кодового слова до тех пор, пока число повторяющихся кодов не станет равным n, и для выведения (n, 3) кодового слова с повторяющимися n кодовыми символами, посредством контроллера, управляющего выходными сигналами повторителя.
2. Устройство по п.1, отличающееся тем, что, если число входных информационных битов (n, k) кодового слова k=3, то (Р, 3) симплексное кодовое слово переставляется столбцами согласно следующей конфигурации:
[S1, S2, S3, S4, S5, S6, S7]→[S1, S2, S4, S7, S3, S5, S6],
где Sj представляет j-ый кодовый символ в (Р, 3) симплексном кодовом слове.
3. Устройство для кодирования информационного битового потока с 4 битами в (n, 4) кодовое слово с n кодовыми символами, содержащее симплексный кодер, предназначенный для формирования кодового слова Рида-Маллера первого порядка с (Р+1) кодовыми символами из входного информационного битового потока для n>Р, а также для выкалывания первого кодового символа из (Р+1) кодовых символов Рида-Маллера первого порядка для создания (Р, 4) симплексного кодового слова, перемежитель, предназначенный для перестановки Р кодовых символов (Р, 4) симплексного кодового слова столбцами согласно заданной конфигурации, и повторитель, предназначенный для повторения переставленного столбцами (Р, 4) кодового слова до тех пор, пока число повторяющихся кодов не станет равным n, и для выведения (n, 4) кодового слова с повторяющимися n кодовыми символами, посредством контроллера, управляющего выходными сигналами повторителя.
4. Устройство по п.3, отличающееся тем, что, если число входных информационных битов (n, k) кодового слова k=4, то (Р, 4) симплексное кодовое слово переставляется столбцами согласно следующей конфигурации:
[S1, S2, S3, S4, S5, S6, S7, S8, S9, S10, S11, S12, S13, S14, S15]→[S1, S2, S4, S8, S14, S13, S11, S7, S5, S3, S12, S10, S15, S9, S6],
где Sj представляет j-ый кодовый символ в (Р, 4) симплексном кодовом слове.
5. Способ кодирования информационного битового потока с 3 битами в (n, 3) кодовое слово с n кодовыми символами, заключающийся в том, что формируют кодовое слово Рида-Маллера первого порядка с (Р+1) кодовыми символами из входного информационного битового потока для n>Р и выкалывают первый кодовый символ из (Р+1) кодовых символов Рида-Маллера первого порядка для создания (Р, 3) симплексного кодового слова, осуществляют перестановку Р кодовых символов (Р, 3) симплексного кодового слова столбцами согласно заданной конфигурации, повторяют переставленное столбцами (Р, 3) кодовое слово до тех пор, пока число повторяющихся кодов не станет равным n и выводят (n, 3) кодовое слово с n повторяющимися кодовыми символами.
6. Способ по п.5, отличающийся тем, что, если число входных информационных битов (n, k) кодового слова k=3, то (Р, 3) симплексное кодовое слово переставляют столбцами согласно следующей конфигурации:
[S1, S2, S3, S4, S5, S6, S7]→[S1, S2, S4, S7, S3, S5, S6],
где Sj представляет j-ый кодовый символ в (Р, 3) симплексном кодовом слове.
7. Способ кодирования информационного битового потока с 4 битами в (n, 4) кодовое слово с n кодовыми символами, заключающийся в том, что формируют кодовое слово Рида-Маллера первого порядка с (Р+1) кодовыми символами из входного информационного битового потока для n>Р и выкалывают первый кодовый символ из (Р+1) кодовых символов Рида-Маллера первого порядка для создания (Р, 4) симплексного кодового слова, осуществляют перестановку Р кодовых символов (Р, 4) симплексного кодового слова столбцами согласно заданной конфигурации и повторяют переставленное столбцами (Р, 4) кодовое слово до тех пор, пока число повторяющихся кодов не станет равным n, и выводят (n, 4) кодовое слово с n повторяющимися кодовыми символами.
8. Способ по п.7, отличающийся тем, что, если число входных информационных битов (n, k) кодового слова k=4, то (Р, 4) симплексное кодовое слово переставляют столбцами согласно следующей конфигурации:
[S1, S2, S3, S4, S5, S6, S7, S8, S9, S10, S11, S12, S13, S14, S15]→[S1, S2, S4, S8, S14, S13, S11, S7, S5, S3, S12, S10, S15, S9, S6],
где Sj представляет j-й кодовый символ в (Р, 4) симплексном кодовом слове.
9. Устройство для декодирования оптимального (n, 3) кодового слова, которое сформировано посредством преобразования информационного битового потока с 3 битами в (Р, 3) симплексный код, перестановки (Р, 3) симплексного кодового слова столбцами согласно заданной конфигурации и повторения переставленного столбцами (Р, 3) симплексного кодового слова при заданном управлении в передатчике, содержащее накапливающий сумматор, предназначенный для отдельного накопления кодовых символов (n, 3) кодового слова на основе семи символов и для выведения (Р, 3) кодового слова при заданном управлении контроллером, обращенный перемежитель, предназначенный для выполнения перестановки (Р, 3) кодового слова столбцами в обратном порядке для перестановки столбцами в передатчике, блок вставки нуля, предназначенный для вставки нуля перед первым кодовым символом обратно переставленного столбцами (Р, 3) симплексного кодового слова и для выведения (Р+1, 3) кодового слова Рида-Маллера первого порядка, и блок быстрого обратного преобразования Адамара, предназначенный для выполнения быстрого обратного преобразования Адамара (Р+1, 3) кодового слова Рида-Маллера первого порядка и для выведения информационного битового потока с 3 битами.
10. Устройство по п.9, отличающееся тем, что, если число входных информационных битов (n, k) кодового слова k=3, то передатчик переставляет (Р, 3) симплексное кодовое слово столбцами согласно следующей конфигурации:
[S1, S2, S3, S4, S5, S6, S7]→[S1, S2, S4, S7, S3, S5, S6],
где Sj представляет j-ый кодовый символ в (Р, 3) симплексном кодовом слове.
11. Устройство по п.10, отличающееся тем, что, если число входных информационных битов (n, k) кодового слова k=3, то обращенный перемежитель выполняет обратную перестановку столбцами в (Р, 3) симплексном кодовом слове, принятом из накапливающего сумматора, согласно следующей конфигурации:
[S1, S2, S4, S7, S3, S5, S6]→[S1, S2, S3, S4, S5, S6, S7],
где Sj представляет j-ый кодовый символ в (Р, 3) симплексном кодовом слове.
12. Устройство для декодирования оптимального (n, 4) кодового слова, которое сформировано посредством преобразования информационного битового потока с 4 битами в (Р, 4) симплексный код, перестановки (Р, 4) симплексного кодового слова столбцами согласно заданной конфигурации и повторения переставленного столбцами (Р, 4) симплексного кодового слова при заданном управлении в передатчике, содержащее накапливающий сумматор, предназначенный для отдельного накопления кодовых символов (n, 4) кодового слова на основе 15-ти символов, а также для выведения (Р, 4) кодового слова при заданном управлении контроллером, обращенный перемежитель, предназначенный для выполнения перестановки (Р, 4) кодового слова столбцами в обратном порядке для перестановки столбцами в передатчике, блок вставки нуля, предназначенный для вставки нуля перед первым кодовым символом обратно переставленного столбцами (Р, 4) симплексного кодового слова и для выведения (Р+1, 4) кодового слова Рида-Маллера первого порядка, и блок быстрого обратного преобразования Адамара, предназначенный для выполнения быстрого обратного преобразования Адамара (Р+1, 4) кодового слова Рида-Маллера первого порядка и для выведения информационного битового потока с 4 битами.
13. Устройство по п.12, отличающееся тем, что, если число входных информационных битов (n, k) кодового слова k=4, то передатчик переставляет (Р, 4) симплексное кодовое слово столбцами согласно следующей конфигурации [S1, S2, S3, S4, S5, S6, S7, S8, S9, S10, S11, S12, S13, S14, S15]→[S1, S2, S4, S8, S14, S13, S11, S7, S5, S3, S12, S10, S15, S9, S6],
где Sj представляет симплексный j-ый кодовый символ в (Р, 4) симплексном кодовом слове.
14. Устройство по п.13, отличающееся тем, что, если число входных информационных битов (n, k) кодового слова k=4, то обращенный перемежитель выполняет обратную перестановку столбцами в (Р, 4) кодовом слове, принятом из накапливающего сумматора, согласно следующей конфигурации:
[S1, S2, S4, S5, S14, S13, S11, S7, S5, S3, S12, S10, S15, S9, S6]→[S1,S2, S3, S4, S5, S6, S7, S8, S9, S10, S11, S12, S13, S14, S15],
где Sj представляет j-ый кодовый символ в (Р, 3) симплексном кодовом слове.
15. Способ декодирования оптимального (n, 3) кодового слова, которое сформировано посредством преобразования информационного битового потока с 3 битами в (Р, 3) симплексный код, перестановки (Р, 3) симплексного кодового слова столбцами согласно заданной конфигурации и повторения переставленного столбцами (Р, 3) симплексного кодового слова при заданном управлении в передатчике, заключающийся в том, что отдельно накапливают кодовые символы (n, 3) кодового слова на основе семи символов и выводят (Р, 3) кодовое слово при заданном управлении, выполняют перестановку (Р, 3) кодового слова столбцами в обратном порядке для перестановки столбцами в передатчике, вставляют нуль перед первым кодовым символом обратно переставленного столбцами (Р, 3) симплексного кодового слова и выводят (Р+1, 3) кодовое слово Рида-Маллера первого порядка и выполняют быстрое обратное преобразование Адамара (Р+1, 3) кодового слова Рида-Маллера первого порядка и выводят информационный битовый поток с 3 битами.
16. Способ по п.15, отличающийся тем, что, если число входных информационных битов (n, k) кодового слова k=3, то переставляют в передатчике (Р, 3) симплексное кодовое слово столбцами согласно следующей конфигурации:
[S1, S2, S3, S4, S5, S6, S7]→[S1, S2, S4, S7, S3, S5, S6],
где Sj представляет j-ый кодовый символ в (Р, 3) симплексном кодовом слове.
17. Способ по п.16, отличающийся тем, что, если число входных информационных битов (n, k) кодового слова k=3, то в обращенном перемежителе выполняют обратную перестановку столбцами в накопленном (Р, 3) кодовом слове, согласно следующей конфигурации:
[S1, S2, S4, S7, S3, S5, S6]→[S1, S2, S3, S4, S5, S6, S7],
где Sj представляет j-ый кодовый символ в (Р, 3) кодовом слове.
18. Способ декодирования оптимального (n, 4) кодового слова, которое сформировано посредством преобразования информационного битового потока с 4 битами в (Р, 4) симплексный код, перестановки (Р, 4) симплексного кодового слова столбцами согласно заданной конфигурации и повторения переставленного столбцами (Р, 4) симплексного кодового слова при заданном управлении в передатчике, заключающийся в том, что отдельно накапливают кодовые символы (n, 4) кодового слова на основе 15-ти символов и выводят (Р, 4) кодовое слово при заданном управлении, выполняют перестановку (Р, 4) кодового слова столбцами в обратном порядке для перестановки столбцами в передатчике, вставляют нуль перед первым кодовым символом обратно переставленного столбцами (Р, 4) симплексного кодового слова и выводят (Р+1, 4) кодовое слово Рида-Маллера первого порядка, выполняют быстрое обратное преобразование Адамара (Р+1, 4) кодового слова Рида-Маллера первого порядка и выводят информационный битовый поток с 4 битами.
19. Способ по п.18, отличающийся тем, что, если число входных информационных битов (n, k) кодового слова k=4, то переставляют в передатчике (Р, 4) симплексное кодовое слово столбцами согласно следующей конфигурации:
[S1, S2, S3, S4, S5, S6, S7, S8, S9, S10, S11, S12, S13, S14, S15]→[S1, S2, S4, s8, S14, S13, S11, S7, S5, S3, S12, S10, S15, S9, S6],
где Sj представляет j-ый кодовый символ в (Р, 4) симплексном кодовом слове.
20. Способ по п.19, отличающийся тем, что, если число входных информационных битов (n, k) кодового слова k=4, то в обращенном перемежителе выполняют обратную перестановку столбцами в накопленном (Р, 4) кодовом слове, согласно следующей конфигурации:
[S1, S2, S4, S8, S14, S13, S11, S7, S5, S3, S12, S10, S15, S9, S6]→[S1, S2, S3, S4, S5, S6, S7, S8, S9, S10, S11, S12, S13, S14, S15],
где Sj представляет j-ый кодовый символ в (Р, 4) кодовом слове.
21. Устройство для кодирования информационного битового потока с 3 битами в (n, 3) кодовое слово с n кодовыми символами, содержащее запоминающее устройство, предназначенное для сохранения кодового слова Рида-Маллера первого порядка с (Р+1) кодовыми символами из входного информационного битового потока для n>Р и для выкалывания первого кодового символа из (Р+1) кодовых символов Рида-Маллера первого порядка для создания (Р, 3) симплексного кодового слова, перемежитель, предназначенный для перестановки Р кодовых символов (Р, 3) симплексного кодового слова столбцами согласно заданной конфигурации, и повторитель, предназначенный для повторения переставленного столбцами (Р, 3) симплексного кодового слова до тех пор, пока число повторяющихся кодов не станет равным n, и для выведения оптимального (n, 3) кодового слова с повторяющимися n кодовыми символами, посредством контроллера, управляющего выходными сигналами повторителя.
22. Устройство по п.21, отличающееся тем, что, если число входных информационных битов (n, k) кодового слова k=3, то (Р, 3) симплексное кодовое слово переставлено столбцами согласно следующей конфигурации:
[S1, S2, S3, S4, S5, S6, S7]→[S1, S2, S4, S7, S3, S5, S6],
где S представляет каждый кодовый символ в (Р, 3) симплексном кодовом слове.
23. Устройство для кодирования информационного битового потока с 4 битами в (n, 4) кодовое слово с n кодовыми символами, содержащее запоминающее устройство, предназначенное для сохранения кодового слова Рида-Маллера первого порядка с (Р+1) кодовыми символами из входного информационного битового потока для n>Р и для выкалывания первого кодового символа из (Р+1) кодовых символов Рида-Маллера первого порядка для создания (Р, 4) симплексного кодового слова, перемежитель, предназначенный для перестановки Р кодовых символов (Р, 4) симплексного кодового слова столбцами согласно заданной конфигурации, и повторитель, предназначенный для повторения переставленного столбцами (Р, 4) симплексного кодового слова до тех пор, пока число повторяющихся кодов не станет равным n, и для выведения оптимального (n, 3) кодового слова с повторяющимися n кодовыми символами, посредством контроллера, управляющего выходными сигналами повторителя.
24. Устройство по п.23, отличающееся тем, что, если число входных информационных битов (n, k) кодового слова k=4, то (Р, 4) симплексное кодовое слово переставлено столбцами согласно следующей конфигурации:
[S1, S2, S3, S4, S5, S6, S7, S8, S9, S10, S11, S12, S13, S14, S15]→[S1, S2, S4, s8, S14, S13, S11, S7, S5, S3, S12, S10, S15, S9, S6],
где S представляет каждый кодовый символ в (Р, 4) симплексном кодовом слове.
RU2002114861/09A 2000-10-06 2001-09-29 Способ и устройство для формирования (n, 3) кода и (n, 4)кода с использованием симплексных кодов RU2234187C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2000/58966 2000-10-06
KR20000058966 2000-10-06

Publications (2)

Publication Number Publication Date
RU2002114861A RU2002114861A (ru) 2004-02-10
RU2234187C2 true RU2234187C2 (ru) 2004-08-10

Family

ID=19692315

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2002114861/09A RU2234187C2 (ru) 2000-10-06 2001-09-29 Способ и устройство для формирования (n, 3) кода и (n, 4)кода с использованием симплексных кодов

Country Status (9)

Country Link
US (2) US6851085B2 (ru)
EP (1) EP1195911B1 (ru)
JP (1) JP3454816B1 (ru)
KR (1) KR100434467B1 (ru)
CN (1) CN1179489C (ru)
AU (1) AU766022B2 (ru)
DE (1) DE60125119T2 (ru)
RU (1) RU2234187C2 (ru)
WO (1) WO2002029976A1 (ru)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510643B1 (ko) * 2000-11-01 2005-08-30 엘지전자 주식회사 이동통신 시스템에서의 인터리빙 방법
JP3708078B2 (ja) * 2001-02-15 2005-10-19 サムスン エレクトロニクス カンパニー リミテッド 移動通信システムのチャネル符号化／復号化装置および方法
US7369633B2 (en) * 2003-06-13 2008-05-06 The Directv Group, Inc. Method and apparatus for providing carrier synchronization in digital broadcast and interactive systems
US8208499B2 (en) * 2003-06-13 2012-06-26 Dtvg Licensing, Inc. Framing structure for digital broadcasting and interactive services
KR100651343B1 (ko) * 2004-09-15 2006-11-29 삼성전자주식회사 이동통신 시스템에서 전송 정보의 부호화/복호화 방법 및장치
JP5018776B2 (ja) * 2006-06-29 2012-09-05 日本電気株式会社 通信装置および方法
KR101422014B1 (ko) 2007-05-10 2014-07-23 엘지전자 주식회사 기본 코드 반복 방식에 의한 긴 코드 생성 방법 및 이를이용한 제어 정보 전송 방법
MX2009012361A (es) * 2007-05-16 2009-12-01 Thomson Licensing Aparato y metodo para codificar y descodificar señales.
KR101493999B1 (ko) 2007-09-06 2015-02-17 삼성전자주식회사 선형 부호 생성 장치 및 방법
MX2010004146A (es) 2007-10-15 2010-05-17 Thomson Licensing Aparatos y metodos para codificar y decodificar se?ales.
CN101828334B (zh) 2007-10-15 2016-09-14 汤姆逊许可证公司 用于数字电视系统的前序
US8345794B2 (en) * 2008-04-29 2013-01-01 Qualcomm Incorporated Encoded control channel information interleaving
US20100084468A1 (en) * 2008-10-02 2010-04-08 Silverbrook Research Pty Ltd Method of imaging coding pattern comprising columns and rows of coordinate data
US8774123B1 (en) * 2010-04-01 2014-07-08 Telefonaktiebolaget L M Ericsson (Publ) System and method for signaling control information in a mobile communication network
WO2011126330A2 (ko) * 2010-04-07 2011-10-13 엘지전자 주식회사 정보 전송 방법 및 송신기
EP2569865B1 (en) 2010-05-11 2016-06-29 LG Electronics Inc. Enhanced block coding method based on small size block code
US8245116B2 (en) * 2011-01-14 2012-08-14 Mitsubishi Electric Research Laboratories, Inc. Method for performing soft decision decoding of Euclidean space Reed-Muller codes
JP6179744B2 (ja) 2013-07-09 2017-08-16 海爾集団公司 ダブルドラム洗濯機
KR101865101B1 (ko) * 2017-08-22 2018-06-07 연세대학교 산학협력단 분산 저장 시스템에서 천공 심플렉스 부호 사용 방법 및 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909434A (en) * 1996-05-31 1999-06-01 Qualcomm Incorporated Bright and burst mode signaling data transmission in an adjustable rate wireless communication system
CA2266283C (en) * 1999-03-19 2006-07-11 Wen Tong Data interleaver and method of interleaving data
KR100407942B1 (ko) * 1999-11-19 2003-12-01 엘지전자 주식회사 이동통신 시스템에서 전송 포맷 조합 지시자를 전송하는 방법
AU4476401A (en) * 2000-03-21 2001-10-03 Samsung Electronics Co Ltd Encoding apparatus and method in cdma communication system

Also Published As

Publication number Publication date
US7451382B2 (en) 2008-11-11
EP1195911B1 (en) 2006-12-13
EP1195911A3 (en) 2004-09-29
EP1195911A2 (en) 2002-04-10
AU9242901A (en) 2002-04-15
KR20020027293A (ko) 2002-04-13
WO2002029976A1 (en) 2002-04-11
US6851085B2 (en) 2005-02-01
CN1393054A (zh) 2003-01-22
DE60125119D1 (de) 2007-01-25
JP3454816B1 (ja) 2003-10-06
AU766022B2 (en) 2003-10-09
KR100434467B1 (ko) 2004-06-05
JP2004511161A (ja) 2004-04-08
US20040208252A1 (en) 2004-10-21
CN1179489C (zh) 2004-12-08
US20020066060A1 (en) 2002-05-30
DE60125119T2 (de) 2007-04-12
RU2002114861A (ru) 2004-02-10

Similar Documents

Publication Publication Date Title
RU2234187C2 (ru) Способ и устройство для формирования (n, 3) кода и (n, 4)кода с использованием симплексных кодов
US9467176B2 (en) Computationally efficient convolutional coding with rate-matching
US7827465B2 (en) Method for a general near optimal turbo code trellis termination
KR101702358B1 (ko) 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
EP1244237A2 (en) Encoding/decoding apparatus and method in a CDMA mobile communication system
RU2231217C1 (ru) Устройство и способ кодирования/декодирования в системе мобильной связи множественного доступа с кодовым разделением каналов (мдкр)
KR100407328B1 (ko) 이동통신시스템의채널부호화장치및방법
Gaurav et al. On the performance of Turbo codes based on Consultative Committee for Space Data Systems Standard

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20160930