KR100434467B1 - 심플렉스 부호를 사용한 (엔,3) 부호와 (엔,4 )부호를생성하는 장치 및 방법 - Google Patents

심플렉스 부호를 사용한 (엔,3) 부호와 (엔,4 )부호를생성하는 장치 및 방법 Download PDF

Info

Publication number
KR100434467B1
KR100434467B1 KR10-2001-0061690A KR20010061690A KR100434467B1 KR 100434467 B1 KR100434467 B1 KR 100434467B1 KR 20010061690 A KR20010061690 A KR 20010061690A KR 100434467 B1 KR100434467 B1 KR 100434467B1
Authority
KR
South Korea
Prior art keywords
codeword
simplex
code
equation
coded
Prior art date
Application number
KR10-2001-0061690A
Other languages
English (en)
Other versions
KR20020027293A (ko
Inventor
김재열
황승오
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20020027293A publication Critical patent/KR20020027293A/ko
Application granted granted Critical
Publication of KR100434467B1 publication Critical patent/KR100434467B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 이동 통신 시스템에 관한 것으로서,

Description

심플렉스 부호를 사용한 (엔,3) 부호와 (엔,4 )부호를 생성하는 장치 및 방법{APPARATUS FOR GENERATING (n,3) CODEWORD, (n,4) CODEWORD BY USING SIMPLEX CODE AND METHOD THEREOF}
본 발명은 이동통신시스템에 관한 것으로서, 특히 심플렉스 부호를 사용하여 (n, 3)부호와 (n, 4) 부호를 생성하는 장치 및 방법에 관한 것이다.
일반적으로 부호 분할 다중접속(CDMA: Code Division Multiple Access) 방식을 사용하는 차세대 이동통신시스템인 'IMT2000 시스템'은 음성 서비스, 화상 서비스, 데이터 서비스를 위한 데이터와 상기 서비스들을 수행하기 위한 제어 데이터를 전송한다. 그래서 이런 데이터들을 전송하는 중에 발생하는 오류를 최소화하는 것은 서비스 품질을 향상시키는데 중요하게 작용하기 때문에 상기 데이터들을 전송시 발생하는 오류를 최소화시키기 위해 데이터 비트(data bit)의 오류를 정정하기 위한 오류 정정 부호(Error Correcting Code)를 사용한다. 상기 오류 정정 부호를 사용하는 것은 전송되는 데이터들의 데이터 비트 오류를 최소화하는 것에 목적이 있기 때문에, 이런 오류 정정 보호를 최적 부호(optimal code)로 사용하는 것이 중요하게 여겨진다.
통상적으로, 상기 오류 정정 부호로는 선형 부호(Linear code)를 사용하고 있는데, 상기 선형 부호를 사용하는 이유는 그 성능을 분석하기가 용이하기 때문이다. 상기 선형 부호(Linear Code)의 성능을 나타내는 척도(measure)로서는 오류 정정 부호의 부호어(codeword)의 해밍 거리(Hamming distance) 분포를 들 수 있다. 상기 해밍 거리는 각각의 부호어에서 0이 아닌 심볼(symbol)의 개수를 의미한다. 즉, "0111"이라는 임의의 부호어가 존재할 때 이 부호어에 포함된 1의 개수가 상기 부호어 "0111"의 해밍거리가 되며, 따라서 상기 부호어 "0111"의 해밍거리는 3이된다. 이러한 해밍거리 값들 중 가장 작은 값을 최소거리(minimum distance)라 하는데, 부호어의 최소거리가 크면 클수록 부호어의 오류 정정 성능이 우수함을 뜻하게 되는 것이다. 결국 상기 최적 부호라 함은 상기 부호어의 해밍거리값이 최소거리가 되도록 하는 부호어로서, 오류 정정 성능이 최적 상태인 부호를 의미하는 것이다.
이렇게, 입력 정보 비트열을 부호화하여 출력하는 부호화 심볼들의 수에 따른 최적부호(optimal code)가 되기 위한 이진 선형 부호의 입력과 출력값에 따른 부호간의 최단 거리는 하기의 참조문헌[1]에 기술되어 있다.
** 참조문헌[1] An Updated Table of Minimum-Distance Bounds for Binary Linear Codes
(A.E. Brouwer and Tom Verhoeff, IEEE Transactions on information Theory, VOL 39, NO. 2, MARCH 1993) **
상기에서 설명한 바와 같이 일반적으로 (n,k) 블록 부호(block code)가 존재할 경우 상기 (n,k) 블록 부호에서 n은 부호화된 심볼들을 나타내며, k는 입력 정보비트들을 나타낸다. 그리고, 상기 (n,k) 블록 부호의 부호화율(coding rate)은 k/n으로 나타낸다.
상기와 같은 (n,k) 블록 부호를 생성할 때, 상기 k, 즉 입력 정보비트들이 3비트일 경우 그 부호화율에 따라 각기 다른 부호화기들을 사용한다. 정보비트가 4비트일 경우에도 부호화율(coding rate)에 따라 각각 다른 부호화기를 사용한다. 상기와 같은 이유 때문에 정보비트가 3비트 혹은 4비트일 경우 부호화율이 다른 부호를 생성함에 있어 각기 다른 부호기를 사용하였으므로 (n,3) 부호 혹은 (n,4)부호를 생성하는 부호기의 수가 증가하여 부호기와 상기 부호기에 대응하는 복호기의 구조가 복잡해지고 사이즈가 증가하는 단점이 있었다.
따라서 본 발명의 목적은 부호화율에 상관없이 최소거리가 최적인 (n,3) 부호를 생성하는 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 부호화율에 상관없이 최소거리가 최적인 (n,4) 부호를 생성하는 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 부호화율에 상관없이 (n,3) 부호 또는 (n,4)부호를 생성할 수 있는 부호화 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 특정 인터리빙 패턴을 사용하여 부호화율에 상관없이 최소거리가 최적인 (n,3) 부호를 생성하는 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 특정 인터리빙 패턴을 사용하여 부호화율에 상관없이 최소거리가 최적인 (n,4) 부호를 생성하는 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 (n,3) 부호기로 부호화된 신호를 복호화하는 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 (n,4) 부호기로 부호화된 신호를 복호화하는 장치 및 방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 장치는; 3비트들로 구성된 입력정보비트열을 n부호화 심볼들로 구성된 (n,3) 부호어로 부호화하는 장치에 있어서,에 대하여, 상기 입력 정보 비트열을 입력하여 길이 P+1 부호화 심볼들로 구성된 일차 리드뮬러 부호어로 생성하고, 상기 생성된 길이 P+1의 일차 리드뮬러 부호어를 구성하는 P+1 부호화 심볼들중 첫 번째 위치의 부호화 심볼을 천공하여 (P, 3) 심플렉스 부호어를 생성하는 심플렉스 부호기와, 상기 생성된 (P, 3) 심플렉스 부호어를 구성하는 P부호화 심볼들을 미리 설정한 특정 패턴에 따라 열치환하는 인터리버와. 상기 열치환된 (P, 3) 부호어를 소정 제어에 따라 반복하고, 상기 반복된 (P, 3) 부호어의 부호화 심볼들의 개수를 상기 n이 되도록 하여 (n,3) 부호어로 출력하는 반복기를 포함함을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명의 방법은; 3비트들로 구성된 입력 정보비트열을 n 부호화 심볼들로 구성된 (n,3) 부호어로 부호화하는 방법에 있어서,에 대하여, 상기 입력 정보 비트열을 입력하여 길이 P+1 부호화 심볼들로 구성된 일차 리드뮬러 부호어로 생성하고, 상기 생성된 길이 P+1의 일차 리드뮬러 부호어를 구성하는 P+1 부호화 심볼들중 첫 번째 위치의 부호화 심볼을 천공하여 (P, 3) 심플렉스 부호어를 생성하는 과정과, 상기 생성된 (P, 3) 심플렉스 부호어를 구성하는 P부호화 심볼들을 미리 설정한 특정 패턴에 따라 열치환하는 과정과, 상기 열치환된 (P, 3) 부호어를 소정 제어에 따라 반복하고, 상기 반복된 (P, 3) 부호어의 부호화 심볼들의 개수를 상기 n이 되도록 하여 (n,3) 부호어로 출력하는 과정을 포함함을 특징으로 한다.
도 1은 본 발명의 일 실시예에 따른 (n,3) 부호 및 (n,4) 부호를 생성하는 부호기 내부 구성을 도시한 블록도
도 2는 본 발명의 다른 실시예에 따른 (n,3) 부호 및 (n,4) 부호를 복호하는 복호기 내부 구성을 도시한 블록도
도 3은 본 발명의 또 다른 실시예에 따른 (15,4) 부호 및 (7,3) 부호를 생성하는 심플렉스 부호기 내부 구성을 도시한 블록도
도 4는 본 발명의 또 다른 실시예에 따른 (7, 3) 부호를 생성하는 심플렉스 부호기 내부 구성을 도시한 블록도
도 5는 본 발명의 또 다른 실시예에 따른 (15, 4) 부호를 생성하는 심플렉스 부호기 내부 구성을 도시한 블록도
이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
도 1은 본 발명의 일 실시예에 따른 (n,3) 부호 및 (n,4) 부호를 생성하는 부호기 내부 구성을 도시한 블록도이다. 상기 도 1을 참조하여, (n,3) 부호 및 (n,4) 부호를 생성하는 과정을 설명하기로 한다.
첫 번째로, (n,3) 부호를 생성하는 과정을 설명하기로 한다.
먼저, 심플렉스(Simplex) 부호기(101)는 심플렉스 부호어(Codeword)를 생성하여 출력한다. 상기 심플렉스 부호어는 (mm) 일차 리드뮬러(Reed Muller) 부호에서 첫 열을 천공(puncturing)한 부호어로서, (, k) 일차 리드뮬러 부호에서 생성되는 심플렉스 부호어는 (, k)의 형태가 된다. 상기 (n,3) 부호를 생성하기 위해서는 (7,3) 심플렉스 부호어가 필요하다. 하기 표 1은 (8,3) 일차 리드뮬러 부호이고, 하기 표 1에서 첫 번째 열, 즉 음영 처리된 부분을 천공하면 (7,3)심플렉스 부호어가 된다.
( 8, 3) 일차 리드뮬러 부호와 ( 7,3 ) 심플렉스 부호어
W0 0 0 0 0 0 0 0 0
W1 0 1 0 1 0 1 0 1
W2 0 0 1 1 0 0 1 1
W3 0 1 1 0 0 1 1 0
W4 0 0 0 0 1 1 1 1
W5 0 1 0 1 1 0 1 0
W6 0 0 1 1 1 1 0 0
W7 0 0 0 0 1 1 1 1
상기 표 1에 기재되어 있는 바와 같이, 일차 리드뮬러 부호를 천공시킨 심플렉스 부호어를 생성하는 심플렉스 부호기(101)의 내부 구성을 도 4를 참조하여 설명하기로 한다.
상기 도 4는 본 발명의 일 실시예에 따른 (7, 3) 심플렉스 부호어를 생성하는 심플렉스 부호기 내부 구성을 도시한 블록도이다. 본 발명의 실시예에서는 상기 (7, 3) 심플렉스 부호어를 생성하기 위한 심플렉스 부호기를 별도로 구비하여 상기 심플렉스 부호어를 생성하는 경우를 일 예로 하지만, 상기에서 설명한 표1과 같은 (7, 3) 심플렉스 부호어를 저장하는 메모리로 대체할 수도 있음은 물론이다.
먼저, 일차 리드뮬러 부호 발생기(401)는 일차 리드뮬러 부호 중에서 W1,W2,W4를 발생시킨다. 상기 W1,W2,W4는 베이시스(basis) 일차 리드뮬러 부호로서 상기 베이시스 일차 리드뮬러 부호들은 W0,W1,...,W7을 생성하는데 사용된다. 상기 W1,W2,W4의 제일 왼쪽 부호비트 '0'은 천공되어 있다. 상기 천공된 일차 리드뮬러 베이시스 부호들이 사용되는 이유는 심플렉스 부호어들을 간단히 생성하기 위해서이다. 상기 일차 리드뮬러 부호 발생기(401)에서 발생되는 제일 왼쪽 부호비트 '0'이 천공된 베이시스 일차 리드뮬러 부호들은 승산기들(411),(412),(413)로 각각 출력된다. 그러면 상기 승산기들(411), (412), (413)은 입력 정보 비트(a0, a1, a2)와상기 제일 왼쪽 부호 비트 '0'이 천공된 W1,W2,W4를 승산시켜 천공된 Wj( j=0,1,...,7)부호를 생성하는데 필요한 천공된 일차 리드뮬러 베이시스 부호들을 선택하는 동작을 수행한다.
상기 승산기(411), (412), (413) 동작에 대한 일 예는 입력 정보 비트(a2,a1,a0)가 이진수 '101'일 경우 상기 천공된 일차 리드뮬러 베이시스 부호들 중에서 W4와 W1을 선택하게 하여, 상기 입력 정보 비트들이 가리키는 십진수 5에 대응되는 W5를 생성하는 것이다. 상기 각각의 승산기들 (411), (412), (413)의 출력은 합산기(405)로 출력되고, 상기 합산기(405)는 상기 입력 정보 비트들(a2,a1,a0)에 의해 선택된 일차 리드뮬러 베이시스 부호들을 합산하여 심플렉스 부호로 출력한다. 즉, 상기 입력 정보 비트열을 구성하는 각각의 입력 정보 비트들에 부합하도록 선택된 일차 리드뮬러 부호를 가산하여 심플렉스 부호어를 생성한다.
상기 심플렉스 부호기(101)에서 출력된 (7,3) 심플렉스 부호어는 인터리버(interleaver)(102)로 입력된다. 상기 인터리버(102)는 특정 패턴에 따라 상기 심플렉스 부호기(101)에서 출력한 (7,3) 심플렉스 부호어를 열치환(column permutation)하는 동작을 수행한다. 상기 열치환에 의해 상기 심플렉스 부호기(101)에서 출력된 (7,3) 심플렉스 부호어는 특정 형태를 지니게 되며, 상기 특정 형태의 특성은 n개의 부호 심볼이 반복되더라도 길이 n에 대한 최적의 성능을 갖는 부호가 될 수 있도록 하는 것이다. 즉, 상기 (7,3) 심플렉스 부호어는 상기열치환에 따라서 최적 부호어로 생성가능한 것이다.
상기 인터리버(102)에서 (n,3)부호를 생성하기 위한 열치환의 형태는 하기와 같다.
상기 열치환에서 Sj는 (7,3) 심플렉스 부호의 j번째 심볼이다. 상기 형태로 열치환된, 즉 재배열된 심플렉스 부호는 반복되어 길이 n만큼 잘라서 사용하더라도 길이 n에 대한 최적의 성능을 가지는 부호가 되는 것이다. 여기서, 상기 인터리버(102)에서 수행하는 상기 열치환은 입력된(7,3) 심플렉스 부호를 반복하여 생성할 수 있는 모든 길이(n)에 대하여 가중치 분포(Weight Distribution)가 최적이 되도록, 즉 상기 n이 어떤 값이든 상관없이 상기 (n,3) 부호가 최적 부호(optimal code)가 되도록 재배열한 것이다.
상기 인터리버(102)에서 생성된 열치환된 (7,3) 심플렉스 부호는 반복기(Repeater)(103)로 출력된다. 상기 반복기(103)는 상기 인터리버(102)에서 출력한 열치환된 (7,3) 심플렉스 부호를 입력하고, 그 입력된 열치환된 (7,3) 심플렉스 부호를 반복하여 출력하며, 제어기(Controller)(104)의 제어를 받는다. 상기 제어기(104)는 n값에 따라 반복된 (7,3) 심플렉스 부호를 n개만큼 출력할 수 있도록 상기 반복기(103)를 제어한다. 상기 반복기(103)와 제어기(104)의 동작에 대한 이해를 돕기 위해 열치환된 (7,3) 심플렉스 부호로 (10,3)부호를 생성하는 과정을일 예를 들어 설명하기로 한다.
상기 반복기(103)는 열치환된 (7,3) 심플렉스 부호를 순차적으로, 즉 S1,S2,S4,S7,S3,S5,S6,S1,S2,S4,S7,S3,S5,S6,...의 순서로 반복시키고, 상기 제어기(104)는 생성하여야 할 (n,3) 부호에서 상기 n이 일 예로 10이라고 가정할 경우, 즉 (n,3) 부호가 (10,3) 부호이기 때문에 상기 n값, 즉 10의 길이를 가지도록 상기 반복기(103)의 출력을 제어하여야 한다. 그렇기 때문에 상기 제어기(104)는 상기 반복기(103)에서 출력되는 반복되는 (7,3) 심플렉스 부호들을 그 순서에 따라 S1,S2,S4,S7,S3,S5,S6,S1,S2,S4만을 출력시키도록 상기 반복기(103)를 제어하는 것이다. 결국, 상기 반복기(103)에서 출력되는 부호는 3비트들로 구성된 입력비트열에 대해 (7,3)심플렉스 부호를 생성한 후, 상기 (7,3)심플렉스 부호를 순차적으로 반복하여 출력하게 되는 것인데, 상기 제어기(104)가 생성하고자 하는 부호, 즉 (n,3) 부호의 상기 n의 길이에 해당하도록 상기 반복기(103)의 출력신호를 제어하게 되는 것이다. 그래서 상기 생성된 (n,3) 부호는 상기 n값에 상관없이 언제나 최적 부호가 된다.
도 2는 본 발명의 일 실시예에 따른 (n,3) 부호 및 (n,4) 부호를 복호하는 복호기 내부 구성을 도시한 블록도이다. 상기 도 2를 참조하여 (n,3) 부호를 복호하는 과정과 (n,4) 부호를 복호하는 과정 각각을 설명하기로 한다.
첫 번째로, (n,3) 부호를 복호하는 과정을 상기 도 2를 참조하여 설명하기로 한다.
상기 도 2를 참조하여 복호기의 동작을 살펴보면, 부호기로부터 수신한, 즉 상기 도 1에 도시되어 있는 반복기(103)에서 출력된 (n,3)부호는 누적기(Accumulator)(201)로 입력된다. 상기 누적기(201)는 제어기(Controller)(202)의 제어를 받아 동작하며, 상기 제어기(202)는 상기 부호기로부터 수신되는 부호가 (n,3)부호가 사용되었다면 입력 (n,3) 부호의 심볼을 7개 단위로 잘라 상기 누적기(201)에 반복된 심볼들끼리 누적되도록 제어한다. 상기 누적기(201)는 상기 누적된 (n,3) 부호를 (7,3) 심플렉스 부호로 변환하여 역인터리버(Deinterleaver)(203)로 출력한다. 상기 역인터리버(203)는 상기 도 1에서 설명한 인터리버(102)에서 수행한 열치환을 역으로 수행하여 상기 누적기(201)에서 출력된 (7,3) 심플렉스 부호를 원래의 심플렉스 부호 심볼의 순서대로 변환하여 0 삽입기(0 Inserter)(204)로 출력한다. 여기서, 상기 역인터리버(203)는 미리 상기 인터리버(102)와 그 열치환규칙에 대해서 상호 규약하고 있으므로 상기 열치환을 역으로 수행하는 것이 가능하다.
여기서, 상기 역열치환중 (7,3)부호에 대한 역열치환은 하기와 같다.
이렇게, 상기 역인터리버(203)에서 역열치환된 (7,3) 심플렉스 부호는 상기 0 삽입기(204)로 입력되어 일차 리드뮬러 부호로 변환된다. 상기 0 삽입기(204)는 상기 역인터리버(203)에서 출력한 ( 7,3 ) 심플렉스 부호의 제일 왼편 부호 심볼앞에 0을 삽입하여 ( 7,3 )심플렉스 부호를 ( 8,3 )일차 리드뮬러 부호로 변환한 후,역고속 하다마드 변환기(Inverse Fast Hadamard Transform)(205)로 출력한다. 상기 역고속 하다마드 변환기(205)는 상기 0 삽입기(204)에서 출력한 (8,3) 일차 리드뮬러 부호를 역고속 하다마드 변환을 수행하여 상기 (8,3) 일차 리드뮬러 부호를 상기 도 1에 도시되어 있는 심플렉스 부호기(101)에 입력된 정보비트(a0,a1, a2)로 복호한다. 상기 역고속 하다마드 변환은 일차 리드뮬러 부호를 빠르게 복호시킬 수 있는 장점이 있으며, 일차 리드뮬러 부호를 복호시키는 하드웨어의 구조의 복잡성도 줄여준다.
상기 설명에서는 (n,3) 부호를 생성하는 과정 및 복호하는 과정을 설명하였다. 그러면 다음으로 (n,4) 부호를 생성하는 과정을 상기 도 1을 참조하여 설명하기로 한다.
상기 심플렉스(Simplex) 부호기(101)는 심플렉스 부호어(Codeword)를 생성하여 출력한다. 상기 심플렉스 부호어는 (mm) 일차 리드뮬러(Reed Muller)부호에서 첫 열을 천공(puncturing)한 부호어로서, (, k) 일차 리드뮬러 부호에서 생성되는 심플렉스 부호어는 (, k)의 형태가 된다. 상기 (n,4) 부호를 생성하기 위해서는 ( 15, 4) 심플렉스 부호어가 필요하다. 하기 표 2는 ( 16, 4) 일차 리드뮬러 부호이고, 하기 표 2에서 첫 번째 열, 즉 음영 처리된 부분을 천공하면 ( 15,4 )심플렉스 부호어가 된다.
( 16, 4 ) 일차 리드뮬러 부호와 ( 15, 4) 심플렉스 부호
W0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
W1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
W2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
W3 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0
W4 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
W5 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0
W6 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0
W7 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1
W8 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
W9 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0
W10 0 0 1 1 0 0 1 1 1 1 0 0 1 1 0 0
W11 0 1 1 0 0 1 1 0 1 0 0 1 1 0 0 1
W12 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0
W13 0 1 0 1 1 0 1 0 1 0 1 0 0 1 0 1
W14 0 0 1 1 1 1 0 0 1 1 0 0 0 0 1 1
W15 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0
상기 표 2에 기재되어 있는 바와 같이, 일차 리드뮬러 부호를 천공시킨 심플렉스 부호어를 생성하는 심플렉스 부호기(101)의 내부 구성을 도 5를 참조하여 설명하기로 한다.
도 5는 본 발명의 일 실시예에 따른 (15, 4) 부호를 생성하는 심플렉스 부호기 내부 구성을 도시한 블록도이다. 본 발명의 실시예에서는 상기 (15, 4) 심플렉스 부호어를 생성하기 위한 심플렉스 부호기를 별도로 구비하여 상기 심플렉스 부호어를 생성하는 경우를 일 예로 하지만, 상기에서 설명한 표2와 같은 (15, 4) 심플렉스 부호어를 저장하는 메모리로 대체할 수도 있음은 물론이다.
먼저, 베이시스 일차 리드뮬러 발생기(501)는 일차 리드뮬러 부호 중에서 W1,W2,W4,W8를 발생하여 승산기(511), (512), (513), (514)로 출력한다. 상기 W1,W2,W4,W8는 베이시스 일차 리드뮬러 부호로서 상기 베이시스 일차 리드뮬러 부호들은 W0,W1,...,W15를 생성하는데 사용된다. 여기서, 상기 W1,W2,W4,W8의 제일 왼쪽 부호비트 '0'은 천공한다. 상기 천공된 일차 리드뮬러 베이시스 부호들이 사용되는 이유는 심플렉스 부호들을 생성하기 위해서이다. 상기 베이시스 중에서 W8은 (n,3)부호 생성기에서 (n,4) 부호의 생성을 위하여 추가적으로 사용된다. 상기 승산기(511), (512), (513), (514)는 입력 정보 비트(a0,a1,a2,a3)와 천공된 W1,W2,W4,W8를 승산시켜 천공된 Wj( j=0,1,...,15)부호를 생성하는데 필요한 천공된 일차 리드뮬러 베이시스 부호들을 선택하는 동작을 수행한다. 상기 동작에 대한 예는 상기 입력 정보 비트(a3,a2,a1,a0)가 이진수 '1001'일 경우 상기 천공된 일차 리드뮬러 베이시스 부호들 중에서 W8과 W1을 선택하게 하여, 상기 입력 정보 비트들이 가리키는 십진수 9에 대응되는 W9를 생성한다. 합산기(505)는 상기 승산기(511), (512), (513),(514)에서 출력된, 상기 입력 정보 비트(a3,a2,a1,a0)들에 의해 선택된 일차 리드뮬러 베이시스 부호들을 합산하여 상기 입력 정보 비트에 부합하는 일차 리드뮬러 부호를 생성하는 동작을 수행한다.
이렇게, 상기 심플렉스 부호기(101)에서 출력된 심플렉스 부호는 인터리버(102)로 출력된다. 상기 인터리버(102)는 상기 심플렉스 부호기(101)에서 출력된 (15,4) 심플렉스 부호를 입력하고, 상기 입력한 (15,4) 심플렉스 부호를 열치환(column permutation)하여 반복기(103)로 출력한다. 여기서, 상기 인터리버(102)에서 상기 열치환에 의해 출력된 (15,4) 심플렉스 부호는 특정 형태를 지니게 되며, 상기 특정 형태의 특성은 n개의 부호 심볼이 반복되더라도 길이 n에 대한 최적의 성능을 갖는 최적 부호(optimal code)가 될 수 있도록 하는 것이다.
상기 인터리버(102)에서 (n,4)부호를 생성하기 위한 열치환의 형태는 하기와 같다.
상기 (n,4)부호를 생성하기 위한 열치환은 n의 값이 5,20,35, 50..., 즉 n mod 15 = 5 인 경우를 제외하고는 모든 n 값에 대해서 최적의 성능을 갖는 (n,4)부호를 생성하며, n mod 15 = 5 인 경우는 상기 n의 길이를 갖는 최적부호에서 최소거리가 1 차이가 나는 (n,4)부호를 생성한다. 여기서, 상기 인터리버(102)에서 수행하는 상기 열치환은 입력된 (15,4) 심플렉스 부호를 반복하여 생성할 수 있는 모든 길이 n에 대하여 가중치 분포가 최적이 되도록, 즉 상기 n이 어떤 값이든 상관없이 상기 (n,4) 부호가 최적 부호가 되도록 재배열한 것이다.
상기 인터리버(102)에서 생성된 열치환된 (15,4) 심플렉스 부호는 반복기(103)로 입력된다. 상기 반복기(103)는 상기 열치환된 (15,4) 심플렉스 부호를 반복하여 출력하며, 제어기(104)의 제어를 받는다. 상기 제어기(104)는 n값에 따라 심플렉스 부호를 n개만큼 반복되게 출력할 수 있도록 상기 반복기(103)를 제어한다.
상기 반복기(103)와 제어기(104)의 동작에 대한 이해를 돕기 위해 열치환된 (15,4) 심플렉스 부호로 (20,4)부호를 생성하는 과정을 예를 들어 설명한다. 상기 반복기(103)는 상기 열치환된 (15,4) 심플렉스 부호를S1,S2,S4,S8,S14,S13,S11,S7,S5,S3,S12,S10,S15,S9,S6,S1,S2,S4,S8,S14,S13,S11,S7,S5,S3,S12,S10,S15,S9,S6,...의 순서로 반복시키고, 상기 제어기(104)는 생성하여야 할 (n,4) 부호에서 상기 n이 일 예로 20이라고 가정할 경우, 즉 상기 (n,4) 부호가 (20,4) 부호일 경우 상기 n값, 즉 20의 길이를 가지도록 상기 반복기(103)의 출력을 제어하여야 한다. 그렇기 때문에 상기 제어기(104)는 상기 반복기(103)에서 출력되는 반복되는 (15,4) 심플렉스 부호들을 그 순서에 따라 S1,S2,S4,S8,S14,S13,S11,S7,S5,S3,S12,S10,S15,S9,S6,S1,S2,S4,S8,S14만을 출력시키도록 상기 반복기(103)를 제어하는 것이다. 결국, 상기 반복기(103)에서 출력되는 부호는 4비트들로 구성된 입력비트열에 대해 (15,4)심플렉스 부호를 생성한 후, 상기 (15,4)심플렉스 부호를 순차적으로 반복하여 출력하게 되는 것인데, 상기 제어기(104)가 생성하고자 하는 부호, 즉 (n,4) 부호의 상기 n의 길이에 해당하도록 상기 반복기(103)의 출력신호를 제어하게 되는 것이다. 그래서 상기 생성된 (n,4) 부호는 상기 n값에 상관없이 언제나 최적 부호가 된다.
다음으로, (n,4) 부호를 복호하는 과정을 상기 도 2를 참조하여 설명하기로 한다.
상기 도 2를 참조하여 복호기의 동작을 살펴보면, 부호기로부터 수신한, 즉 상기 도 1에 도시되어 있는 반복기(103)에서 출력된 (n,4)부호는 누적기(Accumulator)(201)로 입력된다. 상기 누적기(201)는 제어기(202)의 제어를 받는다. 상기 제어기(202)는 상기 입력되는 (n,4) 부호의 심볼을 15개 단위로 잘라상기 누적기(201)에 반복된 심볼들끼리 반복 누적되도록 제어한다. 상기 누적기 (201)는 누적된 (n,4) 부호를 (15,4) 심플렉스 부호로 변환하여 역인터리버(203)로 출력한다. 상기 역인터리버(203)는 상기 누적기(201)에서 출력된 (15,4) 심플렉스 부호를 상기 도 1에 도시되어 있는 인터리버(102)에서 수행한 열치환을 역으로 수행하여 원래의 심플렉스 부호 심볼의 순서대로 변환하여 0 삽입기(204)로 출력한다. 여기서, 상기 역인터리버(203)는 미리 상기 인터리버(102)와 그 열치환규칙에 대해서 상호 규약하고 있으므로 상기 열치환을 역으로 수행하게 된다.
여기서, 상기 역열치환중 (15,4)부호에 대한 역열치환은 하기와 같다.
상기 0삽입기(204)는 상기 역인터리버(203)에서 역열치환된 (15,4) 심플렉스 부호를 일차 리드뮬러 부호로 변환하여 역고속 하다마드 변환기(205)로 출력한다. 여기서, 상기 0 삽입기(204)는 상기 역인터리버(203)에서 출력한 ( 15,4 ) 심플렉스 부호의 제일 왼편 부호 심볼앞에 0을 삽입하여 ( 15,4 )심플렉스 부호를 ( 16,4 ) 일차 리드뮬러 부호로 변환시키는 것이다. 상기 역고속 하다마드 변환기(205)는 상기 0 삽입기(204)에서 출력된 ( 16,4) 일차 리드뮬러 부호를 입력하고, 상기 입력한 (16,4) 일차 리드뮬러 부호를 역고속 하다마드 변환하여 상기 도 1에 도시되어 있는 심플렉스 부호기(101)에 입력된 정보비트로 복호하여 출력한다. 상기 역고속 하다마드 변환은 일차 리드뮬러 부호를 빠르게 복호시킬 수 있는 장점이 있으며, 일차 리드뮬러 부호를 복호시키는 하드웨어의 구조의 복잡성도 줄여준다.
한편, 본 발명의 또 다른 실시예에 따른 (15,4) 부호 및 (7,3) 부호를 생성하는 심플렉스 부호기를 도 3을 참조하여 설명하기로 한다. 물론, 상기 도 3에 도시된 바와 같이 상기 심플렉스 부호어를 생성하는 경우를 일 실시예로 설명하지만, 상기 표 1 및 표 2를 저장하는 메모리로 대체할 수도 있음은 물론이다.
상기 도 3은 (15,4) 심플렉스 부호와 (7,3) 심플렉스 부호를 모두 생성할 수 있는 심플렉스 부호기를 도시한 것이고, 상기 (15,4) 심플렉스 부호를 생성하는 구조는 상기 도 5에서 설명한 (15,4 심플렉스 부호를 생성하는 구조와 동일하고, 상기 (7,3) 심플렉스 부호를 생성하는 구조는 상기 도 4에서 설명한 (7,3) 심플렉스 부호를 생성하는 구조와 동일하다. 다만, 상기 (15,4) 심플렉스 부호를 생성할 때에는 스위치(switch)(303)를 제어하여 베이시스 일차 리드뮬러 부호 발생기(301)의 출력을 W1,W2,W4,W8가 출력되도록 제어하고, 상기 (7,3) 심플렉스 부호를 생성할 때에는 상기 스위치(303)를 제어하여 상기 베이시스 일차 리드뮬러 부호 발생기(301)의 출력을 W1,W2,W4가 출력되도록 제어하는 것이다. 그래서 상기 도 3에서는 상기 스위치(303)의 동작을 제외하고서는 나머지 구조들 및 그 동작이 동일하므로 그 상세한 설명을 생략하기로 한다.
상술한 바와 같은 본 발명은, (n.k) 블록 부호를 생성함에 있어 최소거리를 최적화시키며 하드웨어 구성의 복잡도를 간소화시키는 것을 가능하게 한다는 이점을 가진다.
그리고, 정보비트가 다른, 즉 부호율이 다른 부호를 생성할 때 동일한 하드웨어 구성을 이용함으로써 부호 생성에 따른 부호기 수를 감소시켜 부호기와 복호기 구조를 간단하게 한다는 이점을 가지고, 따라서 사이즈를 감소시킨다는 이점을 가진다.

Claims (20)

  1. 3비트들로 구성된 입력 정보비트열을 n 부호화 심볼들로 구성된 (n,3) 부호어로 부호화하는 장치에 있어서,
    에 대하여, 상기 입력 정보 비트열을 입력하여 길이 P+1 부호화 심볼들로 구성된 일차 리드뮬러 부호어로 생성하고, 상기 생성된 길이 P+1의 일차 리드뮬러 부호어를 구성하는 P+1 부호화 심볼들중 첫 번째 위치의 부호화 심볼을 천공하여 (P, 3) 심플렉스 부호어를 생성하는 심플렉스 부호기와,
    상기 생성된 (P, 3) 심플렉스 부호어를 구성하는 P부호화 심볼들을 미리 설정한 특정 패턴에 따라 열치환하는 인터리버와.
    상기 열치환된 (P, 3) 부호어를 소정 제어에 따라 반복하고, 상기 반복된 (P, 3) 부호어의 부호화 심볼들의 개수를 상기 n이 되도록 하여 (n,3) 부호어로 출력하는 반복기를 포함함을 특징으로 하는 상기 장치.
  2. 제1항에 있어서,
    상기 인터리버는 하기 수학식 1에 따라 상기 (P,3) 심플렉스 부호어를 열치환함을 특징으로 하는 상기 장치.
    단, 상기 수학식 1에서 Sj는 상기 (P,3) 심플렉스 부호어를 구성하는 j 번째 부호화 심볼임.
  3. 4비트들로 구성된 입력 정보비트열을 n부호화 심볼들로 구성된 (n,4) 부호어로 부호화하는 장치에 있어서,
    에 대하여, 상기 입력 정보 비트열을 입력하여 길이 P+1의 부호화 심볼들로 구성된 일차 리드뮬러 부호어로 생성하고, 상기 생성된 길이 P+1의 일차 리드뮬러 부호어를 구성하는 P+1 부호화 심볼들중 첫 번째 위치의 부호화 심볼을 천공하여 (P,4) 심플렉스 부호어를 생성하는 심플렉스 부호기와,
    상기 생성된 (P,4) 심플렉스 부호어를 구성하는 P 부호화 심볼들을 미리 설정한 특정 패턴에 따라 열치환하는 인터리버와.
    상기 열치환된 (P,4) 부호어를 소정 제어에 따라 반복하고, 상기 반복된 (P, 4) 부호어의 부호화 심볼들의 개수를 상기 n이 되도록 하여 (n,4) 부호어로 출력하는 반복기를 포함함을 특징으로 하는 상기 장치.
  4. 제3항에 있어서,
    상기 인터리버는 하기 수학식 2에 따라 상기 (P,4) 심플렉스 부호어를 열치환함을 특징으로 하는 상기 장치.
    단, 상기 수학식 2에서 Sj는 상기 (P,4) 심플렉스 부호어를 구성하는 j 번째 부호화 심볼임.
  5. 3비트들로 구성된 입력 정보비트열을 n 부호화 심볼들로 구성된 (n,3) 부호어로 부호화하는 방법에 있어서,
    에 대하여, 상기 입력 정보 비트열을 입력하여 길이 P+1 부호화 심볼들로 구성된 일차 리드뮬러 부호어로 생성하고, 상기 생성된 길이 P+1의 일차 리드뮬러 부호어를 구성하는 P+1 부호화 심볼들중 첫 번째 위치의 부호화 심볼을 천공하여 (P, 3) 심플렉스 부호어를 생성하는 과정과,
    상기 생성된 (P, 3) 심플렉스 부호어를 구성하는 P부호화 심볼들을 미리 설정한 특정 패턴에 따라 열치환하는 과정과,
    상기 열치환된 (P, 3) 부호어를 소정 제어에 따라 반복하고, 상기 반복된(P, 3) 부호어의 부호화 심볼들의 개수를 상기 n이 되도록 하여 (n,3) 부호어로 출력하는 과정을 포함함을 특징으로 하는 상기 방법.
  6. 제5항에 있어서,
    상기 (P,3) 심플렉스 부호어는 하기 수학식 3에 따라 열치환함을 특징으로 하는 상기 방법.
    단, 상기 수학식 3에서 Sj는 상기 (P,3) 심플렉스 부호어를 구성하는 j 번째 부호화 심볼임.
  7. 4비트들로 구성된 입력 정보비트열을 n 부호화 심볼들로 구성된 (n,4) 부호어로 부호화하는 방법에 있어서,
    에 대하여, 상기 입력 정보 비트열을 입력하여 길이 P+1의 부호화 심볼들로 구성된 일차 리드뮬러 부호어로 생성하고, 상기 생성된 길이 P+1의 일차 리드뮬러 부호어를 구성하는 P+1 부호화 심볼들중 첫 번째 위치의 부호화 심볼을 천공하여 (P,4) 심플렉스 부호어를 생성하는 과정과,
    상기 생성된 (P,4) 심플렉스 부호어를 구성하는 P 부호화 심볼들을 미리 설정한 특정 패턴에 따라 열치환하는 과정과.
    상기 열치환된 (P,4) 부호어를 소정 제어에 따라 반복하고, 상기 반복된 (P,4)부호어의 부호화 심볼들의 개수가 상기 n이 되도록 하여 (n,4) 부호어로 출력하는 과정을 포함함을 특징으로 하는 상기 방법.
  8. 제7항에 있어서,
    상기 (P,4) 심플렉스 부호어는 하기 수학식 4에 따라 열치환함을 특징으로 하는 상기 방법.
    단, 상기 수학식 4에서 Sj는 상기 (P,4) 심플렉스 부호어를 구성하는 j 번째 부호화 심볼임.
  9. 송신기에서 전송한, 3비트들로 구성된 입력 정보 비트열을 (P,3) 심플렉스 부호어로 생성하고, 상기 생성한 (P,3) 심플렉스 부호어를 특정 패턴에 따라 열치환한 후 소정 제어에 따라 반복하여 전송한 최적 (n,3) 부호어를 수신하여 복호하는 복호화 장치에 있어서,
    상기 수신되는 (n,3) 부호어를 입력하고, 소정 제어에 따라 상기 입력한 (n,3) 부호어를 구성하는 부호화 심볼들을 7개 단위로 분할 누적하여 (P,3) 부호어로 출력하는 누적기와,
    상기 누적기에서 출력하는 (P,3) 부호어를 상기 송신기측에서 열치환한 위치와 역으로 열치환하여 출력하는 역인터리버와,
    상기 역인터리버에서 출력된 (P,3) 심플렉스 부호어의 첫 번째 부호화 심볼에 0을 삽입하여 (P+1,3) 일차 리드뮬러 부호어로 출력하는 0삽입기와,
    상기 (P+1, 3) 일차 리드뮬러 부호어를 역고속 하다마드 변환하여 3비트들로 구성된 입력 정보 비트열로 출력하는 역고속 하다마드 변환기를 포함함을 특징으로 하는 상기 장치.
  10. 제9항에 있어서,
    상기 송신기는 상기 (P,3) 심플렉스 부호어를 하기 수학식 5에 따라 열치환함을 특징으로 하는 상기 장치.
    단, 상기 수학식 5에서 Sj는 상기 (P,3) 심플렉스 부호어를 구성하는 j 번째 부호화 심볼임.
  11. 제10항에 있어서,
    상기 역인터리버는 하기 수학식 6에 따라 상기 누적기에서 출력된 (P,3) 부호어를 역열치환함을 특징으로 하는 상기 장치.
    단, 상기 수학식 6에서 Sj는 상기 (P,3) 부호어를 구성하는 j 번째 부호화 심볼임.
  12. 송신기에서 전송한, 4비트들로 구성된 입력 정보 비트열을 (P,4) 심플렉스 부호어로 생성하고, 상기 생성한 (P,4) 심플렉스 부호어를 특정 패턴에 따라 열치환한 후 소정 제어에 따라 반복하여 전송한 최적 (n,4) 부호어를 수신하여 복호하는 복호화 장치에 있어서,
    상기 수신되는 (n,4) 부호어를 입력하고, 소정 제어에 따라 상기 입력한(n,4) 부호어를 구성하는 부호화 심볼들을 15개 단위로 분할 누적하여 (P,4) 부호어로 출력하는 누적기와,
    상기 누적기에서 출력하는 (P,4) 부호어를 상기 송신기측에서 열치환한 위치와 역으로 열치환하여 출력하는 역인터리버와,
    상기 역인터리버에서 출력된 (P,4) 심플렉스 부호어의 첫 번째 부호화 심볼에 0을 삽입하여 (P+1,4) 일차 리드뮬러 부호어로 출력하는 0삽입기와,
    상기 (P+1, 4) 일차 리드뮬러 부호어를 역고속 하다마드 변환하여 4비트들로 구성된 입력 정보 비트열로 출력하는 역고속 하다마드 변환기를 포함함을 특징으로 하는 상기 장치.
  13. 제12항에 있어서,
    상기 송신기는 상기 (P,4) 심플렉스 부호어를 하기 수학식 7에 따라 열치환함을 특징으로 하는 상기 장치.
    단, 상기 수학식 7에서 Sj는 상기 (P,4) 심플렉스 부호어를 구성하는 j 번째 부호화 심볼임.
  14. 제13항에 있어서,
    상기 역인터리버는 하기 수학식 8에 따라 상기 누적기에서 출력된 (P,4) 부호어를 역열치환함을 특징으로 하는 상기 장치.
    단, 상기 수학식 8에서 Sj는 상기 (P,4) 부호어를 구성하는 j 번째 부호화 심볼임.
  15. 송신기에서 전송한, 3비트들로 구성된 입력 정보 비트열을 (P,3) 심플렉스 부호어로 생성하고, 상기 생성한 (P,3) 심플렉스 부호어를 특정 패턴에 따라 열치환한 후 소정 제어에 따라 반복하여 전송한 최적 (n,3) 부호어를 수신하여 복호하는 방법에 있어서,
    상기 수신되는 (n,3) 부호어를 입력하고, 소정 제어에 따라 상기 입력한 (n,3) 부호어를 구성하는 부호화 심볼들을 7개 단위로 분할 누적하여 (P,3) 부호어로 출력하는 과정과,
    상기 누적 출력하는 (P,3) 부호어를 상기 송신기측에서 열치환한 위치와 역으로 역열치환하여 출력하는 과정과,
    상기 역열치환된 (P,3) 심플렉스 부호어의 첫 번째 부호화 심볼에 0을 삽입하여 (P+1,3) 일차 리드뮬러 부호어로 출력하는 과정과,
    상기 (P+1, 3) 일차 리드뮬러 부호어를 역고속 하다마드 변환하여 3비트들로 구성된 입력 정보 비트열로 출력하는 과정을 포함함을 특징으로 하는 상기 방법.
  16. 제15항에 있어서,
    상기 송신기는 상기 (P,3) 심플렉스 부호어를 하기 수학식 9에 따라 열치환함을 특징으로 하는 상기 방법.
    단, 상기 수학식 9에서 Sj는 상기 (P,3) 심플렉스 부호어를 구성하는 j 번째 부호화 심볼임.
  17. 제16항에 있어서,
    상기 누적 출력된 (P,3) 부호어는 하기 수학식 10에 따라 역열치환함을 특징으로 하는 상기 방법.
    단, 상기 수학식 10에서 Sj는 상기 (P,3) 부호어를 구성하는 j 번째 부호화 심볼임.
  18. 송신기에서 전송한, 4비트들로 구성된 입력 정보 비트열을 (P,4) 심플렉스 부호어로 생성하고, 상기 생성한 (P,4) 심플렉스 부호어를 특정 패턴에 따라 열치환한 후 소정 제어에 따라 반복하여 전송한 최적 (n,4) 부호어를 수신하여 복호하는 복호화 방법에 있어서,
    상기 수신되는 (n,4) 부호어를 입력하고, 소정 제어에 따라 상기 입력한 (n,4) 부호어를 구성하는 부호화 심볼들을 15개 단위로 분할 누적하여 (P,4) 부호어로 출력하는 과정과,
    상기 누적 출력하는 (P,4) 부호어를 상기 송신기측에서 열치환한 위치와 역으로 역열치환하여 출력하는 과정과,
    상기 역열치환된 (P,4) 심플렉스 부호어의 첫 번째 부호화 심볼에 0을 삽입하여 (P+1,4) 일차 리드뮬러 부호어로 출력하는 과정과,
    상기 (P+1, 4) 일차 리드뮬러 부호어를 역고속 하다마드 변환하여 4비트들로구성된 입력 정보 비트열로 출력하는 과정을 포함함을 특징으로 하는 상기 방법.
  19. 제18항에 있어서,
    상기 송신기는 상기 (P,4) 심플렉스 부호어를 하기 수학식 11에 따라 열치환함을 특징으로 하는 상기 방법.
    단, 상기 수학식 11에서 Sj는 상기 (P,4) 심플렉스 부호어를 구성하는 j번째 부호화 심볼임.
  20. 제19항에 있어서,
    상기 누적 출력된 (P,4) 부호어는 하기 수학식 12에 따라 역열치환함을 특징으로 하는 상기 방법.
    단, 상기 수학식 12에서 Sj는 상기 (P,4) 부호어를 구성하는 j 번째 부호화 심볼임.
KR10-2001-0061690A 2000-10-06 2001-10-06 심플렉스 부호를 사용한 (엔,3) 부호와 (엔,4 )부호를생성하는 장치 및 방법 KR100434467B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020000058966 2000-10-06
KR20000058966 2000-10-06

Publications (2)

Publication Number Publication Date
KR20020027293A KR20020027293A (ko) 2002-04-13
KR100434467B1 true KR100434467B1 (ko) 2004-06-05

Family

ID=19692315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0061690A KR100434467B1 (ko) 2000-10-06 2001-10-06 심플렉스 부호를 사용한 (엔,3) 부호와 (엔,4 )부호를생성하는 장치 및 방법

Country Status (9)

Country Link
US (2) US6851085B2 (ko)
EP (1) EP1195911B1 (ko)
JP (1) JP3454816B1 (ko)
KR (1) KR100434467B1 (ko)
CN (1) CN1179489C (ko)
AU (1) AU766022B2 (ko)
DE (1) DE60125119T2 (ko)
RU (1) RU2234187C2 (ko)
WO (1) WO2002029976A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101865101B1 (ko) * 2017-08-22 2018-06-07 연세대학교 산학협력단 분산 저장 시스템에서 천공 심플렉스 부호 사용 방법 및 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510643B1 (ko) * 2000-11-01 2005-08-30 엘지전자 주식회사 이동통신 시스템에서의 인터리빙 방법
RU2233025C1 (ru) * 2001-02-15 2004-07-20 Самсунг Электроникс Ко., Лтд. Способ кодирования/декодирования каналов в системе мобильной связи
US7369633B2 (en) * 2003-06-13 2008-05-06 The Directv Group, Inc. Method and apparatus for providing carrier synchronization in digital broadcast and interactive systems
US8208499B2 (en) * 2003-06-13 2012-06-26 Dtvg Licensing, Inc. Framing structure for digital broadcasting and interactive services
KR100651343B1 (ko) * 2004-09-15 2006-11-29 삼성전자주식회사 이동통신 시스템에서 전송 정보의 부호화/복호화 방법 및장치
US8649277B2 (en) * 2006-06-29 2014-02-11 Nec Corporation Communication apparatus and method
KR101422014B1 (ko) 2007-05-10 2014-07-23 엘지전자 주식회사 기본 코드 반복 방식에 의한 긴 코드 생성 방법 및 이를이용한 제어 정보 전송 방법
WO2008144004A1 (en) 2007-05-16 2008-11-27 Thomson Licensing Apparatus and method for encoding and decoding signals
KR101493999B1 (ko) 2007-09-06 2015-02-17 삼성전자주식회사 선형 부호 생성 장치 및 방법
KR101513283B1 (ko) 2007-10-15 2015-04-17 톰슨 라이센싱 버스트 모드 활동을 통신하기 위한 장치 및 방법
MX2010004146A (es) 2007-10-15 2010-05-17 Thomson Licensing Aparatos y metodos para codificar y decodificar se?ales.
US8345794B2 (en) * 2008-04-29 2013-01-01 Qualcomm Incorporated Encoded control channel information interleaving
US20100084472A1 (en) * 2008-10-02 2010-04-08 Silverbrook Research Pty Ltd Method of distinguishing first coding pattern from second coding pattern
US8774123B1 (en) 2010-04-01 2014-07-08 Telefonaktiebolaget L M Ericsson (Publ) System and method for signaling control information in a mobile communication network
WO2011126330A2 (ko) * 2010-04-07 2011-10-13 엘지전자 주식회사 정보 전송 방법 및 송신기
WO2011142559A2 (en) * 2010-05-11 2011-11-17 Lg Electronics Inc. Enhanced block coding method based on small size block code
US8245116B2 (en) * 2011-01-14 2012-08-14 Mitsubishi Electric Research Laboratories, Inc. Method for performing soft decision decoding of Euclidean space Reed-Muller codes
US10301756B2 (en) 2013-07-09 2019-05-28 Haier Group Corporation Dual-drum washing machine

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909434A (en) * 1996-05-31 1999-06-01 Qualcomm Incorporated Bright and burst mode signaling data transmission in an adjustable rate wireless communication system
CA2266283C (en) * 1999-03-19 2006-07-11 Wen Tong Data interleaver and method of interleaving data
KR100407942B1 (ko) * 1999-11-19 2003-12-01 엘지전자 주식회사 이동통신 시스템에서 전송 포맷 조합 지시자를 전송하는 방법
WO2001071936A1 (en) * 2000-03-21 2001-09-27 Samsung Electronics Co., Ltd. Encoding apparatus and method in cdma communication system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101865101B1 (ko) * 2017-08-22 2018-06-07 연세대학교 산학협력단 분산 저장 시스템에서 천공 심플렉스 부호 사용 방법 및 장치

Also Published As

Publication number Publication date
AU766022B2 (en) 2003-10-09
US7451382B2 (en) 2008-11-11
DE60125119T2 (de) 2007-04-12
US20040208252A1 (en) 2004-10-21
US6851085B2 (en) 2005-02-01
RU2002114861A (ru) 2004-02-10
US20020066060A1 (en) 2002-05-30
JP2004511161A (ja) 2004-04-08
WO2002029976A1 (en) 2002-04-11
JP3454816B1 (ja) 2003-10-06
EP1195911B1 (en) 2006-12-13
CN1179489C (zh) 2004-12-08
CN1393054A (zh) 2003-01-22
EP1195911A3 (en) 2004-09-29
KR20020027293A (ko) 2002-04-13
RU2234187C2 (ru) 2004-08-10
EP1195911A2 (en) 2002-04-10
DE60125119D1 (de) 2007-01-25
AU9242901A (en) 2002-04-15

Similar Documents

Publication Publication Date Title
KR100434467B1 (ko) 심플렉스 부호를 사용한 (엔,3) 부호와 (엔,4 )부호를생성하는 장치 및 방법
JP4038494B2 (ja) 符号分割多重接続移動通信システムの伝送率符号化装置及び方法
US7404138B2 (en) Apparatus and method for encoding and decoding TFCI in a mobile communication system
KR100724847B1 (ko) 부호분할다중접속 이동통신시스템에서 부호화 및 복호화장치 및 방법
KR100429536B1 (ko) 이동 통신 시스템에서 최적 (11,5) 부호어를부호화/복호화하는 장치 및 방법
CA2407691C (en) Encoding/decoding apparatus and method in a cdma mobile communication system
KR100464454B1 (ko) 이동 통신시스템의 채널 부호화/복호화 장치 및 방법
KR100421165B1 (ko) 통신시스템에서 블록부호 발생 장치 및 방법
AU2002233767A1 (en) Apparatus and method for coding/decoding channels in a mobile communication system
KR20010034431A (ko) 천공 비블록형 코드의 비트 에러율을 낮추는 프리코딩 기술
KR100464364B1 (ko) 부호분할다중접속 이동통신시스템에서 부호화 및 복호화장치 및 방법
DK2495879T3 (en) Channel coding method with variable length information using a (32, 11) -blokkode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140429

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee