JPH06284019A - 畳み込み符号化方法および誤り訂正符号化復号化装置 - Google Patents

畳み込み符号化方法および誤り訂正符号化復号化装置

Info

Publication number
JPH06284019A
JPH06284019A JP6706293A JP6706293A JPH06284019A JP H06284019 A JPH06284019 A JP H06284019A JP 6706293 A JP6706293 A JP 6706293A JP 6706293 A JP6706293 A JP 6706293A JP H06284019 A JPH06284019 A JP H06284019A
Authority
JP
Japan
Prior art keywords
error correction
bit
bits
encoding
error correcting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6706293A
Other languages
English (en)
Inventor
Maki Hayashi
真 樹 林
Kazuyuki Miya
和 行 宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6706293A priority Critical patent/JPH06284019A/ja
Publication of JPH06284019A publication Critical patent/JPH06284019A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】 【目的】 トレリス符号化変調(TCM)に用いる畳み
込み符号器を備えた誤り訂正符号化復号化方法およびそ
の装置において、誤り訂正能力を効率よく高める。 【構成】 送信側に、符号化回路12に入力する情報ビ
ット系列のビットの一部を同一の値に変換するビット構
成変換器11と、トレリス符号化変調用の誤り訂正畳み
込み符号を行なう誤り訂正符号化回路12を設け、受信
側に、送信された情報信号系列に対し最尤復号を行なう
誤り訂正復号器13と、復号された情報信号系列を元の
情報ビット系列に逆変換するビット構成逆変換器14と
を設ける。これにより、符号語間の最小ユークリッド距
離が拡大され、誤り訂正能力が高まる。また、符号化率
を容易に変えることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ディジタル自動車・携
帯電話等のデータ伝送に使用する誤り訂正符復号の一種
であるトレリス符号化変調(TCM)を用いた畳み込み
符号化方法およびこれを利用した誤り訂正符号化復号化
装置に関する。
【0002】
【従来の技術】まず、図3に示される従来の畳み込み符
号化回路において生成される拘束長K=3,符号化率R
=1/2の符号Cを具体例に、畳み込み符号化復号化方
法について説明する。
【0003】2個のシフトレジスタF0 ,F1 の状態に
よって、符号化回路の状態Sは4つの状態、すなわち、 S0 =(0,0),S1 =(1,0),S2 =(0,
1),S3 =(1,1) のいずれかの状態をとる。
【0004】最初にS0 にあった符号化回路を時々刻
々、すなわち情報信号が入力される度に各状態を遷移し
ていく模様を表現したものがトレリス線図である。符号
Cのトレリス線図を図4に示す。なお、ここでは入力情
報信号系列長はJ−K+1であり、さらにK−1個の0
が続くものとする。
【0005】トレリス線図の枝状の部分をブランチ、2
個以上のブランチの連なりを部分パスと称する。図4に
示したトレリス線図において、点線のブランチは入力信
号が0であることを示し、実線は入力信号が1であるこ
とを示すものとする。さらにブランチ部分に符号器の出
力a,b,c,dを示す。ただし、 a=(0,0),b=(1,0),c=(0,1),d
=(1,1) とし、左側の成分がCi (1) を、また右側の成分がCi
(2) 表わすものとする。
【0006】例えばπ/4シフトQPSK(4相位相変
調)の場合、この出力を図5に対応を示すように位相を
変化させて送信する。この位相平面上での2点間の距離
がユークリッド距離である。この場合、ab間の(2
乗)ユークリッド距離は2Eである。ただし、伝送信号
の振幅を√Eとする。
【0007】時刻t=t0 における状態S0 (t=
0 )からt=tj における状態S(t=tj )に至る
ブランチの連なりをパスという。このパスは畳み込み符
号Cの符号語に対するパスである。部分パスとの混同を
避ける必要がある場合には、符号語パスと呼ぶことにす
る。
【0008】図6に符号Cのトレリス線図における部分
パスを示す。この部分パスに対応する符号語の部分集合
を便宜上、 CS 1 =(00 00 11),CS 2 =(11 10
00) とする。ビタビ復号ではパスCS 1 とパスCS 2 の尤度
を比較して、例えばCS 1 の尤度の方がパスCS 2 の尤
度よりも低くなければCS 2 を棄却する。これにより、
パスCS 2 を部分パスとして含むすべての符号語パスが
送信符号語の候補から棄却されたことになる。CS 1
ように棄却されずに残った部分パスを生き残りパスとい
う。
【0009】図4のトレリス線図を見ると、各状態には
図6に示したような分岐状態を同一とする2本の部分パ
スが存在することがわかる。また、符号語の両端の状態
を除いた定常状態においは、各時刻において常に2K-1
個の生き残りパスが存在することがわかる。時刻t
J-K+2 以降は生き残りパスは1/2ずつ減少し、時刻t
jにおいてはただ1個の生き残りパスとなる。そしてこ
の生き残りパスが、送信符号語として復号される。
【0010】図7は従来の誤り訂正符号化復号化装置の
一例(特願平3−334521)を示すものである。送
信側には、畳み込み符号を行なう誤り訂正符号化回路3
と、この誤り訂正符号化回路3に入力する情報信号系列
に1もしくは複数のビットを挿入するビット挿入器2
と、このビットを誤り訂正符号化回路3に入力したとき
符号器のシフトレジスタの値が固定値となるようにこの
ビットの値を計算する挿入ビット値計算回路1とを設け
る。受信側には、このビットの情報信号系列への挿入位
置を記憶する挿入ビット位置記憶回路4と、この挿入位
置の情報を利用して前記ビットに対応する状態遷移を制
限することにより受信信号の最尤復号を行なう畳み込み
誤り訂正復号化回路5とを設ける。
【0011】これにより、情報信号系列に挿入されたビ
ットが誤り訂正符号化回路3に入力されると、誤り訂正
符号化回路3のシフトレジスタの値は固定値となり、ト
レリス線図のパスの途中で挿入ビット位置に対応する状
態を絞ることができる。したがって、挿入ビット位置ご
とに遷移状態が矯正されるので、生き残りパスを誤って
選択する可能性を抑えることができる。
【0012】
【発明が解決しようとする課題】しかしながら、上記従
来の方法では、挿入ビット位置で遷移状態を矯正するこ
とで誤り訂正能力を高めているが、挿入する冗長ビット
数に対して改善効果が効率的でないという問題点があっ
た。
【0013】本発明は、このような従来の問題点を解決
するものであり、誤り訂正能力を効率的に向上させるこ
とのできる畳み込み符号化方法および誤り訂正符号化復
号化装置を提供することを目的とするものである。
【0014】
【課題を解決するための手段】上記目的を達成するため
に、本発明による畳み込み符号化方法は、送信側のmビ
ット入力nビット出力のトレリス符号化変調を行なう畳
み込み符号化方法において、入力mビットの一部kビッ
トを同じ値とすることで入力ビットパターンを制限し
て、受信側のビタビ復号において各状態から次の状態に
遷移するブランチを絞り、符号語間の最小ユークリッド
距離を拡大するようにしたものである。
【0015】また本発明による誤り訂正符号化復号化装
置は、送信側に、情報ビット系列のビットの一部を同一
の値に変換するビット構成変換器と、ビット構成変換器
から入力された情報信号系列に対しトレリス符号化変調
を用いて誤り訂正畳み込み符号を行なう誤り訂正符号化
回路を備え、受信側に、送信されてきた情報信号系列に
対し最尤復号を行なう誤り訂正復号化回路と、誤り訂正
復号化回路により復号された情報信号系列を元の情報ビ
ットに逆変換するビット構成逆変換器とを備えたもので
ある。
【0016】
【作用】したがって、本発明によれば、トレリス符号化
変調(TCM)において誤り特性を決定する主要因であ
る符号語間の最小ユークリッド距離を効果的に拡大する
ことができ、誤り訂正能力を効果的に高めることができ
る。
【0017】
【実施例】図1は本発明の一実施例における誤り訂正符
号化復号化装置のブロック図を示している。図1の送信
側において、11は情報ビット系列のビットの一部を同
一の値に変換するビット構成変換器、12はビット構成
変換器11から入力された情報信号系列に対しトレリス
符号化変調を用いて畳み込み符号を行なう誤り訂正符号
化回路である。図1の受信側において、13は送信され
てきた情報信号系列に対し最尤復号を行なう誤り訂正復
号化回路、14は復号された情報信号系列を元の情報ビ
ット系列に変換するビット構成逆変換器である。
【0018】次に上記実施例の動作について説明する。
まず送信側において、ビット構成変換器11により、シ
リアルな情報ビット系列、 I=(I0 ,I1 ,I2 ,I3 ,…) (式1) を以下のようなパラレルな形式(入力信号系列)に変換
して誤り訂正符号化回路12に入力する。
【数1】
【0019】次に、誤り訂正符号化回路12により以下
のような送信信号系列を生成する。
【数2】
【0020】このように、ビット構成変換器11によ
り、誤り訂正符号化回路12へ入力するビットの一部を
同一の値(例えば、J*1=J*2)とすることにより、次
の状態へ遷移することができるブランチが制限される。
【0021】図2のトレリス線図を例に、本実施例にお
ける符号語間のユークリッド距離の変化をみてみる。図
2において、実線のブランチはJ*1≠J*2,点線のブラ
ンチはJ*1=J*2を表わす。時刻t=0で状態S0 から
分かれた2つの部分パスは、ブランチに制約がなけれ
ば、時刻t=2において再合流する。 (ア)S0 −(a)−S0 −(a)−S0 (イ)S0 −(b)−S1 −(c)−S0 信号点の配置が図5の場合には、2つの部分パス間の
(2乗)ユークリッド距離は、ab間の距離(2E)と
ac間の距離(2E)の和で4Eである。
【0022】ここで、時刻t=1からt=2へのブラン
チにJ*1=J*2の制約があると、部分パスはt=2では
再合流しないで、 (ウ)S0 −(a)−S0 −(b)−S1 (エ)S0 −(b)−S1 −(d)−S2 をたどる。このあと、ブランチに制約がなければ、t=
4において再合流する。 (オ)S1 −(c)−S0 −(a)−S0 (カ)S2 −(a)−S1 −(c)−S0 または、 (キ)S1 −(d)−S2 −(b)−S3 (ク)S2 −(b)−S3 −(d)−S30 ,S3 どちらで再合流する場合も、分かれた後再合
流するまでの部分パス間の(2乗)ユークリッド距離は
8Eである。
【0023】このように、ブランチの制約によって再合
流する符号語同士のユークリッド距離が大きくなる。
【0024】一方、受信側においては、以下のような受
信信号系列を、誤り訂正復号化回路13により、入力ビ
ットの一部のビットを同じ値とした位置の情報を利用し
て同値ビット入力による状態遷移を制限して最尤復号を
行なう。
【数3】 から
【数4】 に復号された復号信号系列を、ビット構成逆変換器14
により、元のシリアルな情報ビット系列、 L=(L0 ,L1 ,L2 ,L3 ,…) (式6) に変換する。
【0025】
【発明の効果】本発明は、上記実施例から明らかなよう
に、送信側において誤り訂正符号化回路の入力ビットの
一部を同じ値として符号化して送信し、受信側において
この一部のビットを同じ値として入力した位置の情報を
利用して最尤復号することで、符号語間の最小(2乗)
ユークリッド距離を拡大することができ、誤り訂正能力
を効率的に向上させることができる。
【0026】また、ビット構成変換方式を変えること
で、容易に符号化率を変化させることができ、与えられ
た通信システムに要求される誤り訂正能力・符号化率に
効率的に対応することができる。
【図面の簡単な説明】
【図1】本発明の一実施例における誤り訂正符号化復号
化装置のブロック図
【図2】本発明の一実施例における再合流する部分パス
の一例を示す部分トレリス線図
【図3】従来例における畳み込み符号化回路の一例を示
すブロック図
【図4】従来例における符号器状態遷移の一例を示すト
レリス線図
【図5】従来例における位相平面図の一例を示す模式図
【図6】従来例における再合流する2本の部分パスの一
例を示す部分トレリス線図
【図7】従来例における誤り訂正符号化復号化装置の一
例を示すブロック図
【符号の説明】
1 ビット構成変換器 2 誤り訂正符号化回路 3 誤り訂正復号化回路 4 ビット構成逆変換器

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 送信側のmビット入力nビット出力のト
    レリス符号化変調を行なう畳み込み符号化方法におい
    て、入力mビットの一部kビットを同じ値とすることで
    入力ビットパターンを制限して、受信側のビタビ復号に
    おいて各状態から次の状態に遷移するブランチを絞り、
    符号語間の最小ユークリッド距離を拡大する畳み込み符
    号化方法。
  2. 【請求項2】 同じ値を入力するビット数kを任意に変
    えることにより、符号化率と誤り訂正能力を可変とする
    請求項1記載の畳み込み符号化方法。
  3. 【請求項3】 送信側に、情報ビット系列のビットの一
    部を同一の値に変換するビット構成変換器と、前記ビッ
    ト構成変換器から入力された情報信号系列に対しトレリ
    ス符号化変調を用いて誤り訂正畳み込み符号を行なう誤
    り訂正符号化回路を備え、受信側に、送信されてきた情
    報信号系列に対し最尤復号を行なう誤り訂正復号化回路
    と、前記誤り訂正復号化回路により復号された情報信号
    系列を元の情報ビットに逆変換するビット構成逆変換器
    とを備えた誤り訂正符号化復号化装置。
JP6706293A 1993-03-25 1993-03-25 畳み込み符号化方法および誤り訂正符号化復号化装置 Pending JPH06284019A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6706293A JPH06284019A (ja) 1993-03-25 1993-03-25 畳み込み符号化方法および誤り訂正符号化復号化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6706293A JPH06284019A (ja) 1993-03-25 1993-03-25 畳み込み符号化方法および誤り訂正符号化復号化装置

Publications (1)

Publication Number Publication Date
JPH06284019A true JPH06284019A (ja) 1994-10-07

Family

ID=13333987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6706293A Pending JPH06284019A (ja) 1993-03-25 1993-03-25 畳み込み符号化方法および誤り訂正符号化復号化装置

Country Status (1)

Country Link
JP (1) JPH06284019A (ja)

Similar Documents

Publication Publication Date Title
EP0927464B1 (en) Convolutional decoding with the ending state decided by crc bits selectively placed inside multiple coding bursts
US6769091B2 (en) Encoding method and apparatus using squished trellis codes
JPS6356728B2 (ja)
JPH0555932A (ja) 誤り訂正符復号化装置
KR100276780B1 (ko) 신호 전송 시스템
JPH07221655A (ja) 通信システムおよび情報処理方法
JPH0316046B2 (ja)
US5841818A (en) Decoding method for trellis codes employing a convolutional processor
KR20030036660A (ko) 비트 스트림을 인코딩하는 인코더 및 방법, 및 비트스트림을 디코딩하는 디코더 및 방법
US8055986B2 (en) Viterbi decoder and method thereof
JP2005294898A (ja) ビタビ復号方法、復号化装置、移動局無線装置、基地局無線装置および移動通信システム
JP2715398B2 (ja) 誤り訂正符復号化装置
KR100387089B1 (ko) 브랜치 메트릭 계산 처리에서 감소된 비트수를 갖는비터비 디코더
US7315579B2 (en) Trellis coded modulation tails
US7225393B2 (en) Viterbi decoder and Viterbi decoding method
JPH06284018A (ja) ビタビ復号方法および誤り訂正復号化装置
JPH06284019A (ja) 畳み込み符号化方法および誤り訂正符号化復号化装置
US6742158B2 (en) Low complexity convolutional decoder
JP3576653B2 (ja) 符号化変調装置
JP3272173B2 (ja) 誤り訂正符号/復号化装置
US5666380A (en) Digital communication system and method of compressing information
JP3221761B2 (ja) 畳み込み符号化回路
KR0171383B1 (ko) 순환컨벌루션널코드의복호화방법
KR100600310B1 (ko) 2차원 페이지의 인코딩 및 디코딩 방법
US8503585B2 (en) Decoding method and associated apparatus