KR20040064604A - 변조 전 컨벌루션 부호화된 비트들을 심볼들로 할당하는방법 및 시스템 - Google Patents

Abstract

심볼의 어떤 비트 위치들이 다른 비트 위치들 보다 더 높은 비트 에러율을 가질 때, 그 심볼로서 전송하기 위해 비트 시퀀스를 부호화하는 방법 및 그에 상응하는 장치. 상기 방법은, 각각의 비트 시퀀스들이 무효화(puncturing)에 대해 소정 감도 레벨을 가진 소정 다항식(polynomial) 생성자에 의해 규정될 때, 입력 비트 시퀀스에 응하여, 컨벌루션 부호화기(31, 41)를 이용해 복수개의 비트 시퀀스들을 제공하는 단계(31, 32, 41, 42); 및 비트 시퀀스를 규정한 생성자 다항식의 감도 레벨에 기초하여 각각의 비트 시퀀스를 심볼 위치들로 매핑(mapping)하는 단계(33, 44)를 포함한다. 인터리빙에 있어서, 각 비트 시퀀스의 비트들을 심볼 위치들로 매핑하는 것(33, 44)은 심볼 인터리빙 단계(34)에 앞서거나, 비트 인터리빙 단계(43)에 뒤이어 올 수 있다.

Description

변조 전 컨벌루션 부호화된 비트들을 심볼들로 할당하는 방법 및 시스템{Method and system for allocating convolutional encoded bits into symbols before modulation}

최근의 셀룰라 시스템에 있어서, 어떤 변조 방식들은, 예를 들어 도래할 EDGE(Enhanced Data rates for the Global System for Mobile Communications (GSM) Evolution, GSM 전개를 위한 개선된 데이터 레이트)에 사용될 것이라 예상되는 8-PSK 변조의 예에서와 같이, 한 번에 여러 개의 비트들을 단일 심볼로서 전송하는데 사용되고 있다. 이러한 변조 방식의 사용은 보통 한 심볼의 서로 다른 비트들에 대해 서로 다른 에러 가능성을 발생시킨다. 예를 들어, EDGE를 위해 고안된 8-PSK 변조의 경우, 모든 심볼 마다 전송되는 세 개의 비트들이 있게 되며(변조하는 비트들이 세개로 된 그룹들로 8PSK 심볼들에 그레이(Gray) 매핑됨을 설명하고 있는, 유럽 통신 표준 기구(ETSI) 사양 GSM 05.04, 섹션 3.2를 참조), 비트들 중 하나의 비트 에러율(BER)은 나머지 두 비트들 각각의 BER과 비교해 거의 배가 된다. 반대로, GSM은 최근에 GSMK(Gaussian minimum shift keying)라 불리는 변조방식을 사용하며, 이 방식에서는 심볼 당 오직 하나의 비트만이 전송되기 때문에 수신된 각 비트들의 BER은 동일하다. 심볼 당 여러개의 비트들을 전송하는 시스템을 위한 최적 코덱(codec, 부호화기/복호하기(coder/decoder))은 심볼 당 멀티-비트 변조 방식의 불균등한 BER을 고려해야 하는데, 그 이유는 컨벌루션 부호화(convolutional encoding)를 수반하는 포워드(forward) 에러 정정 코딩에 있어서, 컨벌루션 부호화된 비트 스트림의 비트들이 균등한 에러 복원력을 가지고 있지 않기 때문이다. 즉, 어떤 비트들에서의 에러가 다른 비트들에서 발생하는 에러들 보다 더 심각하다는 것이다.

그러한 시스템의 코덱을 위해 적합한 인터리버(interleaver, 삽입기)를 설계하는 것에 특별한 주의가 집중되어져야 한다. 주로 비트(bit) 인터리버 설계와 심볼(symbol) 인터리버 설계라는 두 종류의 주 인터리버 설계가 있게 된다. 심볼 인터리버는 각 심볼에 속한 비트들을 함께 유지시키면서 심볼들을 인터리브(삽입)하는 것인데 반해, 비트 인터리버는 비트 당 비트 기준으로 전체 비트 시퀀스를 인터리브한다.

심볼 인터리빙 설계가 사용될 때, 심볼들로 비트들을 할당하는 제어를 함으로써 에러 보호 성능을 개선시키기 위해, 인터리버에 앞서서, 부호화된 비트들이 어떤 알고리즘에 따라 처리되어져야 할 것이다. 한편, 비트 인터리빙 설계가 사용될 때, 유사하거나 동일한 알고리즘이 다시 사용될 수 있지만, 그 알고리즘은 인터리버 이후의 비트들에 대해 적용될 것이다.

종래의 시스템들에서는, 도 1 및 2에 도시된 바와 같이, 컨벌루션 부호화되고 어떻게든지 무효화된(punctured) 비트 시퀀스(무효화된 비트들로 불려지는, 일브의 비트들이 제거된 비트 시퀀스)가 변조 전에 인터리브된다. 인터리빙 동작은 컨벌루션 코드들이 사용될 때 긴요한 것이 되는데, 이는 그 코드들이 랜덤 에러를 잘 극복하도록 설계되어 에러들이 갑자기 나타날 때(bursty)(그리고 인터리빙이 사용되지 않을 때) 그 성능이 급격히 감소하기 때문이다.

인터리빙은 연속적인 비트들이 동일한 라디오 버스트로 전송되지 않는다는 것과 또한 컨벌루션 부호화된 시퀀스에서 이웃하는 비트들이 전송 전에 버스트 안에서 최대로 떨어져 있게 하는 것을 보장한다 [ETSI 사양 GSM 05.03 참조]. 따라서, 인터리빙은 전송 채널에서 발생하는 에러들이 각각의 전체 부호화된 스피치 프레임에 걸쳐 가능한 한 고르게 분포되게 보장하는 경향이 있다. 즉, 에러들은 한꺼번에 나타나지 않고 무작위로(randomly) 분포되는 것으로 나타날 것이다. 인터리빙은 에러 보호 성능을 향상시키는 매우 일반적이면서 강력한 방법인데, 그것은 대부분의 코드들이 한꺼번에 생기는(bursty) 에러들이 아닌 무작위로 분포하는 에러들에 대해 강하도록 설계되었기 때문이다.

종래 기술에 따르면, 변조 방식에 상관없이 통상적으로 동일한 종류의 인터리빙이 사용된다. 그러나 한 심볼 안의 각 비트에 대한 에러 가능성이 고르지 않은 변조 방식을 사용할 때, 인터리빙 절차는 그 고르지 않은 비트 에러율을 고려하도록 맞춰져야 한다.

고르지 않은 비트 에러율을 고려해야 할 필요와 관련된 한가지 상황이 8-PSK 변조(또는 어떤 멀티 레벨 변조 방식)를 이용한 시스템에 있게 된다.

심볼 당 N 비트를 전송하는 변조 방식을 이용할 때, 분명히 그 N 비트 심볼들은 변조 이전에 비트 시퀀스로부터 구성되어져야 한다. 그렇게 하기 위해, 매우 잘 알려진 N 비트 직렬-병렬(serial-to-parallel) 변환이 사용된다. 도 1 및 2에 도시된 바와 같이, 심볼 인터리버(14)가 사용되면(도 1) N 비트 직렬-병렬 변환을 수행하는 모듈(13)이 인터리버 앞에 놓여지고, 비트 인터리버(24)가 사용되면(도 2) 인터리버 뒤에 그 모듈이 위치한다. 비트 인터리버 뒤에서 변환이 수행되는 종래 기술의 방식이 ETSI 사양 GSM 05.03에 기술되어 있다(섹션 3.11 부터 3.13에 걸쳐, ECSD가 8PSK 변조로 바뀐 GMSK 변조를 하는 HSCSD(High Speed Circuit Switched Data)라는 점에서 HSCSD의 EDGE 버전인 ECSD(Enhanced Circuit Switched Data) 데이터 채널들에 대한 채널 코딩이 설명되어 있다).

도 5는 심볼 인터리버가 사용되고 직렬-병렬 변환이 (도 1에서와 같이) 인터리버 뒤에 놓여진 종래 기술의 시스템 동작을 도시한 것이다. 도 5에 도시된 예에서, 1/3 레이트 무효화된 컨벌루션 코드가 8 PSK 변조와 함께 사용된다(3 비트/심볼). 컨벌루션 부호화되고 무효화된 비트들을 세 비트의 심볼로 할당하는 제어를 하는데는 어떤 특별한 동작도 취해지지 않는다. 구성된 심볼들은 (가령 GSM 05.03에 설명된 바와 같은) 블록 대각선 비트 인터리버에 기반하고 싱글 비트들 대신 인터리브 심볼들로 변형될 수 있는 심볼 인터리버로 보내진다.

심볼 인터리버가 시스템에 사용되면, 종래 기술은 비트 레벨에서가 아닌 심볼 레벨에서 최적의 인터리빙을 보장한다. 이것은 도 5에 보여지며, 도 5에서는 무효화 모듈로부터 연속적인 비트들이 동일한 심볼로 전송된다. 이와 같은 시스템은 컨벌루션 코드의 상태를 복호화하기 때문에 보다 한꺼번에 일어나는(bursty) 에러들을 야기시키므로, 코드의 에러 방지 기능을 감소시킨다. 이러한 문제는 비트 인터리버를 사용할 때 나타나지 않는다.

종래 기술의 주요한 비적합성(non-optimality)은 (일상적으로 해당하는 바와 같이, 심볼 안의 서로 다른 비트 위치들이 서로 다른 에러 가능성을 가질 때) 소정 생성자 다항식(generator polynomial)로부터 부호화된 비트들을 심볼 안에 주어진 위치로 할당하는 것을 제어하지 않는다는 사실과 관계가 있다. 이러한 문제가 아래에서 보다 상세히 설명될 것이다.

보통 쉬프트 레지스터(shift register)로서 구현되는 컨벌루션 부호화기는, R=1/2 레이트 부호화기(모든 입력 비트에 대해 2개의 출력비트를 가짐)를 위한 도 1a의 110과 같은 연결도에 의해 완전하게 설명될 수 있다. 도 1a의 연결도(110)는 세 개의 지연 소자(111a, 111b, 111c)와 두 개의 가산기(112, 114)를 보인다. 코드 레이트 R은 일반적으로 k/n으로 쓰여지는데, 이것은 부호화기가 k 개로 된 한 벌(k-tuple)을 n 개로 된 한 벌(n-tuple)로 매핑한다는 것을 나타낸다. 연결도를 제공하는 것에 의해서가 아니더라도 보다 간결하게 부호화기에 대해 설명하는 것이 가능하다. n, k 그리고 소위 구속장(constraint length) K(부호화 도중 각 n-tuple의 형성에 영향을 미치는 k-tuple의 개수와 같이, 상이한 방식으로 규정된)를 거론함으로써 다른 하나의 간결한 사양이 주어질 수 있다. 도 1a의 부호화기에 있어서, n=1, k=1, 그리고 K=3이다. 다른 방법은 가산기 연결들을 벡터들이나 생성자 다항식(generator polynomials)의 형식으로 제공하는 것이다. 예를 들어, 도1a의 1/2 레이트의 코드는 생성자 벡터과이나, 이와 등가적으로, 생성자 다항식및을 포함하며, 이때 x는 지연(delay)을 의미한다. (D는 한 샘플 지연,는 두 샘플 지연 등을 의미한다.)

도 5에 도시된 부호화기의 예에서, 1/3 컨벌루션 코드의 코드 레이트는 한 심볼로 보내진 비트들의 개수, 즉 3과 완벽하게 매치하고, 한 생성자 다항식으로부터의 모든 비트들을 각각의 전송된 심볼 내 어떤 위치로 할당시키는 것을 가능하게 하는데, 구체적으로는 어떤 다항식으로부터의 출력 비트들을 강한(strong) 비트 위치들로 할당하고 나머지 다항식들의 출력 비트들은 약한(weak) 비트 위치들로 할당한다. (8-PSK 변조에 있어서, 각 심볼의 세 비트들 중 한 비트는 나머지 두 비트들에 비해 두 배의 비트 에러율을 가진다. 보다 높은 비트 에러율을 가진 비트를 약한(weak) 비트라 칭하고, 나머지 두 비트들은 강한(strong) 비트라 칭한다.) 그러나, (도 5에 도시된 바와 같이, 또한 스피치 코딩을 위한 기술적 채널 코덱의 모든 상태에 있어서와 같이) 컨벌루션 부호화 이후 수행된 어떤 무효화가 있다면, 부호화기의 다항식의 출력 비트들에 대한 할당은 보다 진보한 알고리즘을 이용해 이뤄져야만 한다. 할당을 시작할 때 다항식 A 및 B로부터의 비트들이 강한 비트 위치들로 할당되고, 반면 다항식 C로부터의 비트들은 약한 비트 위치들로 할당됨을 알 수 있다. 그러나, 무효화로 인해, 다항식 A 및 B로부터의 어떤 비트들은 나중에 원하지 않던 약한 비트 위치들로 할당된다. 의도하지 않은 할당 결과는 코드의 에러 정정 성능을 감소시키며, 이것은 이 예에서의 다항식 A 및 B가 전송 채널의 에러들에 대해 보다 민감하기 때문이다. 다항식이 민감한지 어떤지의 여부는 광범한 시뮬레이션을 수행함으로써 얻어진다. (컨벌루션 코드의 레이트가 한 심볼로서 전송될 비트들의 개수와 매치되지 않을 때, 같은 문제가 역시 발생됨을 알아야 한다.)

심볼 당 여러개의 비트들을 전송하는 컨벌루션 부호화기의 경우, 필요한 것은, 그러한 부호화기의 각 다항식에 의해 출력된 비트들을 전송된 심볼 내 서로 다른 위치들로 따로이 할당하기 위한 알고리즘이며, 알고리즘은 부호화기의 에러 보호 성능을 향상시키기 위해 그러한 부호화기에 의해 제공된 심볼의 서로 다른 비트들의 상이한 에러 가능성을 고려해야 한다.

본 발명은 셀룰라 통신에 관한 것으로서, 보다 상세하게는 컨벌루션 코드에 기초해 스피치 패러미터를 채널 코딩하는 것에 관한 것이다.

도 1은 심볼 인터리버를 이용한 종래 기술의 채널 코덱의 블록도이다.

도 1a는 종래 기술에 따른, 컨벌루션 부호화기를 구현하는 쉬프트 레지스터의 개략도이다.

도 2는 비트 인터리버를 이용한 종래 기술의 채널 코덱에 대한 블록도이다.

도 3은 도 1의 병렬-직렬 변환 모듈이 심볼 인터리버 앞에서 매핑 모듈로 대체된, 본 발명에 따른 채널 코덱의 블록도이다.

도 4는 도 2의 병렬-직렬 변환 모듈이 비트 인터리버 뒤에서 매핑 모듈로 대체된, 본 발명에 따른 채널 코덱의 블록도이다.

도 5는 1/3 레이트의 컨벌루션 코드에 대한 도 1에 도시된 바와 같은 복호화기에서, 심볼 인터리버 앞에서 컨벌루션 부호화된 비트들을 할당하는 종래의 방법을 도시한 것이다.

도 6은 1/3 레이트 컨벌루션 코드에 대한 도 3에 도시된 바와 같은 코덱에서, 심볼 인터리버 앞에서 컨벌루션 부호화된 비트들을 매핑하는 본 발명에 따른 방법을 도시한 것이다.

따라서, 본 발명의 첫번째 양상은, 어떤 비트 위치가 다른 비트 위치들에 비해 높은 비트 에러율을 가지는 복수의 비트들로 이뤄진 심볼들로서 전송 채널을 통해 전송하도록 일련의 비트들을 부호화하는 방법을 제공하는 것으로, 그 방법은, 입력 비트들의 시퀀스에 반응하여, 각 컨벌루션 부호화기를 사용해, 각각의 비트 시퀀스가 무효화(puncturing)에 대한 소정 레벨의 민감도를 가진 소정의 생성자 다항식에 의해 규정되는 복수의 비트 시퀀스들을 제공하는 단계; 및 비트 시퀀스를 규정하는 생성자 다항식의 민감도 레벨에 기초해 각 비트 시퀀스를 심볼 위치로 매핑하는 단계를 포함한다.

본 발명의 상기 첫번째 양상에 따르면, 그 방법은 인터리빙(interleaving) 단계 역시 포함할 수 있다. 인터리빙은 비트 인터리빙(bit interleaving)일 수 있고, 매핑을 제공하는 단계는 비트 인터리빙 단계 다음에 수행될 것이다. 이와 달리, 인터리빙이 심볼 인터리빙(symbol interleaving)일 수 있으며, 매핑 제공 단계는 심볼 인터리빙 이전에 수행될 것이다.

본 발명의 상기 첫번째 양상에 따르면, 컨벌루션 부호화기를 이용해 복수의 비트 시퀀스들을 제공하는 단계에 있어서, 적어도 하나의 비트 시퀀스를 전송 채널에 맞추기 위해 비트 시퀀스들 중 적어도 하나는 컨벌루션 부호화기를 사용한 다음 무효화될 것이다. 또, 각 시퀀스의 무효화 량(amount of puncturing)은 그 시퀀스를 규정한 다항식의 민감도 레벨에 좌우될 것이다.

본 발명의 상기 첫번째 양상에 따르면, 컨벌루션 부호화기를 이용해 복수의 비트 시퀀스들을 제공하는 단계에서, 적어도 하나의 비트 시퀀스를 전송 채널안에 맞추기 위해 비트 시퀀스들 중 적어도 하나는 컨벌루션 부호화기를 사용한 다음 무효화되고, 각 시퀀스의 무효화량은 그 시퀀스를 규정한 다항식의 민감도 레벨에 좌우될 것이다. 또, 이 방법은 인터리빙 단계 역시 포함할 수 있다. 인터리빙은 비트 인터리빙이 수 있고, 매핑을 제공하는 단계는 그 비트 인터리빙 단계 다음에 수행될 것이다. 또, 인터리빙이 심볼 인터리빙일 수 있고, 매핑을 제공하는 단계는 그 심볼 인터리빙 단계 이전에 수행될 것이다.

본 발명의 두번째 양상에 있어서, 일부 비트 위치가 나머지 비트 위치들에 비해 보다 높은 에러율을 갖는 복수개의 비트들로 이뤄진 심볼로서 전송 채널을 통해 전송되도록 부호화된 비트 시퀀스의 복호화 방법이 제공된다. 그 복호화 방법은 본 발명의 첫번째 양상에 따라 비트 시퀀스의 부호화시 수행된 단계들의 역으로된 단계들을 포함하고, 이 단계들을 보다 상세히 말하면, 수신된 심볼들에 응답하여, 각각의 비트 시퀀스가 무효화에 대한 소정 감도 레벨을 가진 소정 생성자 다항식에 의해 규정되는 복수의 비트 시퀀스로 심볼들을 다시, 비트 시퀀스들 개개의 것에 기반해 디매핑(demapping)하는 단계; 및 복수개의 비트 시퀀스들에 응답해 컨벌루션 복호화기를 이용해 출력 비트들을 제공하는 단계를 포함한다.

본 발명의 세번째 양상에 따르면, 일부 비트 위치가 나머지 비트 위치들에 비해 보다 높은 에러율을 갖는 복수개의 비트들로 이뤄진 심볼들로서 전송 채널을 통해 전송되도록 비트 시퀀스를 부호화하는 전송 장치가 제공되고, 이 장치는, 입력 비트 시퀀스에 응하여, 컨벌루션 부호화기를 이용해, 각각의 비트 시퀀스가 무효화에 대해 소정의 감도 레벨을 가진 소정의 생성자 다항식에 의해 규정되는 복수개의 비트 시퀀스들을 제공하는 수단; 및 비트 시퀀스를 규정한 상기 생성자 다항식의 감도 레벨에 기초해 각 비트 시퀀스를 심볼로 매핑하는 수단을 포함한다.

본 발명의 상기 세번째 양상에 있어서, 상기 전송 장치는 인터리빙 수단도 역시 포함할 수 있다. 인터리빙 수단은 비트 인터리빙을 수행할 수 있고, 매핑 수단은 인터리빙 수단 다음에 작동될 것이다. 이와 달리, 인터리빙 수단이 심볼 인터리빙을 수행할 수 있고, 상기 매핑을 제공하는 수단은 인터리빙 수단 이전에 동작될 것이다. 또, 컨벌루션 부호화기를 이용해 복수개의 비트 시퀀스를 제공하는 수단은 컨벌루션 부호화기 다음에, 적어도 한 비트 시퀀스를 전송 채널로 맞추기 위해 비트 시퀀스들 중 적어도 하나를 무효화하는 수단을 포함할 수 있고, 그 무효화 수단은 그 시퀀스를 규정한 다항식의 감도 레벨에 좌우되는 크기(량)로 각 시퀀스의 무효화를 제공할 것이다.

본 발명의 상기 세번째 양상에 따르면, 컨벌루션 부호화기를 이용해 복수의 비트 시퀀스들을 제공하는 수단은, 컨벌루션 부호화기 다음에, 적어도 한 개의 비트 시퀀스를 전송 채널로 맞추기 위해 비트 시퀀스들 가운데 적어도 하나를 무효화하는 수단을 포함할 수 있다. 전송 장치는 또한 인터리빙 수단도 포함할 수 있다. 인터리빙 수단은 비트 인터리빙을 수행할 수 있고, 매핑을 제공하는 수단은 그 인터리빙 수단 다음에 동작될 것이다. 이와 달리, 인터리빙 수단이 심볼 인터리빙을 수행할 수 있고, 그러면 매핑을 제공하는 수단은 인터리빙 수단 이전에 동작될 것이다. 무효화 수단은 시퀀스를 규정하는 다항식의 소정 감도 레벨에 따른 크기(량)로 각 시퀀스에 대해 무효화할 수 있다.

본 발명의 네번째 양상에 따르면, 일부 비트 위치가 나머지 비트 위치들에 비해 보다 높은 에러율을 갖는 복수개의 비트들로 이뤄진 심볼들로서 전송 채널을 통해 전송되도록 부호화된 비트 시퀀스를 복호화하는 수신 장치가 제공된다. 이 장치는 본 발명의 세번째 양상에 따라 수행된 동작들의 역으로 수행하는 수단을 포함하며, 이를 보다 상세히 말하면, 수신된 심볼에 응하여, 비트 시퀀스들 중 개개의 것을 규정하는 생성자 다항식의 감도 레벨에 기반해, 각각의 비트 시퀀스가 무효화에 대해 소정 감도 레벨을 가지는 소정의 생성자 다항식에 의해 규정되는 복수개의 비트 시퀀스들로 심볼들을 디매핑하는 수단; 및 복수개의 비트 시퀀스들에 응해 컨벌루션 복호화기를 이용해 출력 비트들을 제공하는 수단을 포함한다.

따라서, 부호화기의 직렬-병렬 블록(모듈)을 특별 기능 블록(여기서는 매핑블록이라 칭함), 즉 심볼 인터리빙 부호화기의 심볼 인터리빙 블록 앞에 놓여진 블록, 또는 비트 인터리빙 부호화기의 비트 인터리빙 블록 다음에 놓여진 블록으로 바꿈으로써, 부호화기의 각 다항식 생성기로부터의 비트들의 할당이 따로이 제어될 수 있다. 심볼 인터리빙 부호화기의 경우, 매핑 블록은 무효화 블록(모듈)으로부터의 일련의 비트들을 서로 다른 심볼들에 할당하여 채널 에러들이 컨벌루션 복호화기의 입력에 한꺼번에 나타나는 식으로(burstwise) 분포되는 것을 방지한다.

원칙적으로, 본 발명의 매핑 블록은 종래 기술의 인터리버(interleaver) 블록과 결합될 수 있을 것이다. 그러나, 멀티-레이트 코덱(각각 3GPP26.090 및 3GPP26.190에 설명된 바와 같은 AMR-NB나 AMR-WB 등)에서는, 본 발명의 매핑 블록을 인터리빙 블록으로부터 분리시키는 것이 유리한데, 그러면 인터리버가 (그 기능이 부호화기의 모든 모드에 대해 별도로 명시될 필요가 없다는 점에서) 포괄적일 수 있기 때문이다; 다만 그러면 매핑 동작은 모드별로 다르게 된다. 그러나, 매핑 알고리즘은 또한 코덱 모드를 하나의 입력 패러미터와 같이 사용하여 포괄적 알고리즘으로서 구현될 수 있고, 그래서 서로 다른 코덱 모드들에 대해 서로 다르게 동작하는 하나의 (총괄) 매핑 알고리즘의 사용이 가능하게 된다.

여러 이유에서 본 발명은, 비트 인터리빙이 수행되는 부호화기 보다 심볼 인터리빙이 사용되는 (그리고 매핑 블록이 인터리빙 블록 앞에 놓여지는) 부호화기에서 보다 실용적이다(구현이 쉽고, 더 적은 테이블을 사용하기 때문에 메모리가 덜 필요하다). 한 가지 이유는, 실제로 비트 인터리빙 이후 각각의 서로 다른 다항식들의 각 출력 비트 할당을 따라잡기가 어려우므로 비트 인터리빙 이후 매핑을 수행하는 것은 복잡한 프로세스가 되게 한다는 것이다. 반면에 룩업 테이블을 이용하여 매핑이 구현될 수 있고 이것은 자원들을 소비하지만 복잡도를 낮추게 된다; 룩업 테이블을 이용하는 것이 항상 가능한 것은 아닌데 그 이유는 매우 큰 테이블이 가끔 필요하고 가끔은 여러 상이한 테이블들이 필요하기 때문이다. 예를 들면, 멀티-레이트 코덱에 있어서, 모든 모드에 대해 각자의 테이블이 필요하게 된다.

다른 이유로, 심볼 인터리버는, 사용가능하다면 GMSK 채널(전체-레이트/절반-레이트)이 일찌기 명시된 비트 인터리버들을 포함하는 GSM에서 사용되는 비트 인터리버와 같이, 상응하는 비트 인터리버에 기반할 수 있다. (본 발명에 따르면 그러한 동일한 인터리버들은 단일비트들 대신 심볼들을 단순히 재정렬함으로써 8-PSK 채널 코덱들에 사용될 수 있다). 만일 적합한 비트 인터리버가 사용가능하다면, 그 비트 인터리버의 코드는 심볼 인터리버에 의한 용도로 맞춰질 수 있고, 룩업 테이블(ROM 테이블)들의 용도 역시 맞춰질 수 있다. 또, GMSK가 8-PSK로 변화되는 GSM의 경우와 같이, 최적의 비트 인터리버가 상이한 변조 방식을 가진 동일한 시스템 및 동일한 채널에 사용되고 있다면 심볼 인터리버 설계에 대해 어떤 최적화도 필요치 않게 된다. 인터리버 설계시 어떤 최적화도 필요로 되지 않는다는 잇점은 GMSK 및 8-PSSK 변조 둘 모두를 위한 채널 코덱이 제공되어야 하는 EDGE와 같은 구성에 있어 매우 귀중한 것이 된다.

본 발명의 상술하였거나 다른 목적, 특성 및 장점들은 첨부된 도면과 관련해 제공되는 다음의 상세한 설명으로부터 명확해 질 것이다.

이제 도 3 및 4를 참조하면, 본 발명에 있어서, 심볼 내 각 비트에 대한 에러 가능성이 동일하지 않을 때, 심볼 당 여러개의 비트들을 전송하는 변조를 이용하는 채널 코덱(300, 400)에서, 컨벌루션 부호화된 비트들(컨벌루션 부호화기(31, 41)에 의해 제공됨)의 매핑이 채널 코덱 성능을 최적화하도록 (무효화 모듈(32, 42)에 의한 어떤 요구된 무효화 이후에) 수행된다; 도 3에서 도시된 바와 같이 채널 코덱이 심볼 인터리빙 모듈(34)을 포함하면 본 발명의 매핑(33)은 인터리빙 이전에 수행되고; 도 4에서와 같이 채널 코덱이 비트 인터리빙 모듈(43)을 포함하면 매핑은 인터리빙 다음에 수행된다. 본 발명의 매핑(33, 44)은 종래 기술의 직렬-병렬(serial-to-parallel) 변환 모듈(13)(도 1 및 2)을 대신한다.

종래 기술에서, 약한 비트들(weaker bits)은 강한 비트들(stronger bits) 사이에 고르게 분포되어 컨벌루션 코드의 에러 보호 성능을 감소시키고; 강한 비트들 사이에서 고르게 분포된 약한 비트들로 인해 야기된 그 에러 보호의 감소 정도는 어떤 다항식들이 컨벌루션 부호화에 사용되고 각 다항식으로부터의 비트들이 어떻게 심볼들로 할당되느냐에 따라 달려 있다. 약한 비트들에 의해 초래된 결과는 소프트 무효화(soft puncturing)로 불려질 수 있는데, 이는 보다 적은 정도이지만 그 약한 비트들이 무효화 매트릭스를 사용해 (고의적으로) 무효화시키는 방법과 동일한 방법으로 컨벌루션 코드의 에러 보호 능력을 감소시키기 때문이다.

채널 코덱을 최적화 시킬 때, 선택된 다항식 세트의 특성은 보통 매우 신중하게 분석된다. 그러한 분석은 가능한 무효화가 어떻게 이뤄져야 하는지(즉, 어느 다항식이 무효화되어야 하고 어느 것이 무효화되면 안되며, 반복적인 코드를 사용할지 말아야 할지)를 결정한다. (무효화는 컨벌루션 부호화된 비트들의 숫자를 실제로 전송될 수 있는 비트 수와 매치시키기 위해 수행되고, 분석은, 필요한 매칭을 달성하고 또 컨벌루션 코드의 에러 보호 성능을 가능한 한 최소로 감소시키기 위해 무효화를 어떻게 할 것인지를 결정한다는 목적을 가진다. 컨벌루션 코딩은, 가령 각 입력 비트에 대해 두 개의 출력 비트가 있게 되는 1/2과 같이, 보통 분자가1(unity)인 레이트로 수행된다. 분자가 1이면 2/3과 같이 분자가 1이 아닌 코딩 레이트를 직접적으로 얻을 수 없다. 그렇게 하려면, 1/2 코딩 레이트를 사용하여 원하는 코딩율에 도달하도록 일부 코딩 비트들을 무효화 시킨다.) 어떤 다항식이 무효화(자신의 출력을 무효화)에 대해 가장 민감하고, 어느 것이 다음으로 민감한지 등을 찾는 것 역시 매우 중요하다. 보통 최적의 처리는 가장 민감하지 않은 다항식의 출력만, 또는 가장 민감하지 않은 다항식들 몇 개의 출력만을 무효화하고, 다른 것들은 무효화시키지 않는 것이다. 또, 주먹구구식으로서, 반복되는 다항식들의 출력들이 보통은 무효화되지 않은채 남도록 해야 한다.

컨벌루션 코드의 에러 보호 성능은, 코드의 서로 다른 다항식들의 충실한(또는 엄격한(hard)) 무효화가 독립적으로 제어될 때, 즉 각 다항식의 무효화가 다른 다항식들과 독립적으로 채널 코덱의 설계 단계에서 최적화될 때 최대로 향상된다. 마찬가지로, 소위 다항식별 기준으로 소위 소프트 무효화를 제어하는 것은 컨벌루션 코드의 에러 보호 성능을 한층 향상시키지만, 종래 기술로는 제공되지 않으며, 본 발명의 매핑이 그러한 제어를 제공한다.

이제 도 5 및 도 6을 참조하면, 종래 기술 (도 5)에 따른 부호화기의 출력이 본 발명(도 6)에 의한 부호화기의 출력과 비교된다. 도 5에 나타낸 출력을 제공하는 종래 기술의 부호화기는 도 1에 도시된 것으로( 즉, 부호화기 서브시스템(10)) 심볼 인터리빙을 수행하며, 도 6에 나태낸 출력을 제공하는 부호화기는 도 3에 도시된 부호화기(즉, 부호화기 서브시스템(30))이다. 도 5와 도 6에 도시된 부호화기 동작 사이의 차이는 종래의 부호화기 (도 1)의 직렬-병렬 변환 모듈이 본 발명에 따라 매핑 모듈(33)(도 3의)로 대체된다는 데 있다.

본 발명에 따르면, 상이한 다항식들에 의해 출력된 비트들을 출력 스트림의 비트 위치들로 할당하는 것은, 다항식들이 중요하다고 정해진, 즉 (어떤) 무효화에 대해 민감하다고 결정된 순서에 따라 이뤄진다: 더 민감할수록 더 중요한 것이다. 도 5 및 도 6에 주어진 예에서, 가장 중요한 것으로 시작하는 중요도의 순서는 A, B 및 C라고 가정하자. 가장 중요한 다항식으로부터의 비트들이 각 심볼의 가장 강한 비트 위치들로 할당된다. 가장 중요한 다항식으로부터의 모든 비트들이 그렇게 할당될 때, 할당은 다음으로 가장 중요한 다항식으로부터의 비트들에 대해 계속되는 식으로 해서, 가장 덜 중요한 다항식으로부터의 비트들이 심볼의 가장 약한 비트들에 할당될 때까지 계속된다.

따라서, 본 발명에 따르면, 매핑 모듈(33)(도 3)은 심볼 인터리버(34)의 출력 시퀀스가 다항식 A로부터의 모든 비트들을 강한 비트들로 할당하도록, 즉 모든 비트들이 별로 에러가 날 것 같지 않은 전송된 심볼들의 위치들로 할당되도록 준비한다. 소프트 무효화 조차도 다항식 A에 대해서는 수행되지 않는다. (다항식 A로부터의 일련의 비트들이 일련의 심볼들로 할당된다는 것에 역시 유의해야 한다. 그것은 적합하게 설계된 심볼 인터리버는 일련의 심볼들을 최대로 분리시키고 때로는 심지어 분리된 라디오 버스트들로서 일련의 심볼들을 전송하기 때문이다. 이것은 GSM05.03에 설명되어 있다.)

도 6의 예에서, 가장 중요한 다항식들(A 및 B)에 대해 어떤 소프트 무효화도 수행되지 않는다. 즉, 이들 다항식들로부터의 어떤 비트들도 전송될 심볼안의 약한 비트 위치들로 할당되지 않는다는 것으로, 그래서 다항식 A, B 및 C 생성자에 의해 명시된 컨벌루션 코드의 에러 보호 성능은 변조 방식에 있어 최적화된다.

도 3 및 4를 다시 참조할 때, 본 발명은 매핑(33, 44)에 상응하는 역 매핑(36, 45) 또한 제공한다. 역 매핑(디매핑(demapping) 모듈(36, 45)로 나타낸)은 심볼 디인터리빙(deinterleaving)(35)이 수행된 경우 그 역 인터리빙 다음에 수행되고, 비트 디인터리빙(46)이 수행된 경우 그 역 인터리빙 이전에 수행된다. 본 발명에 따라 전송된 심볼들을 수신하고 그들로부터, 부호화되어 수신 심볼로서 전송된 비트들을 끌어낼 때, 수신기는 역 매핑(36, 45) 뿐 아니라 컨벌루션 부호화(31, 41) 및 무효화(32, 42)를 위한 모듈들(31, 32, 41, 42)에 해당하는 역 모듈(37, 38, 47, 48)을 포함할 것이지만, 그 순서는 이 동작들이 전송기 쪽에서 수행될 때와 반대의 순서가 된다. (수신기 쪽에서의 각 동작은 전송기 쪽에서의 각각의 동작들에 해당하고, 수신기 쪽에서의 그 동작 순서는 전송기 쪽에서의 순서의 역이 된다.) 본 발명은 이동국이나 네트웍 쪽에서 구현될 수 있다. 네트웍 쪽이라면, 본 발명은 통상적으로 채널 코딩 및 매핑을 수행하는 설비를 갖춘 기지국에서 구현될 것이다.

상술한 구성은 본 발명의 원리 적용에 대한 예시일 뿐임을 이해해야 한다. 이분야의 당업자에 있어서 본 발명의 범주를 벗어나지 않고 수 많은 변형과 다른 구성들이 고안될 수 있으며, 첨부된 청구항들은 그러한 변형 및 구성들을 아우르도록 된 것이다.

Claims (34)

1. 어떤 비트 위치들이 다른 비트 위치들에 비해 보다 높은 비트 에러율을 가지는 복수개의 비트들로 이뤄진 심볼들로서 전송 채널을 경유해 전송되도록 비트 시퀀스(a sequence of bits)를 부호화하는 방법에 있어서,

   a) 각각의 비트 시퀀스들이 무효화(puncturing)에 대해 소정 감도 레벨을 가진 소정 다항식(polynomial) 생성자에 의해 규정될 때, 입력 비트 시퀀스에 따라, 컨벌루션 부호화기(31, 41)를 이용해 복수개의 비트 시퀀스들을 제공하는 단계(31, 32, 41, 42); 및

   b) 비트 시퀀스를 규정한 생성자 다항식의 감도 레벨에 기초하여 각각의 비트 시퀀스를 심볼 위치들로 매핑(mapping)하는 단계(33, 44)를 포함함을 특징으로 하는 비트 시퀀스 부호화 방법.
2. 어떤 비트 위치들이 다른 비트 위치들에 비해 보다 높은 비트 에러율을 가지는 복수개의 비트들로 이뤄진 심볼들로서 전송 채널을 경유해 전송되도록 부호화된 비트 시퀀스(a sequence of bits)를 복호화(decoding)하는 방법에 있어서,

   a) 각각의 비트 시퀀스들이 무효화(puncturing)에 대해 소정 감도 레벨을 가진 소정 다항식(polynomial) 생성자에 의해 규정될 때, 수신된 심볼에 반응하여, 비트 시퀀스들 개개의 시퀀스를 규정하는 생성자 다항식의 감도 레벨에 기초해, 그 심볼들을 다시 복수개의 비트 시퀀스들로 디매핑(demapping)하는 단계(36, 45); 및

   b) 상기 복수개의 비트 시퀀스들에 응하여, 컨벌루션 복호화기(convolutional decoder)(38, 48)를 이용해 출력 비트들을 제공하는 단계(37, 38, 47, 48)를 포함함을 특징으로 하는 비트 시퀀스 복호화 방법.
3. 제1항에 있어서,

   인터리빙(interleaving) 단계(34, 43)를 더 포함함을 특징으로 하는 비트 시퀀스 부호화 방법.
4. 제2항에 있어서, 디인터리빙(deinterleaving) 단계(35, 46)를 더 포함함을 특징으로 하는 비트 시퀀스 복호화 방법.
5. 제3항에 있어서, 상기 인터리빙(43)은 비트 인터리빙이고, 상기 매핑을 제공하는 단계(44)는 상기 비트 인터리빙 단계(43) 다음에 수행됨을 특징으로 하는 비트 시퀀스 부호화 방법.
6. 제4항에 있어서, 상기 디인터리빙(46)은 비트 디인터리빙이고, 상기 디매핑 단계(45)는 상기 비트 디인터리빙 단계(46) 이전에 수행됨을 특징으로 하는 비트 시퀀스 복호화 방법.
7. 제3항에 있어서, 상기 인터리빙(34)은 심볼 인터리빙이고, 상기 매핑을 제공하는 단계(33)는 상기 심볼 인터리빙 단계(34) 이전에 수행됨을 특징으로 하는 비트 시퀀스 부호화 방법.
8. 제4항에 있어서, 상기 디인터리빙(35)은 심볼 디인터리빙이고, 상기 디매핑 단계(36)는 상기 심볼 디인터리빙 단계(35) 이후에 수행됨을 특징으로 하는 비트 시퀀스 복호화 방법.
9. 제3항에 있어서, 상기 컨벌루션 부호화기(31, 41)를 사용하여 복수개의 비트 시퀀스들을 제공하는 단계(31, 32, 41, 42)에서, 컨벌루션 부호화기(31, 41)를 이용한 다음에 비트 시퀀스들 중 적어도 하나가 무효화(punctured)(32, 42)되어 그 적어도 하나의 비트 시퀀스가 전송 채널에 적합하게 되도록 함을 특징으로 하는 비트 시퀀스 부호화 방법.
10. 제9항에 있어서, 상기 무효화(32, 42)의 크기는 시퀀스를 규정하는 다항식의 감도(sensitivity) 레벨에 달려 있음을 특징으로 하는 비트 시퀀스 부호화 방법.
11. 제1항에 있어서, 상기 컨벌루션 부호화기(31, 41)를 이용해 복수개의 비트 시퀀스들을 제공하는 단계(31, 32, 41, 42)에서, 컨벌루션 부호화기(31, 41)를 이용한 다음, 비트 시퀀스들 중 적어도 하나가 무효화(32, 42)되어 그 적어도 하나의 비트 시퀀스를 전송 채널에 적합하게 함을 특징으로 하는 비트 시퀀스 부호화 방법.
12. 제1항에 있어서, 상기 복수개의 비트 시퀀스들로부터 출력 비트들을 제공하는 단계(37, 38, 47, 48)에서, 컨벌루션 복호화기(38, 48)를 이용하기 전에, 무효화된 비트들이 비트 시퀀스들 중 적어도 하나에 삽입됨(37, 47)을 특징으로 하는 비트 시퀀스 부호화 방법.
13. 제11항에 있어서,

    인터리빙 단계(34, 43)를 더 포함함을 특징으로 하는 비트 시퀀스 부호화 방법.
14. 제13항에 있어서, 상기 인터리빙(43)은 비트 인터리빙이고, 상기 매핑을 제공하는 단계(44)는 그 비트 인터리빙 단계(43) 다음에 수행됨을 특징으로 하는 비트 시퀀스 부호화 방법.
15. 제13항에 있어서, 상기 인터리빙(34)은 심볼 인터리빙이고, 상기 매핑을 제공하는 단계(33)는 그 심볼 인터리빙 단계(34) 이전에 수행됨을 특징으로 하는 비트 시퀀스 부호화 방법.
16. 제11항에 있어서, 상기 각 시퀀스의 무효화 크기는 그 시퀀스를 규정하는 다항식의 감도 레벨에 달려 있음을 특징으로 하는 비트 시퀀스 부호화 방법.
17. 어떤 비트 위치들이 다른 비트 위치들에 비해 보다 높은 비트 에러율을 가지는 복수개의 비트들로 이뤄진 심볼들로서 전송 채널을 경유해 전송되도록 비트 시퀀스(a sequence of bits)를 부호화를 위한 전송 장치에 있어서,

    a) 각각의 비트 시퀀스들이 무효화(puncturing)에 대해 소정 감도 레벨을 가진 소정 다항식(polynomial) 생성자에 의해 규정될 때, 입력 비트 시퀀스에 따라, 컨벌루션 부호화기(31, 41)를 이용해 복수개의 비트 시퀀스들을 제공하는 수단(31, 32, 41, 42); 및

    b) 비트 시퀀스를 규정한 생성자 다항식의 감도 레벨에 기초하여 각각의 비트 시퀀스를 심볼 위치들로 매핑(mapping)하는 수단(33, 44)을 포함함을 특징으로 하는 비트 시퀀스 부호화를 위한 전송 장치.
18. 어떤 비트 위치들이 다른 비트 위치들에 비해 보다 높은 비트 에러율을 가지는 복수개의 비트들로 이뤄진 심볼들로서 전송 채널을 경유해 전송되도록 부호화된 비트 시퀀스(a sequence of bits)를 복호화(decoding)하기 위한 수신 장치에 있어서,

    a) 각각의 비트 시퀀스들이 무효화(puncturing)에 대해 소정 감도 레벨을 가진 소정 다항식(polynomial) 생성자에 의해 규정될 때, 수신된 심볼에 반응하여, 비트 시퀀스들 개개의 시퀀스를 규정하는 생성자 다항식의 감도 레벨에 기초해, 그심볼들을 다시 복수개의 비트 시퀀스들로 디매핑(demapping)하는 수단(36, 45); 및

    b) 상기 복수개의 비트 시퀀스들에 응하여, 컨벌루션 복호화기(convolutional decoder)(38, 48)를 이용해 출력 비트들을 제공하는 수단(37, 38, 47, 48)을 포함함을 특징으로 하는 비트 시퀀스 복호화를 위한 수신 장치.
19. 제17항에 있어서,

    인터리빙 수단(34, 43)을 더 포함함을 특징으로 하는 비트 시퀀스 부호화를 위한 전송 장치.
20. 제18항에 있어서,

    디인터리빙 수단(35, 46)을 더 포함함을 특징으로 하는 비트 시퀀스 복호화를 위한 수신 장치.
21. 제19항에 있어서, 상기 인터리빙 수단(43)은 비트 인터리빙을 수행하고, 상기 매핑 수단(44)은 그 인터리빙 수단 다음에 동작됨을 특징으로 하는 비트 시퀀스 부호화를 위한 전송 장치.
22. 제20항에 있어서, 상기 디인터리빙 수단은 비트 디인터리빙이고, 상기 디매핑 수단(45)은 그 비트 디인터리빙(46) 이전에 수행됨을 특징으로 하는 비트 시퀀스 복호화를 위한 수신 장치.
23. 제19항에 있어서, 상기 인터리빙 수단(34)은 심볼 인터리빙을 수행하고, 상기 매핑을 제공하는 수단(33)은 그 인터리빙 수단(34)에 앞서 동작됨을 특징으로 하는 비트 시퀀스 부호화를 위한 전송 장치.
24. 제20항에 있어서, 상기 디인터리빙 수단(35)은 심볼 디인터리빙을 수행하고, 상기 디매핑 수단(36)은 그 디인터리빙 수단(35) 다음에 동작됨을 특징으로 하는 비트 시퀀스 복호화를 위한 수신 장치.
25. 제19항에 있어서, 상기 컨벌루션 부호화기(31, 41)를 이용해 복수개의 비트 시퀀스들을 제공하는 수단(31, 32, 41, 42)은, 상기 컨벌루션 부호화기(31, 41) 다음에, 비트 시퀀스들 중 적어도 하나를 무효화하여 그 적어도 한 비트 시퀀스를 전송 채널에 적합하게 만들도록 하는 수단(32, 42)을 포함함을 특징으로 하는 비트 시퀀스 부호화를 위한 전송 장치.
26. 제25항에 있어서, 상기 무효화 수단(32, 42)은 시퀀스를 규정한 다항식의 감도 레벨에 좌우되는 양으로 각 시퀀스의 무효화를 제공함을 특징으로 하는 비트 시퀀스 부호화를 위한 전송 장치.
27. 제17항에 있어서, 상기 컨벌루션 부호화기(31, 41)를 이용하여 복수개의 비트 시퀀스들을 제공하는 수단(31, 32, 41, 42)은, 상기 컨벌루션 부호화기(31, 41) 다음에, 비트 시퀀스들 중 적어도 하나를 무효화하여 그 적어도 하나의 비트 시퀀스를 전송 채널에 적합하게 만들기 위한 수단(32, 42)을 포함함을 특징으로 하는 비트 시퀀스 부호화를 위한 전송 장치.
28. 제18항에 있어서, 상기 컨벌루션 복호하기(38, 48)를 이용해 출력 비트들을 제공하는 수단(37, 38, 47, 48)은, 상기 컨벌루션 복호화기(38, 48) 앞에, 비트 시퀀스들 중 적어도 하나에 비트들을 삽입하는 수단(37, 47)을 포함함을 특징으로 하는 비트 시퀀스 복호화를 위한 수신 장치.
29. 제27항에 있어서,

    인터리빙 수단(34, 43)을 더 포함함을 특징으로 하는 비트 시퀀스 부호화를 위한 전송 장치.
30. 제29항에 있어서, 상기 인터리빙 수단(43)은 비트 인터리빙을 수행하고, 상기 매핑을 제공하는 수단(44)은 상기 인터리빙 수단(43) 다음에 동작됨을 특징으로 하는 비트 시퀀스 부호화를 위한 전송 장치.
31. 제29항에 있어서, 상기 인터리빙 수단(34)은 심볼 인터리빙을 수행하고, 상기 매핑을 제공하는 수단(33)은 상기 인터리빙 수단(34) 앞에서 동작됨을 특징으로 하는 비트 시퀀스 부호화를 위한 전송 장치.
32. 제27항에 있어서, 상기 무효화 수단(32, 42)은 시퀀스를 규정하는 다항식의 감도 레벨에 좌우되는 크기로 각 시퀀스의 무효화를 제공함을 특징으로 하는 비트 시퀀스 부호화를 위한 전송 장치.
33. 기지국과 이동국을 포함하는 무선 통신 시스템에 있어서,

    상기 기지국이나 이동국은 제17항에 청구된 것과 같은 전송 장치를 구비함을 특징으로 하는 무선 통신 시스템.
34. 기지국과 이동국을 포함하는 무선 통신 시스템에 있어서,

    상기 기지국이나 이동국은 제18항에 청구된 것과 같은 수신 장치를 구비함을 특징으로 하는 무선 통신 시스템.