DE10227152B4

DE10227152B4 - Vorrichtung und Verfahren für das Senden und Empfangen von Daten in einem mobilen CDMA-kommunikationssystem

Info

Publication number: DE10227152B4
Application number: DE10227152.6A
Authority: DE
Inventors: Noh-Sun Kim; Yong-Suk Moon; Hun-Kee Kim; Jae-Seung Yoon
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2001-06-18
Filing date: 2002-06-18
Publication date: 2016-11-03
Anticipated expiration: 2022-06-19
Also published as: GB0326353D0; GB2378368B; CN1206829C; GB2404313A; DE10227152A1; GB2393086A; GB2393086B; GB2378368A; CN1392694A; JP3753677B2; US7093178B2; GB0213803D0; FR2826210A1; GB2404313B; FR2826210B1; JP2003143041A; US20020199147A1; KR20020096197A; KR100689551B1; GB0418769D0

Abstract

Verfahren zur Übertragung von Daten in einem mobilen Kommunikationssystem, wobei das Verfahren folgende Schritte aufweist: Kodieren eines Stroms von Informationsbits und Erzeugen eines Stroms kodierter Bits; Aufteilen des Stroms kodierter Bits in Bits mit höherer Priorität und Bits mit geringerer Priorität und jeweiliges Verschachteln der Bits mit höherer Priorität und der Bits mit geringerer Priorität; und Erzeugen eines Modulationssymbols, welches aus einem ersten Bitteil mit höherer Zuverlässigkeit und einem zweiten Bitteil mit geringerer Zuverlässigkeit besteht, wobei bei einer Neuübertragungsanforderung die verschachtelten Bits mit höherer Priorität auf den zweiten Bitteil und die verschachtelten Bits mit geringerer Priorität auf den ersten Bitteil abgebildet werden.

Description

Die vorliegende Erfindung bezieht sich allgemein auf eine Vorrichtung und ein Verfahren zum Senden und Empfangen von Daten in einem mobilen CDMA-Kommunikationssystem, und insbesondere auf ein Sende/Empfangs-Vorrichtung und ein Verfahren für das Einstellen der Zuverlässigkeit der Datenbits vor der Übertragung und die gedichtete Kombination der empfangenen Datenbits in Übereinstimmung mit dem empfangenen Datenbits, um die Systemleistung zu verbessern.
In einem Kommunikationssystem ist es unmöglich, Sendesignale ohne eine Störung und ein darunter gemischtes Rauschen zu empfangen. Insbesondere ist ein mobiles Kommunikationssystem, das Signale über ein drahtloses Netzwerk sendet und empfängt, im Vergleich zu einem verdrahteten Kommunikationssystem empfindlicher gegenüber Störungen und Rauschen.
Aus diesem Grund wurden verschiedene Verfahren für das Reduzieren des Einflusses von Störungen und Rauschen auf ein mobiles Kommunikationssystem vorgeschlagen. Um beispielsweise eine Bitfehlerrate von 10^–2 auf 10^–3 in einer AWGN-Umgebung (Additive White Gaussian Noise = Additives weißes Rauschen mit Gaußverteilung) unter Verwendung der typischen Modulationstechnik und Kodiertechnik zu erzielen, ist ein niedriges Signal-zu-Rausch-Verhältnis (SNR) von ungefähr 1 dB bis 2 dB erforderlich. Andererseits ist es, um dieselben Ergebnisse in einer Umgebung mit Mehrwegschwund zu erzielen, notwendig, das Signal-zu-Rausch-Verhältnis auf ungefähr 10 dB zu erhöhen. Ein Verfahren zur Erhöhung der Sendeleistung, um das Signalzu-Rausch-Verhältnis für eine Reduktion der Bitfehlerrate zu erhöhen, kann jedoch unerwünschterweise die gesamte Systemleistung erniedrigen. Somit ist eine Technik für das wirksame Reduzieren oder Wegnehmen des Einflusses eines Schwunds, das heißt, des Einflusses einer Störung oder von Rauschen, ohne eine zusätzliche Leistung oder einen Verlust der Bandbreite sowohl bei der Benutzereinrichtung (UE-Einrichtung) als auch im Knoten B für das mobile Kommunikationssystem sehr wichtig. Eine der wirksamsten Techniken stellt dabei eine Kanalverschachtelungstechnologie in Kombination mit einer Fehlersteuerungskodiertechnik dar.
Die Kanalverschachtelungstechnologie verschachtelt Übertragungsdatenbits vor der Übertragung, um die Übertragungsdaten von einem Teil eines Signals, in dem die Datenbits möglicherweise beschädigt werden, auf andere Orte zu streuen, statt den Teil an einem Ort zu konzentrieren. Das heißt, die Verschachtelungstechnik verhindert ein Fehlerbündel, indem sie es ermöglicht, dass benachbarte Bits zufällig durch den Schwund beeinträchtigt werden.
Mittlerweile werden Kodes, die für die Fehlersteuerungskodiertechnik verwendet werden, in speicherlose Kodes und Speicherkodes unterteilt. Die speicherlosen Kodes umfassen einen linearen Blockkode, während die Speicherkodes einen Faltungskode und einen Turbokode umfassen. Weiterhin wird eine Vorrichtung für das Durchführen einer Kodierung durch die Fehlersteuerkodiertechnik als ein ”Kanalkodierer” bezeichnet.
Insbesondere erfordert ein zukünftiges mobiles Kommunikationssystem eine zuverlässige Übertragung von Hochgeschwindigkeitsmultimediadaten, so dass eine leistungsfähigere Kanalkodiertechnik benötigt wird. Eine Kanalkodiertechnik, die den Turbokode verwendet, zeigt eine Leistung, die in Bezug auf die Bitfehlerrate (BER) sogar bei einem niedrigen Signal-zu-Rausch-Verhältnis am dichtesten an der Shannon-Grenze liegt. Ein Ausgangssignal eines Kanalkodierers, der den Turbokode verwendet, kann in systematische Bits und Paritätsbits unterteilt werden. Hier beziehen sich die ”systematischen Bits” auf die tatsächlich zu übertragenden Informationsdatenbits, während die ”Paritätsbits” sich auf Bits beziehen, die hinzugefügt wurden, um es einem Empfänger zu ermöglichen, einen möglichen Übertragungsfehler zu korrigieren. Dennoch können sogar die fehlerüberwacht kodierten Signale nicht verhindern, dass möglicherweise ein Fehlerbündel in den systematischen Bits oder den Paritätsbits auftritt.
Natürlich weisen die systematischen Bits und die Paritätsbits, die aus dem Kanalkodierer ausgegeben werden, unterschiedliche Prioritäten auf. Mit anderen Worten, in einem Fall, bei dem Fehler in den Übertragungsdaten mit einer vorgegebenen Rate auftreten, ist es möglich, eine korrektere Dekodierung, wenn die Fehler in den Paritätsbits auftreten, im Vergleich zu dem Fall, bei dem die Fehler in den systematischen Bits auftreten, durchzuführen. Der Grund dafür liegt, wie das oben angegeben wurde, darin, dass die systematischen Bits die tatsächlichen Informationsdatenbits sind, während die Paritätsbits die Bits sind, die hinzugefügt wurden, um den Empfänger zu unterstützen, Übertragungsfehler im Dekodierverfahren zu korrigieren.
Die SMP-Technik (auf der Priorität basierendes Symbol-Mapping-Verfahren) kann die Systemleistung durch das Erniedrigen der Wahrscheinlichkeit, dass Fehler in den systematischen Bits, die eine höhere Priorität als die Paritätsbits aufweisen, auftreten, erhöhen. Die SMP-Technik verwendet zwei Verschachtelungsvorrichtungen an einer Ausgangsstufe des Kanalkodierers, um die systematischen Bits und die Paritätsbits auf Bits abzubilden, die unterschiedliche Zuverlässigkeiten aufweisen. Das heißt, ein existierender Sender, der die SMP-Technik nicht verwendet, verschachtelt die systematischen Bits und die Paritätsbits zusammen, ohne dass eine Unterscheidung vor dem Senden stattfindet. Ein Sender jedoch, der die SMP-Technik verwendet, verschachtelt die systematischen Bits und die Paritätsbits getrennt und bildet dann während der Modulation die Bits, die eine höhere Priorität aufweisen, auf eine Bitposition ab, die eine höhere Zuverlässigkeit aufweist, und bildet die Bits, die eine niedrigere Priorität aufweisen, auf eine Bitposition ab, die eine geringere Zuverlässigkeit aufweist. Somit weisen bei einer Übertragung mittels der SMP-Technik die Bits, die eine höhere Priorität aufweisen, eine niedrigere Bitfehlerrate auf als die Bits, die eine geringere Priorität aufweisen, was zu einer Erhöhung der Fehlerkorrekturfähigkeit durch den Empfänger während des Dekodierverfahrens beiträgt.
1 zeigt ein Signalkonstellationsdiagramm für eine 16QAM-Modulation (16-fache Quadraturamplitudenmodulation), und 2 zeigt ein Signalkonstellationsdiagramm für eine 64QAM-Modulation (64-fache Quadraturamplitudenmodulation).
Betrachtet man die 1, so bestehen 16QAM-modulierte Symbole jeweils aus 4 Bits, und sie weisen ein Zuverlässigkeitsmuster [H, H, L, L] auf, wobei H eine Bitposition, die eine höhere Zuverlässigkeit aufweist, darstellt, und wobei L eine Bitposition, die eine geringere Zuverlässigkeit aufweist, darstellt. Das heißt, die führenden beiden Bits weisen eine höhere. Zuverlässigkeit auf und die folgenden beiden Bits weisen eine geringere Zuverlässigkeit auf.
Betrachtet man die 2, so bestehen die 64QAM-modulierten Symbole jeweils aus 6-Bits, und sie weisen ein Zuverlässigkeitsmuster [H, H, M, M, L, L] auf, wobei H eine Bitposition, die eine hohe Zuverlässigkeit aufweist, darstellt, M eine Bitposition, die eine mittlere Zuverlässigkeit aufweist, darstellt, und L eine Bitposition, die eine niedrigere Zuverlässigkeit aufweist, darstellt,.
Es ist somit möglich, die verschachtelten systematischen Bits und die Paritätsbits auf Bitpositionen mit einer höheren Zuverlässigkeit, die Bitpositionen mit einer mittleren Zuverlässigkeit und die Bitpositionen mit einer geringeren Zuverlässigkeit gemäß den Prioritäten der systematischen Bits und der Paritätsbits abzubilden. Auf dieser Basis bildet die SMP-Technik die systematischen Bits auf Bitpositionen mit einer höheren Zuverlässigkeit ab, was zu einer Verbesserung der Rahmenfehlerrate (FER) während der Übertragung führt. Hier wird in Bezug auf die Zuverlässigkeit in einem Verfahren zur Modulation eines Symbols durch den Sender gesagt, dass das Symbol, das zwei Bits in einer Makroregion, wie den linken/rechten Quadranten oder den oberen/unteren Quadranten auf der X/Y-Achse der 1 und 2 ausdrückt, eine ”höhere Zuverlässigkeit” aufweist, und dass das Symbol, das zwei Bits in einer Mikroregion ausdrückt, eine ”niedrigere Zuverlässigkeit” aufweist.
3 zeigt eine Struktur eines Senders, der ein drahtloses HSDPA-Kommunikationssystem (High Speed Downlink Paket Access) bildet, das die SMP-Technik verwendet.
Betrachtet man die 3, so werden die Sendedaten durch einen Kanalkodierer 112 in systematische Bits und Paritätsbits aufgeteilt und dann einer Ratenanpassung durch eine Ratenanpassungsvorrichtung (rate matcher) 114 unterworfen. Die in der Rate angepassten systematischen Bits und die Paritätsbits werden an eine Verteilvorrichtung 116 geliefert. Die Verteilvorrichtung 116 verteilt die systemmatischen Bits mit einer höheren Priorität zu einer ersten Verschachtelungsvorrichtung 118 und die Paritätsbits mit einer geringeren Priorität an eine zweite Verschachtelungsvorrichtung 120. Die systematischen Bits, die durch die erste Verschachtelungsvorrichtung 118 verschachtelt werden, und die Paritätsbits, die durch die zweite Verschachtelungsvorrichtung 120 verschachtelt werden, werden durch einen Parallel-Seriell-Wandler 122 seriell ausgegeben und dann an einen Modulator 124 geliefert. Der Modulator 124 bildet vor der Übertragung zum Empfänger die systematischen Bits auf die Bitpositionen, die eine höhere Zuverlässigkeit aufweisen, ab, und er bildet die Paritätsbits auf die Symbolpositionen, die eine geringere Zuverlässigkeit aufweisen, ab.
Wie oben beschrieben wurde, bildet die SMP-Technik die systematischen Bits, die eine höhere Priorität aufweisen, auf die Bitpositionen mit einer höheren Zuverlässigkeit ab, um somit zu einer Verbesserung der FER während einer Hochgeschwindigkeitspaketubertragung in Abwärtsrichtung beizutragen.
Mittlerweile ist es, da die zukünftigen mobilen Kommunikationssysteme eine zuverlässige Übertragung von Multimediadaten mit hoher Qualität, hoher Effizienz, hoher Kapazität und hoher Geschwindigkeit benötigen, notwendig, die SMP-Technik mit der Hochgeschwindigkeitspaketübertragung in Abwärtsrichtung zu verbinden. Wenn jedoch die SMP-Technik in einem System verwendet wird, das eine H-ARQ-Technik (Hybrid Automatic Repeat Request = Technik mit hybrider automatischer Antwortanforderung) verwendet, wird angenommen, dass die Bits, die eine höhere Priorität aufweisen, auf die Bitpositionen, die eine höhere Zuverlässigkeit sogar bei der erneuten Übertragung aufweisen, abgebildet werden. In diesem Fall kann es sein, dass die Wirkung eines Kodiergewinns reduziert wird, da die Dekodierleistung eines Turbodekodierers verbessert wird, wenn seine Eingabebits ein homogenes LLR (Log Likelihood Ratio = logarithmisches Wahrscheinlichkeitsverhältnis) aufweisen. Die vorliegende Erfindung liefert eine Technik, die sowohl die Kodierwirkung als auch einen Diversitätsgewinn erzielen kann, und die auch die Eigenschaft eines Turbodekodierers in einem System, das die H-ARQ-Technik verwendet, nutzen kann.
In „Enhanced HARQ Method with Signal Constellation Rearrangement, 2001, TSGR1#19(01)0237, einem Diskussionspapier für das 19. Treffen der TSG-RAN Arbeitsgruppe 1 wird ein HARQ-Verfahren mit einer Neuanordnung der Signalkonstellation vorgeschlagen. Die grundlegende Idee besteht darin, die Verlässlichkeiten von mittels Symbolen bei wiederholten Übertragungen übermittelten Bits über die wiederholten Übertragungen auszumitteln, in dem die Signalkonstellationen für die wiederholten Übertragungen neu angeordnet werden. Für den Fall von 16-QAM werden eine übliche Signalkonstellation für die anfängliche Übertragung und verschiedene Signalkonstellationen für weitere Übertragungen in den 2(a) bis 2(d) der D(1) gezeigt. In ähnlicher Weise werden verschiedene Signalkonstellationen für 64-QAM in den 4(a) bis 4(f) gezeigt.
Es ist Aufgabe der vorliegenden Erfindung, verbesserte Verfahren und Vorrichtungen für das Übertragen und Empfangen von Daten in einem mobilen Kommunikationssystem für den Fall einer erneuten Datenübertragung zur Verfügung zu stellen.
Diese Aufgabe wird durch den Gegenstand der unabhängigen Hauptansprüche gelöst.
Bevorzugte Ausführungsformen sind Gegenstand der Unteransprüche.
Ein Aspekt der vorliegenden Erfindung besteht somit darin, eine Datensendevorrichtung/Datenempfangsvorrichtung und ein Verfahren für das Verbessern der Leistung eines drahtlosen Kommunikationssystems zu liefern.
Ein anderer Aspekt der vorliegenden Erfindung besteht darin, eine Vorrichtung und ein Verfahren für das wirksame Senden und Empfangen von Daten durch das Verbinden einer SMP-Technik mit einer H-ARQ-Technik zu liefern.
Ein weiterer Aspekt der vorliegenden Erfindung besteht darin, eine Vorrichtung und ein Verfahren für das Erhalten der Wirkung eines Diversitätsgewinns oder eines Kodiergewinns durch das adaptive Zuweisen von Prioritäten zu Übertragungsbits in einem Sender für ein drahtloses Kommunikationssystem zu erhalten.
Ein nochmals weiterer Aspekt der vorliegenden Erfindung besteht darin, eine Datensendevorrichtung/Datenempfangsvorrichtung und ein Verfahren für das Maximieren eines Kodiergewinns durch das Abbilden eines systematischen Bits auf eine Bitposition mit einer höheren Zuverlässigkeit bei der anfänglichen Sendung und das Abbilden eines systematischen Paritätsbits auf eine Bitposition mit einer höheren Zuverlässigkeit bei erneuten Übertragungen für dieselben Bits in einem drahtlosen Kommunikationssystem bereit zu stellen.
Ein nochmals anderer Aspekt der vorliegenden Erfindung besteht, darin eine Datensendevorrichtung/Datenempfangsvorrichtung und ein Verfahren für das Erhöhen der Dekodierwahrscheinlichkeit durch das Abbilden eines systematischen Bits auf eine Bitposition mit einer höheren Zuverlässigkeit bei einem anfänglichen Senden und dann dem alternativen Abbilden eines Paritätsbits und eines systematischen Bits auf eine Bitposition mit einer höheren Zuverlässigkeit bei erneuten Übertragungen, um die LLR-Werte für die Eingabebits eines Kanaldekodierers zu mitteln, bereit zu stellen.
Ein wiederum anderer Aspekt der vorliegenden Erfindung besteht darin eine Datensendevorrichtung/Datenempfangsvorrichtung und ein Verfahren für das Durchführen einer wirksamen Dekodierung durch das Anwenden eines Gewichts auf dekodierte Bits auf der Basis der Zuverlässigkeit der erneut übertragenen Signale während der Kombination bereit zu stellen.
Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Verfahren für das Übertragen von Daten, die aus Bits mit einer höheren Priorität und Bits mit einer geringeren Priorität bestehen, die aus einem Kodierer ausgegeben werden, unter Verwendung eines Modulators hoher Ordnung, in welchem ein Bitstrom, der aus mindestens 3 Bits besteht, ein Symbol darstellt, und der einen ersten Bitteil mit einer höheren Zuverlässigkeit und einen zweiten Bitteil mit einer geringeren Zuverlässigkeit umfasst, bereit gestellt. Das Verfahren umfasst das Modulieren der Bits mit höherer Priorität und der Bits mit geringerer Priorität, so dass die Bits mit höherer Priorität auf den ersten Bitteil abgebildet werden, und so dass die Bits mit geringerer Priorität auch auf den ersten Bittteil bei einer anfänglichen Übertragung abgebildet werden; und das Modulieren der Bits mit höherer Priorität und der Bits mit geringerer Priorität, so dass die Bits mit höherer Priorität auf den zweiten Bitteil abgebildet werden, und so dass die Bits mit geringerer Priorität auf den ersten Bitteil bei einer erneuten Übertragung abgebildet werden.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird ein Verfahren für das erneute Übertragen von Daten, die aus Bits mit einer höheren Priorität und Bits mit einer geringeren Priorität bestehen, die aus einem Kodierer ausgegeben werden, unter Verwendung eines Modulators hoher Ordnung, in welchem ein Bitstrom, der aus mindestens 3 Bits besteht, ein Symbol darstellt, und der einen ersten Bitteil mit einer höheren Zuverlässigkeit und einen zweiten Bitteil mit einer geringeren Zuverlässigkeit umfasst, bereit gestellt. Das Verfahren umfasst das Zuweisen von Zuverlässigkeiten zu den Bits mit höherer Priorität und den Bits mit geringerer Priorität bei einer Neuübertragungsanforderung, und das Modulieren der Bits mit höherer Priorität und der Bits mit geringerer Priorität, so dass die Bits mit höherer Priorität und die Bits mit geringerer Priorität auf den ersten Bitteil und den zweiten Bitteil gemäß den zugewiesenen Zuverlässigkeiten abgebildet werden.
Gemäß einem dritten Aspekt der vorliegenden Erfindung wird eine Sendevorrichtung in einem mobilen CDMA-Kommunikationssystem (Mehrfachzugriff durch Codetrennung) bereit gestellt. Die Sendevorrichtung umfasst einen Turbokodierer für das Empfangen eines Stroms von Datenbits, und das Erzeugen eines Stroms von Informationsbits und eines Stroms von Paritätsbits für einer Fehlerkorrektur, eine Verschachtelungsvorrichtung für das Verschachteln der Informationsbits und der Paritätsbits vom Turbokodierer und das Erzeugen eines verschachtelten Informationsbitstroms und eines verschachtelten Paritätsbitstroms, und einen Modulator für das Modulieren von M Informationssymbolen, wobei jedes Informationssymbol eine Bitregion mit einer höheren Zuverlässigkeit und eine Bitregion mit einer geringeren Zuverlässigkeit einschließt, für das Abbilden des verschachtelten Informationsbitstroms auf die Bitregion mit der geringeren Zuverlässigkeit bei einer anfänglichen Übertragung, und für das Abbilden des verschachtelten Paritätsbitstroms auf die Bitregion mit der höheren Zuverlässigkeit und des verschachtelten Informationsbitstroms auf die Bitregion mit der geringeren Zuverlässigkeit bei einer Neuübertragungsanforderung.
Gemäß einem vierten Aspekt der vorliegenden Erfindung wird ein Vorrichtung für das erneute Übertragen von Daten, die aus Bits mit einer höheren Priorität und Bits mit einer geringeren Priorität bestehen, die aus einem Kodierer ausgegeben werden, unter Verwendung eines Modulators hoher Ordnung, in welchem ein Bitstrom, der aus mindestens 3 Bits besteht, ein Symbol darstellt, und der einen ersten Bitteil mit einer höheren Zuverlässigkeit und einen zweiten Bitteil mit einer geringeren Zuverlässigkeit umfasst, bereit gestellt. Die Vorrichtung umfasst einen Zuverlässigkeitsentscheidungsteil für das Zuweisen von Zuverlässigkeiten an die Bits mit höherer Priorität und die Bits mit geringerer Priorität bei einer Neuübertragungsanforderung, und einen Modulator für das Modulieren der Bits mit höherer Priorität und der Bits mit geringerer Priorität, so dass die Bits mit höherer Priorität und die Bits mit geringerer Priorität auf den ersten Bitteil und den zweiten Bitteil gemäß den zugewiesenen Zuverlässigkeiten abgebildet werden.
Gemäß einem fünften Aspekt der vorliegenden Erfindung wird ein Verfahren für das Empfangen von Daten, in welchem ein Bitstrom, der aus mindestens 3 Bits besteht, ein Symbol darstellt, und der einen ersten Bitteil mit einer höheren Zuverlässigkeit und einen zweiten Bitteil mit einer geringeren Zuverlässigkeit einschließt, bereit gestellt. Das Verfahren umfasst das Demodulieren kodierter Bits, die im ersten Bitteil existieren, und kodierter Bits, die im zweiten Bitteil existieren, bei der anfänglichen Übertragung, das Modulieren der kodierten Bits, die im ersten Bitteil existieren, und der kodierten Bits, die im zweiten Bitteil existieren, bei einer erneuten Übertragung, das Anwenden eines Gewichts auf die kodierten Bits, die bei einer anfänglichen Übertragung und mindestens einer der erneuten Übertragungen demoduliert werden, gemäß den Zuverlässigkeiten, und das Kombinieren derselben kodierten Bits; und das Senden einer Neuübertragungsanforderung in Abhängigkeit davon, ob ein Fehler in den Informationsbits, die durch die kombinierten kodierten Bits dekodiert wurden, aufgetreten ist.
Gemäß einem sechsten Aspekt der vorliegenden Erfindung wird eine Vorrichtung für das Empfangen von Daten, in welchem ein Bitstrom, der aus mindestens 3 Bits besteht, ein Symbol darstellt, und der einen ersten Bitteil mit einer höheren Zuverlässigkeit und einen zweiten Bitteil mit einer geringeren Zuverlässigkeit einschließt, bereit gestellt. Die Vorrichtung umfasst einen Demodulator für das Demodulieren kodierter Bits, die im ersten Bitteil existieren, und kodierter Bits, die im zweiten Bitteil existieren, bei der anfänglichen Übertragung oder einer erneuten Übertragung; einen Puffer für das vorübergehende Speichern der kodierten Bits, die durch den Demodulator demoduliert wurden, bei der anfänglichen Übertragung oder einer Neuübertragung bei einer Neuübertragungsanforderung, eine Wichtungskombiniervorrichtung für das Anwenden eines Gewichts auf die kodierten Bits, die im Puffer gespeichert sind, gemäß den Zuverlässigkeiten und den kodierten Bits, die durch den Demodulator bei der Neuübertragungsanforderung demoduliert wurden, und das Kombinieren derselben kodierten Bits, einen Kanaldekodierer für das Dekodieren der kodierten Bits, die durch die Wichtungskombiniervorrichtung kombiniert wurden, in Informationsbits; und eine CRC-Prüfvorrichtung (Zyklische Redundanzprüfung) für das Prüfen, ob ein Fehler in den Informationsbits vom Kanaldekodierer aufgetreten ist, und für das Senden der Neuübertragungsanforderung gemäß den Ergebnissen der CRC-Prüfung.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die obige Aufgabe und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung in Verbindung mit den begleitenden Zeichnungen deutlicher.
1 zeigt ein Signalkonstellationsdiagramm für eine 16QAM-Modulation in einem mobilen CDMA-Kommunikationssystem;
2 zeigt ein Signalkonstellationsdiagramm für eine 64QAM-Modulation in einem mobilen CDMA-Kommunikationssystem;
3 zeigt eine Struktur eines Senders, der eine SMP-Technik (Symbol Mapping Method based an Priority = Symbolabbildungsverfahren basierend auf der Priorität) verwendet;
4 zeigt eine Struktur eines Senders in einem mobilen CDMA-Kommunikationssystem gemäß einer Ausführungsform der vorliegenden Erfindung;
5 zeigt eine detaillierte Struktur des in 4 gezeigten Kanalkodierers;
6 zeigt eine Struktur eines Empfängers, der dem Sender der 4 entspricht, gemäß einer Ausführungsform der vorliegenden Erfindung;
7 zeigt ein Beispiel der Abbildung von systematischen Bits und Paritätsbits für eine Kodierrate von 1/2 gemäß der vorliegenden Erfindung;
8 zeigt ein anderes Beispiel der Abbildung von systematischen Bits und Paritätsbits für eine Kodierrate von 1/2 gemäß der vorliegenden Erfindung;
9 zeigt ein anderes Beispiel der Abbildung von systematischen Bits und Paritätsbits für eine Kodierrate von 1/2 gemäß der vorliegenden Erfindung;
10 zeigt ein Beispiel der Abbildung von systematischen Bits und Paritätsbits für eine Kodierrate von 3/4 gemäß der vorliegenden Erfindung;
11 zeigt ein anderes Beispiel der Abbildung von systematischen Bits und Paritätsbits für eine Kodierrate von 3/4 gemäß der vorliegenden Erfindung; und
12 zeigt ein weiteres Beispiel der Abbildung von systematischen Bits und Paritätsbits für eine Kodierrate von 3/4 gemäß der vorliegenden Erfindung.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird hier nachfolgend unter Bezug auf die begleitenden Zeichnungen beschrieben. In der folgenden Beschreibung werden wohl bekannte Funktionen oder Konstruktionen nicht im Detail beschrieben, da sie die Erfindung durch unnötige Details verbergen würden.
In der folgenden Beschreibung wird angenommen, dass ein Kanalkodierer Kodierraten von 1/2 und 3/4 unterstützt, und dass eine 16QAM-Modulation unter QPSK (Quadratur-Phasen-Verschiebungs-Verschlusselungsmodulation), 8PSK (8-fache Phasenumtastungsmodulation), 16QAM und 64QAM-Modulationen ausgewählt wird. Im Fall einer Kodierrate von 1/2 (symmetrische Kodierrate) empfängt der Kanalkodierer 1 Bit und er gibt 2 Bit aus. Von den 2 Ausgabebits ist 1 Bit ein systematisches Bit, das ein tatsächliches Informationsdatenbit darstellt, und das verbleibende 1 Bit ist ein Paritätsbit für das Detektieren oder Korrigieren eines Fehlers. Im Fall einer Kodierrate von 3/4 (asymmetrische Kodierrate) empfängt der Kanalkodierer 3 Bits und er gibt 4 Bits aus. Die Ausgabebits bestehen aus 3 systematischen Bits und 1 Paritätsbit.
Mittlerweile weisen 16QAM-modulierte Symbole ein Zuverlässigkeitsmuster [H, H, L, L] auf, und 64QAM-modulierte Symbole weisen ein Zuverlässigkeitsmuster [H, H, M, M, L, L] auf, wobei H eine Bitposition, die eine hohe Zuverlässigkeit aufweist, darstellt, M eine Bitposition, die eine mittlere Zuverlässigkeit aufweist, darstellt, und L eine Bitposition, die eine geringere Zuverlässigkeit aufweist, darstellt. Die vorliegende Erfindung zielt darauf ab, ein Bit, das eine höhere Priorität aufweist (beispielsweise ein systematisches Bit und ein Anhangsbit) auf eine Bitposition mit einer höheren Zuverlässigkeit abzubilden, und ein Bit mit einer geringeren Priorität (beispielsweise ein Paritätsbit und ein Anhangsparitätsbit) auf eine Bitposition mit einer geringeren Priorität gemäß den Prioritäten der kodierten Bits abzubilden. Die oben erwähnten zuverlässigkeitsrauster können auch gemäß den Systemeigenschaften geändert oder modifiziert werden.
Die H-ARQ (Hybrid Automatic Repeat Request = Hybride automatische Wiederholungsanforderung), die mit der SMP-Technik gemäß der vorliegenden Erfindung verbunden werden soll, ist eine Verbindungssteuertechnik für das Korrigieren eines Fehlers durch das erneute Übertragen der fehlerhaften Daten beim Auftreten eines Paketfehlers. Die H-ARQ wird in eine H-ARQ Typ II und eine H-ARQ Typ III in Abhängigkeit davon, ob Informationsbits erneut zu übertragen sind, klassifiziert. Typischerweise stellt die Full Incremental Redundancy (FIR) den H-ARQ Typ II dar. Weiterhin wird die H-ARQ Typ II in eine Chase Combining (CC) und eine Partial Incremental Redundancy (PIR) in Abhängigkeit davon, ob Paritätsbits, die für eine erneute Übertragung verwendet werden, identisch zueinander sind, aufgeteilt. Es erfolgt hier eine Beschreibung der Ausführungsform der vorliegenden Erfindung getrennt für die H-ARQ Typ II und die H-ARQ Typ III.
4 zeigt eine Struktur eines Senders in einem mobilen CDMA-Kommunikationssystem gemäß einer Ausführungsform der vorliegenden Erfindung. Betrachtet man die 4 so empfängt ein CRC-Teil (Cyclic Redundancy Check = zyklische Redundanzprüfung) 402 eine Sendedatenquelle und fügt einen CRC für eine Fehlerprüfung der empfangenen Daten hinzu. Ein Kanalkodierer 404 empfängt die um CRC ergänzten Daten und kodiert die empfangenen Daten unter Verwendung eines vorgeschriebenen Kodes. Der ”vorgeschriebene Kode” bezieht sich auf einen Kode für das Ausgeben von Übertragungsbits und Fehlersteuerbits für die Übertragungsbits durch das Kodieren der empfangenen Daten. Beispielsweise werden die Übertragungsbits zu systematischen Bits (S), und die Fehlersteuerbits werden zu Paritätsbits (P). Der vorgeschriebene Kode umfasst, wie das obenbeschrieben wurde, einen Turbokode und einen systematischen Faltungskode. Mittlerweile kodiert der Kanalkodierer Daten mit einer vorgeschriebenen Kodierrate. Die vorgeschriebene Kodierrate bestimmt ein Verhältnis der systematischen Bits zu den Paritätsbits, die vom Kanalkodierer 404 ausgegeben werden. Wenn beispielsweise die vorgeschriebene Kodierrate eine symmetrische Kodierraten von 1/2 ist, so empfängt der Kanalkodierer 404 1 Bit und gibt 1 systematische Bit und 1 Paritätsbit aus. Wenn jedoch die vorgeschriebene Kodierrate eine asymmetrische Kodierrate von 3/4 ist, so empfängt der Kanalkodierer 404 3 Bits und gibt 3 systematische Bits und 1 Paritätsbit aus. Hier erfolgt eine getrennte Beschreibung der Erfindung für die Kodierraten 1/2 und 3/4. Eine detaillierte Struktur des Kanalkodierers 404 ist in 5 dargestellt.
Eine Ratenanpassungsvorrichtung 406 führt eine Ratenanpassung durch eine Wiederholung und Punktierung der kodierten Bits vom Kanalkodierer 404 durch. Eine Verteilvorrichtung 408 empfängt die systematischen Bits und die Paritätsbits von der Ratenanpassungsvorrichtung 406 und verteilt die systematischen Bits und die Paritätsbits auf eine Vielzahl von Verschachtelungsvorrichtungen. Wenn die Verschachtelungsvorrichtungen beispielsweise eine erste Verschachtelungsvorrichtung 410 und eine zweite Verschachtelungsvorrichtung 412 umfassen, so verteilt die Verteilvorrichtung 408 die systematischen Bits und die Paritätsbits in zwei Bitgruppen, die dieselbe Anzahl von Bits aufweisen. Das heißt, im Fall der asymmetrischen Kodierrate von 3/4 verteilt die Verteilvorrichtung 2 systematische Bits auf eine erste Verschachtelungsvorrichtung 410 und das verbleibende 1 systematische Bit und das 1 Paritätsbit auf eine zweite Verschachtelungsvorrichtung 412. Im Falle der symmetrischen Kodierrate von 1/2 verteilt jedoch, da die Anzahl der systematischen Bits gleich der Anzahl der Paritätsbits ist, die Verteilvorrichtung 408 die systematischen Bits auf die erste Verschachtelungsvorrichtung 410 und die Paritätsbits auf die zweite Verschachtelungsvorrichtung 412.
Die erste Verschachtelungsvorrichtung 410 und die zweite Verschachtelurigsvorrichtung 412 empfangen die kodierten Bits von der Verteilvorrichtung 408 und verschachteln die empfangenen kodierten Bits. Die kodierten Bits können die systematischen Bits, die Paritätsbits oder eine Kombination der systematischen Bits und der Paritätsbits einschließen.
Ein Zuverlässigkeitsentscheidungsteil 414 empfängt die Kodierten Bits von der ersten Verschachtelungsvorrichtung 410 und der zweiten Verschachtelungsvorrichtung 412 und legt die zuverlässigkeiten fest, die den empfangenen kodierten Bits zuzuweisen sind. Hier sollte der Zuverlässigkeitsentscheidungsteil 414 vorher ein Zuverlässigkeitsentscheidungsmuster auf der Basis der H-ARQ und der verwendeten Kodierrate erkennen. Verschiedene Beispiele der Zuverlässigkeitsentscheidungsmuster sind in den 7 bis 12 dargestellt. Weiterhin gibt der Zuverlässigkeitsentscheidungsteil 414 die kodierten Bits gemäß den festgestellten Zuverlässigkeiten aus. Beispielsweise legt der Zuverlässigkeitsentscheidungsteil 414 eine höhere Zuverlässigkeit für die systematischen Bits und eine geringere Zuverlässigkeit für die Paritätsbits bei einer anfänglichen Übertragung fest. Bei einer erneuten Übertragung jedoch, die durch eine Neuübertragungsanforderung bewirkt wird, legt der Zuverlässigkeitsentscheidungsteil 414 gemäß der vorliegenden Erfindung die Zuverlässigkeit in einer anderen Art fest, wie das im folgenden beschrieben wird. In einem ersten Verfahren legt der Zuverlässigkeitsentscheidungsteil 414 eine höhere Zuverlässigkeit für die Paritätsbits und eine geringere Zuverlässigkeit für die systematischen Bits bei der erneuten Übertragung fest. In einem zweiten Verfahren legt der Zuverlässigkeitsentscheidungsteil 414 wechselnd die Zuverlässigkeiten für die systematischen Bits und die Paritätsbits bei jeder weiteren erneuten Übertragung fest. Beispielsweise legt der Zuverlässigkeitsentscheidungsteil 414 eine höhere Zuverlässigkeit für die Paritätsbits bei einer ungeradzahligen erneuter Übertragung fest, und er legt eine höhere Zuverlässigkeit für die systematischen Bits bei einer geradzahligen erneuten Übertragung fest. Die erneute Übertragung wird durch ein Neuübertragungsbefehl von einer (nicht gezeigten) oberen Schicht, die eine Neuübertragungsanforderung von einem Empfänger empfangen hat, durchgeführt. Zusätzlich legt der Zuverlässigkeitsentscheidungsteil 414 die Zuverlässigkeiten gemäß den H-ARQ-Typen in unterschiedlicher Weise fest.
Ein Parallel-Seriell-Wandler (P/S-Wandler) 416 empfängt parallel die kodierten Bits, die vom Zuverlässigkeitsentscheidungsteil 414 ausgegeben werden, und gibt die empfangenen Bits in Serie aus. Beispielsweise gibt der P/S-Wandler 416 vorzugsweise die kodierten Bits aus, für die eine höhere Zuverlässigkeit durch den Zuverlässigkeitsentscheidungsteil 414 festgelegt wird, und er gibt dann nachfolgend die kodierten Bits aus, für die eine geringere Zuverlässigkeit vom Zuverlässigkeitsentscheidungsteil 414 festgelegt wurde. Das dient zur Abbildung der kodierten Bits, von denen festgelegt wurde, dass sie eine höhere Zuverlässigkeit aufweisen, auf Bitposition mit einer höheren Zuverlässigkeit in einem später durchzuführenden Modulationsvorgang.
Ein Modulator 418 bildet die kodierten Bits vom P/S-Wandler 416 auf vorgeschriebenen Symbolen ab und sendet die abgebildeten kodierten Bits an den Empfänger. Wenn beispielsweise die 16QAM-Modulation verwendet wird, bildet der Modulator 418 die kodierten Bits auf den Symbolen ab, die ein Bitzuverlässigkeitsmuster von [H, H, L, L] aufweisen.
Eine Steuervorrichtung 420 steuert den gesamten Betrieb des Senders gemäß einer Ausführungsform der vorliegenden Erfindung. Die Steuervorrichtung 420 bestimmt zuerst eine Kodierrate und eine zu verwendenden Modulationsart gemäß dem aktuellen Zustand des Funkkanals. Die Steuervorrichtung 420 steuert eine Kodierrate des Kanalkodierers 404 gemäß der bestimmten Kodierrate und sie steuert auch den Modulator 418 gemäß der bestimmten Modulationsart. Zusätzlich steuert die Steuervorrichtung 420 ein Verteilungsmuster der Verteilvorrichtung 408 gemäß der bestimmten Kodierrate und der Modulationsart.
Obwohl der Zuverlässigkeitsentscheidungsteil 414 und der P/S-Wandler 416 in 4 getrennt ausgebildet sind, können sie in einer alternativen Ausführungsform in einer Struktur vereinigt sein. In diesem Fall empfängt ein neuer Zuverlässigkeitsentscheidungsteil die kodierten Bits von der ersten Verschachtelungsvorrichtung 410 und der zweiten Verschachtelungsvorrichtung 412, legt die Zuverlässigkeiten, die den jeweiligen kodierten Bits zuzuweisen sind, fest und gibt sequentiell die kodierten Bits gemäß den zugewiesenen Zuverlässigkeiten aus. Der neue Zuverlässigkeitsentscheidungsteil gibt die kodierten Bits, denen eine höhere Zuverlässigkeit zugewiesen wurde, Bit für Bit aus, und er gibt dann nachfolgend die kodierten Bits, denen eine geringere Zuverlässigkeit zugewiesen wurde, Bit für Bit aus. Das heißt, der neue Zuverlässigkeitsentscheidungsteil gibt die kodierten Bits seriell aus.
Alternativ kann dieselbe Funktion unter ausschließlicher Verwendung des P/S-Wandlers der 4 implementiert werden. In diesem Fall empfängt der P/S-Wandler die kodierten Bits von der ersten Verschachtelungsvorrichtung 410 und der zweiten Verschachtelungsvorrichtung 412, gibt vorzugsweise die kodierten Bits, denen eine höhere Zuverlässigkeit zuzuweisen ist, aus, und gibt dann die kodierten Bits, denen eine niedrigere Zuverlässigkeit zuzuweisen ist, aus.
Obwohl der Sender der 4 getrennt den Zuverlässigkeitsentscheidungsteil 414 für das Zuweisen von Zuverlässigkeiten zu den kodierten Bits bei einer anfänglichen Übertragung und einer erneuten Übertragung einschließt, kann die Verteilvorrichtung 408 die Zuverlässigkeiten vor der Verschachtelung der kodierten Bits in einer alternativen Ausführungsform zuweisen. Das heißt, die Verteilvorrichtung 408 weist die Zuverlässigkeiten für die kodierten Bits, die gemäß einem vorgeschriebenen Zuverlässigkeitsentscheidungsmuster empfangen werden, zu, und verteilt dann die kodierten Bits zur ersten Verschachtelungsvorrichtung 410 und zur zweiten Verschachtelungsvorrichtung 412 gemäß den zugewiesenen Zuverlässigkeiten. In diesem Fall ist der Zuverlässigkeitsentscheidungsteil 414 der 4 überflüssig. In dieser Struktur sollte der Neuübertragungsbefehl von der oberen Schicht der Verteilvorrichtung 408 zugeführt werden.
5 zeigt eine detaillierte Struktur des Kanalkodierers 404, der in 4 gezeigt ist. Der Kanalkodierer der 5 verwendet einen Kode R = 1/6, der im 3GPP (Partnerschaftsprojekt der dritten Generation) verwendet wird.
Betrachtet man die 5, so gibt der Kanalkodierer nach dem Empfangen eines Übertragungsrahmens den intakten Übertragungsrahmen als einen systematischen Bitrahmen X aus. Der Übertragungsrahmen wird auch einem ersten Kanalkodierer 510 zugeführt, und der erste Kanalkodierer 510 führt eine Kodierung auf dem Übertragungsrahmen durch und gibt zwei unterschiedliche Paritätsbitrahmen Y₁ und Y₂ aus.
Zusätzlich wird der Übertragungsrahmen auch an eine Verschachtelungsvorrichtung 512 geliefert, und die Verschachteldungsvorrichtung 512 verschachtelt den Übertragungsrahmen. Der intakte verschachtelte Übertragungsrahmen wird als ein verschachtelter systematischer Bitrahmen X' übertragen. Der verschachtelte Übertragungsrahmen wird einem zweiten Kanalkodierer 514 geliefert, und der zweite Kanalkodierer 514 führt eine Kodierung des verschachtelten Übertragungsrahmen aus, und er gibt zwei unterschiedliche Paritätsrahmen Z₁ und Z₂ aus.
Der systematische Bitrahmen X besteht aus einer Übertragungseinheit x₁, x₂, ..., x_N, und der verschachtelte systematische Bitrahmen X' besteht aus einer Übertragungseinheit x₁', x₂', ..., x_N'. Der Paritätsbitrahmen Y₁ besteht aus einer Übertragungseinheit y₁₁, y₁₂, ..., y_1N, und der Paritätsbitrahmen Y₂ besteht aus einer Übertragungseinheit y₂₁, y₂₂, ..., y_2N. Schließlich besteht der Paritätsbitrahmen Z₁ aus einer Übertragungseinheit z₁₁, z₁₂, ..., z_1N, und der Paritätsbitrahmen Z₂ besteht aus einer Übertragungseinheit z₂₁, z₂₂, ..., z_2N.
Der systematische Bitrahmen X, der verschachtelte systematische Bitrahmen X' und die vier unterschiedlichen Paritätsbitrahmen Y₁, Y₂, Z₁ und Z₂ werden an eine Punktiervorrichtung 516 geliefert. Die Punktiervorrichtung 516 punktiert den systematischen Bitrahmen X, den verschachtelten systematischen Bitrahmen X' und die vier unterschiedlichen Paritätsbitrahmen Y₁, Y₂, Z₁ und Z₂ gemäß einem Punktiermuster, das von der Steuervorrichtung (AMCS) 420 geliefert wird, und gibt ausschließlich die gewünschten systematischen Bits S und die Paritätsbits P aus. Hier wird das Punktiermuster gemäß einer Kodierrate des Kanalkodierers 404 und des verwendeten H-ARQ-Typs bestimmt. Beispielhafte Punktiermuster werden definiert als Gleichung (1)
Gleichung (2)
Die beispielhaften Punktiermuster der Gleichungen (1) und (2) werden verwendet, wenn H-ARQ Typ III (CC und PIR) verwendet wird, und der Kanalkodierer 404 eine Kodierrate von 1/2 aufweist. Wenn die H-ARQ Typ II (FIR) verwendet wird, so muss die Punktiervorrichtung 516 ein Punktiermuster für das Punktieren der systematischen Bits bei einer Neuübertragung verwenden. Das Punktiermuster für die H-ARQ Typ II kann beispielsweise den Wert ”010010” annehmen.
Wenn angenommen wird, dass die Punktiervorrichtung 516 das Punktiermuster der Gleichung (1) verwendet, so gibt die Punktiervorrichtung 516 X und Y₁ aus und punktiert die anderen Eingangswerte gemäß dem Punktiermuster ”110000” bei einer anfänglichen Übertragung. Die Punktiervorrichtung 516 gibt jedoch X und Z₂ aus und punktiert die anderen Bits gemäß dem Punktiermuster ”100001” bei einer erneuten Übertragung. Wenn als anderes Beispiel angenommen wird, dass die Punktiervorrichtung 516 das Punktiermuster der Gleichung (2) verwendet, so gibt die Punktiervorrichtung 516 X und Y₁ aus und punktiert die anderen Eingabewerte gemäß dem Punktiermuster ”110000” bei einer anfänglichen Übertragung. Die Punktiervorrichtung 516 gibt jedoch X und Z₁ aus und punktiert die anderen Bits gemäß dem Punktiermuster ”100010” bei einer erneuten Übertragung.
Wenn jedoch ein Kode R = 1/3, der in 3GPP angewandt wird, verwendet wird, so kann der Kanalkodierer mit dem ersten Kanalkodierer 510 und der Punktiervorrichtung 516 der 5 implementiert werden.
6 zeigt eine Struktur eines Empfängers, der dem Sender der 4 entspricht, gemäß einer Ausführungsform der vorliegenden Erfindung. Betrachtet man die 6, so empfängt ein Demodulator 602 Daten, die vom Sender gesendet werden, und demoduliert die empfangenen Daten gemäß der Demodulationsbetriebsart, die der Modulationsbetriebsart, die im Modulator 418 des Senders verwendet wird, entspricht.
Ein Seriell-Parallel-Wandler (S/P-Wandler) 604 empfängt die demodulierten kodierten Bits vom Demodulator 602 in serieller Weise und gibt dann die empfangenen kodierten Bits in paralleler Weise aus. Wenn beispielsweise der Modulator 418 des Senders die 16QAM-Modulation verwendet, so schaltet der S/P-Wandler 604 die empfangenen kodierten Bits um 2 Bits (in einer Einheit von 2 Bits) und gibt die ersten 2 Bits an eine erste Entschachtelungsvorrichtung 606 und die nächsten 2 Bits an eine zweite Entschachtelungsvorrichtung 608. Insbesondere wenn der Modulator 418 des Senders die 16QAM-Modulation und die symmetrische Kodierrate 1/2 verwendet, gibt der S/P-Wandler 604 die systematischen Bits an die erste Entschachtelungsvorrichtung 606 und die Paritätsbits an die zweite Entschachtelungsvorrichtung 608 aus. Wenn jedoch der Modulator 418 des Senders die 64QAM-Modulation und die symmetrische Kodierrate 1/2 verwendet, so schaltet der S/P-Wandler 604 die empfangenen kodierten Bits um 3 Bits (in einer Einheit von 3 Bits) und gibt die ersten 3 Bits an die erste Entschachtelungsvorrichtung 606 und die nächsten 3 Bits an die zweite Entschachtelungsvorrichtung 608 aus.
Die erste Entschachtelungsvorrichtung 606 und die zweite Entschachtelungsvorrichtung 608 empfangen die kodierten Bits vom S/P-Wandler 604 und führen eine Entschachtelung der empfangen kodierten Bits aus. Die Entschachtelungsfunktionen der ersten Entschachtelungsvorrichtung 606 und der zweiten Entschachtelungsvorrichtung 608 sollten den Verschachtelungsfunktionen, die durch die ersten und zweiten Verschachtelungsvorrichtungen 410 und 412 des Senders durchgeführt werden, entsprechen. Das heißt, die erste Entschachtelungsvorrichtung 606 und die zweite Entschachtelungsvorrichtung 608 sollten vorher das Verschachtelungsmuster, das von den ersten und zweiten Verschachtelungsvorrichtungen 410 und 412 des Senders verwendet wird, erkennen, so dass eine Übereinkunft über die Verschachtelungsmusterinformation im Vorhinein zwischen dem Sender und dem Empfänger getroffen werden sollte. Beispielsweise kann der Sender im Vorhinein mit der Verschachtelungsmusterinformation als einer Systeminformation vor einem Rufaufbau versorgt werden.
Eine Wichtungskombiniervorrichtung 610 kombiniert die anfänglich übertragenen systematischen Bits und die Paritätsbits mit den erneut übertragenen systematischen Bits beziehungsweise Paritätsbits. Das Kombinieren wird mit denselben systematischen Bits und Paritätsbits, die bei einer anfänglichen Übertragung und einer erneuten Übertragung empfangen werden durchgeführt. Somit sind, wenn CC als die H-ARQ verwendet wird, die systematischen Bits und die Paritätsbits, die bei der anfänglichen Übertragung empfangen werden, identisch denen, die bei jeder erneuten Übertragung empfangen werden, so dass die Wichtungskombiniervorrichtung 610 eine Summierung der systematischen Bits und der Paritätsbits vornimmt. Zusätzlich führt die Wichtungskombiniervorrichtung 610 eine Kombination durch das Anwenden von verschiedenen Gewichten in Übereinstimmung damit, ob die kodierten Bits auf die Bitpositionen mit einer höheren Zuverlässigkeit oder die Positionen mit einer geringeren Zuverlässigkeit abgebildet wurden, durch. Das heißt, die Wichtungskombiniervorrichtung 610 wendet eine höhere (schwerere) Gewichtung auf die systematischen Bits oder die Paritätsbits, die auf die Bitpositionen mit der höheren Zuverlässigkeit abgebildet wurden, und eine niedrigere (leichtere) Gewichtung auf die systematischen Bits oder Paritätsbits, die auf Bitpositionen mit einer geringeren Zuverlässigkeit abgebildet wurden, an. Somit weisen die systematischen Bits oder die Paritätsbits, die auf die Bitpositionen mit einer höheren Zuverlässigkeit abgebildet wurden, eine größere Gewichtung als die systematischen Bits oder die Paritätsbits, die auf Bitpositionen mit einer geringeren Zuverlässigkeit abgebildet wurden, auf. Die Wichtungskombiniervorrichtung 610 weist die Gewichte unter Berücksichtigung einer Fehlerauftrittswahrscheinlichkeit der Bits, die auf die Bitpositionen mit der höheren Zuverlässigkeit abgebildet wurden, und der Fehlerauftrittswahrscheinlichkeit der Bits, die auf die Bitpositionen mit der geringeren Zuverlässigkeit abgebildet wurden, zu. Beispielsweise weist die Wichtungskombiniervorrichtung 610 ein Gewicht von 0,66 den Bits, die auf die Bitpositionen mit der höheren Zuverlässigkeit abgebildet wurden, zu, und ein Gewicht von 0,34 für die Bits, die auf die Bitpositionen mit einer geringeren Zuverlässigkeit abgebildet wurden.
Eine Kanaldekodiervorrichtung 612 empfängt die kodierten Bits, die aus dem kombinierten systematischen Bits und den Paritätsbits bestehen, von der Wichtungskombiniervorrichtung 610 und dekodiert die empfangen kodierten Bits gemäß einer vorgeschriebenen Dekodiertechnik. Hier besteht die vorgeschriebene Dekodiertechnik darin, systematische Bits und Paritätsbits zu empfangen und die systematischen Bits zu dekodieren, wobei die vorgeschriebene Dekodiertechnik durch die Kodiertechnik des Senders bestimmt wird.
Eine CRC-Prüfvorrichtung 614 empfängt die dekodierten Bits, die vom Kanaldekodierer 612 ausgegeben werden, und prüft den CRC, der den empfangenen Bits zugefügt wurde, um zu bestimmen, ob Fehler in den empfangenen Bits aufgetreten sind. Wenn bestimmt wird, dass kein Fehler in den empfangen Bits aufgetreten ist, gibt die CRC-Prüfvorrichtung 614 die empfangenen Bits aus, und überträgt ein Signal ACK an den Sender zur Bestätigung der empfangenen Bits. Wenn jedoch bestimmt wird, dass Fehler in den empfangenen Bits aufgetreten sind, übertragt die CRC-Prüfvorrichtung 614 ein Signal NACK (negatives ACK) zum Sender, um eine erneute Übertragung der fehlerhaften Bits anzufordern.
Ein Puffer 616 puffert (speichert vorübergehend) die systematischen Bits und die Paritätsbits, die von der ersten Entschachtelungsvorrichtung 606 und der zweiten Entschachtelungsvorrichtung 608 ausgegeben werden, und liefert die gespeicherten systematischen Bits und die Paritätsbits an die Wichtungskombiniervorrichtung 610 in Erwiderung auf eine Neuübertragungsanforderung von der CRC-Prüfvorrichtung 614. Dies geschieht, um es der Wichtungskombiniervorrichtung 610 zu ermöglichen, eine Wichtungskombination der systematischen Bits und der Paritätsbits, die von der ersten Entschachtelungsvorrichtung 606 und der zweiten Entschachtelungsvorrichtung 608 ausgegeben werden, in Erwiderung auf die Neuübertragungsanforderung auszuführen. Der Puffer 616 wird jedoch beim Empfang eines Signals ACK von der CRC-Prüfvorrichtung 614 initialisiert, wobei die in ihm gespeicherten systematischen Bits und die Paritätsbits gelöscht werden.
Vor einer detaillierten Beschreibung der Funktionen der bevorzugten Ausführungsformen werden kurz die Betriebsbedingungen der Ausführungsformen beschrieben.
Eine erste Ausführungsform der vorliegenden Erfindung schlägt einen Sender und einen Empfänger, die die SMP-Technik und die H-ARQ-Technik in einem mobilen CDMA-Kommunikationssystem, das eine Kodierrate von 1/2 verwendet, unterstützen, vor.
Eine zweite Ausführungsform der vorliegenden Erfindung schlägt einen Sender und einen Empfänger, die die SMP-Technik und die H-ARQ-Technik in einem mobilen CDMA-Kommunikationssystem, das eine Kodierrate von 3/4 verwendet, unterstützen, vor.
Weiterhin wird die vorliegende Erfindung die H-ARQ, die durch die ersten und beiden Ausführungsformen unterstützt wird, aufteilen, und sie wird getrennte Ausführungsformen liefern, die die geteilten H-ARQ-Typen unterstützen. Zusätzlich wird die Erfindung drei Verfahren für das Festlegen von Zuverlässigkeiten für die kodierten Bits, die bei einer erneuten Übertragung zu übertragen sind, liefern.
Es werden nun die Funktionen der bevorzugten Ausführungsformen der vorliegenden Erfindung im Detail unter Bezug auf die begleitenden zeichnungen beschrieben.
1. Erste Ausführungsform (mit einer Kodierrate von 1/2)
Eine Funktion der ersten Ausführungsform der vorliegenden Erfindung wird nachfolgend im Detail unter Bezug auf die begleitenden Zeichnungen beschrieben. Zuerst wird angenommen, dass die erste Ausführungsform der vorliegenden Erfindung eine Kodierrate von 1/2 verwendet, dass sie CC und PIR als den H-ARQ-Typ verwendet, und dass sie das Punktiermuster der Gleichung (1) verwendet. Zusätzlich erfolgt eine getrennte detaillierte Beschreibung der Funktion für die unterschiedlichen H-ARQ-Typen, die CC, PIR und FIR einschließen.
1.1 CC (Chase Combining) wird als H-ARQ-Typ verwendet
Zunächst wird die Funktion der Übertragung der Daten unter Bezug auf die Struktur des HSDPA-Senders (High Speed Downlink Packet Access), der in 4 gezeigt ist, beschrieben.
Der CRC-Teil 402 fügt den Sendedaten einen CRC hinzu, und die mit dem zugefügten CRC versehenen Daten werden mit einem vorgeschriebenen Kode durch den Kanalkodierer 404 kodiert. Das heißt, der Kanalkodierer 404 gibt systematische Bits (S-Bits), die die tatsächlichen Informationsdatenbits darstellen, und Paritätsbits (P-Bits) für eine Fehlerkorrektur der gesendeten Daten durch die Kodierung aus. Der Kanalkodierer 404, der die symmetrische Kodierrate 1/2 verwendet, gibt die S-Bits und die P-Bits mit derselben Rate aus.
Die Funktion des Kanalkodierers 404 wird detaillierter unter Bezug auf 5 beschrieben. Die mit dem CRC versehene Datenquelle wird als die S-Bits X ausgegeben und zur selben Zeit dem ersten Kanalkodierer 510 geliefert. Die Datenquelle, die dem ersten Kanalkodierer 510 geliefert wird, wird mit einer vorgeschriebenen Kodierrate in verschiedene P-Bits Y₁ und Y₂ kodiert. Weiterhin wird die Datenquelle durch die Verschachtelungsvorrichtung 512 verschachtelt und dann an den zweiten Kanalkodierer 514 geliefert. Die verschachtelten Daten, die dem zweiten Kanalkodierer 514 geliefert werden, werden dann als andere S-Bits X ausgegeben. Weiterhin werden die verschachtelten Daten, die an den zweiten Kanalkodierer 514 geliefert werden, in andere P-Bits Z₁ und Z₂ mit einer vorgeschriebenen Kodierrate kodiert. Die Punktiervorrichtung 516 punktiert die S-Bits X und X' und die P-Bits Y₁, Y₂, Z₁ und Z₂ gemäß einem vorgeschriebenen Punktiermuster und gibt die endgültigen S-Bits und P-Bits mit einer gewünschten Kodierrate aus. Wie vorher angegeben wurde, so ist, wenn der H-ARQ-Typ CC ist, das Punktiermuster bei einer anfänglichen Übertragung identisch zum Punktiermuster bei einer erneuten Übertragung. Das heißt, wenn CC als H-ARQ-Typ verwendet wird, so sind die Bits, die bei einer anfänglichen Übertragung übertragen werden, identisch denen, die bei einer erneuten Übertragung übertragen werden. Das Punktiermuster wird entweder vorher durch die Punktiervorrichtung 516 erkannt oder von außerhalb geliefert. In 5 wird die Kanalkodiervorrichtung mit dem Punktiermuster von außerhalb versorgt.
Die kodierten Symbole vom Kanalkodierer 404, die aus S-Bits und P-Bits bestehen, werden der Ratenanpassungsvorrichtung 406 geliefert. Die Ratenanpassungsvorrichtung 406 unterwirft die kodierten Bits einer Ratenanpassung. Im allgemeinen wird die Ratenanpassung durch Wiederholungs- und Punktiervorgänge mit den kodierten Bits, wenn ein Transportkanal einem Multiplexen unterworfen wird, oder wenn die ausgegebenen Bits des Kanalkodierers in der Anzahl nicht identisch sind zu den Symbolen, die drahtlos übertragen werden, durchgeführt. Die Rate der kodierten Bits, die durch die Ratenanpassungsvorrichtung 406 angepasst wurde, wird in S-Bits und P-Bits aufgeteilt und der Verteilvorrichtung 408 geliefert. Die S-Bits und die P-Bits, die der Verteilvorrichtung 408 geliefert werden, werden an eine Vielzahl von Verschachtelungsvorrichtungen verteilt.
Wenn beispielsweise zwei Verschachtelungsvorrichtungen 410 und 412 existieren, verteilt die Verteilvorrichtung 408 die S-Bits und die P-Bits so, dass sie in ihrer Anzahl übereinstimmen. Das heißt, wenn der Kanalkodierer 404 die Kodierrate 1/2 verwendet, so verteilt die Verteilvorrichtung 408 die S-Bits zur ersten Verschachtelungsvorrichtung 410 und die P-Bits zur zweiten Verschachtelungsvorrichtung 412.
Die S-Bits und die P-Bits, die durch die Verteilvorrichtung 408 verteilt wurden, werden durch die erste Verschachtelungsvorrichtung 410 beziehungsweise die zweite Verschachtelungsvorrichtung 412 verschachtelt. Das Verschachtelungsmuster der ersten Verschachtelungsvorrichtung 410 und der zweiten Verschachtelungsvorrichtung 412 wird im Vorhinein bestimmt, und die bestimmte Verschachtelungsmusterinformation sollte auch vom Empfänger erkannt werden.
Die verschachtelten S-Bits und P-Bits von der ersten Verschachtelungsvorrichtung 410 und der zweiten Verschachtelungsvorrichtung 412 werden dem Zuverlässigkeitsentscheidungsteil 414 geliefert. Der Zuverlässigkeitsentscheidungsteil 414 bestimmt Zuverlässigkeiten für die verschachtelten S-Bits und P-Bits. Die bestimmten Zuverlässigkeiten zeigen die Zuverlässigkeiten der Symbole, die auf spezifische Symbole in der folgenden Stufe des Modulators 418 abgebildet werden sollen, an. Hier sollte der Zuverlässigkeitsentscheidungsteil 414 die Kodierrate 1/2, die vorher definiert wurde, erkennen, um die Zuverlässigkeiten für die S-Bits und die P-Bits zu bestimmen.
Die Zuverlässigkeitsbestimmung durch den Zuverlässigkeitsentscheidungsteil 414 kann gemäß den folgenden drei Verfahren durchgeführt werden.
Ein erstes Verfahren besteht darin, dieselben S-Bits und P-Bits bei einer anfänglichen Übertragung und bei einer erneuten Übertragung zu übertragen, und gleichmäßig die Zuverlässigkeiten der S-Bits und der P-Bits, die bei einer anfänglichen Übertragung und bei einer erneuten Übertragung übertragen werden, zu bestimmen. Das heißt, der Zuverlässigkeitsentscheidungsteil 414 bestimmt eine höhere Zuverlässigkeit für die S-Bits und eine geringere Zuverlässigkeit für die P-Bits unabhängig von der anfänglichen Übertragung oder einer erneuten Übertragung. 7 zeigt die S-Bits und die P-Bits, wobei die Zuverlässigkeiten durch dieses Verfahren bestimmt wurden, die auf die entsprechenden Symbole abgebildet wurden. Wie in 7 dargestellt ist, so werden die S-Bits auf die Bitpositionen mit einer höheren Zuverlässigkeit abgebildet, und die P-Bits werden auf Bitpositionen mit einer geringeren Zuverlässigkeit unabhängig von der anfänglichen Übertragung oder einer erneuten Übertragung abgebildet.
Ein zweites Verfahren besteht darin, dieselben S-Bits und P-Bits bei einer anfänglichen Übertragung und bei einer erneuten Übertragung zu übertragen, und die Zuverlässigkeiten der S-Bits und der P-Bits, die bei der anfänglichen Übertragung und der erneuten Übertragung übertragen werden, invers zu bestimmen. Das heißt, der Zuverlässigkeitsentscheidungsteil 414 bestimmt eine höhere Zuverlässigkeit für die S-Bits und eine niedrigere Zuverlässigkeit für die P-Bits bei einer anfänglichen Übertragung. Der Zuverlässigkeitsentscheidungsteil 414 bestimmt jedoch eine geringere Zuverlässigkeit für die S-Bits und eine höhere Zuverlässigkeit für die P-Bits bei einer erneuten Übertragung unabhängig von der Anzahl der erneuten Übertragungen. 8 zeigt die S-Bits und die P-Bits mit den Zuverlässigkeiten, die durch dieses Verfahren bestimmt wurden, wie sie auf die entsprechenden Symbole abgebildet sind. Wie in 8 dargestellt ist, werden die S-Bits auf die Bitpositionen mit einer höheren Zuverlässigkeit bei einer anfänglichen Übertragung abgebildet, aber die P-Bits werden auf die Bitpositionen mit einer höheren Zuverlässigkeit bei einer erneuten Übertragung abgebildet. Es ist möglich, einen Kodiergewinn durch das Anwenden des zweiten Verfahrens auf den Zuverlässigkeitsentscheidungsteil 414 zu maximieren.
Ein drittes Verfahren besteht darin, dieselben S-Bits und P-Bitsbeieiner anfänglichen Übertragung und einer erneuten Übertragung zu übertragen und wechselnd die Zuverlässigkeiten der S-Bits und der P-Bits bei jeder weiteren erneuten Übertragung zu bestimmen. Das heißt, der Zuverlässigkeitsentscheidungsteil 414 bestimmt eine höhere Zuverlässigkeit für die S-Bits und eine geringere Zuverlässigkeit für die P-Bits bei einer anfänglichen Übertragung. Der Zuverlässigkeitsentscheidungsteil 414 bestimmt jedoch eine niedrigere Zuverlässigkeit für die S-Bits und eine höhere Zuverlässigkeit für die P-Bits bei einer ersten erneuten Übertragung. Alternativ bestimmt der Zuverlässigkeitsentscheidungsteil 414 eine höhere Zuverlässigkeit für die S-Bits und eine geringere Zuverlässigkeit für die P-Bits bei einer zweiten erneuten Übertragung. 9 zeigt die S-Bits und die P-Bits mit den Zuverlässigkeiten, die durch dieses Verfahren bestimmt wurden, wie sie auf die entsprechenden Symbole abgebildet sind. Wie in 9 gezeigt ist, werden die S-Bits und die P-Bits mit unterschiedlichen Zuverlässigkeiten bei jeder erneuten Übertragung übertragen, so dass es möglich ist, die Dekodierwahrscheinlichkeit durch das Mitteln der LLR-Werte der Eingabebits in den Kanalkodierer 404 zu erhöhen.
Mittlerweile gibt der Zuverlässigkeitsentscheidungsteil 414 getrennt die S-Bits und die P-Bits mit den bestimmten Zuverlässigkeiten aus. Das heißt, der Zuverlässigkeitsentscheidungsteil 414 gibt die S-Bits oder die P-Bits, von denen bestimmt wurde, dass sie eine höhere Zuverlässigkeit aufweisen, durch eine Ausgangsleitung aus, und er gibt die S-Bits oder die P-Bits, von denen bestimmt wurde, dass sie eine geringere Zuverlässigkeit aufweisen, durch eine andere Ausgangsleitung aus.
Die S-Bits und die P-Bits, die vom Zuverlässigkeitsentscheidungsteil 414 durch verschiedene Ausgangsleitungen ausgegeben werden, werden dem P/S-Wandler 416 parallel geliefert. Der P/S-Wandler 416 gibt die gelieferten S-Bits und P-Bits- in Serie gemäß den bestimmten Zuverlässigkeiten aus. Beispielsweise gibt der P/S-Wandler 416 zuerst die S-Bits oder P-Bits, von denen bestimmt wurde, dass sie eine höhere Zuverlässigkeit aufweisen, aus, und er gibt dann die S-Bits oder die P-Bits, von denen bestimmt wurde, dass sie eine geringere Zuverlässigkeit aufweisen, aus. Alternativ kann der P/S-Wandler 416 zuerst die S-Bits oder P-Bits, von denen bestimmt wurde, dass sie eine geringere Zuverlässigkeit aufweisen, und dann die S-Bits oder P-Bits, von denen bestimmt wurde, dass sie eine höhere Zuverlässigkeit aufweisen, ausgeben.
Hier sind der Zuverlässigkeitsentscheidungsteil 414 und der P/S-Wandler 416 getrennt konstruiert. Der P/S-Wandler 416 kann jedoch entfernt werden. In diesem Fall gibt der Zuverlässigkeitsentscheidungsteil 414 sequentiell die S-Bits oder die P-Bits gemäß den bestimmten Zuverlässigkeiten aus.
Die S-Bits und die P-Bits, die in Serie vom P/S-Wandler 416 ausgegeben werden, werden auf spezifische Symbole im Modulator 418 abgebildet und dann zum Empfänger übertragen. Wenn beispielsweise eine 16QAM-Modulation verwendet wird, weist der Modulator 418 das Symbolzuverlässigkeitsmuster [H, H, L, L] auf. Somit bildet der Modulator 418 die S-Bits oder die P-Bits, von denen bestimmt wurde, dass sie eine höhere Zuverlässigkeit aufweisen, auf die Bitpositionen ”H” im Symbolzuverlässigkeitsmuster ab, und er bildet die S-Bits oder die P-Bits, von denen bestimmt wurde, dass sie eine geringere Zuverlässigkeit aufweisen, auf die Bitpositionen ”L” im Symbolzuverlässigkeitsmuster ab. Der Modulator 418 weist eines der Abbildungsformate, die in den 7 bis 9 gezeigt sind, gemäß den Verfahren zur Bestimmung der Zuverlässigkeiten auf.
Als nächstes wird die Funktion des Empfangs der Daten unter Bezug auf die Struktur des HSDPA-Empfängers, der in 6 gezeigt ist, und der dem Sender entspricht, beschrieben. Es sollte angemerkt werden, dass beim Beschreiben der Funktion des Empfangs der Daten die S-Bits und die P-Bits sich auf kodierte Bits beziehen. Somit wird in der folgenden Beschreibung der Ausdruck ”kodierte Bits” auch aufgefasst als die S-Bits und die P-Bits.
Der Demodulator 602 empfängt die Daten, die vom Sender gesendet werden, und demoduliert die empfangenen Daten in kodierte Bits gemäß der Demodulationsbetriebsart, die der Modulationsbetriebsart, die im Modulator 418 des Senders verwendet wird, entspricht. Der S/P-Wandler 604 empfängt die demodulierten kodierten Bits in Serie vom Demodulator 602 und gibt die kodierten Bits parallel aus. Wenn beispielsweise der Modulator 418 des Senders die 16QAM-Modulationsbetriebsart verwendet, so gibt der S/P-Wandler 604 die ersten 2 Bits an die erste Entschachtelungsvorrichtung 606 und die nächsten 2 Bits an die zweite Entschachtelungsvorrichtung 608 aus.
Die erste Entschachtelungsvorrichtung 606 und die zweite Entschachtelungsvorrichtung 608 empfangen die sortierten kodierten Bits vom S/P-Wandler 604 und führen eine Entschachtelung der empfangenen kodierten Bits durch. Die Entschachtelungsfunktion durch die erste Entschachtelungsvorrichtung 606 und die zweite Entschachtelungsvorrichtung 608 sollte der Verschachtelungsfunktion entsprechen, die durch die Verschachtelungsvorrichtungen 410 und 412 des Senders durchgeführt werden. Das heißt, die erste Entschachtelungsvorrichtung 606 und die zweite Entschachtelungsvorrichtung 608 führen eine Entschachtelung gemäß den Verschachtelungmustern, die in den Verschachtelungsvorrichtungen 410 und 412 des Senders verwendet wurden, durch.
Die entschachtelten kodierten Bits von der ersten Entschachtelungsvorrichtung 606 und der zweiten Entschachtelungsvorrichtung 608 werden an die Wichtungskombiniervorrichtung 610 geliefert und einer gewichteten Kombination unterworfen. Das heißt, die Wichtungskombiniervorrichtung 610 kombiniert die kodierten Bits, die sie bei der anfänglichen Übertragung empfängt, mit denselben kodierten Bits, die sie bei einer erneuten Übertragung empfängt. Wenn es mehrere erneute Übertragungen gibt, so kombiniert die Wichtungskombiniervorrichtung 610 die kodierten Bits, die sie bei jeder erneuten Übertragung empfängt, mit den kodierten Bits, die sie bei einer anfänglichen Übertragung empfängt. Das Kombinieren wird, wie das oben angegeben wurde, mit denselben kodierten Bits durchgeführt. Beim Durchführen des Kombinierens wendet die Wichtungskombiniervorrichtung 610 Gewichte im Verhältnis zu den Zuverlässigkeiten der kodierten Bits an. Das heißt, sogar für dieselben kodierten Bits wendet die Wichtungskombiniervorrichtung 610 ein höheres Gewicht auf die kodierten Bits an, die auf die Bitpositionen mit einer höheren Zuverlässigkeit abgebildet wurden, und ein niedrigeres Gewicht auf die kodierten Bits, die auf Bitpositionen mit einer geringeren Zuverlässigkeit abgebildet wurden.
Die Gewichte W_H und W_L werden unter Berücksichtigung der Fehlerauftrittswahrscheinlichkeit der kodierten Bits, die auf die Bitpositionen mit einer höheren Zuverlässigkeit abgebildet wurden, und der Fehlerauftrittswahrscheinlichkeit der kodierten Bits, die auf die Bitpositionen mit einer geringeren Zuverlässigkeit abgebildet wurden, angewandt. Beispielsweise sind die Gewichte W_H und W_L definiert als
Gleichung (3)

W_H = P_L/(P_L + P_H)
W_L = P_H/(P_L + P_H)

In der Gleichung (3) stellt P_H eine Fehlerauftrittswahrscheinlichkeit der kodierten Bits, die auf die Bitpositionen mit einer höheren Zuverlässigkeit abgebildet wurden, dar, und P_L stellt eine Fehlerauftrittswahrscheinlichkeit der kodierten Bits, die auf die Bitpositionen mit einer geringeren Zuverlässigkeit abgebildet wurden, dar. Weiterhin stellt W_H ein Gewicht, das den kodierten Bits, die auf die Bitpositionen mit einer höheren Zuverlässigkeit abgebildet wurden, zugewiesen wurde, dar, und W_L stellt ein Gewicht, das den kodierten Bits, die auf die Bitpositionen mit einer geringeren Zuverlässigkeit abgebildet wurden, zugewiesen wurde, dar.
Die unten stehende Gleichung (4) zeigt ein Beispiel, in dem die Wichtungskombiniervorrichtung 610 eine Kombination durch das Anwenden der Gewichte auf dieselben kodierten Bits, die bei einer anfänglichen Übertragung und einer erneuten Übertragung empfangen wurden, durchführt. Das heißt, es ist möglich, die Wichtungskombination unter Verwendung von Gleichung (4) zu erläutern.
Gleichung (4)

S_com = (S^L _com + S^H _com)/N

In Gleichung (4) stellt N die Gesamtzahl der Übertragungen dar, und es gilt N = i + j. Weiterhin stellt S^L _com eine Summe dar, die durch das Kombinieren der kodierten Bits S^L, die i-mal übertragen wurden, die auf Bitpositionen mit einer geringeren Zuverlässigkeit abgebildet wurden, mit dem Gewicht W_L berechnet wurde, und S^H _com stellt eine Summe dar, die durch das Kombinieren der kodierten Bits S^H, die j-mal übertragen wurden, die auf die Bitpositionen mit einer höheren Zuverlässigkeit abgebildet wurden, mit dem Gewicht W_H berechnet wurde.
S^L _com und S^H _com in der Gleichung (4) können definiert werden als: Gleichung (5)
Gleichung (6)
Um eine gewichtete Kombination durchzuführen, sollte die Wichtungskombiniervorrichtung 610 die vorher empfangen kodierten Bits erkennen. Somit wird die Wichtungskombiniervorrichtung 610 mit den vorher empfangenen kodierten Bits vom Puffer 616 versorgt. Der Puffer 616 bestimmt, ob die vorher empfangenen kodierten Bits gespeichert werden sollen, basierend auf den Fehlerprüfergebnissen von der CRC-Prüfvorrichtung 614. Das heißt, die kodierten Bits, die im Puffer 616 gespeichert sind, sind die kodierten Bits, für die eine Neuübertragungsanforderung an den Sender durch das Auftreten eines Fehlers gesandt wurde. Die Wichtungskombiniervorrichtung 610 liefert die gewichtete kombinierten kodierten Bits an die Kanaldekodiervorrichtung 612.
Die Wichtungskombiniervorrichtung 610 kann jedoch keine gewichtete Kombination auf den kodierten Bits, die von der ersten Entschachtelungsvorrichtung 608 und der zweiten Entschachtelungsvorrichtung 608 bei der anfänglichen Übertragung geliefert werden, vornehmen. Somit liefert die Wichtungskombiniervorrichtung 610 bei der anfänglichen Übertragung die intakten kodierten Bits von der ersten Entschachtelungsvorrichtung 606 und der zweiten Entschachtelungsvorrichtung 608 an den Kanaldekodierer 612.
Der Kanaldekodierer 612 dekodiert die kodierten Bits, die von der Wichtungskombiniervorrichtung 610 geliefert werden, in Informationsbits, die durch den Sender übertragen werden, gemäß einer vorgeschriebenen Dekodiertechnik. Hier besteht die vorgeschriebene Dekodiertechnik darin, die S-Bits und die P-Bits zu empfangen und die S-Bits zu dekodieren, und die vorgeschriebene Dekodiertechnik wird durch die Kodiertechnik des Senders bestimmt.
Die CRC-Prüfvorrichtung 614 empfängt die Informationsbits, die durch den Kanaldekodierer 612 dekodiert werden, und bestimmt, ob Fehler in den empfangenen Informationsbits aufgetreten sind, indem sie den CRC, der in den Informationsbits enthalten ist, prüft. Wenn bestimmt wird, dass Fehler in den Informationsbits aufgetreten sind, gibt die CRC-Prüfvorrichtung 614 dies an die obere Schicht weiter und fordert eine erneute Übertragung der entsprechenden Informationsbits. Wenn jedoch bestimmt wird, dass kein Fehler in den Informationsbits aufgetreten ist, so gibt die CRC-Prüfvorrichtung 614 die Informationsbits aus, und sie führt dann eine Fehlerprüfung mit den nächsten Informationsbits, die von der Kanaldekodiervorrichtung 612 geliefert werden, durch.
Obwohl es in 6 nicht dargestellt ist, so wird, wenn die CRC-Prüfvorrichtung 614 einen Fehler detektiert, die obere Schicht ein Signal NACK an den Sender für eine Neuübertragungsanforderung senden. Wenn jedoch die CRC-Prüfvorrichtung 614 keinen Fehler detektiert, so wird die obere Schicht ein Signal ACK an den Sender für das Akzeptieren der Informationsbits senden. Wie oben erwähnt wurde, so werden, wenn das Signal NACK gesendet wird, die fehlerhaft kodierten Bits im Puffer 616 gespeichert. Wenn jedoch ein Signal ACK gesendet wird, so wird der Puffer 616 initialisiert.
1.2 PIR (Teilerhöhungsanforderung) als H-ARQ-Typ verwendet
Zuerst wird die Funktion des Sendens von Daten unter Bezug auf die Struktur des HSDPA-Senders, der in 4 gezeigt ist, beschrieben.
Der CRC-Teil 402 addiert einen CRC zu den Sendedaten, und die mit dem CRC ergänzten Daten werden mit einem vorgeschriebenen Kode durch den Kanalkodierer 404 kodiert. Das heißt, der Kanalkodierer 404 gibt systematische Bits (S-Bits), bei denen es sich um die tatsächlichen Sendedaten handelt, und Paritätsbits (P-Bits) für eine Fehlerkontrolle der Sendedaten durch das Kodieren aus. Der Kanalkodierer 404, der die symmetrische Kodierrate 1/2 verwendet, gibt die S-Bits und die P-Bits mit derselben Rate aus. Die Funktion des Kanalkodierers 404 ist dieselbe, wie sie ausgeführt wird, wenn ein CC als H-ARQ-Typ verwendet wird. Das Punktiermuster für die Punktiervorrichtung 516 des Kanalkodierers 404 sollte jedoch neu definiert werden. Das Punktiermuster für die PIR sollte so definiert werden, dass dieselben Bits für die S-Bits sowohl bei der anfänglichen Übertragung als auch einer erneuten Übertragung übertragen werden, und das Bits, die sich von den vorher übertragenen Bits unterscheiden, für die P-Bits bei einer anfänglichen Übertragung und einer erneuten Übertragung übertragen werden. Wenn die PIR verwendet wird, so verwendet die Punktiervorrichtung 516 die Punktiermuster der Gleichungen (1) und (2).
Die S-Bits und die P-Bits, die vom Kanalkodierer 404 ausgegeben werden, werden dem Zuverlässigkeitsentscheidungsteil 414 durch die Ratenanpassungsvorrichtung 406, die Verteilvorrichtung 408, die erste Verschachtelungsvorrichtung 410 und die zweite Verschachtelungsvorrichtung 412 geliefert, wie das auch der Fall ist, wenn CC verwendet wird. Der Zuverlässigkeitsentscheidungsteil 414 bestimmt die Zuverlässigkeiten der S-Bits und der P-Bits in den obigen drei Verfahren und er bildet die Zuverlässigkeiten auf die entsprechenden Symbole vor einer Übertragung zum Empfänger ab. Das heißt, wenn PIR als H-ARQ-Typ verwendet wird, so sendet der Sender Daten in derselben Weise, wie das durchgeführt wurde, wenn CC als H-ARQ-Typ verwendet wird, mit der Ausnahme dass der Kanalkodierer 404 ein anderes Punktiermuster aufweist.
Als nächstes wird die Funktion des Empfangens der Daten unter Bezug auf die Struktur des HSDPA-Empfängers, der in 6 gezeigt ist, und der dem Sender entspricht, beschrieben. Es sollte angemerkt werden, dass beim Beschreiben der Funktion des Empfangens der Daten sich die S-Bits und die P-Bits auf kodierte Bits beziehen. Somit wird in der folgenden Beschreibung der Ausdruck ”kodierte Bits” auch als die S-Bits und die P-Bits betrachtet.
Der Vorgang der Verarbeitung der Daten, die durch den Demodulator 602, den S/P-Wandler 604 und die erste Verschachtelungsvorrichtung 606 oder die zweite Verschachtelungsvorrichtung 608 empfangen werden, wird nach demselben Verfahren durchgeführt, als wie wenn CC als H-ARQ-Typ verwendet wird. Wenn jedoch die PIR als H-ARQ-Typ verwendet wird, sollte die Wichtungskombiniervorrichtung 610 eine gewichtete Kombination unter Berücksichtigung, ob die P-Bits der entschachtelten kodierten Symbole, die von der ersten Entschachteldungsvorrichtung 606 oder der zweiten Entschachtelungsvorrichtung 608 geliefert werden, identisch den P-Bits der vorher entschachtelten kodierten Symbole bei einer erneuten Übertragung sind, durchführen. Das ergibt sich daraus, da das Punktiermuster, das für die CC verwendet wird, sich vom Punktiermuster, das für die PIR verwendet wird, unterscheidet. Das heißt, wenn PIR als H-ARQ-Typ verwendet wird, so werden dieselben S-Bits sowohl bei der anfänglichen Übertragung als auch einer erneuten Übertragung übertragen, wohingegen dieselben P-Bits nicht sowohl bei der anfänglichen Übertragung und der erneuten Übertragung übertragen werden. Somit führt die Wichtungskombiniervorrichtung 610 im Fall der S-Bits eine gewichtete Komination der S-Bits, die bei einer anfänglichen Übertragung übertragen wurden, mit den S-Bits, die bei jeder erneuten Übertragung übertragen werden, durch. Im Fall der P-Bits bestimmt die Wichtungskombiniervorrichtung 610 jedoch, ob die P-Bits, die für eine erneute Übertragung geliefert werden, identisch mit den P-Bits sind, die bei den vorherigen Übertragungen, die die anfängliche Übertragung einschließen, übertragen wurden, sind, und sie führt eine gewichtete Kombination nur dann durch, wenn dieselben P-Bits existieren. Das heißt, wenn die PIR als H-ARQ-Typ verwendet wird, wird ein kodierter Block segmentiert mehrmals durch die anfängliche Übertragung und die erneute Übertragung übertragen. In diesem Fall kann. es sein, dass, während der gesamte kodierte Block durch die anfängliche Übertragung und die erneute Übertragung übertragen wird, teilweise P-Bits bei der anfänglichen Übertragung und der erneuten Übertragung in einer Rahmeneinheit identisch sind, wobei aber die gesamten P-Bits selten identisch sind. Somit kann, während der gesamte kodierte Block übertragen wird, die gewichtete Kombination nur mit einigen der erneut übertragenen P-Bits durchgeführt werden. Mittlerweile ist es, wenn eine erneute Übertragung sogar nach der Übertragung des gesamten kodierten Blocks angefordert wird, notwendig, den kodierten Block von Anfang an neu zu übertragen, so dass die gewichtete Kombination mit dem gesamten kodierten Block der erneut übertragenen P-Bits durchgeführt werden kann. In diesem Fall ist es jedoch notwendig, die vorher empfangenen Daten insgesamt zu speichern, was zu einer Reduktion der Speichereffizient führt.
Mittlerweile führt die Wichtungskombiniervorrichtung 610 eine Gewichtung in derselben Art aus, wie das der Fall ist, wenn CC als H-ARQ-Typ verwendet wird. Eine Struktur für das Dekodieren des Ausgangssignals der Wichtungskombiniervorrichtung 610 ist also identisch zur oben angegebenen Struktur, so dass davon keine detaillierte Beschreibung gegeben wird.
1.3 FIR (Full Incremental Request) als H-ARQ-Typ
Der CRC-Teil 402 addiert den CRC zu den Übertragungsdaten, und die durch den CRC ergänzten Daten werden mit einem vorgeschriebenen Kode durch den Kanalkodierer 404 kodiert, Der Kanalkodierer 404 gibt die S-Bits und die P-Bits mit derselben Rate in Übereinstimmung mit den Punktiermustern der Gleichungen (1) und (2) bei der anfänglichen Übertragung aus, und er gibt nur die P-Bits bei einer erneuten Übertragung aus. Dies kann durch das Einstellen des Punktiermusters der Punktiervorrichtung 516 im Kanalkodierer 404 erreicht werden, wobei das Punktiermuster sowohl vom Sender als auch vom Empfänger erkennbar sein sollte. Wenn die FIR als H-ARQ-Typ verwendet wird, so werden die Punktiermuster P₃ und P₄, die für eine erneute Übertragung verwendet werden, definiert zu Gleichung (7)
Gleichung (8)
Wie in den Gleichungen (7) und (8) gezeigt ist, weist, wenn FIR als H-ARQ-Typ verwendet wird, der Kanalkodierer 404 die Punktiermuster für das Punktieren der S-Bits und das ausschließliche Ausgeben der P-Bits auf. Wenn beispielsweise das Punktiermuster der Gleichung (7) auf den Kanalkodierer 404 der 5 angewandt wird, so wird der Kanalkodierer 404 die kodierten Bits Y₁, Y₂, Z₁ und Z₂ ausgeben.
Somit liefert der Kanalkodierer 404 die kodierten Bits, die aus den S-Bits und den P-Bits bestehen, an die Ratenanpassungsvorrichtung 406 bei einer anfänglichen Übertragung, aber er liefert nur die P-Bits an die Ratenanpassungsvorrichtung 406 bei einer erneuten Übertragung. Die kodierten Bits, die der Ratenanpassungsvorrichtung 406 geliefert werden, werden, nachdem sie in der Rate angepasst wurden, dem Zuverlässigkeitsentscheidungsteil 414 durch die Verteilvorrichtung 408 und die erste Verschachtelungsvorrichtung 410 oder die zweite Verschachtelungsvorrichtung 412 geliefert.
Der Zuverlässigkeitsentscheidungsteil 414 bestimmt die Zuverlässigkeiten der kodierten Symbole von der ersten Verschachtelungsvorrichtung 410 und der zweiten Verschachteldungsvorrichtung 412. Wenn die FIR als H-ARQ-Typ verwendet wird, so werden die S-Bits nur bei einer anfänglichen Übertragung und nicht bei erneuten Übertragungen übertragen. Da nur die P-Bits bei erneuten Übertragungen übertragen werden, bestimmt der Zuverlässigkeitsentscheidungsteil 414 die Zuverlässigkeiten, indem er nur das dritte der oben definierten drei Verfahren betrachtet. Das heißt, vorzugsweise werden alle P-Bits mit einer höheren Zuverlässigkeit übertragen, statt dass ein spezifisches P-Bit mit einer höheren Zuverlässigkeit übertragen wird. Somit bestimmt der Zuverlässigkeitsentscheidungsteil 414 die höhere Zuverlässigkeit für die S-Bits und eine geringere Zuverlässigkeit für die P-Bits nach der anfänglichen Übertragung. Bei erneuten Übertragungen jedoch teilt der Zuverlässigkeitsentscheidungsteil 414 die 4 P-Bits, die zu übertragen sind, durch 2 Bits, und bestimmt wechselnd die Zuverlässigkeiten für die beiden Paare der unterteilten Bits. Das heißt, der Zuverlässigkeitsentscheidungsteil 414 bestimmt eine geringere Zuverlässigkeit für die beiden Bits, von denen vorher bestimmt wurde, dass sie eine höhere Zuverlässigkeit aufweisen, und er bestimmt eine höhere Zuverlässigkeit für die beiden Bits, bei denen vorher entschieden wurde, dass sie eine geringere Zuverlässigkeit aufweisen.
Wenn beispielsweise das Punktiermuster der Gleichung (7) bei einer erneuten Übertragung verwendet wird, so bestimmt der Zuverlässigkeitsentscheidungsteil 414 eine höhere Zuverlässigkeit für die kodierten Bits Y₁ und Y₂ und eine geringere Zuverlässigkeit für die kodierten Bits Z₁ und Z₂ bei der ersten erneuten Übertagung, und er bestimmt eine geringere Zuverlässigkeit für die kodierten Bits Y₁ und Y₂ und eine höhere Zuverlässigkeit für die kodierten Bits Z₁ und Z₂ bei einer zweiten erneuten Übertragung.
Mittlerweile gibt der Zuverlässigkeitsentscheidungsteil 414 getrennt die Bits aus, von denen entschieden wurde, dass sie eine höhere Zuverlässigkeit aufweisen, und von denen entschieden wurde, dass sie eine geringere Zuverlässigkeit aufweisen. Der P/S-Wandler 416 empfängt parallel die Bits, von denen entschieden wurde, dass sie eine höhere Zuverlässigkeit aufweisen, und die Bits, von denen entschieden wurde, dass sie eine geringere Zuverlässigkeit aufweisen vom Zuverlässigkeitsentscheidungsteil 414, und gibt die empfangenen Bits in Serie aus. Die S-Bits und die P-Bits, die in Serie vom P/8-Wandler 416 ausgegeben werden, werden dem Modulator 418 geliefert, wo sie auf die Bitpositionen, die ihren Zuverlässigkeiten entsprechen, abgebildet werden, bevor sie zum Empfänger übertragen werden.
Als nächstes wird der Vorgang des Empfangens von Daten unter Bezug auf die Struktur des HSDPA-Empfängers, der in 6 gezeigt ist und der dem Sender der 4 entspricht, beschrieben.
Der Vorgang der Verarbeitung der Daten, die durch den Demodulator 602, den S/P-Wandler 604 und die erste Entschachtelungsvorrichtung 606 oder die zweite Entschachtelungsvorrichtung 608 empfangen werden, wird in derselben Weise durchgeführt, als wie wenn CC als H-ARQ-Typ verwendet wird. Wenn jedoch FIR als H-ARQ-Typ verwendet wird, so werden dieselben P-Bits mit unterschiedlichen Zuverlässigkeiten bei jeder weiteren erneuten Übertragung empfangen. Somit führt die Wichtungskombiniervorrichtung 610 eine gewichtete Kombination derselben P-Bits, die bei einer erneuten Übertragung empfangen werden, unter Berücksichtigung ihrer Zuverlässigkeiten durch. Die Wichtungskombiniervorrichtung 610 führt eine gedichtete Kombination unter Verwendung desselben Verfahrens, das verwendet wird, wenn CC als H-ARQ-Typ verwendet wird, durch. Mittlerweile ist das Verfahren für das Dekodieren der Informationsbits, die von der Wichtungskombiniervorrichtung 610 ausgegeben werden, auch identisch zum oben ausgeführten Verfahren, so dass davon keine detaillierte Beschreibung gegeben wird.
2. Zweite Ausführungsform (mit einer Kodierrate von 3/4)
Eine Funktion der zweiten Ausführungsform der vorliegenden Erfindung wird nachfolgend im Detail unter Bezug auf die begleitenden Zeichnungen beschrieben. Zunächst wird die Funktion der Übertragung der Daten unter Bezug auf die Struktur des HSDPA-Senders, der in 4 gezeigt ist, beschrieben.
Der CRC-Teil 402 fügt den Sendedaten CRC hinzu, und die mit dem zugefügten CRC versehenen Daten werden mit einem vorgeschriebenen Kode durch den Kanalkodierer 404 kodiert. Das heißt, der Kanalkodierer 404 gibt systematische Bits (S-Bits), die die tatsächlichen Informationsdatenbits darstellen, und Paritätsbits (P-Bits) für eine Fehlerkorrektur der gesendeten Daten durch die Kodierung aus. Der Kanalkodierer 404, der die unsymmetrische Kodierrate 3/4 verwendet, gibt 3 S-Bits und die 1 P-Bit aus.
Die Funktion des Kanalkodierers 404 wird detaillierter unter Bezug auf 5 beschrieben. Die mit CRC versehene Datenquelle wird als die S-Bits X ausgegeben und zur selben Zeit dem ersten Kanalkodierer 510 geliefert. Die Datenquelle, die dem ersten Kanalkodierer 510 geliefert wird, wird mit einer vorgeschriebenen Kodierrate in verschiedene P Bits Y₁ und Y₂ kodiert. Weiterhin wird die Datenquelle durch die Verschachtelungsvorrichtung 512 verschachtelt und dann an den zweiten Kanalkodierer 514 geliefert. Die verschachtelten Daten, die dem zweiten Kanalkodierer 514 geliefert werden, werden dann als andere S-Bits X' ausgegeben. Weiterhin werden die verschachtelten Daten, die an den zweiten Kanalkodierer 514 geliefert werden, in andere P-Bits Z₁ und Z₂ mit einer vorgeschriebenen Kodierrate kodiert. Die Punktiervorrichtung 516 punktiert die S-Bits X und X und die P-Bits Y₁, Y₂, Z₁ und Z₂ gemäß einem vorgeschriebenen Punktiermuster, das auf der Basis der Kodierrate 3/4 bestimmt wird, und gibt die endgültigen S-Bits und P-Bits aus. Das Punktiermuster wird entweder vorher durch die Punktiervorrichtung 516 erkannt oder von außerhalb geliefert. In 5 wird die Kanalkodiervorrichtung mit dem Punktiermuster von außerhalb versorgt.
Die kodierten Symbole vom Kanalkodierer 404, die aus S-Bits und P-Bits bestehen, werden der Ratenanpassungsvorrichtung 406 geliefert, wo sie einer Ratenanpassung unterworfen werden. Im allgemeinen wird die Ratenanpassung durch Wiederholungs- und Punktiervorgänge mit den kodierten Bits, wenn ein Transportkanal einem Multiplexen unterworfen wird, oder wenn die ausgegebenen Bits des Kanalkodierers in der Anzahl nicht identisch sind zu den Symbolen die drahtlos übertragen werden, durchgeführt. Die Rate der kodierten Bits, die durch die Ratenanpassungsvorrichtung 406 angepasst wurde, wird in S-Bits und P-Bits aufgeteilt und der Verteilvorrichtung 408 geliefert. Die S-Bits und die P-Bits, die der Verteilvorrichtung 408 geliefert werden, werden an eine Vielzahl von Verschachtelungsvorrichtungen verteilt. Wenn beispielsweise zwei Verschachtelungsvorrichtungen 410 und 412 existieren, verteilt die Verteilvorrichtung 408 die S-Bits und die P-Bits so, dass sie in ihrer Anzahl übereinstimmen. Das heißt, wenn der Kanalkodierer 404 die Kodierrate 3/4 verwendet, so verteilt die Verteilvorrichtung 408 2 der 3 S-Bits zur ersten Verschachtelungsvorrichtung 410 und das verbleibende 1 S-Bit und das P-Bit zur zweiten Verschachtelungsvorrichtung 412.
Die S-Bits und die P-Bits, die durch die Verteilvorrichtung 408 verteilt wurden, werden durch die erste Verschachtelungsvorrichtung 410 beziehungsweise die zweite Verschachtelungsvorrichtung 412 verschachtelt. Das Verschachtelungsmuster der ersten Verschachtelungsvorrichtung 410 und der zweiten Verschachtelungsvorrichtung 412 wird im Vorhinein bestimmt, und die bestimmte Verschachtelungsmusterinformation sollte auch vom Empfänger erkannt werden.
Die verschachtelten S-Bits und P-Bits von der ersten Verschachtelungsvorrichtung 410 und der zweiten Verschachtelungsvorrichtung 412 werden dem Zuverlässigkeitsentscheidungsteil 414 geliefert. Der Zuverlässigkeitsentscheidungsteil 414 bestimmt Zuverlässigkeiten für die verschachtelten S-Bits und P-Bits. Die bestimmten Zuverlässigkeiten zeigen die Zuverlässigkeiten der Bitpositionen, die auf spezifische Symbole in der folgenden Stufe des Modulators 418 abgebildet werden sollen. Hier sollte der Zuverlässigkeitsentscheidungsteil 414 die Kodierrate 3/4, die vorher definiert wurde, erkennen, um die Zuverlässigkeiten für die S-Bits und die P-Bits zu bestimmen.
Die Zuverlässigkeitsbestimmung durch den Zuverlässigkeitsentscheidungsteil 414 kann gemäß den folgenden drei Verfahren durchgeführt werden.
Ein erstes Verfahren besteht darin, eine höhere Zuverlässigkeit für die 2 S-Bits unter den 3 S-Bits und eine geringere Zuverlässigkeit für das verbleibende 1 S-Bit und das P-Bit sowohl bei der anfänglichen Übertragung als auch bei einer erneuten Übertragung zu bestimmen. 10 zeigt die S-Bits und die P-Bits mit den Zuverlässigkeiten, die durch dieses Verfahren bestimmt wurden, abgebildet auf die entsprechenden Symbole. Wie in 10 dargestellt ist, so werden die 2 S-Bits auf Bitpositionen mit einer höheren Zuverlässigkeit abgebildet, und das verbleibende 1 S-Bit und das P-Bit werden auf Bitpositionen mit einer geringeren Zuverlässigkeit unabhängig von der anfänglichen Übertragung oder einer erneuten Übertragung abgebildet. Es ist vorteilhaft die 3 S-Bits bei der Bestimmung, dass das S-Bit dieselbe Zuverlässigkeit wie das P-Bit bei jeder erneuten Übertragung aufweist, gleichmäßig anzuwenden. Das heißt, es existieren 6 mögliche Kombinationen für das Bestimmen einer höheren Zuverlässigkeit und einer geringeren Zuverlässigkeit für die 3 S-Bits S₁, S₂ und S₃. Somit ist es möglich, alle S-Bits mit derselben Zuverlässigkeit durch das Ändern des S-Bits, das dieselbe Zuverlässigkeit wie das P-Bit aufweist, bei der anfänglichen Übertragung und jeder der 5 erneuten Übertragungen, zu übertragen.
Ein zweites Verfahren besteht darin, eine höhere Zuverlässigkeit für die 2 S-Bits unter den 3 S-Bits und eine geringere Zuverlässigkeit für das verbleibende 1 S-Bit und das P-Bit bei eineranfänglichen Übertragung zu bestimmen. Der Zuverlässigkeitsentscheidungsteil 414 bestimmt jedoch eine geringere Zuverlässigkeit für die 2 S-Bits unter den 3 S-Bits und eine höhere Zuverlässigkeit für das verbleibende S-Bit und die P-Bits bei erneuten Übertragungen unabhängig von der Anzahl der erneuten Übertragungen. 11 zeigt die S-Bits und die P-Bits mit den Zuverlässigkeiten, die durch dieses Verfahren bestimmt wurden, wie sie auf die entsprechenden Symbole abgebildet sind. Wie in 11 dargestellt ist, werden die 2 S-Bits unter den 3 Bits auf die Bitpositionen mit einer höheren Zuverlässigkeit bei einer anfänglichen Übertragung abgebildet, und das verbleibende 1 S-Bit und das P-Bit werden auf die Bitpositionen mit einer geringeren Zuverlässigkeit bei erneuten Übertragungen abgebildet. In diesem Fall ist es ebenfalls vorteilhaft, die Zuverlässigkeiten so zu bestimmen, dass von den S-Bits jeweils bestimmt wird, dass sie dieselbe Zuverlässigkeit wie die P-Bits im selben Verhältnis aufweisen.
Ein drittes Verfahren besteht darin, eine geringere Zuverlässigkeit für die 2 S-Bits unter den 3 S-Bits und eine höhere Zuverlässigkeit für das verbleibende 1 S-Bit und das P-Bit bei der ersten erneuten Übertragung zu bestimmen. Der Zuverlässigkeitsentscheidungsteil 414 bestimmt jedoch eine höhere Zuverlässigkeit für die 2 S-Bits unter den 3 S-Bits und eine geringere Zuverlässigkeit für das verbleibende S-Bit und die P-Bits bei der nächsten erneuten Übertragung. 12 zeigt die S-Bits und die P-Bits mit den Zuverlässigkeiten, die durch dieses Verfahren bestimmt wurden, wie sie auf die entsprechenden Symbole abgebildet sind. Wie in 12 gezeigt ist, werden die S-Bits und die P-Bits mit unterschiedlichen Zuverlässigkeiten bei jeder anderen erneuten Übertragung übertragen, so dass es möglich ist, die Dekodierwahrscheinlichkeit durch das Mitteln der LLR-Werte der Eingabebits in den Kanalkodierer 404 zu erhöhen.
Mittlerweile gibt der Zuverlässigkeitsentscheidungsteil 414 getrennt die S-Bits und die P-Bits mit den bestimmten Zuverlässigkeiten aus. Das heißt, der Zuverlässigkeitsentscheidungsteil 414 gibt die S-Bits oder die P-Bits, von denen bestimmt wurde, dass sie eine höhere Zuverlässigkeit aufweisen, durch eine Ausgangsleitung aus, und er gibt die S-Bits oder die P-Bits, von denen bestimmt wurde, dass sie eine geringere Zuverlässigkeit aufweisen, durch eine andere Ausgangsleitung aus.
Die S-Bits und die P-Bits, die vom Zuverlässigkeitsentscheidungsteil 414 durch verschiedene Ausgangsleitungen ausgegeben werden, werden dem P/S-Wandler 416 parallel geliefert. Der P/S-Wandler 416 gibt die gelieferten S-Bits und P-Bits in Serie gemäß den bestimmten Zuverlässigkeiten aus. Beispielsweise gibt der P/S-Wandler 416 zuerst die S-Bits oder P-Bits, von denen bestimmt wurde, dass sie eine höhere Zuverlässigkeit aufweisen, aus, und er gibt dann die S-Bits oder die P-Bits, von denen bestimmt wurde, dass sie eine geringere Zuverlässigkeit aufweisen, aus. Alternativ kann der P/S-Wandler 416 zuerst die S-Bits oder P-Bits, von denen bestimmt wurde, dass sie eine geringere Zuverlässigkeit aufweisen, und dann die S-Bits oder P-Bits, von denen bestimmt wurde, dass sie eine höhere Zuverlässigkeit aufweisen, ausgeben.
Hier sind der Zuverlässigkeitsentscheidungsteil 414 und der P/S-Wandler 416 getrennt konstruiert. Der P/S-Wandler 416 kann jedoch entfernt werden. In diesem Fall gibt der Zuverlässigkeitsentscheidungsteil 414 sequentiell die S-Bits oder die P-Bits gemäß den bestimmten Zuverlässigkeiten aus.
Die S-Bits und die P-Bits, die in Serie vom P/S-Wandler 416 ausgegeben werden, werden auf spezifische Symbole im Modulator 418 abgebildet und dann zum Empfänger übertragen. Wenn beispielsweise eine 16QAM-Modulation verwendet wird, weist der Modulator 418 das Symbolzuverlässigkeitsmuster [H, H, L, L] auf. Somit bildet der Modulator 418 die S-Bits oder die P-Bits, von denen bestimmt wurde, dass sie eine höhere Zuverlässigkeit aufweisen, auf die Bitpositionen ”H” im Symbolzuverlässigkeitsmuster ab, und er bildet die S-Bits oder die P-Bits, von denen bestimmt wurde, dass sie eine geringere Zuverlässigkeit aufweisen, auf die Bitpositionen ”L” im Symbolzuverlässigkeitsmuster ab. Der Modulator 418 weist eines der Abbildungsformate, die in den 10 bis 12 gezeigt sind, gemäß den Verfahren zur Bestimmung der Zuverlässigkeiten auf.
Als nächstes wird die Funktion des Empfangs der Daten unter Bezug auf die Struktur des HSDPA-Empfängers, der in 6 gezeigt ist, und der dem Sender entspricht, beschrieben. Es sollte angemerkt werden, dass beim Beschreiben der Funktion des Empfangs der Daten die S-Bits und die P-Bits sich auf kodierte Bits beziehen. Somit wird in der folgenden Beschreibung der Ausdruck ”kodierte Bits” auch aufgefasst als die S-Bits und die P-Bits.
Der Demodulator 602 empfängt Daten, die vom Sender gesendet werden, und demoduliert die empfangenen Daten in kodierte Bits gemäß der Demodulationsbetriebsart, die der Modulationsbetriebsart, die im Modulator 418 des Senders verwendet wird, entspricht. Der S/P-Wandler 604 empfängt die demodulierten kodierten Bits in Serie vom Demodulator 602 und gibt die kodierten Bits parallel aus. Wenn beispielsweise der Modulator 418 des Senders die 16QAM-Modulationsbetriebsart verwendet, so gibt der S/P-Wandler 604 die ersten 2 Bits an die erste Entschachtelungsvorrichtung 606 und die nächsten 2 Bits an die zweite Entschachtelungsvorrichtung 608 aus.
Die erste Entschachtelungsvorrichtung 606 und die zweite Entschachtelungsvorrichtung 608 empfangen die sortierten kodierten Bits vom S/P-Wandler 604 und führen eine Entschachtelung der empfangenen kodierten Bits durch. Der Entschachtelungsvorgang durch die erste Entschachtelungsvorrichtung 606 und die zweite Entschachtelungsvorrichtung 608 sollte dem Verschachtelungsvorgang entsprechen, der durch die Verschachtelungsvorrichtungen 410 und 412 des Senders durchgeführt wurde. Das heißt, die erste Entschachtelungsvorrichtung 606 und die zweite Entschachtelungsvorrichtung 608 führen eine Entschachtelung gemäß den Verschachtelungsmustern, die in den Verschachtelungsvorrichtungen 410 und 412 des Senders verwendet wurden, durch.
Die entschachtelten kodierten Bits von der ersten Entschachtelungsvorrichtung 606 und der zweiten Entschachtelungsvorrichtung 608 werden an die Wichtungskombiniervorrichtung 610 geliefert und einer gewichteten Kombination unterworfen. Das heißt, die Wichtungskombiniervorrichtung 610 kombiniert die kodierten Bits, die sie bei der anfänglichen Übertragung empfängt, mit denselben kodierten Bits, die sie bei einer erneuten Übertragung empfängt. Wenn es mehrere erneute Übertragungen gibt, so kombiniert die Wichtungskombiniervorrichtung 610 die kodierten Bits, die sie bei jeder erneuten Übertragung empfängt, mit den kodierten Bits, die sie bei einer anfänglichen Übertragung empfängt. Das Kombinieren wird, wie das oben angegeben wurde, mit denselben kodierten Bits durchgeführt. Beim Durchführen des Kombinierens wendet die Wichtungskombiniervorrichtung 610 Gewichte im Verhältnis zu den Zuverlässigkeiten der kodierten Bits an. Das heißt, sogar für dieselben kodierten Bits wendet die Wichtungskombiniervorrichtung 610 eine höheres Gewicht auf die kodierten Bits an, die auf die Bitpositonen mit einer höheren Zuverlässigkeit abgebildet wurden, und ein niedrigeres Gewicht auf die kodierten Bits, die auf Bitpositionen mit einer geringeren Zuverlässigkeit abgebildet wurden.
Um eine gewichtete Kombination durchzuführen, sollte die Wichtungskombiniervorrichtung 610 die vorher empfangen kodierten Bits erkennen. Somit wird die Wichtungskombiniervorrichtung 610 mit den vorher empfangenen kodierten Bits vom Puffer 616 versorgt. Der Puffer 616 bestimmt, ob die vorher empfangenen kodierten Bits gespeichert werden sollen, basierend auf den Fehlerprüfergebnissen von der CRC-Prüfvorrichtung 614. Das heißt, die kodierten Bits, die im Puffer 616 gespeichert sind, sind die kodierten Bits, für die eine Neuübertragungsanforderung an den Sender durch das Auftreten eines Fehlers gesandt wurde. Die Wichtungskombiniervorrichtung 610 liefert die gewichteten kombinierten kodierten Bits an die Kanaldekodiervorrichtung 612.
Die Wichtungskombiniervorrichtung 610 kann jedoch bei der anfänglichen Übertragung keine gewichtete Kombination mit den kodierten Bits, die von der ersten Entschachtelungsvorrichtung 608 und der zweiten Entschachtelungsvorrichtung 608 geliefert werden, vornehmen. Somit liefert die Wichtungskombiniervorrichtung 610 bei der anfänglichen Übertragung die intakten kodierten Bits von der ersten Entschachtelungsvorrichtung 606 und der zweiten Entschachtelungsvorrichtung 608 an den Kanaldekodierer 612.
Der Kanaldekodierer 612 dekodiert die kodierten Bits, die von der Wichtungskombiniervorrichtung 610 geliefert werden, in Informationsbits, die durch den Sender übertragen werden, gemäß einer vorgeschriebenen Dekodiertechnik. Hier besteht die vorgeschriebene Dekodiertechnik darin, die S-Bits und die P-Bits zu empfangen und die S-Bits zu dekodieren, wobei die vorgeschriebene Dekodiertechnik durch die Kodiertechnik des Senders bestimmt wird.
Die CRC-Prüfvorrichtung 614 empfängt die Informationsbits, die durch den Kanaldekodierer 612 dekodiert werden, und bestimmt, ob Fehler in den empfangenen Informationsbits aufgetreten sind, indem sie den CRC, der in den Informationsbits enthalten ist, prüft. Wenn bestimmt wird, dass Fehler in den Informationsbits aufgetreten sind, gibt die CRC-Prüfvorrichtung 614 dies an die obere Schicht weiter und sendet ein Signal NACK, eine Neuübertragungsanforderung, für die entsprechenden Informationsbits. Wenn jedoch bestimmt wird, dass kein Fehler in den Informationsbits aufgetreten ist, so gibt die CRC-Prüfvorrichtung 614 die Informationsbits aus, und überträgt dann das Signal ACK an den Sender. Wenn das Signal NACK gesendet wird, so speichert der Empfänger die fehlerhaft kodierten Bits im Puffer 616. Wenn jedoch das Signal ACK gesendet wird, so initialisiert der Empfänger die kodierten Bits, die im Puffer 616 gespeichert sind.
Mittlerweile kann die Kombinationstechnik gemäß der Ausführungsform der vorliegenden Erfindung in Abhängigkeit von den Systemanforderungen weggelassen werden, da die Kombinationstechnik eine zusätzliche Technik für das Erhalten eines Leistungsgewinns ist, obwohl der Empfänger einen Gewinn der Systemleistung ohne das Anwenden von Gewichten gemäß der Priorität erzielen kann.
Wie oben beschrieben wurde, ist es möglich, einen Kodiergewinn und einen Diversitätsgewinn durch das Abbilden von kodierten Bits mit einer höheren Priorität auf die Bitpositionen mit einer geringeren Zuverlässigkeit zu erzielen, und einen ausgezeichneten Übertragungswirkungsgrad durch das Ausgleichen (Mitteln) der LLR-Werte der Eingabebits in den Turbodekodierer zu erhalten. Die vorliegende Erfindung kann auf eine Sende/Empfangsvorrichtung in einem verdrahteten oder drahtlosen Kommunikationssystem angewandt werden. Die Erfindung kann weiter, wenn sie für das 3GPP HSDPA verwendet wird, zu einer Verbesserung der gesamten Systemleistung beitragen. Das heißt, im Vergleich mit dem existierenden System weist das neue System gemäß der vorliegenden Erfindung eine geringere Bitfehlerrate auf, was zu einer Erhöhung des Durchsatzes führt.
Während die Erfindung unter Bezug auf gewisse bevorzugte Ausführungsformen gezeigt und beschrieben wurde, werden Fachleute verstehen, dass verschiedene Änderungen in der Form und den Details vorgenommen werden können, ohne vom Wesen und Umfang der Erfindung, wie sie in den angefügten Ansprüchen definiert ist, abzuweichen.

Claims

Verfahren zur Übertragung von Daten in einem mobilen Kommunikationssystem, wobei das Verfahren folgende Schritte aufweist: Kodieren eines Stroms von Informationsbits und Erzeugen eines Stroms kodierter Bits; Aufteilen des Stroms kodierter Bits in Bits mit höherer Priorität und Bits mit geringerer Priorität und jeweiliges Verschachteln der Bits mit höherer Priorität und der Bits mit geringerer Priorität; und Erzeugen eines Modulationssymbols, welches aus einem ersten Bitteil mit höherer Zuverlässigkeit und einem zweiten Bitteil mit geringerer Zuverlässigkeit besteht, wobei bei einer Neuübertragungsanforderung die verschachtelten Bits mit höherer Priorität auf den zweiten Bitteil und die verschachtelten Bits mit geringerer Priorität auf den ersten Bitteil abgebildet werden.
Verfahren nach Anspruch 1, wobei die Bits mit einer höheren Priorität systematische Bits sind.
Verfahren nach Anspruch 2, wobei die Bits mit einer geringeren Priorität Paritätsbits sind.
Verfahren nach Anspruch 1, wobei die Gesamtzahl der Bits, die im ersten Bitteil und dem zweiten Bitteil existieren, durch die Modulationsbetriebsart eines Funkkanals bestimmt wird.
Verfahren für das erneute Übertragen von Daten, die aus Bits mit einer höheren Priorität und Bits mit einer geringeren Priorität bestehen, die aus einem Kodierer ausgegeben werden, unter Verwendung eines Modulators hoher Ordnung, in welchem ein Bitstrom, der aus mindestens 3 Bits besteht, ein Symbol darstellt, und der einen ersten Bitteil mit einer höheren Zuverlässigkeit und einen zweiten Bitteil mit einer geringeren Zuverlässigkeit aufweist, wobei das Verfahren folgende Schritte umfasst: bei einer Neuübertragungsanforderung, Zuweisen von Zuverlässigkeiten zu den Bits in Abhängigkeit von der Priorität dieser Bits; und Modulieren der Bits mit einer höheren Priorität und der Bits mit einer geringeren Priorität, so dass die Bits mit einer höheren Priorität und die Bits mit einer geringeren Priorität auf den ersten Bitteil und den zweiten Bitteil gemäß den zugewiesenen Zuverlässigkeiten abgebildet werden.
Verfahren nach Anspruch 5, wobei bei einer Neuübertragungsanforderung die höhere Zuverlässigkeit den Bits mit einer geringeren Priorität zugewiesen wird, und wobei die geringere Zuverlässigkeit den Bits mit einer höheren Priorität zugewiesen wird.
Verfahren nach Anspruch 5, wobei die höhere Zuverlässigkeit und die geringere Zuverlässigkeit wechselnd den Bits mit einer höheren Priorität und den Bits mit einer geringeren Priorität bei jeder weiter erneuten Übertragung zugewiesen wird.
Verfahren nach Anspruch 5, wobei die Bits mit einer höheren Priorität systematische Bits sind.
Verfahren nach Anspruch 8, wobei die Bits mit einer geringeren Priorität Paritätsbits sind.
Verfahren nach Anspruch 9, wobei es weiter den Schritt der Ausgabe von Bits, die erneut zu übertragen sind, aus dem Kodierer durch das Ändern eines Punktiermusters des Kodierers bei der Neuanordnungsanforderung umfasst.
Verfahren nach Anspruch 5, wobei die Gesamtzahl der Bits, die im ersten Bitteil und im zweiten Bitteil existiert, durch eine Modulationsbetriebsart eines Funkkanals bestimmt wird.
Sendevorrichtung in einem mobilen Kommunikationssystem, umfassend: einen Kanalkodierer zum Empfangen eines Stroms von Informationsbits und Erzeugen eines Stroms kodierter Bits; weingstens einen Verschachteler zum Aufteilen des Stroms kodierter Bits in Bits mit höherer Priorität und Bits mit geringerer Priorität und zum jeweiligen Verschachteln der Bits mit höherer Priorität und der Bits mit geringerer Priorität; und einen Modulator zum Erzeugen eines Madulationssymbols, welches aus einem ersten Bitteil mit höherer Zuverlässigkeit und einem zweiten Bitteil mit geringerer Zuverlässigkeit besteht, wobei der Modulator bei einer Neuübertragungsanforderung die verschachtelten Bits mit höherer Priorität auf den zweiten Bitteil und die verschachtelten Bits mit geringerer Priorität auf den ersten Bitteil abbildet.
Vorrichtung für das erneute Übertragen von Daten, die aus Bits mit einer höheren Priorität und aus Bits mit einer geringeren Priorität bestehen, die von einem Kodierer ausgegeben werden, unter Verwendung eines Modulators hoher Ordnung, in welcher ein Bitstrom, der aus mindestens 3 Bits besteht, ein Symbol darstellt, und einen ersten Bitteil mit einer höheren Zuverlässigkeit und einen zweiten Bitteil mit einer geringeren Zuverlässigkeit einschließt, wobei die Vorrichtung folgendes umfasst: einen Zuverlässigkeitsentscheidungsteil für das Zuweisen von Zuverlässigkeiten zu den Bits in Abhängigkeit von der Priorität dieser Bits bei einer Neuübertragungsanforderung; und einen Modulator für das Modulieren der Bits mit einer höheren Priorität und der Bits mit einer geringeren Priorität, so dass die Bits mit einen höheren Priorität und die Bits mit einer geringeren Priorität auf den ersten Bitteil und den zweiten Bitteil gemäß den zugewiesenen Zuverlässigkeiten abgebildet werden.
Vorrichtung nach Anspruch 13, wobei der Zuverlässigkeitsentscheidungsteil eine höhere Zuverlässigkeit den Bits mit einer niedrigen Priorität und einer geringere Zuverlässigkeit den Bits mit einer höheren Priorität bei der Neuübertragungsanforderung zuweist.
Vorrichtung nach Anspruch 13, wobei der Zuverlässigkeitsentscheidungsteil wechselnd eine höhere Zuverlässigkeit und eine geringere Zuverlässigkeit den Bits mit einer höheren Priorität und den Bits mit einer geringeren Priorität bei jeder weiteren erneuten Übertragung zuweist.
Vorrichtung nach Anspruch 13, wobei die Bits mit einer höheren Priorität die systematischen Bits sind.
Vorrichtung nach Anspruch 16, wobei die Bits mit einer geringeren Priorität die Paritätsbits sind.
Vorrichtung nach Anspruch 17, wobei der Modulator vom Kodierer die Bits, die erneut zu übertragen sind, ausgibt, indem er ein Punktiermuster des Kodierers bei einer Neuübertragungsanforderung ändert.
Vorrichtung nach Anspruch 13, wobei die Gesamtzahl der Bits, die im ersten Bitteil und dem zweiten Bitteil existieren, durch eine Modulationsbetriebsart eines Funkkanals bestimmt wird.
Verfahren zum Empfangen von Daten in einem mobilen Kommunikationssystem, wobei das Verfahren folgende Schritte umfasst: Demodulieren von Modulationssymbolen und Ausgeben eines demodulierten Bitstroms; Aufteilen des demodulierten Bitstroms in Bits mit höherer Priorität und Bits mit geringerer Priorität und jeweiliges Entschachteln der Bits mit höherer Priorität und der Bits mit geringerer Priorität; Kombinieren der Bits mit höherer Priorität oder der Bits mit geringerer Priorität mit entsprechenden bei einer vorhergehenden Übertragung empfangenen Bits; Dekodieren der kombinierten Bits mit höherer Priorität und der kombinierten Bits mit geringerer Priorität, wobei Bits in einem ersten Bitteil des Modulationssymbols in Bits mit höherer Priorität und Bits in einem zweiten Bitteil des Modulationssymbols in Bits mit geringerer Priorität aufgeteilt werden.
Verfahren nach Anspruch 20, wobei eine anfängliche Übertragung der kodierten Bits, die im ersten Bitteil existieren, die Bits mit einer höheren Priorität einschließen, und der kodierten Bits, die im zweiten Bitteil existieren, die Bits mit einer geringeren Priorität einschließen,
Verfahren nach Anspruch 20, wobei die Bits mit einer höheren Priorität und die Bits mit einer geringeren Priorität wechselnd auf den ersten Bitteil bei einer anfänglichen Übertragung und jeder anderen weiteren Übertragung abgebildet werden, und die Bits mit einer höheren Priorität und die Bits mit einer geringeren Priorität ausschließlich auf den zweiten Bitteil und den ersten Bitteil abgebildet werden.
Verfahren nach Anspruch 20, wobei die Gesamtzahl der Bits, die im ersten Bitteil und dem zweiten Bitteil existieren, durch eine Modulationsbetriebsart bestimmt wird.
Verfahren nach Anspruch 20, wobei die Bits mit höherer Priorität systematische Bits sind und die Bits mit geringerer Priorität Paritätsbits sind.
Vorrichtung für das Empfangen von Daten in einem mobilen Kommunikationssystem, wobei die Vorrichtung folgendes umfasst: einen Puffer für das vorübergehende Speichern kodierter Bits, die bei einer vorhergehenden Übertragung empfangen wurden; einen Demodulator zum Demodulieren von Modulationssysmbolen und Ausgeben eines demodulierten Bitstroms; wenigstens einen Entschachteler zum Aufteilen des demodulierten Bitstroms in Bits mit höherer Priorität und Bits mit geringerer Priorität und zum jeweiligen Entschachteln der Bits mit höherer Priorität und der Bits mit geringerer Priorität; einen Kombinierer zum Kombinieren der Bits mit höherer Priorität oder der Bits mit geringerer Priorität mit entsprechenden bei einer vorhergehenden Übertragung empfangenen Bits; einen Dekodierer zum Dekodieren der kombinierten Bits mit höherer Priorität und der kombinierten Bits mit geringerer Priorität, wobei der wenigstens eine Entschachteler Bits in einem ersten Bitteil des Modulationssymbols in Bits mit höherer Priorität und Bits in einem zweiten Bitteil des Modulationssymbols in Bits mit geringerer Priorität aufteilt.
Vorrichtung nach Anspruch 25, wobei bei einer anfänglichen Übertragung die kodierten Bits, die im ersten Bitteil existieren, die Bits mit einer höheren Priorität einschließen, und die kodierten Bits, die im zweiten Bitteil existieren, die Bits mit einer geringeren Priorität einschließen.
Vorrichtung nach Anspruch 25, wobei die Gesamtzahl der Bits, die im ersten Bitteil und dem zweiten Bitteil existieren, durch eine Modulationsbetriebsart bestimmt wird.
Vorrichtung nach Anspruch 25, wobei die Bits mit höherer Priorität systematische Bits sind und die Bits mit geringerer Priorität Paritätsbits sind.
Vorrichtung nach Anspruch 25, wobei die Bits mit höherer Priorität und die Bits mit geringerer Priorität wechselnd auf den ersten Bitteil bei einer anfänglichen Übertragung und jeder anderen weiteren Übertragung abgebildet werden, und die Bits mit einer höheren Priorität und die Bits mit einer geringeren Priorität ausschließlich auf den zweiten Bitteil und den ersten Bitteil abgebildet werden.