DE602004013443T2

DE602004013443T2 - Hybride kompensierte ausgangspufferstruktur

Info

Publication number: DE602004013443T2
Application number: DE602004013443T
Authority: DE
Inventors: James Mission Viejo CHANDLER; John Orange ZUMKEHR; Arnaud Irvine FORESTIER
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2003-06-27
Filing date: 2004-06-09
Publication date: 2009-06-04
Anticipated expiration: 2024-06-10
Also published as: TW200501577A; TWI279982B; CN100385793C; US20050110517A1; EP1639708A1; CN1813405A; TW200516851A; JP2007520904A; DE602004013443D1; US7071728B2; EP1639708B1; KR20060025198A; US6922077B2; WO2005006554A1; TWI284458B; US20040263204A1; ATE393982T1

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft allgemein das Gebiet der elektronischen Schaltungen. Insbesondere betrifft eine Ausführungsform der vorliegenden Erfindung impedanzkompensierte Hybridpuffer.
ALLGEMEINER STAND DER TECHNIK
Schnittstellen mit relativ hoher Geschwindigkeit, die Push-Pull-Treiber verwenden, wie zum Beispiel Doppeldatenraten (DDR)- und DDR II-Speichercontroller, erfordern eine Impedanzsteuerung der E/A-Puffer, um die Signalintegritätsanforderungen der Schnittstelle zu erfüllen. Diese Schnittstellen verwenden allgemein eine Bezugsspannung (Vref), die an einem Mittelpunkt des Spannungshubes des Treibers, der das Signal erzeugte, zentriert ist.
Es gibt zwei wichtige Voraussetzungen für die Treiberimpedanzsteuerung. Die erste Voraussetzung ist, daß die Treiber eine genaue Übereinstimmung der Pullup- und Pulldown-Impedanz aufrecht erhalten, so daß die Mitte des Spannungshubes des Treibers nahe am Bezugsspannungspunkt liegt, um die Spannungsmarge zu maximieren. Dies kann kritisch sein, wenn Signalintegritätsprobleme, wie zum Beispiel Ringback, behandelt werden.
Die zweite wichtige Voraussetzung für die Impedanzsteuerung des Puffers ist die Beibehaltung der Gesamtsollimpedanz für den Treiber. Zum Beispiel ist für den Treiber möglicherweise eine Impedanz von 18 Ohm ±10% erforderlich. Diese Toleranz ist weniger streng als die Anforderung an die Pullup/Pulldown-Impedanzübereinstimmung.
Allgemein senkt eine kleinere Chipfläche die Herstellungskosten für den Speichercontroller. Insofern kann in dem Bemühen, die Kosten zu senken, die Fläche, die für die Aufnahme eines Treibers zur Verfügung steht, begrenzt sein. Dies kann im Widerspruch zu der Anforderung an eine Impedanzsteuerung stehen, wie man es im Stand der Technik erlebt.
Ein derzeit verwendeter Ansatz zur Lösung dieses Problems ist die Verwendung digital gesteuerter Schaltungszweige, die je nach Bedarf hinzugeschaltet werden, um eine Anpassung an die Sollimpedanz zu erreichen. Bei einer solchen Lösung sind die Steuerleitungen für die Pullups und Pulldowns im Allgemeinen voneinander getrennt, weil sich die Impedanzcharakteristik für den Pullup oft von der Impedanzcharakteristik des Pulldowns für alle Prozeß-, Spannungs- und Temperatur (PST)-Fälle unterscheidet.
Die Auswahl digitaler Schaltungszweige erbringt relativ kleinere Treibergrößen. Das rein digitale Verfahren erfordert jedoch ein feines Auflösungsvermögen, um eine genaue Anpassung der Pullups und Pulldowns zu ermöglichen. Die erforderliche Anzahl an unabhängigen Leitungen für die Auswahl von Pulldown- und Pullup-Schaltungszweigen kann auch Probleme mit der Wegsuche verursachen.
Ein anderer Lösungsansatz ist die Verwendung eines rein analogen Verfahrens. In diesem Fall werden analoge Vorspannungen so justiert, daß die gewünschte Pullup- und Pulldown-Impedanz entsteht. Dieses Verfahren erbringt eine relativ geringere Anzahl an Steuerleitungen mit feinem Auflösungsvermögen. Jedoch erfordert dieses Verfahren möglicherweise einen größeren Treiber, was zum Teil daran liegt, daß die Pullup- und Pulldown-Transistoren vergrößert werden müssen, um die gewünschte Impedanz zu erreichen.
Die Dokumente US 2002/101278 A1 , US 2001/000951 A1 , US 5 559 441 A und EP 0 913 943 A2 offenbaren jeweils die Bereitstellung mehrerer parallel geschalteter komplementärer Push-Pull-Ausgabetreiber, die programmierbar durch digitale Signale ausgewählt werden.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die Erfindung ist beispielhaft und ohne Einschränkung in den Figuren der begleitenden Zeichnungen veranschaulicht, in denen gleiche Bezugszeichen ähnliche oder identische Elemente bezeichnen und in denen Folgendes dargestellt ist:
1 veranschaulicht ein beispielhaftes Blockschaubild eines Computersystems 100 gemäß einer Ausführungsform der vorliegenden Erfindung.
2 veranschaulicht eine beispielhafte kompensierte Hybridpufferschaltung 200 gemäß einer Ausführungsform der vorliegenden Erfindung.
3 veranschaulicht ein beispielhaftes Schaltbild einer Ausgangsstufenschaltung vom N-Typ 300 gemäß einer Ausführungsform der vorliegenden Erfindung.
4 veranschaulicht ein beispielhaftes Schaltbild einer Ausgangsstufenschaltung vom P-Typ 400 gemäß einer Ausführungsform der vorliegenden Erfindung.
5 veranschaulicht ein beispielhaftes Schaltbild einer Ausgangsstufenschaltung vom P-Typ 500 gemäß einer Ausführungsform der vorliegenden Erfindung.
6 veranschaulicht eine beispielhafte Prozessorelement-Aktivierungsschaltung 600 gemäß einer Ausführungsform der vorliegenden Erfindung.
7 und 8 veranschaulichen beispielhafte analoge Pullup/Pulldown-Anpassungsvorspannschaltungen 700 für einen einstellbaren Pullup (7) und einen einstellbaren Pulldown (8) gemäß Ausführungsformen der vorliegenden Erfindung.
DETAILLIERTE BESCHREIBUNG
In der folgenden detaillierten Beschreibung der vorliegenden Erfindung werden zahlreiche konkrete Details dargelegt, um ein gründliches Verstehen der vorliegenden Erfindung zu ermöglichen. Dem Fachmann ist allerdings klar, daß die vorliegende Erfindung auch ohne diese konkreten Details praktiziert werden kann. In anderen Fällen sind allseits bekannte Strukturen und Bauelemente in Blockschaubildform anstatt im Detail gezeigt, um die vorliegende Erfindung nicht in den Hintergrund treten zu lassen.
Wenn in der Spezifikation von "einer Ausführungsform" gesprochen wird, so bedeutet das, daß ein bestimmtes Merkmal, eine bestimmte Struktur oder ein bestimmtes Charakteristikum, das im Zusammenhang mit der Ausführungsform beschrieben wird, in mindestens einer Ausführungsform der Erfindung enthalten ist. Die Verwendung der Phrase "in einer Ausführungsform" an verschiedenen Stellen in der Spezifikation bezieht sich nicht unbedingt immer auf dieselbe Ausführungsform.
1 veranschaulicht ein beispielhaftes Blockschaubild eines Computersystems 100 gemäß einer Ausführungsform der vorliegenden Erfindung. Das Computersystem 100 enthält eine zentrale Verarbeitungseinheit (CPU) 102, die mit einem Bus 105 gekoppelt ist. In einer Ausführungsform ist die CPU 102 ein Prozessor aus der Pentium^®-Prozessorfamilie, einschließlich der Pentium^® II-Prozessorfamilie, Pentium^® HI-Prozessoren und Pentium^® IV-Prozessoren, die bei der Intel Corporation aus Santa Clara, Kalifornien, zu beziehen sind. Alternativ können auch andere CPUs verwendet werden, wie zum Beispiel Intels Xscale-Prozessor, Intels Banias-Prozessoren, ARM-Prozessoren, die bei der ARM Ltd. aus Cambridge, Großbritannien, zu beziehen sind, oder der OMAP-Prozessor (ein weiterentwickelter Prozessor auf ARM-Basis), der bei der Texas Instruments, Inc. aus Dallas, Texas, zu beziehen ist.
Ein Chipsatz 107 ist ebenfalls mit dem Bus 105 gekoppelt. Der Chipsatz 107 enthält einen Speichersteuerhub (SSH) 110. Der SSH 110 kann einen Speichercontroller 112 enthalten, der mit einem Hauptsystemspeicher 115 gekoppelt ist. Der Hauptsystemspeicher 115 speichert Daten und Abfolgen von Befehlen, die von der CPU 102 oder einem anderen Bauelement, das in dem System 100 enthalten ist, ausgeführt werden. In einer Ausführungsform enthält der Hauptsystemspeicher 115 dynamischen Direktzugriffsspeicher (DRAM). Der Hauptsystemspeicher 115 kann aber auch unter Verwendung anderer Speichertypen implementiert werden. Es können noch weitere Bauelemente mit dem Bus 105 gekoppelt sein, wie zum Beispiel mehrere CPUs und/oder mehrere Systemspeicher.
Der SSH 110 kann auch eine Grafikschnittstelle 113 enthalten, die mit einem Grafikbeschleuniger 130 gekoppelt ist. In einer Ausführungsform ist die Grafikschnittstelle 113 mit dem Grafikbeschleuniger 130 über einen Accelerated Graphics Port (AGP) gekoppelt, der gemäß einer Schnittstelle nach AGP-Spezifikation Revision 2.0 arbeitet, die von der Intel Corporation aus Santa Clara, Kalifornien, entwickelt wurde. In einer Ausführungsform der vorliegenden Erfindung kann ein Flachbildschirm mit der Grafikschnittstelle 113 zum Beispiel über einen Signalwandler gekoppelt sein, der eine digitale Darstellung eines Bildes, das in einem Speicherbaustein, wie zum Beispiel einem Videospeicher oder einem Systemspeicher, gespeichert ist, in Anzeigesignale umsetzt, die durch den Flachbildschirm interpretiert und angezeigt werden. Es wird in Betracht gezogen, daß die durch das Anzeigebauelement erzeugten Anzeigesignale verschiedene Steuerbauelemente durchlaufen, bevor sie durch einen Flachbildschirm interpretiert und anschließend angezeigt werden.
Außerdem koppelt die Hubschnittstelle den SSH 110 über eine Hubschnittstelle mit einem Eingabe/Ausgabe-Steuerhub (ESH) 140. Der ESH 140 stellt eine Schnittstelle zu Eingabe/Ausgabe (E/A)-Geräten innerhalb des Computersystems 100 bereit. Der ESH 140 kann mit einem Peripheral Component Interconnect (PCI)-Bus gekoppelt sein, der sich an einem Bus nach der Spezifikation Revision 2.1 orientiert, der durch die PCI Special Interest Group aus Portland, Oregon, entwickelt wurde. Das heißt, der ESH 140 enthält eine PCI-Brücke 146, die eine Schnittstelle zu einem PCI-Bus 142 bereitstellt. Die PCI-Brücke 146 bildet einen Datenpfad zwischen der CPU 102 und Peripheriegeräten.
Der PCI-Bus 142 enthält eine Audio-Vorrichtung 150 und ein Festplattenlaufwerk 155. Dem Fachmann ist allerdings klar, daß auch andere Vorrichtungen mit dem PCI-Bus 142 gekoppelt sein können. Außerdem ist dem Fachmann klar, daß die CPU 102 und der SSH 110 zu einem einzelnen Chip kombiniert werden könnten. Des Weiteren kann der Grafikbeschleuniger 130 in anderen Ausführungsformen in dem SSH 110 enthalten sein.
Außerdem können in verschiedenen Ausführungsformen auch andere Peripheriegeräte mit dem ESH 140 gekoppelt sein. Zu solchen Peripheriegeräten können zum Beispiel gehören: Integrated Drive Electronics (IDE)- oder Small Computer System Interface (SCSI)-Festplatte(n), Universal Serial Bus (USB)-Port(s), eine Tastatur, eine Maus, Parallelport(s), serielle Port(s), Diskettenlaufwerk(e), digitale Ausgabeunterstützung (zum Beispiel eine digitale Videoschnittstelle (DVI)) und dergleichen. Des Weiteren wird in Betracht gezogen, daß das Computersystem 100 elektrischen Strom von einer oder mehreren der folgenden Quellen für seinen Betrieb bezieht: einer Batterie, einer Wechselstromquelle (zum Beispiel über einen Transformator und/oder einen Adapter), Bordsteckdosen in Kraftfahrzeugen, Flugzeugen und dergleichen.
2 veranschaulicht eine beispielhafte kompensierte Hybridpufferschaltung 200 gemäß einer Ausführungsform der vorliegenden Erfindung. Die Schaltung 200 enthält eine Impedanzreferenz 202, die zwischen Erde und der digitalen Impedanzanpassungslogik 204 gekoppelt ist. Die Schaltung 200 enthält des Weiteren eine analoge Pullup/Pulldown-Anpassungsschaltung 206 und zwei oder mehr Treiberprozessorelemente 208.
Es wird in Betracht gezogen, daß die Treiberprozessorelemente digital auswählbare Prozessorelemente (zum Beispiel mittels 204) sein können, wobei in jedem Prozessorelement eine analoge Pullup/Pulldown-Anpassung stattfindet (zum Beispiel mittels 206). In verschiedenen Ausführungsformen der vorliegenden Erfindung sind die Prozessorelemente je nach den Designanforderungen binär gewichtet oder gleich-gewichtig. Es wird des Weiteren in Betracht gezogen, daß erforderlichenfalls auch mehr als vier Prozessorelemente vorhanden sein könnten. Für die in 2 gezeigte Ausführungsform der Erfindung werden nur eine einzige digitale Auswahlleitung (210) und eine einzige analoge Vorspannungsleitung (214) benötigt, um die Impedanz der Treiber ordnungsgemäß zu steuern.
In einer Ausführungsform der vorliegenden Erfindung sind die Treiberprozessorelemente 208 an der Ausgangskontaktinsel miteinander verbunden. Gemäß einer anderen Ausführungsform der vorliegenden Erfindung wird die Ausgangsimpedanz durch Einschalten der entsprechenden Anzahl von Treiberprozessorelementen 208 gesteuert. Es wird in Betracht gezogen, daß die Treiberprozessorelemente 208 mit einstellbaren Ausgangsstufen vom N-Typ oder P-Typ gebaut werden können (wie mit Bezug auf die 3 bzw. 4 beschrieben wird).
3 veranschaulicht ein beispielhaftes Schaltbild einer Ausgangsstufenschaltung vom N-Typ 300 gemäß einer Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform der vorliegenden Erfindung veranschaulicht die Schaltung 300 eine Implementierung des Treiberprozessorelements 208 von 2. Die Schaltung 300 enthält zwei Transistoren vom N-Typ (302 und 304) und einen Transistor vom P-Typ 306, die zwischen einer Stromquelle (Vcc) und Erde gekoppelt sind.
Gemäß einer Ausführungsform der vorliegenden Erfindung sind die verwendeten Transistoren Feldeffekttransistoren (FETs), wie zum Beispiel Metalloxid-Halbleiter-FETs (MOSFETs). In einer anderen Ausführungsform der vorliegenden Erfindung wird eine analoge Vorspannung (am Gatter des Transistors 304) an die Ausgangsstufe vom N-Typ angelegt, um ihre Stärke an den Ausgangstransistor vom P-Typ (am Gatter des Transistors 306) anzupassen.
4 veranschaulicht ein beispielhaftes Schaltbild einer Ausgangsstufenschaltung vom P-Typ 400 gemäß einer Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform der vorliegenden Erfindung veranschaulicht die Schaltung 400 eine Implementierung des Treiberprozessorelements 208 von 2. Die Schaltung 400 enthält zwei Transistoren vom P- Typ (402 und 404) und einen Transistor vom N-Typ 406, der zwischen einer Stromquelle (Vcc) und Erde gekoppelt ist.
Gemäß einer Ausführungsform der vorliegenden Erfindung können die hier verwendeten Transistoren Feldeffekttransistoren (FETs), wie zum Beispiel Metalloxid-Halbleiter-FETs (MOSFETs), sein. In einer anderen Ausführungsform der vorliegenden Erfindung wird eine analoge Vorspannung (am Gatter des Transistors 402) an die Ausgangsstufe vom P-Typ angelegt, um ihre Stärke an den Ausgangstransistor vom N-Typ (am Gatter des Transistors 406) anzupassen. Mit Bezug auf verschiedene Ausführungsformen der vorliegenden Erfindung (wie zum Beispiel jene, die mit Bezug auf 4 besprochen werden) kann ein einstellbarer Pullup (P-MOSFET) verwendet werden.
5 veranschaulicht ein beispielhaftes Schaltbild einer Ausgangsstufenschaltung vom P-Typ 500 gemäß einer Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform der vorliegenden Erfindung veranschaulicht die Schaltung 500 eine Implementierung des Treiberprozessorelements 208 von 2. Die Schaltung 500 enthält einen parallelen Transistor 502, der zum Teil helfen soll, die Größe im Zusammenhang mit der Schaltung 400 von 4 zu verringern. Genauer gesagt: Da die einstellbare Stufe der Schaltung 400 zwei Transistoren in Reihe (d. h. 402 und 404) enthält, ist sie ungefähr doppelt so groß, als wenn die Transistoren nicht-einstellbar wären. Wie veranschaulicht, ist der Transistor 502 zwischen Vcc und der Ausgangskontaktinsel gekoppelt, wobei sein Gatter mit dem Gatter des Transistors 404 gekoppelt ist. In einer anderen Ausführungsform der vorliegenden Erfindung kann die Größe so festgelegt werden, daß die Ausgangsstufe für Prozeß-, Spannungs- und/oder Temperaturveränderungen ausbalanciert ist.
6 veranschaulicht eine beispielhafte Prozessorelement-Aktivierungsschaltung 600 gemäß einer Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform der vorliegenden Erfindung ist die Schaltung 600 eine Implementierung für die digitale Impedanzanpassungslogik 204 von 2. Um die Anzahl von Prozessorelementen, die zum Erreichen einer Sollimpedanz benötigt werden, digital auszuwählen, kann eine Impedanzreferenz verwendet werden. Gemäß einer Ausführungsform der vorliegenden Erfindung, wie zum Beispiel derjenigen, die in 6 veranschaulicht ist, geschieht dies durch Abstimmen eines Pullup-Bauelements 602 anhand einer analogen Vorspannung 604 (zum Beispiel in Bezug auf einen externen/Bezugswiderstand, wie zum Beispiel den Widerstand 202 von 2). Die analoge Vorspannung 604 enthält des Weiteren einen Widerstand 606. Wie in 6 veranschaulicht, kann das resultierende Vorspannungssignal an verschiedene andere Pullup-Bauelemente (wie zum Beispiel Transistoren) angelegt werden, die binär so bemessen sind, daß sie zum Beispiel die Auswahl eines weiten Feldes von Sollimpedanzen gestatten, anhand deren eine Abstimmung ausgeführt werden kann.
In einer Ausführungsform der vorliegenden Erfindung werden die binär bemessenen Pulldown-Bauelemente 608 dann digital anhand der Pullup-Referenz abgestimmt. Diese Pulldown-Bauelemente 608 können für die Pulldown-Stärke des eigentlichen Treibers mit einem Impedanzauflösungsvermögen gleich der Hälfte des Impedanzauflösungsvermögens des Prozessorelements des echten Treibers repräsentativ sein. In einer Ausführungsform der vorliegenden Erfindung geschieht dies durch Anwenden eines Codes (Pulldownsel 610), um mehr oder weniger Pulldown-Bauelemente 608 einzuschalten und zu prüfen, ob die Spannung zwischen dem Pullup-Bauelement 602 und dem Pulldown-Bauelement 608 (zum Beispiel mittels eines legselout-Signals 612 in der Figur) oberhalb oder unterhalb einer Referenz 614 (zum Beispiel VccQ/2) liegt. Ein Plus/Minus-Bit 615 kann dann in eine Zustandsmaschine 616 eingespeist werden. Die Zustandsmaschine 616 kann als ein Abtastflop (618) und ein Aufwärts/Abwärts-Zähler (620) angesehen werden. In einer Ausführungsform der vorliegenden Erfindung können mehrere Abtastflops (618) verwendet werden, um Metastabilität zu vermeiden.
Gemäß Ausführungsformen der vorliegenden Erfindung wird in Betracht gezogen, daß die Schaltung 600 verschiedene Merkmale aufweist, um ein "Pendeln" infolge des Auflösungsvermögens der Impedanzmessung und von Abtastrauschen zu vermeiden. Im Allgemeinen kommt es zu einem Pendeln, wenn die digitalen Steuerungen fortwährend zwischen denselben zwei Werten hin und her schalten, selbst wenn es zu keiner PST-Änderung gekommen ist. In einer Ausführungsform der vorliegenden Erfindung besteht ein Merkmal darin, daß das Auflösungsvermögen des Vergleichs die Hälfte des Auflösungsvermögens des Treiberprozessorelements ist. Bei Verwendung mit einer Rundungsfunktion wird nicht davon ausgegangen, daß ein Hin- und Herschalten, das an den Pulldown-Steuerungen stattfindet, die eigentlichen Steuerungen beeinträchtigt, die zum Auswählen der Prozessorelemente verwendet werden. In einer weiteren Ausführungsform der vorliegenden Erfindung ist das andere Merkmal ein digitales Filter, welches das Ansprechen des Systems auf eine Abtastung verringert, in der sich Rauschen befand.
In einer anderen Ausführungsform der vorliegenden Erfindung wird die Sollimpedanz anhand einer kalibrierten Quelle und/oder einer Nachschlagetabelle ausgewählt. In einer weiteren Ausführungsform der vorliegenden Erfindung enthält die digitale Anpassungslogik eine Schaltung zum Vergleichen einer durch einen Zielcode skalierten Referenz mit einen binär gewichteten Prozessorelementstruktur. In einer anderen Ausführungsform der vorliegenden Erfindung enthält die digitale Anpassungslogik eine Zustandsmaschine zum Abtasten des Vergleichs. In einer weiteren Ausführungsform der vorliegenden Erfindung hat die binär gewichtete Prozessorelementstruktur eine Mindestgewichtung mit einem festen Prozentsatz (zum Beispiel ein halbes Prozessorelement). In einer weiteren Ausführungsform der vorliegenden Erfindung enthält die digitale Anpassungslogik ein digitales Filter zum Verringern von mit dem Vergleich zusammenhängendem Rauschen.
In einer Ausführungsform der vorliegenden Erfindung wird der Code, der auf die Pulldown-Bauelemente 608 angewendet wird, direkt in die Anzahl von Treiberprozessorelementen umgesetzt, die aktiviert werden müssen. Dies kann durch sorgfältiges Auswählen der Bauelementgrößen erreicht werden. Es wird in Betracht gezogen, daß die Treiber mit Hilfe eines kalibrierten, durch einen Code auswählbaren Referenz-Pullups und eines festen Größenverhältnisses zwischen Treiberprozessorelement-Pulldown-Bauelementen und Abstimm-Pulldown-Bauelementen auf jede beliebige auswählbare Impedanz eingestellt werden können. Dies kann in einer Ausführungsform der vorliegenden Erfindung durch den Prozeß und die Treibergröße begrenzt sein. In einer weiteren Ausführungsform der vorliegenden Erfindung stellt das Einstellen des Wertes des externen/Referenzwiderstands (zum Beispiel 202 von 2) und/oder des Referenzcodes des einstellbaren Pullups die Sollimpedanz auf einen optimalen Wert ein.
Die 7 und 8 veranschaulichen beispielhafte analoge Pullup/Pulldown-Anpassungsvorspannschaltungen 700 für einen einstellbaren Pullup (7) und einen einstellbaren Pulldown (8) gemäß Ausführungsformen der vorliegenden Erfindung. In einer Ausführungsform der vorliegenden Erfindung können die Schaltungen 700 und 800 zum Implementieren der analogen Pullup/Pulldown-Anpassungsschaltung 206 von 2 verwendet werden. Wie in den 7 und 8 veranschaulicht, kann die Pullup/Pulldown-Anpassung durch einen analogen Regelkreis bewerkstelligt werden.
In einer Ausführungsform der vorliegenden Erfindung werden Transistoren so skaliert und konfiguriert, daß sie an die Treiberprozessorelemente angepaßt sind. Operationsverstärker (702 und 802) werden zum Erzeugen der Gattervorspannung (704 bzw. 804) verwendet, die benötigt wird, um eine konstante Spannung (zum Beispiel VccQ/2) an dem Spannungsteiler aufrecht zu erhalten, der durch das Pullup-Bauelement (602 von 6) und das Pulldown-Bauelement (608 von 6) gebildet wird. In einer anderen Ausführungsform der vorliegenden Erfindung wird die erzeugte Gatterspannung in alle Treiberprozessorelemente eingespeist. Aufgrund nicht-linearer Effekte, die durch die Sättigung von Bauelementen hervorgerufen werden, kann es erforderlich sein, die Ausgangsstufe abzugleichen oder eine andere Bezugsspannung als Vcc/2 zu benutzen.
In einer Ausführungsform der vorliegenden Erfindung enthält die Schaltung 700 einen Transistor 706, der zwischen Vcc und einem Knoten 709 gekoppelt ist (der auch einen Eingang des Operationsverstärkers 702 bildet). Die Schaltung 700 enthält des Weiteren einen Transistor 708, der zwischen dem Knoten 709 und einem Transistor 710 gekoppelt ist. Die Gatter der Transistoren 706 und 708 sind geerdet. Das Gatter des Transistors 710 ist mit dem Ausgang des Operationsverstärkers 702 (704) gekoppelt. Die Schaltung 700 enthält außerdem einen Transistor 714, der zwischen dem Knoten 709 und Erde gekoppelt ist. Das Gatter des Transistors 714 ist mit Vcc gekoppelt.
In einer Ausführungsform der vorliegenden Erfindung enthält die Schaltung 800 einen Transistor 806, der zwischen Vcc und den Transistoren 808 und 810 gekoppelt ist. Das Gatter des Transistors 806 ist geerdet. Der Transistor 808 ist mit einem Knoten 811 gekoppelt (der auch einen Eingang des Operationsverstärkers 802 bildet). Der Transistor 810 ist mit Erde gekoppelt, wie veranschaulicht. Die Gatter der Transistoren 808 und 810 sind beide mit Vcc gekoppelt. Die Schaltung 700 enthält des Weiteren einen Transistor 812, der zwischen dem Knoten 811 und Erde gekoppelt ist. Das Gatter des Transistors 812 ist mit dem Ausgang des Operationsverstärkers 802 (804) gekoppelt. Wie in den 7 und 8 veranschaulicht, empfangen beide Operationsverstärker (702 und 802) auch Vcc/2 als ihre Eingänge.
In einer weiteren Ausführungsform der vorliegenden Erfindung wird in Betracht gezogen, daß die durchschnittliche Nichtübereinstimmung auf einen Durchschnitt von 7 mV über die Designeckpunkte verringert werden kann, wenn die analoge Technik verwendet wird (wie zum Beispiel jene, die mit Bezug auf die 7 und 8 besprochen wurde). Bei Zeichengabepegeln von 1,8 V bedeutet das einen Fehler von weniger als 0,4%.
Gemäß einer Ausführungsform der vorliegenden Erfindung wird ein impedanzkompensierter Hybridpuffer offenbart, der als ein kombiniertes rein digitales und rein analoges Design arbeitet, um einen kalibrierten Treiber mit kleiner Fläche bereitzustellen, während eine ausgezeichnete Pullup/Pulldown-Anpassung beibehalten wird. In einer weiteren Ausführungsform der vorliegenden Erfindung wird die Pullup-Impedanz durch einen analogen Regelkreis relativ präzise an das Pulldown angepaßt, während die Sollimpedanz des Gesamtpuffers durch einen digitalen Regelkreis bestimmt wird. Gemäß einer anderen Ausführungsform der vorliegenden Erfindung führt dies zu einem Treiber, der die relativ präzise Anpassung einer analogen Schaltung aufweist, aber mit der verkleinerten Fläche wie bei einem digitalen Verfahren.
Dem Durchschnittsfachmann fallen nach dem Studium der obigen Beschreibung zweifellos viele Änderungen und Modifikationen der vorliegenden Erfindung ein. Darum sollen Verweise auf Details von verschiedenen Ausführungsformen nicht den Geltungsbereich der Ansprüche einschränken.

Claims

Schaltung, welche das folgende umfaßt: – mehrere Treiberelemente (208), wobei ein Teil der mehreren Treiberelemente (208) verwendet wird, um für eine Zielimpedanz zu sorgen; und – eine digitale Anpassungslogik (204), um den Teil der mehreren Treiberelemente (208) auszuwählen; gekennzeichnet durch eine analoge Anpassungsschaltung (206), um eine Vorspannung (214) zu erzeugen, um Pull-up und Pull-down anzupassen.
Schaltung nach Anspruch 1, wobei die digitale Anpassungslogik (204) den Teil der mehreren Treiberelemente (208) basierend auf einem oder mehreren Elementen, ausgewählt aus einer Gruppe, umfassend eine Zielimpedanz und einen Bezugswiderstand (202), auswählt.
Schaltung nach Anspruch 1, wobei die digitale Anpassungslogik (204) eine Schaltung umfaßt, um einen durch einen Zielcode skalierten Bezugswert mit einer binär gewichteten Pull-up/Pull-down-Struktur zu vergleichen.
Schaltung nach Anspruch 3, wobei die binär gewichtete Pull-up/Pull-down-Struktur eine Gewichtung mit festem Prozentsatzminimum aufweist.
Schaltung nach Anspruch 1, wobei jedes Treiberelement (208) einen unkompensierten Zweig und einen kompensierten Zweig umfaßt und wobei der unkompensierte Zweig eine Schaltung, ausgewählt aus einer Gruppe, umfassend eine Pull-down-Schaltung und eine Pull-up-Schaltung, umfaßt.
Schaltung nach Anspruch 5, wobei der kompensierte Zweig durch eine analoge Regelspannung kompensiert wird.
Schaltung nach Anspruch 1, wobei die Vorspannung Pull-up an Pull-down anpaßt.
Computersystem, welches das folgende umfaßt: – eine Zentralprozessoreinheit (CPU) 102; – einen Hauptspeicher (115), welcher an die CPU (102) gekoppelt ist, um Daten und Befehle zu speichern; und – die Schaltung nach Anspruch 1, welche als Treiber an den Hauptspeicher (115) gekoppelt ist.
Verfahren, welches das folgende umfaßt: – Verwenden eines Teils von mehreren Treiberelementen (208), um für eine Zielimpedanz zu sorgen; und – Auswählen des Teils der mehreren Treiberelemente (208) unter Anwendung einer digitalen Anpassungslogik (206); gekennzeichnet durch das Erzeugen einer Vorspannung in einer analogen Anpassungsschaltung (206), um Pull-up und Pull-down anzupassen.
Verfahren nach Anspruch 9, wobei das Auswählen das Vergleichen eines durch einen Zielcode skalierten Bezugswertes mit einer binär gewichteten Pull-up/Pull-down-Struktur umfaßt.
Verfahren nach Anspruch 9, welches ferner das digitale Filtern von Eingaben umfaßt, um das auf den Vergleich bezogene Rauschen zu verringern.