DE602004000213T2

DE602004000213T2 - Spannungsgesteuerter Oszillator

Info

Publication number: DE602004000213T2
Application number: DE602004000213T
Authority: DE
Inventors: Jacques Majos
Original assignee: France Telecom SA
Current assignee: Orange SA
Priority date: 2003-03-28
Filing date: 2004-03-15
Publication date: 2006-07-27
Anticipated expiration: 2024-03-16
Also published as: FR2853162A1; EP1463196A1; JP4511223B2; ES2255039T3; DE602004000213D1; US20040222862A1; JP2004304183A; ATE312431T1; EP1463196B1

Description

Die Erfindung betrifft einen spannungsgeregelten Oszillator, der in CMOS-Technologie realisiert ist.
Im Speziellen betrifft die Erfindung die Synthese von Frequenzen, welche auf der Verwendung eines spannungsgeregelten Oszillators basiert, der durch eine Referenzfrequenz getriggert ist.
Eine besonders interessante Anwendung eines solchen Oszillators betrifft das Gebiet der Telekommunikation für die Realisierung von Funksendern oder -empfängern, bei denen es notwendig ist, präzise Frequenzen zu erzeugen, um einen Funkkanal auszuwählen. Insbesondere findet die Erfindung eine besonders vorteilhafte Anwendung im Hochfrequenzbereich der Größenordnung von 5 GHz, wobei diese Frequenz in gewissen lokalen Funknetzen für die Trägerfrequenz reserviert ist, um die benachbarten Netze nicht zu stören.
Jeder Kommunikation wird ein in diesem Frequenzband enthaltener Kanal zugewiesen, der eine Breite von ungefähr 20 MHz aufweist. Es ist also beim Empfang notwendig, einen lokalen Oszillator anzuordnen, der dazu in der Lage ist, präzise Frequenzen zu erzeugen, um einen gegebenen Kanal auszuwählen. Ein solcher Oszillator, der dazu bestimmt ist, in die Empfangsendgeräte eingebaut zu werden, muss notwendigerweise geringe Produktionskosten und ein hohes Integrationsniveau aufweisen.
Dies ist der Grund dafür, dass diese Oszillatoren im Allgemeinen mit CMOS-Technologie realisiert sind. Gemäß dieser Technologie umfassen die Oszillatoren beispielsweise zwei identische oszillierende Schaltungen, von denen jede eine schwingende LC-Schaltung umfasst, und wobei jede einem Inverter zugeordnet ist, der durch die Vereinigung von zwei Transistoren gebildet ist.
Wie dies vorstellbar ist, betrifft eine der größten Sorgen der Hersteller von Telekommunikationsendgeräten die Miniaturisierung von eingebauten elektronischen Komponenten. Dieses Problem stellt sich in verschärfter Weise für die Drosselspulen der die schwingenden Schaltungen bildenden Oszillatoren, wobei die für die Realisierung einer Drosselspule verwendete Siliziumoberfläche direkt mit dem Drosselspulenwert verknüpft ist und somit mit der Oszillationsfrequenz. Es ist also nicht möglich, die Größe des Oszillators zu verkleinern, ohne den Drosselspulenwert und somit die Oszillationsfrequenz zu verändern.
Gemäß der MOS-Technologie ist daher die für die Realisierung von Transistoren des Oszillators notwendige Siliziumoberfläche vernachlässigbar, bezogen auf die notwendige Siliziumoberfläche für die Realisierung von Drosselspulen.
Das Dokument EP 1 187 308 A2 beschreibt einen spannungsgeregelten Oszillator, der eine oszillierende Stufe umfasst, die einen Aufbau mit zwei in CMOS-Technologie realisierten, verbundenen Invertern sowie mit zwei oszillierenden Schaltungen, welche durch eine Abstimmungsspannungsfrequenz geregelt sind, aufweist.
Aufgabe der Erfindung ist also, die Nachteile der Oszillatoren des Stands der Technik zu mildern und einen spannungsgeregelten Oszillator bereitzustellen, der ein gesteigertes Integrationsniveau aufweist.
Gemäß der Erfindung wird also ein spannungsgeregelter Oszillator vorgeschlagen, umfassend eine oszillierende Stufe mit zwei gekoppelten CMOS-Invertern, welche einen Quadrupol mit zwei Eingängen und zwei Ausgängen bilden, und zwei oszillierende Schaltungen, welche jeweils zwischen Eingängen und Ausgängen der Inverter angeordnet sind und wobei jede eine Drosselspule umfasst, wobei der Quadrupol dafür eingerichtet ist, dass die Ausgänge des Quadrupols phasengleich sind.
Gemäß einem allgemeinen Merkmal des erfindungsgemäßen Oszillators sind die Drosselspulen der oszillierenden Schaltungen in MOS-Technologie realisiert und übereinander angeordnet.
Das Übereinanderanordnen der zwei Drosselspulen erlaubt infolgedessen, die durch den Oszillator belegte Oberfläche zu verringern, und zwar um einen Faktor, der bis 2 gehen kann.
Gemäß einem anderen Merkmal der Erfindung sind die Drosselspulen der oszillierenden Schaltungen in Form von Spiralen realisiert, welche in jeweiligen Metallisierungsbereichen einer integrierten Schaltung eingesetzt sind.
So zeigen sich beispielsweise die Drosselspulen in Form von spiralförmigen C-Gliedern, welche jeweils durch Einsetzen von Metall in die Metallisierungsbereiche gebildet sind, die durch eine dünne Oxidschicht isoliert sind.
Gemäß einem anderen Merkmal der Erfindung umfasst jeder Inverter zwei in Serie angeordnete MOS-Transistoren mit entgegengesetzter Polarität, wobei sich der Eingang des Inverters auf dem Gate des einen der Transistoren befindet, welcher eine erste Polarität aufweist, und wobei sich der Ausgang in der Mitte der zwei Transistoren befindet.
Ferner ist der Eingang jedes Inverters mit dem Gate eines Transistors mit einer zweiten Polarität des anderen Inverters verbunden, wobei die zweite Polarität zur ersten Polarität entgegengerichtet ist.
Ferner umfasst der Oszillator eine Verstärkerstufe, welche zwei in Serie angeordnete MOS-Transistoren mit entgegengerichteter Polarität aufweist, wobei das Gate jedes MOS-Transistors mit einem der Ausgänge der oszillierenden Stufe verbunden ist.
Weitere Aufgaben, Eigenschaften und Vorteile der Erfindung werden beim Lesen der nur beispielhaft und nicht einschränkend gegebenen folgenden Beschreibung klar, welche unter Bezugnahme auf die anliegenden Zeichnungen erfolgt, in denen:
– die 1 ein Schema ist, welches die Realisierung eines spannungsgeregelten Oszillators gemäß der Erfindung darstellt;
– die 2 eine Schnittansicht eines Plättchens mit integrierter Schaltung ist, welche die Realisierung der Drosselspulen eines Oszillators gemäß der Erfindung zeigt; und
– die 3 eine Ansicht des Plättchens der 2 von oben ist.
In 1 ist die elektronische Schaltung eines spannungsgeregelten Oszillators gemäß der Erfindung dargestellt.
Wie aus dieser 1 ersichtlich, umfasst der Oszillator eine oszillierende Stufe 10, welche einer Verstärkerstufe 12 vom Typ "push-pull" zugeordnet ist.
Die oszillierende Stufe 10 bildet einen Quadrupol mit zwei Eingängen e1 und e2 und mit zwei Ausgängen S1 und S2.
Im Speziellen weist die oszillierende Stufe 10 einen Aufbau mit zwei in CMOS-Technologie realisierten, gekoppelten Invertern 14 und 16 auf. Jeder Inverter 14 und 16 umfasst zwei MOS-Transistoren, jeweils N1 und P1 und N2 und P2 mit entgegengerichteter Polariät und in Serie angeordnet. Mit anderen Worten, umfasst einer der Inverter, nämlich der generell mit dem Bezugszeichen 14 bezeichnete Inverter, einen ersten MOS-Transistor N1 vom N-Typ, und einen zweiten MOS-Transistor P1 vom P-Typ, die derart gekoppelt sind, dass die Quelle S des MOS-Transistors N1 mit der Masse verbunden ist, dass die Quelle S des zweiten Transistors P1 mit einer Versorgungsspannungsquelle Vdd verbunden ist, und dass der Drain D des ersten Transistors N1 mit dem Drain des zweiten Transistors P1 verbunden ist.
Die Verkabelung des anderen Inverters 16 ist in symmetrischer Art und Weise realisiert.
Aus der 1 ist ersichtlich, dass die zwei Eingänge e1 und e2 des Quadrupols 10 durch die Gates G der ersten Transistoren N1 und N2 der zwei Inverter 14 und 16 gebildet sind, wohingegen die Ausgänge S1 und S2 durch die Drains D der zwei Transistoren N1, P1 einerseits und N2, P2 andererseits gebildet sind.
Diese Ausgänge S1 und S2 sind mit der Verstärkerstufe 12 verbunden.
Diese Verstärkerstufe 12 ist durch die Vereinigung von zwei MOS-Transistoren N3 und P3 gebildet, welche entgegengerichtete Polarität aufweisen und in Serie angeordnet sind, deren jeweilige Gates die Ausgangssignale s1 und s2 der zwei Inverter 14 und 16 empfangen.
Diese Verstärkerstufe bildet einen konventionellen Push-pull-Verstärker. Er wird also in der Folge nicht mehr beschrieben.
Schließlich wird die oszillierende Stufe 10 durch zwei oszillierende oder schwingende Schaltungen 18 und 20 komplettiert, welche jeweils parallel zwischen den Eingängen e1, e2 und den zwei Ausgängen S1, S2 der zwei Inverter 14 und 16 angeordnet sind. Wie in der 1 dargestellt, sind die zwei oszillierenden Schaltungen 18 und 20 durch eine Spannung Vt in Übereinstimmung mit den zwei Widerständen R1 und R2 frequenzgeregelt.
Jede oszillierende Schaltung 18 und 20 wird von einer Induktanz L1, L2 und einem parallelen C-Glied gebildet, welches durch zwei C-Glieder C1, C2 und C3, C4 realisiert ist, welche in Serie angeordnet sind und deren Mitte durch die Übereinstimmungsspannung Vt gesteuert ist.
Jede dieser oszillierenden Schaltungen 18 und 20 ist also von einer Induktionsdrosselspule gebildet, welche einem parallelen C-Glied zugeordnet ist, das durch die Drosselspule L1, L2 aufeinander folgend geladen und entladen wird, wobei so Oszillationen erzeugt werden, deren Frequenz vom Wert der C-Glieder C1, C2 und C3, C4 und dem Wert der Drosselspulen L1, L2 abhängt.
Wie zuvor angezeigt, weist die Realisierung von Drosselspulen in CMOS-Technologie größere Nachteile bezüglich der bei der Realisierung dieser Komponenten notwendigen Siliziumoberfläche auf.
Gemäß einer Eigenschaft der Erfindung sind die Drosselspulen L1 und L2, wie dies aus der 2 ersichtlich ist, auf zwei Metallisierungsbereichen bzw. -ebenen M4 und M5 ausgebildet, welche durch eine dünne Oxidschicht O isoliert sind und übereinander liegen, was es erlaubt, die für die Realisierung dieser Drosselspulen notwendige Siliziumoberfläche beträchtlich zu reduzieren.
In der 2 ist tatsächlich ersichtlich, dass diese Drosselspulen L1 und L2 auf den zwei letzten Metallisierungsbereichen M4 und M5 auf einer Siliziumoxidschicht 20 gebildet sind, welche selbst auf einem Substrat 22 vom p-Typ angeordnet ist, wobei dotierte Kasten vom Typ N⁺ 24 und 26 im Substrat 20 auf beiden Seiten der Drosselspulen vorgesehen sind, um die Verluste der letzteren zu beschränken.
Wie aus der 3 ersichtlich, in der nur der obere Metallisierungsbereich M5 dargestellt ist, sind die Drosselspulen durch Anordnung von Metall in Form von Spiralen realisiert und bilden zusammen ein spiralförmiges C- Glied. Die zwei Drosselspulen sind infolgedessen gekoppelt, wobei sie ein C-Glied bilden. Das Vorhandensein eines solchen C-Glieds ist allerdings nicht hinderlich, da die Potentialdifferenz zwischen den Drosselspulen L1 und L2 null ist.
Wie aus der 2 ersichtlich, wird für die Realisierung der Drosselspulen vorzugsweise u. a. der letzte Metallisierungsbereich M5 verwendet, der eine größere Dicke aufweist.
Es ist anzumerken, dass die gegenseitige Induktanz zwischen den zwei Drosselspulen es erlaubt, die Eigenschaften des Oszillators zu modifizieren.
Wenn jede Drosselspule einen Induktanzwert L aufweist, wird bei einer Konfiguration von aufeinander geschichteten Drosselspulen aufgrund der Kopplung dieser zwei Drosselspulen der Wert L' jeder Induktanz also zu: L' = L (1 + k),wobei k den Koeffizienten gegenseitiger Induktanz der zwei Drosselspulen bezeichnet.
Es ist infolgedessen verständlich, dass durch Verwenden einer solchen Struktur von aufeinander geschichteten Drosselspulen für die Anordnung von Drosselspulen L1 und L2 der Wert der Induktanz jeder Drosselspule verdoppelt wird, wenn der Koeffizient k der gegenseitigen Induktanz nahe bei 1 ist, was es erlaubt, den Durchmesser jeder Drosselspule um zwei zu verringern.
Schließlich ist anzumerken, dass gemäß einer Besonderheit der Montage der zwei Inverter 14 und 16 hinsichtlich der Verkabelung dieser Inverter, diese nicht gebildet sind, solange die Gates der Transistoren N1 und P1 einerseits und N2 und P2 andererseits nicht an demselben Punkt verbunden sind. Der Quadrupol 10, dessen Eingänge und Ausgänge den Eingängen e1, e2 und den Ausgängen S1, S2 der Inverter entsprechen, weist jedoch eine maximale Verstärkung auf, wenn die Eingänge e1 und e2 in Phase sind. Mit anderen Worten, wenn der Quadrupol 10 seinen durch die maximale Verstärkung definierten nominalen Betriebspunkt erreicht hat, sind die Eingänge e1 und e2 in Phase und die Inverter 14 und 16 sind aufgrund dieser Tatsache funktionell geschlossen. Es ist ebenfalls anzumerken, dass in diesem Fall die Ausgänge S1 und S2 ebenfalls in Phase sind, was es erlaubt, direkt die Verstärkerstufe 12 zu treiben.

Claims

Spannungsgeregelter Oszillator, umfassend eine oszillierende Stufe mit zwei gekoppelten CMOS-Invertern (14, 16), welche einen Quadrupol mit zwei Eingängen (e1, e2) und zwei Ausgängen (s1, s2) bilden, und zwei oszillierende Schaltungen (18, 20), welche jeweils zwischen den Eingängen und Ausgängen der Inverter angeordnet sind und wobei jede eine Drosselspule (L1, L2) umfasst, wobei der Quadrupol dafür eingerichtet ist, dass die Ausgänge des Quadrupols phasengleich sind, dadurch gekennzeichnet, dass die Drosselspulen (L1, L2) der oszillierenden Schaltungen in MOS-Technologie realisiert sind und übereinander angeordnet sind.
Oszillator nach Anspruch 1, dadurch gekennzeichnet, dass die Drosselspulen der oszillierenden Schaltungen in Form von Spiralen realisiert sind, welche in jeweiligen Metallisierungsbereichen (M4, M5) einer integrierten Schaltung eingesetzt sind.
Oszillator nach Anspruch 2, dadurch gekennzeichnet, dass die Drosselspulen als spiralförmige C-Glieder ausgebildet sind, welche jeweils durch Einsetzen von Metall in die Metallisierungsbereiche (M4, M5) gebildet sind, die durch eine dünne Oxydschicht (O) isoliert sind.
Oszillator nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass jeder Inverter zwei in Serie angeordnete MOS-Transistoren (N1, P1, N2, P2) mit entgegengerichteter Polarität umfasst, wobei sich der Eingang des Inverters (e1, e2) auf dem Gate (G) des einen der Transistoren befindet, welcher eine erste Polarität aufweist, und wobei sich der Ausgang (S1, S2) in der Mitte der zwei Transistoren befindet.
Oszillator nach Anspruch 4, dadurch gekennzeichnet, dass der Eingang (e1, e2) jedes Inverters mit dem Gate (G) eines Transistors mit einer zweiten Polarität des anderen Inverters verbunden ist, wobei die zweite Polarität zur ersten Polarität entgegengerichtet ist.
Oszillator nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass er ferner eine Verstärkerstufe (12) umfasst, welche zwei in Serie angeordnete MOS-Transistoren (N3, P3) mit entgegengerichteter Polarität aufweist, wobei das Gate jedes MOS-Transistors mit einem der Ausgänge der oszillierenden Stufe verbunden ist.