DE60132037T2 - Gegossene Verpackung für integrierte Schaltung - Google Patents

Gegossene Verpackung für integrierte Schaltung Download PDF

Info

Publication number
DE60132037T2
DE60132037T2 DE60132037T DE60132037T DE60132037T2 DE 60132037 T2 DE60132037 T2 DE 60132037T2 DE 60132037 T DE60132037 T DE 60132037T DE 60132037 T DE60132037 T DE 60132037T DE 60132037 T2 DE60132037 T2 DE 60132037T2
Authority
DE
Germany
Prior art keywords
integrated circuit
chip
housing
substrate
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60132037T
Other languages
English (en)
Other versions
DE60132037D1 (de
Inventor
Patrick Courant
Yves Stricot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull SA
Original Assignee
Bull SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull SA filed Critical Bull SA
Application granted granted Critical
Publication of DE60132037D1 publication Critical patent/DE60132037D1/de
Publication of DE60132037T2 publication Critical patent/DE60132037T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Transmitters (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Description

  • Die vorliegende Erfindung betrifft ein aufgeformtes IC-Gehäuse (Integrated Circuit – integrierte Schaltung). Sie liegt im Bereich der CSP-Gehäuse, eine Abkürzung aus dem englischen Sprachbereich für „Chip Scale packaging", und betrifft insbesondere BGA-Gehäuse, englischsprachige. Abkürzung für „Ball Grid Array".
  • Sie betrifft insbesondere ein aufgeformtes IC-Gehäuse, das es erlaubt, die von der integrierten Schaltung abgegebene Leistung über die ihn aufnehmende Karte abzugeben.
  • Der Ausdruck „Chip" wird verwendet, um die integrierte Schaltung zu bezeichnen.
  • Der Ausdruck „Band" wird verwendet, um ein Substrat zu bezeichnen, üblicherweise in der Form eines Bandes, biegsam (flexibel), auf welchem der Chip durch eine Technologie, die unter dem angelsächsischen Ausdruck TAB, Abkürzung für „Tape Automated Bonding" bekannt ist, verbunden ist.
  • Die Überformung von Chips wird in weitem Maße von den Herstellern von Chipgehäusen verwendet und insbesondere für die BGA-Gehäuse.
  • Der Vorgang der Überformung wird im allgemeinen verwendet, um den Chip gegenüber seiner äußeren Umgebung zu schützen und gleichzeitig eine Ableitung der vom Chip abgegebenen Kalorien zu erlauben.
  • Das Dokument EP 0 684 641 A beschreibt eine Technik, die zwei aufeinanderfolgende Überformungsvorgänge verwendet, um das unter dem angelsächsischen Begriff „bending" bekannte Phänomen zu vermeiden, das während der unter Druck erfolgenden Einspritzung des Harzes in das Innere der Form auftritt und Beanspruchungen und sogar Zerstörungen der Verbindungen zwischen dem Chip und den auf dem Band aufgebrachten Kupferleitungen nach sich zieht.
  • Das in diesem Dokument beschriebene Verfahren besteht darin, eine erste Überformung des Chips so dicht wie möglich am Chip durchzuführen, um damit den Effekt des „bending" zu vermeiden, und dann eine zweite Überformung durchzuführen, die die erste einschließt und das Oberteil des Gehäuses bildet. Der Chip und seine Aufformung sind in Richtung des Gehäuseäußeren orientiert.
  • Für Chips, die mehr Leistung abgeben, ist vorgesehen, einen Kühlkörper auf dem Chip anzuordnen. Die erste Aufformung umfaßt damit den Chip und den Kühlkörper ohne dabei jedoch das externe Teil des Kühlkörpers zu bedecken, um eine gute Abführung der Hitze aus dem Gehäuse heraus zu erlauben. Ebenso umschließt die zweite Aufformung die erste ohne dabei jedoch ihren externen Teil zu bedecken.
  • Diese Lösung wird auf Chips angewendet, die in die äußere Umgebung des Gehäuses Wärme abführen.
  • In gewissen Anwendungen ist es jedoch nicht immer möglich, die vom Chip abgegebenen Kalorien nach außen abzuführen.
  • Im übrigen erlaubt diese Lösung der Verpackung nicht, ausgehend von einer vorgegebenen Gehäusegröße, Chips verschiedener Größen und Stärken aufzunehmen.
  • Das Dokument US 6 023 096 beschreibt ein Gehäuse für eine integrierte Schaltung umfassend ein Halbleiterelement, Leiterbahnen auf der Oberfläche eines Leiterfilms, Elektroden, die mit den Bahnen verbunden sind und eine Harzschicht, die es erlaubt, die Elemente des Gehäuses einzugießen. Das Harz ist von einem metallischen Blatt bedeckt, das das Harz abdichtet, um zu vermeiden, daß es auf lange Sicht Risse bekommt.
  • Ein Nachteil dieses Gehäuses ist, daß das Harz, wenn es eingebracht wird, das Halbleiterelement abheben kann, was zu einem bending-Effekt führt.
  • Die Erfindung hat insbesondere die Aufgabe, diese Nachteile zu überwinden.
  • Das erfindungsgemäße Gehäuse wird damit Anwendungen, bei denen es notwendig ist, über die Karte, auf der der Chip aufgebaut ist, Wärme abzuleiten, und insbesondere Anwendungen im Automobilbereich, gerecht.
  • Die Erfindung hat insbesondere den Vorteil, den Effekt des „bending" während der Überformung zu vermeiden und das gleiche Aufformungswerkzeug für eine vorgegebene Gehäusegröße und für verschiedene für dieses Gehäuse zugelassene Chipgrößen zu verwenden.
  • Gegenstand der Erfindung ist ein aufgeformtes Gehäuse umfassend eine integrierte Schaltung (1), Leiterbahnen, die auf einer ersten Oberfläche eines zwei Oberflächen umfassenden, biegsamen, isolierenden Substrats angeordnet sind, wobei die Leiterbahnen verbunden sind mit Ausgängen des Gehäuses des Substrats und mit einer Oberfläche der integrierten Schaltung, die der zweiten Substratoberfläche gegenüberliegend angeordnet ist, und ferner umfassend eine elektrisch isolierende Überformung, die die genannte Oberfläche der integrierten Schaltung überdeckt und auf die zweite Oberfläche des Substrats überragt, wobei die Verbindung zwischen den Leiterbahnen und der Oberfläche der integrierten Schaltung gemäß der TAB-Technologie (Tape Automated Bonding) realisiert sein kann, dadurch gekennzeichnet, daß es ferner eine elektrisch isolierende Verstärkungsplatte umfaßt, die in der Überformung eingeschlossen und flach gegenüber der genannten ersten Oberfläche der integrierten Schaltung angeordnet ist und die auf beiden Seiten der genannten Oberfläche der integrierten Schaltung übersteht, um einen Teil des Substrats und der entsprechenden Bahnen zu überdecken, dergestalt, daß der Raum zwischen der integrierten Schaltung und dem Substrat vollständig und abdichtend blockiert ist.
  • Die Erfindung hat auch ein Verfahren zum Gegenstand zum Aufformen eines Gehäuses, das eine integrierte Schaltung und Leiterbahnen umfaßt, die von einem biegsamen, isolierenden Substrat getragen sind und verbunden sind mit einer Oberfläche der integrierten Schaltung gemäß der TAB-Technologie und mit Ausgängen des Gehäuses, die auf einer Oberfläche des Substrats angeordnet sind, dadurch gekennzeichnet, daß es aus folgenden Schritten besteht:
    • – Anordnen der aus dem Substrat und der integrierten Schaltung gebildeten Einheit relativ zu einem ersten Teil einer Form, das ausgestattet ist mit einer Kavität, die die integrierte Schaltung enthält, und mit Seitenrändern, die die genannte Oberfläche des Substrats auf beiden Seiten der integrierten Schaltung tragen;
    • – Anordnen einer elektrisch isolierenden Verstärkungsplatte flach gegenüber der genannten Oberfläche der integrierten Schaltung und auf beiden Seiten der genannten Oberfläche der integrierten Schaltung überragend, um einen Teil des Substrats und der entsprechenden Bahnen zu bedecken, dergestalt, daß der Raum zwischen der integrierten Schaltung und dem Substrat vollständig und abdichtend blockiert wird;
    • – Anordnen eines zweiten Teils der Form, das ausgestattet ist mit Seitenrändern und einer Wanne, die gegenüber der genannten Kavität plaziert ist, auf der aus dem Substrat und der integrierten Schaltung gebildeten Einheit, dergestalt, daß die Seitenränder der zwei Teile der Form Teile des Substrates, die an die integrierte Schaltung angrenzen, abdichtend einklemmen; und
    • – Einspritzen eines Überformharzes in die Wanne, um die Überformung für das Gehäuse zu bilden.
  • Es folgt daraus, daß die Erfindung als Folgegegenstand eine Karte hat, die wenigstens ein Gehäuse trägt, das eine integrierte Schaltung, Leiterbahnen, die von einem biegsamen, isolierenden Substrat getragen sind und verbunden sind mit einer Oberfläche der integrierten Schaltung gemäß der TAB-Technologie und mit Ausgängen des Gehäuses, die auf einer Oberfläche des Substrats angeordnet sind, und eine elektrisch isolierende Überformung enthält, die die genannte Oberfläche der integrierten Schaltung bedeckt und auf die der genannten Substratoberfläche gegenüberliegenden Oberfläche überragt, dadurch gekennzeichnet, daß das Gehäuse das zuvor definierte ist.
  • Weitere Vorteile und Merkmale der vorliegenden Erfindung werden durch die Lektüre der Beschreibung deutlich, die mit Bezug auf die beigefügten Zeichnungen abgefaßt ist, in denen:
  • 1 ein schematisches Schnittbild eines Beispiels für eine Anfangsstruktur eines mit Kugeln ausgestatteten Gehäuses ist;
  • 2 ein schematisches Schnittbild eines Beispiels für ein Aufformungswerkzeug ist;
  • 3 ein schematisches Schnittbild eines Beispiels der Struktur eines erfindungsgemäßen Gehäuses mit einer Verstärkungsplatte und einer optionalen Kühlplatte im Fall eines großen Chips ist;
  • 4 ein schematisches Schnittbild eines erfindungsgemäßen Aufformungswerkzeuges angepaßt an die Struktur der 3 ist;
  • 5 ein schematisches Schnittbild eines Beispiels der Struktur eines erfindungsgemäßen Gehäuses mit Verstärkungsplatte und optionaler Kühlplatte im Fall eines kleinen Chips ist;
  • 6 ein schematisches Schnittbild des erfindungsgemäßen Aufformungswerkzeuges angepaßt an die Struktur der 5 ist; und
  • 7 eine Variante einer Ausführungsform eines auf einer Karte aufgebauten Gehäuses ist, bei dem der Chip direkt Wärme über die Karte ableitet.
  • In den Figuren sind die Maßstäbe nicht eingehalten und die gleichen Elemente sind mit dem gleichen Bezugszeichen versehen.
  • 1 illustriert schematisch die Grundstruktur eines aufgeformten BGA-Gehäuses ausgestattet mit Kugeln, gemäß einem Schnittbild.
  • Diese Struktur umfaßt einen Chip 1, der entsprechend der TAB-Technologie auf einem isolierenden biegsamen Band 2, z. B. aus Polyimid, aufgebaut ist, das Leiterbahnen 3 trägt, die gewöhnlich aus Kupfer sind. Die aktive Seite 4 des Chips, auf dem die Verbindungsstellen 5i aufgebracht sind, entspricht der Oberseite des Chips 1.
  • Unter Oberseite 4 ist die Seite zu verstehen, die derjenigen gegenüberliegt, die gegenüber der Karte C, die vorgesehen ist, das Gehäuse aufzunehmen, angeordnet ist und die die von der Unterseite des Chips 1 abgegebenen Kalorien ableiten kann. Diese Anordnung entspricht der Tatsache, daß die Gehäuseausgänge auf einer Substratseite angeordnet sind, die gegenüber der Seite liegt, die die Überformung trägt.
  • Der Anschluß des Chips 1 auf dem Band 2 ist in bekannter Weise gemäß der Technologie „bumpless" realisiert, gemäß der die freien Enden 3e der Kupferleiterbahnen 3 mit den entsprechenden Aluminiumverbindungsstellen 5i des Chips 1 per Thermosonie verbunden werden. Eine Anschlußtechnik mit „bump" ist ebenfalls zu der Grundstruktur des erfindungsgemäßen Gehäuses kompatibel.
  • Die so gebildeten Gehäuseausgänge sind dazu vorgesehen, auf einer Karte C über Lötkugeln 6i verbunden zu werden.
  • In dem dargestellten Beispiel ist der obere Teil der Struktur 1, 2 und 3 vollständig umhüllt von einem elektrisch isolierenden Schutzharz 7.
  • Dieser Vorgang ist erreicht durch Überformen. Die Überformung des Gehäuses bewirkt zusätzlich zur Schutzfunktion für den Chip 1 auch eine Versteifung der Struktur des Bandes 2 und garantiert damit eine gute Koplanarität der Kugeln 6i während der Montage auf der Karte C.
  • Die 2 zeigt schematisch die Form eines Werkzeuges, das für den Überformungsvorgang benutzt wird und das sich auf die Chip-Bandstruktur der 1 bezieht.
  • Das Überformungswerkzeug umfaßt eine Form 8 aus zwei Teilen: Ein oberes Teil 8s, dessen Innenprofil 9 eine allgemeine Form einer umgedrehten Wanne im Sinn der Figur aufweist, und ein unteres Teil 8i, das dem ersten gegenüberliegt und eine Kavität 10 umfaßt, die gegenüber der Wanne 9 angeordnet ist.
  • Die Seitenränder 11 und 12 der respektiven zwei Teile 8s und 8i der Form sind so angeordnet, daß sie die Teile 13 des Bandes 2, die angrenzend sind an den Chip, einklemmen.
  • Das innere Profil des Oberteils 8s der Form 8 definiert die äußere Form der Überformung 7 und das innere Profil des Unterteils 8i der Form 8 definiert die Kavität 10, die dafür bestimmt ist, den Chip 1 zu enthalten. Das Unterteil 8i der Form 8 trägt auch die Chip-Bandstruktur während des Vorgangs der Überformung.
  • Die Seitenränder 11 des Oberteils 8s stützen sich auf beiden Seiten des Chips 1 auf das Band 2 und die Leiterbahnen 3. Das Oberteil 8s bedeckt in abdichtender Form die aktive Seite 4 des Chips 1 und die TAB-Verbindungen, die die leitenden Kontaktflächen 5i des Chips 1 mit den Enden 3e der Leiterbahnen 3, die auf dem Band 2 liegen, verbinden.
  • Die Überformung wird durch Einspritzen des Harzes 7 ins Innere des Oberteils 8s der Form 8 realisiert.
  • Das Unterteil 8i der Form 8 sollte kein Harz 7 empfangen.
  • Jedoch dringt während des Einspritzens des Harzes 7 in das Oberteil 8s der Form 8 das Harz 7 zwischen den Enden 3e der Leiterbahnen 3, die mit dem Chip 1 verbunden sind, durch und dringt in das Innere der Kavität 10 des Unterteils 8i der Form 8 ein und übt dabei einen Druck auf den Chip 1 aus, der sich abhebt und aufs Neue den zuvor bereits definierten „bending"-Effekt produziert.
  • Die 3 bis 7 zeigen Ausführungsbeispiele der Erfindung, in denen eine Verstärkungsplatte 14, elektrisch isolierend, auf dem oberen Teil des Bandes 2 und den Enden der Leiterbahnen vor der Überformung des Gehäuses angeordnet ist.
  • Diese Platte 14 hat den Vorteil, daß sie die Steifigkeit der Gehäusestruktur verstärkt und die Funktion den Raum zwischen dem Chip 1 und dem Band 2 vollständig und abdichtend zu versperren und damit den Durchgang des Harzes 7 ins Innere der Kavität 10 des Unterteils 8i der Form 8 zu verhindern.
  • Die Verstärkungsplatte 14 ist flach auf dem Band 2 angeordnet und erstreckt sich von einer Seite des Chips 1 zur anderen, wobei sie auf das Band 2 in einer Art und Weise übersteht, die die Oberseite 4 des Chips 1 sowie die Enden 3e der Leiterbahnen 3, die mit dem Chip 1 verbunden sind, vollständig und abdichtend abdeckt.
  • Ein erfindungsgemäßes Verfahren zum Aufformen enthält also die folgenden Schritte, bestehend aus:
    • – Anordnen der aus dem Band und dem Chip gebildeten Einheit im Inneren eines ersten Teils einer Form umfassend eine Kavität, die den Chip enthält, und Seitenrändern, die das Band auf beiden Seiten des Chips stützen;
    • – Anordnen einer elektrisch isolierenden Verstärkungsplatte, die flach gegenüber dem Chip, auf der Oberfläche des biegsamen Bandes gegenüber der Oberfläche, die den Chip aufnimmt, angeordnet ist und auf beiden Seiten des Chips auf das Band überragt, so daß die aus dem auf dem Band aufgebauten Chip gebildete Einheit versteift und der Raum zwischen dem Chip und dem Band vollständig und abdichtend versperrt wird;
    • – Anordnen eines zweiten Teils der Form auf der durch das Band und den Chip gebildeten Einheit, wobei diese bedeckt werden und gestützt auf dem Band auf beiden Seiten des Chips, um das Band abdichtend zwischen den beiden Teilen der Form einzuklemmen; und
    • – Einspritzen eines Überformharzes in das Innere des zweiten Teils der Form, um ein Aufformteil des Gehäuses zu bilden.
  • Die Verstärkungsplatte 14 kann aus Epoxid mit einer Dicke von 250 μm sein. Ihre Größe wird in Abhängigkeit von der maximal zulässigen Größe des Chips für ein bestimmtes Gehäuse bestimmt.
  • Die Größe der Kavität 10 in dem Unterteil 8i der Form 8 muß im wesentlichen in der gleichen Größenordnung liegen wie die Verstärkungsplatte 14. Sie wird ebenfalls in Abhängigkeit von der maximal zulässigen Größe des Chips für das gleiche Gehäuse bestimmt. Diese Konfiguration wird in den 3 und 4 illustriert.
  • Als nicht einschränkendes Beispiel ist für ein Gehäuse von 20 mm Seitenlänge, das einen Chip von etwa 15 mm Seitenlänge und einer Dicke von 525 μm mit 300 Ausgängen aufnimmt, die Größe der Platte in einer Größenordnung von 17 mm Seitenlänge.
  • Für kleinere Chips 1, wie in den 5 und 6 gezeigt, deren Abmessungen beispielsweise in der Größenordnung von 8 mm Seitenlänge und 350 μm Dicke liegen, hat die Verstärkungsplatte 14 die gleiche Größe wie die für den Chip mit 15 mm Seitenlänge verwendete Platte. Ebenso hat das Unterteil 8i der Form 8 die gleiche Größe unabhängig davon, wie groß der zulässige Chip für das Gehäuse ist.
  • Man versteht somit besser die Vorteile, die eine derartige erfindungsgemäße Struktur mit sich bringt.
  • Neben dem Zulassen verschiedener Chipgrößen, kann die erfindungsgemäße Struktur optional auch die Montage eines thermischen Ableiters oder Kühlkörpers 15 erlauben, der beispielsweise aus einer metallischen Platte gebildet ist, die als thermischer Ableiter dient, und abhängig von der vom Chip und seiner Anwendung abgegebenen Leistung mehr oder weniger dick ist.
  • In diesem Fall sind die Abmessungen der Kugeln 6i zur Verbindung mit der Karte C angepaßt, um die Gesamtdicke des durch den Chip 1 und den Kühlkörper 15 gebildeten Stapels zu berücksichtigen.
  • Ebenso werden die anderen Abmessungen des Kühlkörpers 15 an die Abmessungen des Chips 1 angepaßt.
  • In den Figuren ist der Kühlkörper 15 den Chip leicht überragend dargestellt. Der Kühlkörper 15 ist entweder auf die untere Oberfläche des Chips 1 geklebt oder gelötet.
  • 7 zeigt als Variante eine Ausführungsform eines auf der Karte C montierten Gehäuses, bei dem der Chip 1 Wärme direkt auf die Karte C ableitet. Die untere Oberfläche des Chips kann beispielsweise mit einer Leiteranordnung ausgestattet sein, welche auf einen leitenden Bereich gelötet oder geklebt sein kann, der auf der Oberfläche der Karte C dem Chip 1 gegenüberliegend angeordnet ist.
  • In diesem Fall werden die Abmessungen der Verbindungskugeln 6i angepaßt, um die Dicke des Chips 1 und des Lots oder des Klebers zu berücksichtigen.
    • 1. Zusammenfassend hat die Erfindung insbesondere die folgenden optionalen Merkmale. Im Gehäuse ist die Platte 14 in Abhängigkeit von der vorgegebenen maximalen Größe der integrierten Schaltung 1, die für die Abmessungen des Gehäuses zulässig ist, dimensioniert. Des weiteren kann ein thermischer Ableiter 15 auf der Seite angeordnet sein, die der Seite der integrierten Schaltung 1 gegenüberliegt, zu seiner aktiven Seite und eine Größe aufweisen, die angepaßt ist an die Größe der integrierten Schaltung. Für das Verfahren wird die Größe der Kavität 10 des ersten Teils 8i der Form 8 abhängig von der maximalen Größe der integrierten Schaltung 1, die für das Gehäuse zulässig ist, bestimmt. Andererseits ist die Platte 14 in Abhängigkeit von der maximalen Größe der Schaltung 1, die für die Abmessungen des Gehäuses zulässig ist, dimensioniert. Schließlich, was die Karte C betrifft, ist die Seite, die der aktiven Seite der integrierten Schaltung gegenüberliegt, gegenüber der Karte plaziert und kann entweder einen thermischen Verbraucher 15 in thermischem Kontakt mit der Karte aufweisen, oder seine thermische Energie direkt in die Karte abgeben.

Claims (9)

  1. Aufgeformtes Gehäuse umfassend eine integrierte Schaltung (1), Leiterbahnen (3), die auf einer ersten Oberfläche eines zwei Oberflächen umfassenden, biegsamen, isolierenden Substrats (2) angeordnet sind, wobei die Leiterbahnen verbunden sind mit Ausgängen des Gehäuses des Substrats (2), die sich auf seiner zweiten Oberfläche befinden, und mit einer Oberfläche der integrierten Schaltung, die der zweiten Substratoberfläche gegenüberliegend angeordnet ist, und ferner umfassend eine elektrisch isolierende Überformung (7), die die genannte Oberfläche der integrierten Schaltung überdeckt und auf die zweite Oberfläche des Substrats (2) überragt, wobei die Verbindung zwischen den Leiterbahnen (3) und der Oberfläche der integrierten Schaltung (1) gemäß der TAB-Technologie (Tape Automated Bonding) realisiert sein kann, dadurch gekennzeichnet, daß es ferner eine elektrisch isolierende Verstärkungsplatte (14) umfaßt, die in der Überformung (7) eingeschlossen und flach gegenüber der genannten ersten Oberfläche der integrierten Schaltung angeordnet ist und die auf beiden Seiten der genannten Oberfläche der integrierten Schaltung übersteht, um einen Teil des Substrats (2) und der entsprechenden Bahnen (3) zu überdecken, dergestalt, daß der Raum zwischen der integrierten Schaltung (1) und dem Substrat (2) vollständig und abdichtend blockiert ist.
  2. Gehäuse gemäß Anspruch 1, dadurch gekennzeichnet, daß die Platte (14) abhängig von der vorbestimmten maximalen Größe der integrierten Schaltung (1), die für die Abmessungen des Gehäuses zulässig ist, dimensioniert ist.
  3. Gehäuse gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, daß es einen Kühlkörper (15) umfaßt, der auf der der genannten Oberfläche der integrierten Schaltung (1) gegenüberliegenden Oberfläche angeordnet ist und eine Größe hat, die der Größe der integrierten Schaltung angepaßt ist.
  4. Verfahren zum Aufformen eines Gehäuses, das eine integrierte Schaltung (1) und Leiterbahnen (3) umfaßt, die von einem biegsamen, isolierenden Substrat (2) getragen sind und verbunden sind mit einer Oberfläche der integrierten Schaltung gemäß der TAB-Technologie (Tape Automated Bonding) und mit Aus gängen des Gehäuses, die auf einer ersten Oberfläche des Substrats (2) angeordnet sind, dadurch gekennzeichnet, daß es aus folgenden Schritten besteht: – Anordnen der aus dem Substrat (2) und der integrierten Schaltung (1) gebildeten Einheit relativ zu einem ersten Teil (8i) einer Form (8), das ausgestattet ist mit einer Kavität (10), die die integrierte Schaltung (1) enthält, und mit Seitenrändern (12), die die genannte erste Oberfläche des Substrats (2) auf beiden Seiten der integrierten Schaltung (1) tragen; – Anordnen einer elektrisch isolierenden Verstärkungsplatte (14) flach gegenüber der genannten Oberfläche der integrierten Schaltung und auf beiden Seiten der genannten Oberfläche der integrierten Schaltung überragend, um einen Teil des Substrats (2) und der entsprechenden Bahnen (3) zu bedecken, dergestalt, daß der Raum zwischen der integrierten Schaltung (1) und dem Substrat (2) vollständig und abdichtend blockiert wird; – Anordnen eines zweiten Teils (8s) der Form (8), das ausgestattet ist mit Seitenrändern (11) und einer Wanne (9), die gegenüber der genannten Kavität (10) plaziert ist, auf der aus dem Substrat (2) und der integrierten Schaltung (1) gebildeten Einheit, dergestalt, daß die Seitenränder (11, 12) der zwei Teile der Form Teile (13) des Substrates, die an die integrierte Schaltung angrenzen, abdichtend einklemmen; und – Einspritzen eines Überformharzes in die Wanne (9), um die Überformung (7) für das Gehäuse zu bilden, wobei die innere Form der Wanne die äußere Form der Überformung bestimmt.
  5. Verfahren gemäß Anspruch 4, dadurch gekennzeichnet, daß die Größe der Kavität (10) des ersten Teils (8i) der Form (8) bestimmt wird abhängig von der maximalen Größe der für das Gehäuse zulässigen integrierten Schaltung (1).
  6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Platte (14) abhängig von der vorbestimmten maximalen Größe der integrierten Schaltung (1), die für die Abmessungen des Gehäuses zulässig ist, dimensioniert wird.
  7. Karte (C), die wenigstens ein Gehäuse trägt, das eine integrierte Schaltung (1), Leiterbahnen (3), die von einem biegsamen, isolierenden Substrat (2) getragen sind und verbunden sind mit einer Oberfläche der integrierten Schal tung gemäß der TAB-Technologie und mit Ausgängen des Gehäuses, die auf einer Oberfläche des Substrats (2) angeordnet sind, und eine elektrisch isolierende Überformung (7) enthält, die die genannte Oberfläche der integrierten Schaltung bedeckt und auf die der genannten Substratoberfläche gegenüberliegenden Oberfläche überragt, dadurch gekennzeichnet, daß das Gehäuse durch einen der Ansprüche 1 bis 3 definiert ist.
  8. Karte gemäß Anspruch 7, dadurch gekennzeichnet, daß die Oberfläche, die der genannten Oberfläche der integrierten Schaltung gegenüberliegt, gegenüber der Karte plaziert ist und einen Kühlkörper (15) aufweist, der in einem thermischen Kontakt mit der Karte steht.
  9. Karte gemäß Anspruch 7, dadurch gekennzeichnet, daß die Oberfläche, die der genannten Oberfläche der integrierten Schaltung gegenüberliegt, gegenüber der Karte plaziert ist und seine thermische Energie direkt in die Karte ableitet.
DE60132037T 2000-02-17 2001-02-15 Gegossene Verpackung für integrierte Schaltung Expired - Lifetime DE60132037T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0001965A FR2805392B1 (fr) 2000-02-17 2000-02-17 Boitier de circuit integre surmoule
FR0001965 2000-02-17

Publications (2)

Publication Number Publication Date
DE60132037D1 DE60132037D1 (de) 2008-02-07
DE60132037T2 true DE60132037T2 (de) 2008-12-18

Family

ID=8847093

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60132037T Expired - Lifetime DE60132037T2 (de) 2000-02-17 2001-02-15 Gegossene Verpackung für integrierte Schaltung

Country Status (4)

Country Link
EP (1) EP1130641B1 (de)
AT (1) ATE382191T1 (de)
DE (1) DE60132037T2 (de)
FR (1) FR2805392B1 (de)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5827350A (ja) * 1981-08-11 1983-02-18 Citizen Watch Co Ltd Icの実装方法
JPH01135050A (ja) * 1987-11-20 1989-05-26 Hitachi Ltd 半導体装置
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
JPH10242333A (ja) * 1997-03-01 1998-09-11 Nitto Denko Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
ATE382191T1 (de) 2008-01-15
FR2805392A1 (fr) 2001-08-24
EP1130641B1 (de) 2007-12-26
EP1130641A1 (de) 2001-09-05
DE60132037D1 (de) 2008-02-07
FR2805392B1 (fr) 2003-08-08

Similar Documents

Publication Publication Date Title
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE19518753B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE69209772T2 (de) Gehäuseanordnung für ein funktionales bauelement und herstellungsverfahren
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10049288B4 (de) Elektronische Bauteile und eine Folienband zum Verpacken von Bonddrahtverbindungen elektronischer Bauteile sowie deren Herstellungsverfahren
DE68926652T2 (de) Halbleiterpackung ohne Montierungsfläche
WO1991001533A1 (de) Trägerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten
DE3880569T2 (de) Verfahren zum Zussamenbau einer Halbleiterchip-Packung mit automatischer Bandmontage.
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE19500422A1 (de) Halbleiterbaustein mit hoher thermischer Emission
DE3116406A1 (de) Halbleiteranordnung
DE10222608B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE2733724A1 (de) Halbleiter-bauelement mit kunststoffkapselung
DE10393769B4 (de) Halbleiterbauelement mit Klemmen zum Verbinden mit externen Elementen
DE102016110659B4 (de) Mold-Gehäusestruktur mit Klebstoff-Auslaufstopper zum Abdichten eines MEMS-Bauelements und Verfahren zum Verpacken eines MEMS-Bauelements
DE19541072A1 (de) Chipmodul
DE10031951A1 (de) Mehrchip-Halbleitermodul und Herstellungsverfahren dafür
DE4430022C2 (de) Elektronisches Bauelement in Kunstharzgehäuse
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE10016135A1 (de) Gehäusebaugruppe für ein elektronisches Bauteil
DE19752195A1 (de) Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE10161936A1 (de) Elektroniksteuereinheit
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition