DE3880569T2 - Verfahren zum Zussamenbau einer Halbleiterchip-Packung mit automatischer Bandmontage. - Google Patents

Verfahren zum Zussamenbau einer Halbleiterchip-Packung mit automatischer Bandmontage.

Info

Publication number
DE3880569T2
DE3880569T2 DE88306472T DE3880569T DE3880569T2 DE 3880569 T2 DE3880569 T2 DE 3880569T2 DE 88306472 T DE88306472 T DE 88306472T DE 3880569 T DE3880569 T DE 3880569T DE 3880569 T2 DE3880569 T2 DE 3880569T2
Authority
DE
Germany
Prior art keywords
tape
chip
semiconductor package
frame
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE88306472T
Other languages
English (en)
Other versions
DE3880569D1 (de
Inventor
Kenneth M Brown
Ralph W Doe
Steven P Hansen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Application granted granted Critical
Publication of DE3880569D1 publication Critical patent/DE3880569D1/de
Publication of DE3880569T2 publication Critical patent/DE3880569T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

    GEBIET DER ERFINDUNG
  • Diese Erfindung bezieht sich allgemein auf das Gebiet der Verkapselung von integrierten Schaltungschips, und insbesondere auf ein Gehäuse, das kompatibel mit Chips ist, die an einem bandautomatisierten Bondierband befestigt sind.
    • HINTERGRUND DER ERFINDUNG
  • Verkapselung ist einer der letzten Schritte beim Herstellungsprozeß von integrierten elektrischen Halbleiterschaltungskomponenten oder Chips. Bei der Verkapselung wird ein gefertigter Halbleiterchip in ein Schutzgehäuse eingesetzt. Nach der Verkapselung wird das zusammengesetzte Eauteil einem Schlußtest unterworfen und anschließend mit einem elektronischen Schaltkreis verbunden.
  • Zur Zeit werden viele Halbleiterchips in Plastikgehäusen eingeschlossen. Diese Gehäuse sind mit verstärkten Metallanschlüssen versehen, um den Chip elektrisch mit der gedruckten Schaltplatine zu verbinden, die die Schaltung enthält, in die der Chip eingefügt werden soll. Innerhalb des Gehäuses ist ein Ende jedes Anschlusses mit einem spezifischen Bondierpunkt auf dem Chip gewöhnlich durch einen Zwischenanschluß verbunden; das andere Ende des Anschlusses, das sich außerhalb des Gehäuses erstreckt wird an einer Verbindung auf der gedruckten Schaltplatine befestigt.
  • In letzter Zeit haben Fortschritte in der Halbleiterfertigungstechnologie die Herstellung von sehr hoch integrierten (VLSI) Chips möglich gemacht. VLSI-Chips weisen eine große Anzahl von individuellen Schaltkreiskomponenten auf, die zusammen auf einem einzigen, sehr kleinen Chip hergestellt werden. VLSI-Chips ermöglichen es, eine große Anzahl von elektrischen Funktionen auszuführen und führen diese schneller aus als es früher möglich war.
  • Bis jetzt ist es schwierig gewesen, eine passende Kapselung für VLSI-Chips herzustellen. Ein Grund dafür ist, daß jeder VLSI-Chip eine große Anzahl von Verbindungen zu externen Schaltkreiselementen benötigt. Viele VLSI-Chips haben 100 bis über 300 Bondierpunkte, von denen jeder einzeln mit einem Anschluß zur Verbindung mit externen Schaltkreiselementen versehen werden muß. Dies ist schwierig durchzuführen, da der Raum, in denen diese Verbindungen hergestellt werden müssen, sehr klein ist, und da die Chips relativ zerbrechliche Bauteile sind, und die Verbindungen zu ihnen mit einem beträchtlichen Maß an Sorgfalt gemacht werden müssen.
  • Bandautomatisiertes Bonden (TAB) ist eines der wenigen praktischen Verfahren, die entwickelt wurden, um elektrische Verbindungen zu VLSI-Chips bereitzustellen. Beim TAB wird ein Chip an einen Abschnitt eines TAB-Bandes bondiert, das eine Anzahl von individuellen Anschlüssen hat. die auf einer dünnen Schicht (Film) aus isolierendem Material plattiert sind. Die dünne Schicht, die als ein Träger für die Anschlüsse dient, hat eine zentrale Anschlußöffnung, über die der Chip montiert wird. Die TAB-Anschlüsse sind derart angeordnet, daß sie sich von einer zentralen Öffnung des Films nach außen erstrecken; und jenseits dessen äußerer Begrenzung vorstehen. Daher hat jeder TAB-Anschluß einen inneren Anschlußteil, der sich in die zentrale Öffnung des Films erstreckt und einen äußeren Anschlußabschnitt, der sich über die äußere Begrenzung des Films hinaus erstreckt. Ein Chip wird über die zentrale Anschlußöffnung des Films positioniert und wird an seinen Bondierpunkten an die inneren Anschlußabschnitte der Anschlüsse bondiert; die äußeren Anschlußabschnitte der Anschlüsse werden dann an geeignete leitende Elemente, wie beispielsweise Kontaktflecken, auf der gedruckten Schaltungsplatine befestigt. Da der Film eine nahezu unbegrenzte Anzahl von Anschlüssen aufnehmen kann, ist TAB ein besonders effektives Mittel, um elektrische Verbindungen zu den Bondierpunkten eines VLSI-Chips herzustellen. Weiterhin ist TAB ein kosteneffektives Mittel, um eine eiektrische Verbindung zu einem Chip herzustellen.
  • Ein weiterer Grund dafür, daß es bis jetzt schwierig war ein Gehäuse für einen VLSI-Chip bereitzustellen, ist die Notwendigkeit, eine Einrichtung einzuschließen, die effektiv die durch den Chip generierte Wärme abführt. Ein Chip erzeugt auf Grund seiner verbrauchten Leistung Wärme, um die Funktionen auszuführen, für die er entworfen ist. Die Wärmeableitung ist eine wichtige Überlegung bei dem Entwurf eines Chip-Gehäuses, da die meisten Chips bei Temperaturen unterhalb 80ºC betrieben werden sollten. Falls ein Chip zu heiß wird, haben die Halbleitergrenzschichten, die die grundlegenden elektrischen Komponenten innerhalb der Chips bilden, die Tendenz zu versagen, und der Chip kann fehlfunktionieren.
  • Wärmeableitungscharakteristiken sind eine besonders wichtige Überlegung bei Gehäusen, die zur Aufnahme von VLSI-Chips entworfen sind. Dies ist dadurch begründet, daß VLSI-Chips mehr Leistung verbrauchen als ihre Vorgänger und als eine Folge davon mehr Wärme generieren. Daher sollte ein Gehäuse, in dem ein VLSI-Chip untergebracht ist, eine Einrichtung umfassen, um die Wärme effizient abzuführen, oder andererseits den Chip zu kühlen, um sein beständiges Funktionieren richtig sicherzustellen.
  • Es wurden eine Anzahl von Chipgehäusen entwickelt, die Wege eröffnen, wie beispielsweise eine Kühlflüssigkeit oder ein Wärmeverteiler, durch die die Wärme von den darin befindlichen Chips weggeführt werden kann. Jedoch sind viele dieser Gehäuse so entworfen, daß nur verstärkte Kontaktstifte benutzt werden können, um die benötigten elektrischen Verbindungen zwischen der externen Schaltung und den Chips innerhalb der Gehäuse herzustellen. Um das Gehäuse mit den Kontaktstiften auf eine Schaltplatine zu montieren, werden komplementäre, plattierte Durchgangslöcher auf der Schaltplatine benötigt. Die plattierten Durchgangslöcher erstrecken sich durch die Schaltplatine, in der sie ausgebildet sind, und daraus folgt daß die Leiter auf der Schaltplatine um sie herum entworfen werden müssen. Dies kann eine schwierige Aufgabe sein, wenn die Schaltplatine eine große Anzahl von Leitern aufweist, wie dies bei den meisten modernen elektronischen Schaltungen benötigt wird.
  • Ein Typ eines für einzelne Chips entworfenen Halbleitergehäuses, das eine gute Wärmeabteitungscharakteristik hat, ist das Cerquad-Gehäuse. Ein Cerquad-Gehäuse ist aus Keramik gebildet und hat eine Grundplatte (Basis), die einen erhobenen Sockel um ihre äußere Begrenzung aufweist, so daß ein Aufnahmeraum geschaffen wird, in dem der Chip untergebracht wird. Ein Anschlußrahmen, gebildet aus voneinander in einem Abstand angeordneten, verstärkten Metal lanschlüssen, ist zwischen dem Sockel, oberhalb dem der Chip angeordnet ist, und einem keramischen Rahmen, der über der Grundplatte angeordnet ist, eingelassen. Jeder metallische Anschluß hat einen inneren Abschnitt, der in das Innere des Gehäuse vorspringt, und einen externen Abschnitt, der sich außerhalb des Gehäuses erstreckt. Ein Deckel ist an dem Rahmen über dem Aufnahmeraum befestigt, um das Gehäuse zu vervollständigen und den darin befindlichen Chip zu schützen.
  • Ein Chip wird innerhalb eines Cerquad-Gehäuses zusammengebaut, indem zuerst der Chip in dem Aufnahmeraum durch einen Prozeß bekannt als Chip-Anschließen ("die attachment"), befestigt wird. Die Bondierpunkte auf dem Chip werden dann elektrisch mit den entsprechenden Anschlüssen durch Drähte verbunden, die individuell dazwischen angebracht sind. Der Deckel wird über den Aufnahmeraum verschlossen, um den Zusammenbauprozeß zu vollenden. In dem zusammengebauten Cerquad-Gehäuse funktionieren die metallischen Anschlüsse als leitende Wege zwischen dem Chip und den zugehörigen Komponenten der elektronischen Schaltung, mit der der Chip verbunden ist.
  • Cerquad-Gehäuse haben gute thermische Leitfähigkeitscharakteristiken, d.h. die Wärme wird ohne weiteres durch sie übertragen. Eine Kühlrippeneinheit kann ohne weiteres an die äußere Oberfläche der Grundplatte des Cerquad-Gehäuses angebracht werden, so daß die dahin übertragene Wärme von dem Chip schnell in die externe Umgebung verteilt werden kann. Cerquad-Gehäuse können ohne weiteres hergestellt werden, um einen einzelnen Chip zu enthalten. Cerquad-Gehäuse haben auch Anschlüsse, die es ermöglichen, sie leicht auf die Schaltungsoberflächen zu montieren, für die die Chips, die sie beherbergen, entworfen sind. Dies beseitigt die Notwendigkeit, plattierte Durchgangslöcher auf der Schaltungsplatine bereitzustellen, um den Chip elektrisch mit der Schaltung zu verbinden, und die Schaltplatinenleiter um die plattierten Durchgangslöcher herum anzuordnen. Weiterhin sind Cerquad-Gehäuse sehr ökonomisch herzustellen. Daher ist es oft wünschenswert, einen selbständigen Chip mit signifikanter Wärmegenerierungscharakteristik in einem Cerquad-Gehäuse einzuschließen.
  • Bis jetzt jedoch war es schwierig, einen VLSI-Chip innerhalb eines Cerquad-Gehäuses unterzubringen. Dies wird zu einem Teil von den Problemen hervorgerufen, die zusammenhängen mit der Verbindung der Bondierpunkte eines VLSI-Chips an die Gehäuseanschlüsse, die den Chip mit den anderen Elementen der Schaltung verbindet. an der er angebracht ist. Drahtbondieren der individuellen Bondierpunkte an die individuellen Anschlüsse ist ein zeitaufwendiger und teurer Prozeß, der wegen der beteiligten großen Anzahl von Anschlüssen und der kleinen Räume fehleranfällig ist.
  • Es war ebenfalls sehr schwierig, einen Chip mit TAB-Anschlüssen innerhalb eines Cerquad-Gehäuses unterzubringen. Dies liegt zum Teil daran, daß sich der Cerquad-Anschlußrahmen unvermeidbar verbiegt, wenn er in das Gehäuse eingebettet wird. Daher sind die Anschlußrahmen-Anschlüsse uneben und die äußeren Anschlußabschnitte der TAB-Anschiüsse können daran nicht durch automatische Prozesse angebracht werden, wie beispielsweise durch den als "Gruppenbondieren" (gang bonding) bezeichneten Prozeß der voraussetzt, daß die Befestigung auf einer ebenen Oberfläche durchgefuhrt wird. Der äußere Anschlußabschnitt eines TAB-Anschlusses muß daher individuell an die Anschlußrahmen-Anschlüsse befestigt werden. Dies ist ein teuerer Prozeß, der fehleranfällig ist.
  • Weiterhin wird normalerweise Glas benutzt, um den Rahmen mit der Grundplatte des Cerquad-Gehäuses zu verschließen und um den Anschlußrahmen dazwischen einzubetten. Um das Glas an dem Gehäuse anzubringen, muß die Temperatur des Glases auf seinen Fließpunkt erhöht werden, der typischerweise 400ºC beträgt. Probleme entstehen, da der TAB-Film bei ungefähr 300ºC beginnt zu delaminieren. Als Ergebnis der Delamination verbiegen sich die TAB-Anschlüsse, kreuzen sich und werden von ihren Bondierpunkten auf dem Chip und von den Cerquad-Gehäuseanschlüssen gelockert, so daß sich das zusammengesetzte Gehäuse als nutzlos erweist. Daher war es sehr schwierig, einen VLSI-Chip oder irgendeinen anderen TAB-bondierten Chip in einem Cerquad-Gehäuse unterzubringen.
  • Es wird hiermit auf zwei Dokumente des Standes der Technik Bezug genommen:
  • US-Patent Nr. 4,096,348 offenbart eine integrierte Halbleiterschaltungsvorrichtung, die eine keramische Grundplatte mit Flachleiteranschlüssen, die entlang ihres Umfangs überstehen, und ein Zwischenverbindungssubstrat mit einer Vielzahl von Zwischenverbindungsanschlüssen hat. Ein Chip wird an die inneren Anschlußabschnitte der Zwischenverbindungsanschlüsse bondiert, und die äußeren Anschlußabschnitte der Zwischenverbindungsanschlüsse werden an die Flachbahnanschlüsse der Grundplatte gebondet.
  • Das GB-Patent Nr. 1,185,857 offenbart eine integrierte Schaltungsvorrichtung, die einen Halbleiterchip oder einen Chip mit Kontaktflecken hat, die in einer gemeinsamen Ebene liegen, die an den äußeren Umfang des Chips angrenzt. Die Vorrichtung weist einen Anschlußrahmen auf, der voneinander in einem Abstand angeordnete, wechselseitig isolierte Anschlüsse trägt. Die Anschlüsse haben Kontaktflächen, die in einem Zusammenschaltungsmuster angeordnet sind, das ausschließlich an dem äußeren Umfang einer inneren Fläche angrenzt und in einer gemeinsamen Ebene liegt. Verbindungselemente, die aus einem metallischen Film auf einem blattartigen isolierenden Teil oder Streifen ausgebildet sind, stellen elektrische Verbindungen zwischen den Kontaktflächen der Anschlüsse und den Kontaktflecken des Chips her. Entsprechend diesem Patent wird der Chip beim Bilden des Zusammenbaus an die inneren Abschnitte der Verbindungselemente durch Ultraschallbondieren angebracht. Nachdem der Chip angebracht ist, werden die äußeren Abschnitte der Verbindungselemente an die Kontaktflächen der Anschlüsse angebracht, und zwar auch durch Ultraschallbondieren.
  • Entsprechend der vorliegenden Erfindung wird ein Verfahren des Zusammenbaus eines Halbleitergehäuses geschaffen, das ein elektronisches Bauiteil (Komponente) enthält, und die Schritte aufweist:
  • a) Innenanschluß-Bondieren eines Abschnitts eines bandautomatisierten Bondierbandes mit dem elektronischen Bauteil, wobei das bandautomatisierte Bondierband eine Vielzahl von leitenden Anschlüsse aufweist und jeder bandautomatisierte Bondieranschluß einen Innenanschlußabschnitt und einen Außenanschlußabschnitt hat, wobei beim Innenanschluß-Bondieren die Innenanschlußabschnitte auf Bondierpunkten auf dem elektrischen Bauteil angebracht werden;
  • b) Außenanschluß-Bondieren des bandautomatisierten Bondierbandes mit einem Anschlußrahmen, wobei der Anschlußrahmen eine Vielzahl zueinander beabstandeter, verstärkter Metallanschlüsse hat und beim Außenanschluß-Bondieren die bandautomatisierten Anschluß-Außenanschlußabschnitte an den Anschluß rahmen-Anschlüssen angeschlossen werden, dadurch gekennzeichnet, daß das Verfahren den folgenden Schritt aufweist.
  • c) Im wesentlichen gleichzeitiges Chip-Anschließen des elektronischen Bauteils und des bandautomatisierten Bondierbandes in dem Halbleitergehäuse und Einbetten des Anschlußrahmens in das Halbleitergehäuse, wobei das Halbleitergehäuse eine Grundplatte umfaßt, die einen Aufnahmeraum zum Aufnehmen des elektronischen Bauteils und des bandautomatisierten Bondierbandes im Aufnahmeraum bildet, und eine Deckelanordnung enthält, die über der Grundplatte und dem Aufnahmeraum angeordnet ist, so daß der Anschlußrahmen dazwischen eingebettet ist, wobei beim Chipanschließen das elektronische Bauteil in dem Aufnahmeraum der Grundplatte befestigt ist und beim Unterbringen des Anschlußrahmens der Anschlußrahmen auf der Grundplatte angeordnet und die Deckelanordnung an der Grundplatte befestigt ist, so daß der Anschlußrahmen dazwischen eingebettet ist.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 ist eine Explosions-Draufsicht auf ein Cerquad-Gehäuses gemäß der Erfindung, das auf einem Abschnitt eines Anschlußrahmen-Streifens nach dem Gehäusezusammenbauprozeß und vor der Trennung von dem Anschlußrahmenstreifen angebracht ist.
  • Fig. 2a ist eine Querschnittsansicht eines inneren Chipanschlusses, der an einem Abschnitt eines bandautomatisierten Bondierbandes bondiert ist.
  • Fig. 2b ist einc Querschnittansicht des Zusammenbaus der Fig. 2a, bei dem der Außenanschluß an einem Anschlußrahmen bondiert ist.
  • Fig. 2c ist eine Querschnittsansicht der Zusammenbaus von Fig. 2a, bei dem der Anschluß in einem Cerquad-Gehäuse eingebettet und darin durch Chipanschließen ngebracht ist.
  • Fig. 2d ist eine Querschnittsansicht des Zusammenbaus von Fig. 2c, der einen Deckel erhält.
  • Fig. 2e ist eine Querschnittsansicht des zusammengebauten Cerquad-Gehäuses der Fig. 2d, nachdem eine Wärmesenke daran angebracht wurde und die metallischen Anschlüsse geformt wurden.
    • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Fig. 1 zeigt eine Anzahl von erfindungsgemäßen Cerquad-Gehäusen 10, von denen jedes einen einzelnen Halbleiterchip 12 enthält. Die Cerquad-Gehäuse 10 sind auf einem Anschlußrahmenstreifen 13 angebracht, der eine Anzahl von individuellen Anschlußrahmen 14 aufweist, die linear aneinander angebracht sind, so daß die Cerquad-Gehäuse 10 automatisch durch eine Einrichtung zusammengesetzt werden können, die sequentiell den Anschlußrahmen 13, der die teilweise zusammengesetzten Gehäuse 10 trägt, zu verschiedenen Zusammenbaustationen vorrückt. Nachdem die Cerquad-Gehäuse 10 zusammengebaut sind, werden sie von dem Anschlußrahmenstreifen 13 zum Abschlußtest und zur Installation in die Schaltung, für die sie entworfen sind, abgetrennt.
  • Die einzelnen Cerquad-Gehäuse 10 enthalten jeweils eine aus Keramik gebildete Grundplatte 16. Um den äußeren Umfang der Grundplatte 16 erstreckt sich ein angehobener äußerer Sockel 18, der einen Aufnahmeraum 20 in der Mitte der Grundplatte bildet. Der Chip 12, wie beispielsweise ein VLSI-Chip, wird in dem Aufnahmeraum 20 durch Chipangeschließen angebracht.
  • Jeder Anschlußrahmen 14 wird auf dem äußeren Grundplattensockel 18 des Cerquad-Gehäuses 10 positioniert, zu dem er gehört, und umfaßt eine Anzahl von einzelnen, verstärkten Metallanschlüssen 28. Jeder Anschlußrahmenanschluß 28 erstreckt sich von dem Rand des äußeren Sockels 18, der an den Aufnahmeraum 20 angrenzt, über die äußere Begrenzung des Cerquad-Gehäuses 10 hinaus, so daß er an einen Kontaktflecken der gedruckten Schattplatine, für die er bestimmt ist, oberflächenmontiert werden kann. Ein Ring 29 (Figur 26) aus Kaptonmaterial (wobei "Kapton" ein registriertes Warenzeichen ist) oder einem anderen passenden Dielektrikum, kann an die Anschlußrahmen-Anschlüsse 28 befestigt werden, um diese daran zu hindern, dejustiert zu werden.
  • Ein Abschnitt des TAB-Bandes 30, am besten zu sehen unter Bezugnahme auf die Fig. 2a, ist mit dem Chip 12 und den Anschlußrahmen-Anschlüssen verbunden. Das TAB-Band 30 weist einen Abschnitt eines Filmes 32 aus Kapton oder einem anderen passenden Dielektrikum, auf, mit einer zentralen Öffnung 34 zur Aufnahme des Chips 12 und einer Anzahl von flexiblen, leitenden Anschlüssen 36, die darauf plattiert sind. Jeder TAB-Anschluß 36 hat einen, sich in die zentrale Öffnung 34 erstreckenden inneren Abschnitt 40, der an einen Bondierpunkt auf dem Chip 12 angebracht ist, und einen äußeren Anschlußabschnitt 42, der an einen Anschlußrahmen-Anschluß 28 bondiert ist.
  • Ein keramischer Rahmen 44 ist an dem äußeren Grundplattensockel 18 befestigt so daß der Anschlußrahmen 14 dazwischen befestigt ist. Der Rahmen 44 definiert eine Öffnung 46 über dem Chip 12, den Aufnahmeraum 20, das TAB-Band 30 und den Abschnitt der Anschlußrahmen-Metallanschlüsse 28, an die TAB- Anschlüsse 36 angebracht sind. Epoxidharz 48 (Fig. 2c) oder andere passende Klebstoffe, die bei Temperaturen unterhalb denjenigen, bei denen das TAB-Band 30 delaniiniert, gehärtet werden können und in gesichertem Zustand einen flüssigkeitsdichten Verschluß bilden, werden benutzt, um den Rahmen 44 und die Grundplatte 16 aneinander zu befestigen. Ein Deckel 50 wird über der Rahmenöffnung 46 versiegelt, um die schützende Hülle des Cerquad-Gehäuses 10 zu kompletieren, die um den Chip 12 herum vorgesehen ist.
  • Der Zusammenbau des Cerquad-Gehäuses 10 wird bezugnehmend auf die Figuren 2a bis e ausführlich gezeigt. Zuerst wird der Chip 12 nach bekannten TAB-Bondierpraktiken auf die inneren Anschlußabschnitte 40 des TAB-Bandes 30 bondiert (Fig. 2a). Die äußeren Anschußabschnitte 42 werden dann an den Anschlußrahmen-Anschlüsse 28 (Fig. 2b) angebracht. Die äußeren Anschlußabschnitte 42 werden dann an die Anschlußrahmen-Anschlüsse 28 (Fig. 2b) angebracht. Die äußeren Anschlußabschnitte 42 und die Anschlußrahmen-Anschlüsse 28 werden durch einen Prozeß, der als "Gruppenbondieren" bekannt ist, aneinander befestigt, wobei durch einen automatischen Prozeß das gesamte Bondieren des äußeren Anschlußabschnittes 42 an den Anschlußrahmen-Anschluß 28 simultan stattfindet. Dieser Zu sammenbau findet statt, während die einzelnen Anschlußrahmen an dem Anschlußrahmenstreifen 13 (Fig. 1) befestigt sind.
  • Die aus Anschlußrahmen 14, TAB-Band 30 und Chip 12 gebildete Untereinheit wird dann zu einer Station (Fig. 2c) vorgerückt, an der sie an die Grundplatte 16 und an dem Rahmen 44 angebracht wird. An dieser Station wird der Chip 12 in dem Aufnahmeraum 40 durch einen Prozeß des Chip-Anschließens befestigt, wobei ein passender, bekannter Kleber 51 benutzt wird, um den Chip 12 darin zu befestigen. Gleichzeitig mit dem Chip-Anschließen wird der Anschlußrahmen 14 in das Gehäuse 10 eingebettet, indem der Rahmen 44 über den äußeren Grundplattensockel 18 positioniert wird, und das Epoxidharz 48 verwendet wird, um die beiden aneinander zu befestigen, so daß der Anschlußrahmen 14 dazwischen befestigt wird.
  • Das Epoxidharz 48, das zum Befestigen des Rahmens 44 an den äußeren Socket 18 verwendet wird, wird auf die gegenüberliegenden Oberflächen des keramischen äußeren Grundplattensockels 18 und des Rahmens 44 vor dem Anschlußeinbettungsprozeß aufgebracht. Das Epoxidharz 48 wird so aufgebracht, daß es in einem "B-Zustand" teilweise gehärtet wird, so daß es später gehärtet werden kann, oder während des Anschlußeinbettungsprozesses um die Anschlußrahmen-Anschlüsse 28 geschmolzen wird. Während des Anschlußeinbettungsprozesses wird das Epoxidharz bei einer Temperatur unterhalb 200ºC gehärtet. Ein passendes Epoxidharz für diese Zwecke ist Epoxidharz Nr. NCO-125RF, das von Kyocera Company of Kyoto, Japan, hergestellt wird, und das bei einer Temperatur unterhalb 200ºC gehärtet werden bzw. , schmelzen kann, und nach dem Aushärten einen flüssigkeitsdichten Verschluß bildet.
  • Nachdem das Chip-Anschließen und die Anschlußrahmeneinbettungsprozesse vollendet sind, wird das teilweise zusammengebaute Gehäuse 10 zu einer Aushärtstation vorgerückt, bei der die Luft aus dem Gehäuse entlüftet wird. Das Entlüften der Luft aus dem Gehäuse evakuiert jegliche flüchtigen Bestandteile, die von dem Epoxidharz 48 emittiert werden können, wenn es aufgebracht und gehärtet wird. Nachdem das an den Anschlußrahmen 14 und den Chip 12 angrenzende Epoxidharz 48 zumindestens partiell gehärtet ist, kann der Deckel 50 angebracht werden, um den Zusammenbau des Cerquad-Gehäuses 10 mittels des Einsatzes von Epoxidharz 48 als Klebstoff (Fig. 2d) zu beenden. Zu diesem Zeitpunkt ist es nur notwendig, das Epoxidharz 48 vorher auf eine der Oberflächen, die aneinander befestigt werden, aufzutragen; typischerweise wird das Epoxidharz 48 vorher nur auf den Deckel 50 aufgebracht.
  • Nachdem das Cerquad-Gehäuse 10 zusammengebaut ist, wird es von dem Anschlußrahmenstreifen 13 getrennt. Die exponierten Abschnitte der Anschlußrahmenanschlüsse 28 können dann geformt werden, so daß sie die Oberflächenkontaktflecken kontaktieren, mit denen sie verbunden werden sollen (Fig. 2e). Eine Wärmesenke 52 kann an die Cerquad-Gehäuse 10 angebracht werden, üblicherweise an einen Abschnitt der exponierten Seite der an den Chip 12 angrenzenden Grundplatte 16. Daher ist, wenn das zusammengesetzte Gehäuse auf einer Schaltplatine montiert ist, der Deckel angrenzend an die Platine positioniert.
  • Das zusammengebaute Cerquad-Gehäuse 10 schützt den darin befindlichen Chip 12 vor äußeren Kräften. Zusätzlich leitet das keramische Material dieses Gehäuses ohne weiteres die Wärme ab; die große Menge von Wärme, die ein Chip generieren kann, wird daher ohne weiteres von ihm an die externe Oberfläche des Gehäuses weg transferiert. Mit anderen Worten, die durch den Chip 12 erzeugte Wärme wird durch das Gehäuse 10 effizient von ihm weggeleitet werden, wobei die Möglichkeit minimiert wird, daß der Chip 12 wegen überhitzung fehlfunktionieren wird. Ebenso kann das Gehäuse ohne weiteres entworfen werden, um einen einzelnen Chip 12 unterzubringen, ohne übermäßig viel Platz zu beanspruchen.
  • Der innerhalb des Cerquad-Gehäuses untergebrachte Chip 12 wird elektrisch mit den Anschlußrahmen-Anschlüssen 28 durch einen Abschnitt des TAB-Bandes 30 verbunden. Der Einsatz des TAB-Bandes 30 zur Herstellung der elektrischen Verbindungen wird teilweise dadurch ermöglicht, daß das Epoxidharz 48 bei einer relativ geringen Temperatur aushärtet. Bei der Temperatur, bei der das Epoxidharz 48 aushärtet, wird das TAB-Band 30 nicht delaminieren, was für die TAB-Anschlüsse 36 zur Folge haben würde, daß sie sich lockern und ihre Verbindungen mit den Chip-Bondierpunkten und den Anschlußrahmen-Anschlüssen 28 auseinanderbrechen, wodurch die elektrischen Verbindungen dazwischen unterbrochen würden. Außerdem sind die Anschlußrahmen-Anschlüsse 28 vor dem Befestigen der aus dem Chips 12 und der TAB-Band 30 bestehenden Untereinheit daran planar. Dies ermöglicht es, eine derartige Befestigung durch Gruppen-Bondieren oder andere automatische Prozesse durchzuführen, die es voraussetzen, daß die Befestigung auf einer ebenen Oberfläche durchgeführt wird.
  • Das Cerquad-Gehäuse 10 ist gut geeignet, einen VLSI-Chip unterzubringen, der üblicherweise eine große Anzahl von Bondierpunkten hat, gewöhnlich mit TAB-bondierten elektrischen Verbindungen versehen ist und eine signifikante Menge von Wärme generiert, die effizient von ihm hinweggeführt werden muß.
  • Nachdem der Chip 12 an dieses Cerquad-Gehäuse Chip-angeschlossen ist, wird die Luft in dem Gehäuse entlüftet, bevor der Deckel 50 an dem Rahmen 44 befestigt wird. Das Entlüften entfernt flüchtige Bestandteile 12, die das Epoxidharz 48 oder der Chipanschlußklebstoff emittieren können, während sie härten. Dies minimiert die Konzentration von flüchtigen Bestandteilen nahe dem Chip 12, die ihn korrodieren können, so daß seine Halbleitergrenzflächen versagen und der Chip 12 fehlfunktioniert.
  • Das Cerquad-Gehäuse 10 kann ökonomisch zusammengesetzt werden. Dies ist teilweise so, weil die von dem Gehäuse benötigten elektrischen Verbindungen, nämlich das Innenanschluß-Bondieren der TAB-Anschlüsse 36 an die Chipbondierpunkte und das Außenanschluß-Bondieren der TAB-Anschlüsse 36 an die Anschlußrahmen-Anschlüsse 28, beide ökonomisch und schnell durch eine automatische Einrichtung durchgeführt werden können, die keine signifikante Anzahl von Zusammenbaufehlern macht.
  • Ein weiterer Grund für die ökonomische Zusammenbaubarkeit des Cerquad-Gehäuses 10 ist, daß die Komponenten des Gehäuses simultan mit dem Montieren des Chips innerhaib des Gehäuses zusammengesetzt werden. Es ist für den Zusammenbauer kosteneffektiver, das Gehäuse an Ort und Stelle zusammenzubauen, als ein vorher zusammengebautes Cerquad-Gehäuse von einer anderen Quelle zu kaufen.
  • Die vorangegangene Beschreibung ist auf eine spezielle Ausführungsform der Erfindung begrenzt. Es ist jedoch klar, daß Variationen und Modifikationen an der Erfindung durchgeführt werden können, wobei einige oder alle der Vorteile dieser Erfindung erzielt werden. Beispielsweise würde es möglich sein, ein Halbleitergehäuse gemäß dieser Erfindung zu bauen, das zur Unterbringung von zwei oder mehreren Halbleiterchips entworfen wäre. Ein Vielfach-Chipgehäuse könnte entworfen werden, welches die Chips in einem großen Aufnahmeraum unterbringt, oder mit separaten Aufnahmeräumen für jeden darin befindlichen Chip versehen wäre. Ebenso kann das Gehäuse gemäß dieser Erfindung aus einem anderen Material als Keramik gebildet sein, das die geeigneten thermischen Leitfähigkeitscharakteristiken hat. Andere Klebstoffe als Epoxidharz können verwendet werden, um den Anschlußrahmen Anschluß-einzubetten und die Chips Chip-anzuschließen.

Claims (8)

1. Verfahren zum Zusammenbauen eines Halbleitergehäuses (10), das eine elektronische Komponente (12) enthält und das die folgenden Schritte aufweist:
a) Innenanschluß-Bondieren eines Abschnitts eines bandautomatisierten Bondierbandes (30) mit der elektronischen Komponente, wobei das bandautomatisierte Bondierband eine Vielzahl von leitenden Anschlüssen (36) aufweist, wobei jeder bandautomatisierte Bondieranschluß einen Innenanschlußabschnitt (40) und einen Außenanschlußabschnitt (42) hat, wobei beim Innenanschlußbondieren die Innenanschlußabschnitte auf Bondierpunkten auf der elektrischen Komponente (12) angebracht werden;
b) Außenanschluß-Bondieren des bandautomatisierten Bondierbandes mit einem Anschlußarahmen (14), wobei der Anschlußrahmen eine Vielzahl zueinander beabstandeter, verstärkter Metallanschlüsse (28) hat und wobei beim Außenanschluß-Bondieren die bandautomatisierten Anschluß-Aussenanschlußabschnitte (42) an den Anschlußrahmen-Anschlüssen (28) angeschlossen werden, dadurch gekennzeichnet, daß das Verfahren den folgenden Schritt aufweist
c) im wesentlichen gleichzeitiges Chip-Anschließen der elektronischen Komponente (12) und des bandautomatisierten Bondierbandes (30) in dem Halbleitergehäuse (10) und Unterbringen des Anschlußrahmens (14) in dem Halbleitergehäuse, wobei das Halbleitergehäuse eine Basis (16) enthält, die einen Aufnahmeraum (20) zum Aufnehmen der elektronischen Komponente und des bandautomatisierten Bondierbandes im Aufnahmeraum definiert, und eine Deckelanordnung (50) enthält, die über der Basis und dem Aufnahmeraum angeordnet ist, so daß der Anschlußrahmen (14) dazwischen untergebracht ist, wobei beim Chip-Anschließen die elektronische Komponente in dem Aufnahmeraum (20) der Basis gesichert ist und wobei beim Unterbringen des Anschlußrahmens der Anschlußrahmen (14) auf der Basis (16) angeordnet wird und die Deckelanordnung (50) an der Basis gesichert ist, so daß der Anschlußrahmen dazwischen untergebracht ist.
2. Verfahren zum Zusammenbauen eines Halbleitergehäuses gemäß Anspruch 1, das weiterhin den Schritt des Aushärtens eines Klebers (48) enthält, der der Basis (16) zugefügt wird, um die Deckelanordnung (50) an der Basis zu befestigen, damit der Anschlußrahmen (14) dazwischen untergebracht ist.
3. Verfahren zum Zusammenbauen eines Halbleitergehäuses gemäß Anspruch 2, das weiterhin den Schritt des Aushärtens des Klebers (48) bei einer Temperatur unterhalb von 200ºC aufweist.
4. Verfahren zum Zusammenbauen eines Halbleitergehäuses gemäß Anspruch 1, das weiterhin den Schritt aufweist:
Anordnen eines Rahmens (44), der eine Rahmenöffnung zwischen der Basis und dem Aufnahmeraum (16, 20) und der Deckelanordnung (50) definiert.
5. Verfahren zum Zusammenbauen eines Halbleitergehäuses gemäß Anspruch 4, das weiterhin den Schritt des Aushärtens des Klebers (48) enthält, der der Basis (16) zugefügt wird, um den Rahmen (44) an der Basis zu befestigen, damit der Anschlußrahmen (14) dazwischen untergebracht ist und damit der Deckel (50) am Rahmen gesichert ist.
6. Verfahren zum Zusammenbauen eines Halbleitergehäuses gemäß Anspruch 5, das weiterhin den Schritt des Aushärtens des Klebers (48) bei einer Temperatur unterhalb 200ºC aufweist.
7. Verfahren zum Zusammenbauen eines Halbleitergehäuses gemäß Anspruch 2 oder Anspruch 5, das weiterhin den Schritt des Aushärtens des Klebers (48) bei einer Temperatur enthält, die im wesentlichen unterhalb derjenigen Temperatur ist, bei der sich das bandautomatisierte Bondierband (30) aufspaltet.
8. Verfahren zum Zusammenbauen eines Halbleitergehäuses gemäß Anspruch 4, das weiterhin den Schritt des Entlüftens der Luft, die benachbart zu dem Halbleitergehäuse ist, nach dem Chip-Anschließen und dem Unterbringen des Anschlusses und vor dem Sichern des Deckels enthält.
DE88306472T 1987-07-16 1988-07-14 Verfahren zum Zussamenbau einer Halbleiterchip-Packung mit automatischer Bandmontage. Expired - Fee Related DE3880569T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/073,991 US4843695A (en) 1987-07-16 1987-07-16 Method of assembling tab bonded semiconductor chip package

Publications (2)

Publication Number Publication Date
DE3880569D1 DE3880569D1 (de) 1993-06-03
DE3880569T2 true DE3880569T2 (de) 1993-11-18

Family

ID=22117045

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88306472T Expired - Fee Related DE3880569T2 (de) 1987-07-16 1988-07-14 Verfahren zum Zussamenbau einer Halbleiterchip-Packung mit automatischer Bandmontage.

Country Status (9)

Country Link
US (1) US4843695A (de)
EP (1) EP0299775B1 (de)
JP (1) JPS6490546A (de)
KR (1) KR890003019A (de)
CN (1) CN1012602B (de)
AU (1) AU601054B2 (de)
CA (1) CA1297597C (de)
DE (1) DE3880569T2 (de)
IL (1) IL87095A (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5593973A (en) * 1987-09-04 1997-01-14 Hemispherx Biopharma Inc. Treatment of viral hepatitis with mismatched dsRNA
US5115299A (en) * 1989-07-13 1992-05-19 Gte Products Corporation Hermetically sealed chip carrier with ultra violet transparent cover
US5142444A (en) * 1989-08-31 1992-08-25 Hewlett-Packard Company Demountable tape-automated bonding system
US5559369A (en) * 1989-10-02 1996-09-24 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
US5073521A (en) * 1989-11-15 1991-12-17 Olin Corporation Method for housing a tape-bonded electronic device and the package employed
US5113565A (en) * 1990-07-06 1992-05-19 International Business Machines Corp. Apparatus and method for inspection and alignment of semiconductor chips and conductive lead frames
EP0472866A3 (en) * 1990-07-23 1994-09-07 Nat Semiconductor Corp Ferroelectric device packaging techniques
US5239806A (en) * 1990-11-02 1993-08-31 Ak Technology, Inc. Thermoplastic semiconductor package and method of producing it
JPH0477260U (de) * 1990-11-17 1992-07-06
US6111308A (en) * 1991-06-05 2000-08-29 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
KR100259335B1 (ko) * 1991-12-23 2000-09-01 김영환 리드 온 칩 및 칩 온 리드 구조 패키지 조립방법
CA2120280C (en) * 1994-03-30 1998-08-18 Chris J. Stratas Method and apparatus for retention of a fragile conductive trace with a protective clamp
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
US5827999A (en) * 1994-05-26 1998-10-27 Amkor Electronics, Inc. Homogeneous chip carrier package
SG64848A1 (en) * 1995-12-05 2002-12-17 Advanced Systems Automation Shaftless roller for lead forming apparatus
US5834336A (en) * 1996-03-12 1998-11-10 Texas Instruments Incorporated Backside encapsulation of tape automated bonding device
SE510861C2 (sv) * 1997-07-11 1999-06-28 Ericsson Telefon Ab L M Anordning och förfarande i elektroniksystem
CN100345295C (zh) * 2003-12-22 2007-10-24 奇景光电股份有限公司 半导体封装构造
US7295433B2 (en) * 2005-10-28 2007-11-13 Delphi Technologies, Inc. Electronics assembly having multiple side cooling and method
CN101740413B (zh) * 2009-12-15 2013-04-17 天水七四九电子有限公司 Csop陶瓷小外形封装方法
KR101214671B1 (ko) * 2011-10-27 2012-12-21 삼성전기주식회사 전자 부품 내장형 인쇄회로기판 및 그 제조 방법
JP6162643B2 (ja) * 2014-05-21 2017-07-12 三菱電機株式会社 半導体装置
JP6848802B2 (ja) * 2017-10-11 2021-03-24 三菱電機株式会社 半導体装置
CN110600384A (zh) * 2019-08-29 2019-12-20 宜特(上海)检测技术有限公司 用于芯片的局部封胶方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3374537A (en) * 1965-03-22 1968-03-26 Philco Ford Corp Method of connecting leads to a semiconductive device
DE1614575A1 (de) * 1966-08-16 1970-05-27 Signetics Corp Aufbau einer integrierten Schaltung und Verfahren zum Herstellen dieses Aufbaues
US3984620A (en) * 1975-06-04 1976-10-05 Raytheon Company Integrated circuit chip test and assembly package
US4472876A (en) * 1981-08-13 1984-09-25 Minnesota Mining And Manufacturing Company Area-bonding tape
JPS60165748A (ja) * 1984-02-08 1985-08-28 Toshiba Corp リ−ドフレ−ム
DE3512628A1 (de) * 1984-04-11 1985-10-17 Moran, Peter, Cork Packung fuer eine integrierte schaltung
US4631820A (en) * 1984-08-23 1986-12-30 Canon Kabushiki Kaisha Mounting assembly and mounting method for an electronic component
JPS61168247A (ja) * 1985-01-19 1986-07-29 Nec Kansai Ltd セラミツクパツケ−ジ
JPS6263449A (ja) * 1986-08-01 1987-03-20 Hitachi Ltd 半導体装置の製造法
US4914741A (en) * 1987-06-08 1990-04-03 Digital Equipment Corporation Tape automated bonding semiconductor package
KR0181471B1 (ko) * 1990-07-27 1999-05-15 윌리암 피.브레이든 컴퓨터 데이타 경로배정 시스템

Also Published As

Publication number Publication date
JPH0474862B2 (de) 1992-11-27
KR890003019A (ko) 1989-04-12
IL87095A (en) 1991-08-16
AU1894488A (en) 1989-01-19
CA1297597C (en) 1992-03-17
EP0299775A2 (de) 1989-01-18
US4843695A (en) 1989-07-04
IL87095A0 (en) 1988-12-30
EP0299775B1 (de) 1993-04-28
AU601054B2 (en) 1990-08-30
CN1012602B (zh) 1991-05-08
JPS6490546A (en) 1989-04-07
EP0299775A3 (en) 1990-01-17
CN1031446A (zh) 1989-03-01
DE3880569D1 (de) 1993-06-03

Similar Documents

Publication Publication Date Title
DE3880569T2 (de) Verfahren zum Zussamenbau einer Halbleiterchip-Packung mit automatischer Bandmontage.
DE69528335T2 (de) Leiterrahmen mit Stufen, Halbleiterbaulelement und Herstellungsmethode
DE69315451T2 (de) Chipträgerpackung für gedruckte Schaltungsplatte, wobei der Chip teilweise eingekapselt ist, und deren Herstellung
DE3787671T2 (de) Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte.
DE69401040T2 (de) Gehäusestruktur für Mikrowellenschaltung
DE69209772T2 (de) Gehäuseanordnung für ein funktionales bauelement und herstellungsverfahren
DE68918380T2 (de) Gehäuse für integrierte Schaltungen mit Kühlvorrichtung.
DE69320090T2 (de) Leiterplatte zur Montage von Halbleitern und sonstigen elektronischen Bauelementen
DE102005050330B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE19518753B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE60130522T2 (de) Kühlkörper zur Entkopplung von Klemmkräften in IC-Gehäusen
DE3783783T2 (de) Plastikumhuellter chiptraeger und verfahren zu dessen herstellung.
DE69028311T2 (de) Mehrlagenleiterrahmen für integrierte schaltungspackungen
EP0641154B1 (de) Baugruppe zur Aufnahme elektronischer Bauelemente
DE69507370T2 (de) Leiterplattenanordnung
DE102015116152B4 (de) Elektronische Vorrichtung mit Kapselungsstruktur mit verbesserter elektrischer Zugänglichkeit und Verfahren zum Herstellen der elektronischen Vorrichtung
DE102012214917B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3851985T2 (de) Wärmeleitende Packung für elektronische Bauelemente.
DE102006033175A1 (de) Elektronikanordnung
DE102018128846A1 (de) Bildung von leitfähigen Verbindungsbahnen im Verpackungsformkörper durch stromlose Plattierung
PL95288B1 (pl) Obudowa z tworzywa sztucznego dla przyrzadu p kowego duzej mocy
DE19722357C1 (de) Steuergerät
DE69025624T2 (de) Leichte anordnung für versiegelte schaltungsplatte
DE102014102899A1 (de) Leistungshalbleiter-Zusammenbau und -Modul
DE69112389T2 (de) Elektronischer Packungsmodul.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee